


الکترونیک دیجیتال

در درس مدارهای الکترونیکی دیود و ترانزیستور معرفی گردید و به جنبه تقویت کنندگی ترانزیستور به طور مفصل پرداخته شد. در درس الکترونیک دیجیتال بیشتر به جنبه قطع و وصل شدن قطعاتی مثل دیود و یا ترانزیستور پرداخته می شود و به عبارت دیگر چگونگی پیاده سازی منطق کلیدی (switching logic) را با استفاده از این قطعات بررسی خواهیم نمود.

کاربرد ترانزیستور تنها به تقویت سیگنال ها محدود نمی شود و می توان از آن به عنوان یک سوئیچ در مدارات استفاده نمود. در مدار شکل زیر یک معکوس گر (Inverter) را مشاهده می نمائید.



باید توجه داشت برای عمل معکوس سازی نقطه ی کار باید در امتداد خط بار از قطع به اشباع سوئیچ نماید.

در مدار شکل بالا به ازای ورودی V_i مناسب ترانزیستور روشن می شود و جریان $I_C = \beta \times I_B$ از مقاومت k 0.82 می گذرد. واضح است که هر چه جریان I_B بیشتر باشد جریان I_C و لذا ولتاژ دو سر مقاومت $0.82 k$

افزایش می یابد و در نتیجه V_{CE} کاهش می یابد. (با افزایش جریان از یک مقاومت ولتاژ دو سر مقاومت افزایش می یابد و در نتیجه در مسیر این ولتاژ افت ولتاژ به وجود می آید .)

بنابراین برای اینکه ترانزیستور به حالت اشباع برود ($V_{CE} = 0.2$) باید جریان I_B از یک حدی بیشتر باشد.

در این مدار به ازای ورودی $5V$ ترانزیستور باید به حالت اشباع برود. برای اطمینان فرض می کنیم

ترانزیستور به ازای ورودی $5V$ ترانزیستور به حالت اشباع رفته است ، لذا :

$$KVL(BE) : V_i = 68k \times I_B + 0.7 + 0 \quad \rightarrow \quad I_B = (5-0.7) / 68 = 0.06 \text{ mA}$$

$$KVL(CE) : 5 = (I_C \times 0.82k) + 0.2 + 0 \quad \rightarrow \quad I_C = 5.8 \text{ mA}$$

$$I_{C(sat)} < \beta \times I_B \quad \rightarrow \quad 5.8 < 125 \times 0.068 = 8.5$$

فرض اشباع بودن ترانزیستور را تایید می نماید.

هنگامی که $V_i = 0$ است به دلیل آنکه $I_B = 0$ و به تبع آن $I_C = 0$ است لذا ولتاژ دو سر مقاومت

$0.82k$ صفر بوده و تمامی ولتاژ $5V$ بر روی $V_{CE} = V_C$ می افتد .

مدارات مجتمع بر حسب آنکه چه تعداد ترانزیستور در یک IC مجتمع شده اند به صورت زیر طبقه بندی

می شوند:


$$SSI(\text{Small Scale Integration}) < 10$$

$$MSI(\text{Medium Scale Integration}) < 100$$


$$LSI(\text{Large Scale Integration}) < 10^4$$

$$VLSI(\text{Very Large Scale Integration}) < 10^5$$


$$ULSI(\text{Ultra Large Scale Integration}) > 10^5$$



قطع و وصل ترانزیستور




فرض نمائید شکل موج بالا به عنوان ورودی مدار زیر مورد استفاده قرار گیرد.



پالس ورودی بین دو مقدار V_1 و $-V_2$ تغییر می‌کند. باید توجه داشت گر چه برای اشباع ترانزیستور ولتاژ V_1 و برای به حالت قطع بردن آن ولتاژ $-V_2$ مناسب است ولی به محض تغییر ولتاژ ورودی حالت ترانزیستور به سرعت عوض نخواهد شد. مدت زمانی را که طول می‌کشد تا ترانزیستور از حالت قطع به اشباع برود، زمان وصل (t_{ON}) و زمان لازم جهت به قطع رفتن آن از حالت اشباع را زمان قطع (t_{off}) گویند

$$t_{on} = t_r + t_d.$$

$$t_{off} = t_s + t_f$$



t_d (delay): زمان تاخیر میان تغییر حالت ورودی و شروع پاسخ خروجی است.

t_r (rise): زمان صعود از ۱۰ درصد I_C تا ۹۰ درصد I_C است.

t_f (fall): زمان نزول از ۹۰ درصد I_C به ۱۰ درصد I_C است.

t_s (store): زمان ذخیره نامیده می شود و مدت زمانی است که لازم است تا حامل های اقلیت اضافی از

بیس خارج شوند. در ترانزیستور ها همین زمان ذخیره است که به عنوان عامل اصلی کاهش سرعت کلید

ترانزیستوری شناخته می شود.

در یک ترانزیستور به طور معمول خواهیم داشت:

$$t_s = 120 \text{ ns}$$

$$t_d = 25 \text{ ns}$$

$$t_r = 14 \text{ ns}$$

$$t_f = 12 \text{ ns}$$

→

$$t_{on} = t_r + t_d = 38 \text{ ns}$$

$$t_{\text{off}} = t_s + t_f = 132 \text{ ns}$$


باید توجه داشت دو عامل در بوجود آوردن t_d (زمان تاخیر) موثر هستند:

(۱) مدتی که طول می کشد تا ترانزیستور در آستانه ی ناحیه ی فعال قرار گیرد که آن را با t_{d1} نشان می دهیم. در این مرحله حامل های اقلیت اضافی از امیتر وارد بیس می شوند. (این حامل ها برای پیوند بیس کلکتور حامل اقلیت به حساب می آیند)

(۲) بعد از طی مرحله ی اول حامل های اقلیت اضافی وارد ناحیه ی بیس شده ولی هنوز مدت زمانی لازم است تا این حامل ها طول بیس را پیموده وارد کلکتور شوند و جریان I_c را پدید آورند که آن را با t_{d2} نشان می دهیم.

$$t_d = t_{d1} + t_{d2}$$


مطابق شکل جریان برقرار شود، ابتدا



فرض کنید در یک ترانزیستور PNP

حامل های اکثریت یعنی حفره ها از E وارد B می شوند و وقتی B دارای تعدادی حفره می شود چون حفره به عنوان حامل اقلیت قبلا به راحتی به C وارد می شد؛ حالا که تعدادش بیشتر شده جریان خوبی را ایجاد می کند. با این توصیف تاخیر ها به راحتی قابل درک هستند.

پشت سر هم بستن گیت ها:



ولتاژ آستانه (Threshold): مقدار ولتاژ ورودی است که می تواند تغییر وضعیتی در خروجی گیت ایجاد نماید. به بیان دیگر ولتاژ آستانه ، مرز بین سطح صفر و سطح یک در ورودی است. یک تقریب قابل قبول برای این مقدار ولتاژ حد وسط $V_{IH(min)}$ و $V_{IL(max)}$ است.

اگر دو گیت TTL مشابه با مشخصات بیان شده در شکل بالا داشته باشیم می توانیم آن ها را به دنبال یکدیگر به صورت متوالی ببندیم؛

↑
TTL
CMOS
CMOS

↑
TTL
CMOS
TTL


زیرا:

$$NM_H = V_{OH(min)} - V_{IH(min)}$$

$$NML = V_{IL(max)} - V_{OL(max)}$$

$$V_{OH(MIN)} > V_{IH(min)}$$


$$V_{IL(max)} > V_{OL(max)}$$



ظرفیت خروجی:


وقتی ترانزیستور T_1 به اشباع برود خروجی out برابر ولتاژ دو سر $0.2 V_{CE(sat)}$ بوده که معادل صفر منطقی است. اگر ترانزیستور T_1 خاموش شود، چون $I_C = 0$ شده و جریان عبوری از R_C صفر می شود لذا ولتاژ خروجی out برابر V_{CC} می گردد که معادل یک منطقی خواهد بود. سطح ولتاژ یک منطقی به ظرفیت خروجی گیت بستگی دارد و هر چه تعداد بار خروجی بیشتر شود، سطح ولتاژ یک منطقی پایین تر خواهد بود به طوری که اگر مقاومت ورودی طبقه ی متصل شده به خروجی مدار را R_{in} بگیریم، با اضافه شدن تعداد طبقات، مقاومت دیده شده از خروجی out کاهش یافته به طوری که اگر N طبقه را به خروجی مدار وصل نماییم، مقاومت دیده شده از خروجی out برابر R_{in} / N خواهد بود و ولتاژ خروجی out برابر خواهد شد با:

$$V_{out} = [V_{CC} / (R_C + R_{in} / N)] \times R_{in} / N$$



Standard TTL

در شکل زیر مدار یک گیت NAND استاندارد TTL را مشاهده می‌کنید. این NAND دارای دو ورودی است که از دو پایه ی امیتر T_1 گرفته شده اند. به ترانزیستور T_1 که دارای دو امیتر مشابه است -multiple Emitter گفته می شود. طبقه ی خروجی مدار از دو ترانزیستور T_3 و T_4 که روی هم سوار شده اند تشکیل شده است که به این طبقه Totem-pole گفته می شود. وظیفه ی این دو ترانزیستور تامین جریان در دو طرف می باشد؛ به طوری که اگر ترانزیستور T_3 خاموش و T_4 روشن باشد خروجی از طریق T_4 به زمین متصل بوده و به عنوان تخلیه کننده ی جریان (Current Sinking) عمل می نماید.



Inpu stage
 Driver stage
 Output stage

اگر ترانزیستور T_3 روشن و T_4 خاموش باشد خروجی از طریق T_3 به ولتاژ مثبت V_{CC} متصل بوده و لذا جریانی از V_{CC} و ترانزیستور T_3 به سمت خروجی عبور کرده و T_3 به عنوان تغذیه کننده جریان (Current Sourcing) عمل خواهد نمود. در شکل دو دیود D_2 و D_3 در ورودی مدار محافظت قرار داده شده اند که در صورتی که ورودی ها منفی باشند روشن می شوند. کار ترانزیستور T_2 ایجاد دو سیگنال مکمل در C ، E خود و انتقال آن به طبقه ی **totem-pole** است. به دلیل آنکه این دو سیگنال ناهم فاز (**out-of-phase**) هستند به ترانزیستور T_2 جدا کننده فاز (**phase splitter**) گفته می شود. وقتی هر دو ورودی در منطق ۱ ($5V$) باشند اتصال $BE(T_1)$ به صورت معکوس عمل کرده و در ناحیه ی فعال معکوس قرار می گیرد به صورتی که ضریب تقویت جریان آن کمتر از واحد خواهد بود. در این حالت کلکتور به جای امیتر عمل نموده و لذا جریانی از V_{CC} از طریق R_1 و T_1 وارد بیس T_2 می شود. این جریان برابر $I_{B2} = (1 + \beta_1) \times I_{B1} = 2 \times I_{B1}$ بوده و به راحتی می تواند T_2 را به اشباع ببرد. لذا $V_{CE(T2)} = 0.2$ و $V_{BE(T4)} = 0.7$ و $V_{CE(T4)} = 0.2$ خواهد بود.

$V_{BE(T4)} = 0.7$ و ولتاژ دو سر مقاومت R_3 است و این ولتاژ ترانزیستور T_4 را روشن می کند. لذا $V_{BE(T4)} = 0.7$ و $V_{CE(T4)} = 0.2$ خواهد بود و در نتیجه ولتاژ خروجی مدار برابر 0.2 بوده که به معنای صفر منطقی است.

از طرفی می دانیم که:

$$V_{B(T3)} = V_{C(T2)} = V_{CE(T2)} + V_{BE(T4)} = 0.2 + 0.7 = 0.9$$

و اگر قرار باشد که T_3 روشن باشد $V_{E(T3)} = 0.2V$ باشد که چون آند D_1 مقدار 0.2 و سوی کاتد آن نیز 0.2 است لذا D_1 قطع بوده و در نتیجه ترانزیستور T_3 نیز خاموش خواهد بود. توجه شود اگر دیود D_1 وجود نمی داشت

$$V_{BE(T3)} = 0.9 - 0.2 = 0.7$$

می شد و لذا ترانزیستور T_3 در این حالت روشن می بود. با تعیین وضعیت ترانزیستور ها می توان

مشخصات دیگر مدار را نیز محاسبه نمود.

$$V_{B1} = V_{BC(T1)} + V_{BE(T2)} + V_{BE(T4)} = 3 \times 0.7 = 2.1$$

$$I_{B1} = (5 - 2.1) / 4000 = 0.725 \text{ mA}$$

$$I_{C(T2)} = I_{R2} - I_{B(T3)} = (V_{CC} - V_{B(T3)}) / R_2 = (5 - 0.9) / 1600 = 0.25 \text{ A}$$

$$I_{R3} = V_{BE(T4)} / R_3 = (0.7) / 1000 = 0.7 \text{ mA}$$


$$I_{E(T2)} = I_{B(T2)} + I_{C(T2)} = 2 \times (0.725) + 2.5 = 3.95 \text{ mA}$$

$$I_{B(T4)} = I_{E(T2)} - I_{R3} = 3.95 - 0.7 = 3.28 \text{ mA}$$

توجه شود که T_3 خاموش بوده و لذا $I_{C(T3)} = 0$ خواهد بود. از طرفی $I_{C(T4)}$ به مقدار مقاومت بار متصل

شده به خروجی (ظرفیت خروجی) بستگی دارد. برای مثال اگر تنها یک گیت مطابق شکل زیر به خروجی متصل

شود جریان خروجی I_{out} به این ترتیب به دست می آید :



چون خروجی صفر است لذا ورودی برای طبقه ی بعدی هم صفر بوده و T_1 اشباع است.

$$I_{B(T1)} = (V_{CC} - (V_{BE(T1)} + V_{CE(T4)})) / R_1$$

$$= (5 - 0.7 - 0.2) / 4000 = 1.01 \text{ mA}$$

$$I_{out} = I_{C(T1)} + 1.01 = 1.01 \text{ mA}$$

اگر ظرفیت خروجی N باشد $I_{out} = N \times 1.01$ خواهد شد ولی برای آنکه T_4 در اشباع بماند باید

$$\beta > N \times 1.01 \times \text{حداکثر ظرفیت خروجی}$$

$$N_{(max)} = [I_{B(T4)} \cdot \beta] / 1.01$$

خواهد شد.

در صورتی که یکی از ورودی‌ها یا هر دوی آن‌ها در سطح منطقی صفر (0.2V) قرار گیرند اتصال $BE(T1)$ بایاس موافق شده و لذا T_1 به طور کامل روشن می‌شود. در این حالت $V_{B(T1)}$ به 0.9V کاهش پیدا نموده و

$$V_{C(T1)} = V_{CE(sat)} + 0.2 = 0.4 \text{ V}$$

خواهد بود. این ولتاژ در حدی نیست که بتواند T_2 را روشن نماید چون اگر $V_{B(T2)} = 0.4$ باشد ولتاژ امیتر

آن باید 0.7 ولت پایین تر و $V_{E(T2)} = -0.3$ باشد که غیر ممکن است. لذا T_2 و متعاقباً T_4 خاموش خواهند

بود (جریان حامل‌های اضافی $B(T4)$ از طریق مقاومت 1k تخلیه می‌شوند و سپس T_4 خاموش می‌شود).

همچنین به محض آنکه ورودی به صفر منطقی برود ترانزیستور T_2 می‌خواهد خاموش شود، در این حالت

جریان تخلیه بالایی از $B(T2)$ خارج و از طریق کلکتور T_1 تخلیه می‌شود. با خاموش شدن T_2 ، T_1 به اشباع

می‌رود. لذا نقش T_1 در سرعت بخشیدن به خاموش شدن T_2 مشهود است.

ترانزیستور T_3 روشن بوده و جریانی از V_{CC} و از طریق مقاومت R_2 و $B(T3)$ به سوی خروجی (current

sourcing) برقرار می‌شود. (به دلیل عمل T_3 که ولتاژ خروجی را به سطح یک منطقی می‌کشد به آن

active pull up هم گفته می‌شود.)

بسته به جریان خروجی ترانزیستور T_3 در ناحیه‌ی فعال یا اشباع خواهد بود و خواهیم داشت :

$$V_{out(active)} = V_{cc} - i_{out} / (\beta + 1) 1.6k - V_{BE(T2)} - V_D \rightarrow i_{B(T3)} = i_{out} / (\beta + 1)$$


$$V_{out(sat)} \approx V_{cc} - i_{out}(130) - V_{CE(sat)} - V_D$$

out = open circuit $\rightarrow i_{out} \approx 0 \rightarrow v_{out} = V_{cc} - V_{BE(T3)} - V_D = 5 - 0.7 - 0.7 = 3.6V$

در جدول زیر می توان عملکرد این گیت NAND را به ازای ورودی های مختلف خلاصه نمود .

A	B	T1	T2	T3	T4	Out
1	1	On(inverse)	on	off	on	0.2(Low)
0	0	on	off	on	off	3.8(high)
0	1	on	off	on	off	3.8(high)
1	0	on	off	on	off	3.8(high)

در نمودار زیر مشخصه انتقال TTL را مشاهده می نمایید.



محدوده نویز (noise margine) :

وقتی هر دو ورودی در سطح منطقی یک ($3.8v$) قرار داشته باشند دیود موجود در پیوند $BE(T1)$ در بایاس معکوس قرار خواهند داشت. قرار گرفتن یک ولتاژ نویز بر هر یک از ورودی ها می تواند حالت مدار را عوض نماید و خروجی متفاوتی را ایجاد نماید.

اگر ولتاژ نویز به حالتی باشد که ولتاژ ورودی را کاهش دهد در نقطه ای دیود پیوند $BE(T1)$ روشن می شود. لذا برای آنکه دیود موجود در پیوند $BE(T1)$ با وجود ولتاژ نویز v_n در بایاس معکوس باقی بماند باید داشته باشیم:


$$\begin{aligned} V_{BE(T1)} &< 0.7 \\ V_B - (3.8 + v_n) &< 0.7 \\ 2.1 - 3.8 - V_n &< 0.7 \\ V_n &> -2.4 \end{aligned}$$

اگر هر دو ورودی در صفر منطقی ($0.2v$) قرار داشته باشند، نویز در ورودی در صورتی تاثیر گذار خواهد بود که بر روی هر دو ورودی قرار بگیرد و آنها در یک منطقی، قرار دهد. برای مثال حالتی را در نظر بگیرید که یکی از ورودی ها در صفر منطقی ($0.2v$) و دیگری در یک منطقی ($3.8v$) قرار دارد. در این حالت T_1 روشن، T_2 ، T_4 خاموش بوده و ولتاژ کلکتور T_1 به $1.4v$ می رسد. بنابراین اگر ولتاژ نویزی به اندازه $1.4 - 0.4 = 1v$ بر روی بیس T_2 قرار بگیرد خروجی مدار را عوض خواهد نمود.

توجه: در خانواده TTL ورودی آزاد همانند high دیده می شود. زیرا اگر پایه ورودی را به جایی متصل نکنیم، ترانزیستور T_1 روشن نمی شود و لذا جریانی از آن نمی گذرد که دقیقا مشابه حالتی است که آن ورودی را به high متصل کرده ایم.

مثال: مدار زیر چه گیتی است و نقش خازن T_1 در آن چیست؟

اگر هر یک از ورودی ها در منطق صفر قرار بگیرند دیود مربوط به آن ورودی وصل شده و جریانی از V_{cc} و از طریق مقاومت R_1 به سوی آن ورودی ایجاد خواهد شد.




در این حالت جریان بیس در ترانزیستور صفر بوده و لذا خاموش خواهد بود و **Out** در یک منطقی، قرار می گیرد. اگر هر سه ورودی یک شوند جریان بیس جاری شده و ترانزیستور به حالت اشباع رفته و خروجی **Out** در منطق صفر ($0.2V$) قرار می گیرد.

نقش خازن **C** در تسریع سوئیچینگ ترانزیستور از حالت اشباع به قطع است. این بدین معنا است که وقتی ترانزیستور بخواند به حالت قطع برود باید در ابتدا بارهای ذخیره شده در بیس تخلیه شوند. این عمل باعث ایجاد جریان **I** خواهد شد که به راحتی از خازن **C** عبور می نماید.

انواع دیگر مدارهای TTL

در صورتی که اندازه‌ی مقاومت‌های استفاده شده در مدار **TTL** را به مقدار قابل توجهی بزرگتر انتخاب نماییم اندازه‌ی جریان در هر مقاومت و در نتیجه تلفات توان کاهش یافته و لذا **TTL** کم مصرف (**low power TTL**) خواهیم داشت. کم شدن مصرف مدار به قیمت کاهش سرعت سوئیچینگ و افزایش تاخیر مدار بوده و برای جبران آن می توان از ترانزیستورهای شاتکی استفاده نمود تا **TTL** شاتکی (**schottky TTL**) حاصل شود. این ترانزیستورها هنگام ورود به حالت اشباع تا عمق اشباع نرفته و در آستانه‌ی اشباع باقی می مانند. این موضوع سبب می شود که بارهای اضافی زیادی ذخیره نشده و لذا سرعت قطع ترانزیستور بالا رود. در عوض استفاده از ترانزیستورهای شاتکی توان مصرفی را بالا رود. در عوض استفاده از ترانزیستورهای شاتکی توان

مصرفی را بالا خواهد برد لذا اگر مقاومت هایمان را نیز افزایش دهیم گیت TTL ی حاصل می شود که هم سرعت سوئیچینگ بالایی دارد وهم تلفات آن اندک است که آن ها را (low power schottky TTL) می نامند. در شکل زیر مدار یک گیت NAND ، TTL ، شاتکی کم مصرفی را مشاهده می نمایید.




لزومی ندارد از نوع شاتکی باشد چون به هیچ وجه اشباع نخواهد شد.

Active pull down
T4 جریانی را که قرار است وارد T7 بشود از طریق کلکتور خود می کشد.

دیدود در شرایط پایدار مدار خاموش بوده و تنها در هنگام سوئیچینگ خاموش شدن T6 و روشن شدن T5 را سرعت می بخشد. وقتی هر دو ورودی یک باشند دیدوهای D1 و D2 قطع بوده و لذا T3 و T1 روشن هستند. $V_{c(T3)}$ کم بوده و قدرت روشن نمودن زوج دارلینگتون T5-T6 را ندارد. واضح است که وقتی T3 روشن می شود T7 هم به دنبال آن روشن می شود ولی ترانزیستور T4 اجازه روشن شدن را به T7 نمی دهد و دلیل آن است که حتی اگر جریان بسیار کوچکی از $B(T4)$ بگذرد، β برابر آن از $C(T4)$ خواهد گذشت و لذا عمده جریان امیتر T3 را خواهد کشید و جریان بسیار ناچیزی وارد $B(T7)$ می شود و نمی تواند آن را روشن نماید. تا قبل از آنکه ولتاژ بیس T1 به حدی برسد که T1 بتواند جریان کافی تغذیه نماید $B(T7)$ جریان کافی برای


روشن شدن دریافت نخواهد کرد. این عمل یعنی در حقیقت عملکرد ترانزیستور T_4 ، باعث مربعی شدن شکل مشخصه انتقال شده و بدین صورت ایمنی در برابر نویز در مدار افزایش می‌یابد.



T_4 در عمل خارج شدن حامل‌های اضافی $B(T_7)$ برای خاموش شدن سریع تر آن نیز موثر است. در صورتی که یک ورودی یا هر دو ورودی در صفر منطقی قرار گیرند ، دیودهای D_3 و D_4 هدایت کرده و ولتاژ بیس T_1 کمتر از مقدار لازم برای روشن نگه داشتن T_1 می‌گردد. با خاموش شدن T_1 ترانزیستورهای T_3 و T_4 هم خاموش می‌شوند. در این حالت با افزایش $V_{c(T3)}$ زوج ترانزیستور دارلینگتون T_5 و T_6 روشن می‌شوند و لذا خروجی در یک منطقی قرار می‌گیرد.

طبقه‌ی خروجی open-collector :

در مدار NAND ، TTL استاندارد که در ابتدا بررسی شد اگر ترانزیستور T_3 از مدار حذف شود هنگامی که T_4 در حالت قطع به سر می‌برد خروجی HZ خواهد بود. به عبارت دیگر طبقه خروجی تنها توسط ترانزیستور T_4 با کلکتور باز ارائه می‌شود. برای دریافت ولتاژ مناسب خروجی برای صفر و یک منطقی باید از مقاومت خارجی R_p به صورت pull-up استفاده نمود که اندازه‌ی آن باید به دقت محاسبه شود. اگر گیتی داشته باشیم که خروجی HZ بتواند داشته باشد می‌توانیم خروجی گیت‌ها را به هم وصل کنیم. از مزایای گیت‌های با کلکتور باز امکان متصل نمودن مستقیم خروجی گیت‌ها به هم است که به این عمل wired-AND گفته می‌شود.



Gate

اگر ترانزیستور T_4 خاموش باشد که به معنای خروجی **high** است جریان عبوری بسیار ناچیزی در حد جریان اشباع معکوس از R_p گذشته و ولتاژ بر روی آن قابل توجه نخواهد بود (باید توجه داشت R_p نباید خیلی بزرگ باشد چون در این صورت افت ولتاژ دو سر آن بعدی **high** نخواهیم دید).

اگر ترانزیستور T_4 روشن باشد ولتاژ خروجی **out** در صفر منطقی قرار گرفته و جریانی از R_p گذشته و به همراه $i_{IL(max)}$ (جریان پایه ورودی طبقه بعدی) از طریق کلکتور ترانزیستور T_4 تخلیه می شود. در صورتی که تعداد این طبقات زیاد شود جریان کلکتور T_4 افزایش یافته و ممکن است آن را از حالت اشباع خارج نماید. بنابراین جریان کلکتور T_4 هیچگاه نباید از $I_{OL(max)}$ زیادتر گردد.

$$I_{c(T4)} < I_{OL(max)} = 30\text{mA}$$

$$I_{RP} + N I_{OL(max)} < 30$$

$$I_{RP} < 30 - 1.6 N$$

$$I_{RP} = (V_{cc} - V_{OL(max)}) / R_p = (5 - 0.4) / R_p \rightarrow$$

$$(5 - 0.4) / R_p < 30 - 1.6 N \rightarrow R_p > 4.6 / (30 - 1.6 N)$$

همان طور که مشاهده می شود وقتی خروجی در صفر منطقی باشد R_p محدودیت پایین خواهد داشت زیرا



R_p نباید آن قدر کوچک باشد که جریان عبوری از آن باعث افزایش $I_{c(T4)}$ و خارج شدن آن از اشباع شود.

طبقه خروجی Tristate :

می توان به مدار NAND ، TTL استاندارد یک پایه فعال ساز E اضافه نمود که وقتی $E = 1$ گیت کار عادی خود را انجام دهد ولی هنگامی که $E = 0$ باشد T_1 روشن شده و ولتاژ کلکتور آن پایین خواهد بود به طوری که T_2 و T_4 قطع هستند. از طرف دیگر $B(T_3)$ از طریق دیود D_1 به صفر منطقی متصل است و لذا T_3 نیز قطع بوده و خروجی عملاً به جایی متصل نیست و HZ خواهد بود.

در این حالت هم می توان عملیات تخلیه و تغذیه ی جریان را در خروجی داشت و هم طبقات خروجی گیت ها را به هم مستقیماً متصل نمود که یکی از کاربرد های فراوان آن در Bus است. همان طور که مشاهده شد این گیت دارای سه سطح خروجی high ، low ، Hz می باشد به همین دلیل به آن سه حالت


(Tristate) گفته می شود و با سمبل نشان داده می شود.



(Emitter Coupled logic) ECL


خانواده های منطقی که تا کنون مورد بحث قرار گرفته اند دارای محدودیت مشترکی هستند و آن سرعت کم است. دلیل این محدودیت کشانده شدن ترانزیستورها به ناحیه اشباع است که سرعت خاموش شدن آنها را پایین می آورد. در خانواده ی ECL ترانزیستور ها از ناحیه ی اشباع دور نگه داشته می شوند ولی از طرف دیگر توان مصرفی آنها بسیار بالا است.

به خلاف خانواده ی TTL که در آنها قطب منفی منبع تغذیه به زمین وصل می شود در خانواده ی منطقی ECL برای سرعت بیشتر جهش ولتاژ میان سطوح منطقی اندک بوده و صفر منطقی در $-1.6V$ و یک منطقی در $0.75V$ خواهند بود به همین علت گیت های ECL محدوده ی نویز (NM) اندکی داشته و نمی توانند نویز را تحمل کنند .



در مدار بالا ولتاژ ورودی V_i به بیس T_1 و ولتاژ مبنا ثابت V_{ref} به بیس T_2 متصل بوده و دو خروجی V_{out1} و V_{out2} از کلکتور ها گرفته شده اند . مقادیر R_C و V_{CC} به گونه های انتخاب می شوند که وقتی ترانزیستور روشن می شود در ناحیه فعال قرار گیرد.

در مدار زیر یک گیت بر پایه ی ECL را مشاهده می کنید که دو خروجی آن مکمل هم بوده و OR و NOR هستند . ورودی ها به بیس T_1 و T_2 متصل شده اند، لذا مقاومت ورودی بزرگ (حدود $100k$) بوده و خروجی ها از دو امیتر T_4 و T_5 گرفته شده اند لذا مقاومت خروجی کوچک (حدود 15Ω) خواهد بود .



اگر ورودی $AB = 00$ باشد یعنی A و B در ولتاژ $-1.6V$ قرار داشته باشند مدار را بررسی می کنیم .

$V_{E(T1)} = -1.15 - 0.7 = -1.85$	اگر T_1 روشن باشد :
$V_{E(T2)} = V_{E(T3)} = -1.6 - 0.7 = -2.3$	اگر T_1 یا T_2 روشن باشد :

در نتیجه T_1 و T_2 خاموش بوده و T_3 روشن است . زیرا در غیر این صورت با روشن بودن T_1 و T_2 ولتاژ $V_E = -2.3$ بوده و پیوند $BE(T_3)$ بالاتر از 0.7 ولت خواهد داشت که غیر ممکن است . لذا $V_{O1} = 0$ و $V_{O2} = -R_{C2} \times I_{C(T3)} = -0.9$ خواهند بود . این مقادیر که ولتاژ های بیس T_4 و T_5 هستند می توانند آن دو را روشن کرده و لذا خروجی ها برابر خواهند شد با :

$Out_1 = V_{E(T4)} = -0.9 - 0.7 = -1.6 \rightarrow High$
$Out_2 = V_{E(T5)} = 0 - 0.7 = -0.7 \rightarrow Low$

در حالت بعدی اگر ورودی $AB = 10$ باشد مدار را بررسی می کنیم .

$V_{E(T1)} = -1.6 - 0.7 = -2.3v$: اگر T_1 روشن باشد :
$V_{E(T2)} = -0.75 - 0.7 = -1.45v$: اگر T_2 روشن باشد :
$V_{E(T3)} = -1.15 - 0.7 = -1.85v$: اگر T_3 روشن باشد :


لذا در این حالت T_2 روشن بوده و T_1 و T_3 خاموش هستند و خروجی ها به صورت $out_1 = Low$ و $out_2 = High$ خواهند بود . حالت های دیگر ورودی را به راحتی می توان بررسی نمود و خروجی ها را مقایسه کرد.

در جدول زیر خروجی ها به ازای ورودی های مختلف آورده شده اند.

A	B	Out ₁	Out ₂
0	0	1	0
1	0	0	1
0	1	0	1
1	1	0	1

(Integrated Injection Logic) I² L

$I^2 L$ که به نام MTL (Merged Transistor Logic) هم شناخته می شود آخرین شکل از منطق ترانزیستور های BJT بودند . این خانواده که بسیار ساده هستند قابل مجتمع سازی با دیگر تکنولوژی ها مثل TTL و CMOS بوده و خروجی آن ها به صورت open collector است و لذا سازگاری بالایی خواهند داشت .



همان طور که مشاهده می شود T_1 همواره روشن بوده و به عنوان یک منبع جریان عمل می کند
 $I = (V_{CC} - V_{BE}) / R$. اگر ورودی صفر باشد T_2 خاموش شده و خروجی ها HZ و اگر ورودی یک باشد
 T_2 روشن شده و خروجی ها در منطق صفر خواهند بود.

گیت انتقال (Transmission Gate)


گیت انتقال می تواند علاوه بر سیگنال دیجیتال ، سیگنال آنالوگ را نیز هدایت کند . چون سیگنال آنالوگ می


تواند در ی؟ رنج ، از ی؟ مقدار منفی تا مثبت تغییر کند برای جلوگیری از بایاس مستقیم شدن پایه ی SS

(بدنه) ترانزیستور در PMOS آن را به بالا ترین ولتاژ مثبت و در NMOS به پایین ترین ولتاژ منفی وصل


می کنند . در حالت انتقال سیگنال دیجیتال پایه ی SS ترانزیستور PMOS را به a_{dd} و در NMOS آن را به

زمین وصل می کنیم .





اگر clock در سطح منطقی صفر باشد ترانزیستور های NMOS و PMOS به ازای هر مقدار ورودی قطع هستند و خروجی Hz خواهد بود. در صورتی که $clock = 1$ شود با توجه ورودی خروجی تعیین می شود. اگر ورودی صفر باشد ترانزیستور بالایی روشن و پایینی خاموش بوده و خروجی نیز صفر است و در صورتی که ورودی یک شود وضعیت ترانزیستور ها برعکس می شود و خروجی نیز یک می شود. وقتی گیت مقدار ورودی را به خروجی انتقال می دهد اگر مقاومت R_N کاهش یابد R_p افزایش می یابد و بلعکس، به طوری که مقدار مقاومت موازی مقداری ثابت خواهد بود.




مثال: در مدار زیر که یک گیت TTL ولتاژ پایین است،

الف) وقتی خروجی بی بار باشد یک بار به ازای همه ی ورودی ها Low و بار دیگر به ازای همه ی ورودی ها High قرار دهید. نقاط کار ترانزیستورها را بیابید.

ب) به ازای $fan\ out = 10$ بند الف را دوباره محاسبه کنید.

ج) در صورتی که تمامی ورودی‌ها High باشند بند الف و ب را به دست آورید.



حل : وقتی هر یک از ورودی‌ها Low باشند T_1 روشن شده و جریانی از منبع از طریق مقاومت $4k$ وارد بیس T_1 شده و از امیتر آن خارج می‌شود. ولتاژ کلکتور T_1 تقریباً 0.4 ولت خواهد بود که برای روشن نمودن T_2 کافی نیست .

$$V_B(T_1) = 0.2 + 0.7 = 0.9 \rightarrow I_B(T_1) = (3.3 - 0.9)/4k = 0.6mA$$

$$I_C(T_1) = (3.3 - 0.4)/5.2k = 0.5 \text{ mA}$$

جریان $I_E(T_1) = 0.6 + 0.5 = 1.1mA$ هم برابر $1.1/3 = 0.36mA$ به طور مساوی

بین ورودی‌ها پخش می‌شود ، چون جریان I_{out} که همان جریان $I_E(T_3)$ است صفر است می‌توان از جریان

بیس T_3 صرف نظر کرد و ولتاژ بیس آن را $3.3v$ در نظر گرفت . لذا چون در دو سر دیود پیوند $BE(T_1)$

کمتر از $0.7v$ وجود دارد لذا خروجی که همان ولتاژ امیتر T_3 است کمی بیشتر از $(3.3 - 0.7 = 2.6)$

خواهد بود. (در یک منطقی)

در صورتی که هر سه ورودی بالا باشند T_1 فعال معکوس می‌شود و جریانی از منبع از طریق مقاومت $4k$

و کلکتور T_1 ، وارد بیس T_2 شده و آن را روشن می‌نماید .

$$\begin{aligned}
 V_{B(T1)} &= 0.7 + 0.7 = 1.4 \\
 V_{CE(T1)} &= 0.7 - 3.3 = -2.6 \text{ v} \\
 I_{B(T1)} &= (3.3 - 1.4) / 4 = 0.475 \text{ mA} \\
 I_{c(T1)} &= (1 + \beta) I_{B(T1)} = 1.1 \times 0.475 = 0.52 \text{ mA} \\
 I_{E(T1)} &= \beta I_{B(T1)} = 0.1 \times 0.475 = 0.0475 \text{ mA}
 \end{aligned}$$

جریان امیتر T_1 بین سه ورودی به طور مساوی تقسیم شده و هر ورودی جریان $0.0475 / 3 = 15.8$

A خواهد شد .


$$\begin{aligned}
 I_{B(T2)} &= I_{c(T1)} + (3.3 - 0.7) / 5.2 = 0.52 + 0.5 = 1.02 \text{ mA} \\
 V_{CE(T2)} &= 0.2 \text{ v} \rightarrow V_{out} = 0.2 \text{ v} \rightarrow \text{صفر منطقی} \\
 I_{c(T2)} \Big|_{\max} &= I_{B(T3)} \Big|_{\max} + I_{c(T3)} \Big|_{\max} < 3.3 / 2.4 \text{ k} + 3.3 / 5.8 \text{ k} = 1.9 \text{ mA} \\
 \rightarrow I_{c(T2)} \Big|_{\max} &< 1.9 \text{ mA} \\
 V_{B(T3)} &= 0.7 + 0.2 = 0.9 \\
 V_{c(T3)} &= 0.2 + 0.2 = 0.4 \\
 I_{B(T3)} &= (3.3 - 0.9) / 2.4 \text{ k} = 1 \text{ mA} \\
 I_{c(T3)} &= 0.2 + 0.2 = 0.4 \\
 I_{E(T3)} &= I_{c(T2)} = 1 + 0.5 = 1.5 \text{ mA}
 \end{aligned}$$

ب (output low : در این حالت اولین ترانزیستور در طبقه‌ی بعدی که به خروجی متصل است روشن

خواهد بود ولذا جریان $I_E = 1.1 \text{ mA}$ خواهیم داشت (دو ورودی از سه ورودی کیت TTL طبقه‌ی بعدی را

Hi-z در نظر میگیریم تا بدترین حالت ممکن رخ دهد).

$$\begin{aligned}
 I_L &= 10 \times 1.1 = 11 \text{ mA} \\
 I_{c(T2)} &= I_L + I_{E(T3)} = 11 + (3.3 - 0.9) / 2.4 \text{ k} + (3.3 - 0.4) / 5.8 \text{ k} \\
 &= 11 + 1 + 0.5 = 12.5 \text{ mA} \\
 I_{c(T2)} &< \beta \times I_{B(T2)} \rightarrow 12.5 < 100 \times 1.02 = 102
 \end{aligned}$$




Out put High : در این حالت اولین ترانزیستور در طبقه ی بعدی که به خروجی متصل است فعال معکوس بوده و لذا جریان $I_E = 0.0475 \text{ mA}$ خواهیم داشت که همان جریان اندک اشباع معکوس است

$$I_{E(T3)} = 10 I_L = 0.475 \text{ mA}$$

مثال : در مدار شکل زیر در صورت **Low** بودن خروجی $I_L = 38 \text{ mA}$ است. R_A چه باشد تا خروجی

گیت **Low** باقی بماند ؟



$$\left\{ \begin{array}{l} \beta_F = 20 \\ \beta_I = 0.5 \end{array} \right.$$

LOW بودن خروجی به معنای روشن بودن T_3 است که مستلزم آن است که T_4 هم روشن باشد. لذا T_1

در فعال معکوس به سر می برد .

$$\begin{aligned}
 V_{B(T1)} &= 0.2 \text{ v} \quad , \quad V_{C(T2)} = 0.9 \text{ v} \quad , \quad V_{C(T3)} = 0.2 \text{ v} \\
 I_{B(T1)} &= (5 - 2.1) / R_A = 2.9 / R_A \\
 I_{C(T2)} &= (5 - 0.9) / 2 \text{ k} = 2.05 \text{ mA} \\
 I_{C(T3)} &= (5 - 0.2) / 2.4 \text{ k} + I_L = 2.38 + 40 \text{ mA} \\
 I_{E(T2)} &= I_{C(T2)} + I_{B(T2)} \quad , \quad I_{B(T2)} = I_{C(T1)} \rightarrow \\
 I_{E(T2)} &= 2.05 + (1 + 0.5)2.9 / R_A \\
 &= 2.05 + 4.35 / R_A \\
 I_{B(T3)} &= I_{E(T2)} - 0.7 / 700 \Omega = 2.05 + 4.35 / R_A - 1 = 1.051 + 4.35 / R_A \\
 I_{C(T2)} &< \beta I_{B(T2)} \rightarrow 40 < 20(1.051 + 4.35 / R_A) \rightarrow R_A < 2.5 \text{ K}
 \end{aligned}$$

مولتی وایبراتور (Multi – Vibrator)

مولتی وایبراتور به طور معمول از دو المان اکتیو با فید بک مثبت تشکیل شده است که در جهت معکوس

یکدیگر حرکت مینمایند به طوری که حالتی که در آنها ولتاژها و جریانها

متقارن هستند ناپایدار است و مدار به سرعت به طرف یکی از حالات نامتقارن رانده می شود.

از مولتی وایبراتورها در کارهای مختلفی چون تولید موج مربعی ، ایجاد پالس هایی با عرض معین ،

شمارش و ... استفاده می شود . سه نوع مدار اساسی مولتی وایبراتور عبارتند از :

(۱) تک حالت (Monostable)

(۲) دو حالت (Bistable)

(۳) نوسانی (stable)


مولتی وایبراتور دو حالت :

این نوع مولتی وایبراتور که به نام فلیپ فلاپ هم شناخته می شود دارای دو حالت پایدار است . در مدار

شکل زیر از دو تقویت کننده که خروجی هر کدام به ورودی دیگری متصل شده است تشکیل شده است که هر


کدام از این تقویت کننده ها در حقیقت یک معکوس کننده است .

این دو معکوس کننده کاملا مشابه یکدیگر هستند و در نگاه اول ممکن است بگوییم $V_{C(T1)} = V_{C(T2)}$ است. در واقع چنین حالتی وجود دارد ولی پایدار نیست. دلیل آن این است که چون این دو تقویت کننده پشت سر هم قرار گرفته اند نباید ردی زیون بریتکچوک اذلتسا دحاو زاربتگرزب (Loop gain) ی شخرچ ژالتوی هرهبد و یاهتهدج ردت عرسه به $V_{C(T2)}$ و $V_{C(T1)}$ ی اهژالتو اذلا و دوه دهلوخت یاهندی بی یاهندی هرهبد و همدش برض هرهبد. دشدنهلوخ رود مه زافلاخم



برای مثال فرض کنید که هر دو ترانزیستور مدار روشن باشند. در این حالت اگر ولتاژ نویزی بر روی $B(T1)$ بنشیند و ولتاژ آن را بالا ببرد، $V_{C(T1)}$ کاهش می یابد و این کاهش ولتاژ توسط شبکه $R2 - R3$ ی ثعابدوخ نیته که دبای می مش یازفا $V_{C(T2)}$ لمع نیاب دبای می مش هاکزین $V_{B(T2)}$ و همدش همیسقت $R3$ ی قابن شور و $T2$ ی جیردت ن دشدش وماخت عابو همدش رارکت اهراپ و اهراپ لمع نیاب. دوش می $V_{B(T1)}$ ش یازفا و دشاوش وماخت $T2$ و ن شور $T1$ هکتسا ی ماگنه لوا تلاح دراد رادیپ تلاح و د لااب رادم دش دهلوخت $T1$ ن دنام $V_{C(T1)}$ و $V_{C(T2)}$ رادیپ یاه تلاح زا کی ره رد. دشاوش وماخت $T1$ و ن شور $T2$ هکتسا ی تقو مود تلاحو ل صتمه هیدغته که ی مادام و دبایات هم ییامند اهراپ تلاح و د نیاب کی ره رد ار رادم رگا. دنرگیدکی ی قطنم س وکعم ی کینورتکلا ی هظفاح دحاو کین اونع هب ن آ زانای می لیلد نیمه هب. دنام دهلوخت ی قاب تلاح نیاب رد رادم تسا دوش هداوخت کی ای رقص دناوت می مه که دوهو اهروتسیزنارته زا ی کی روتکلاک ن آ ی جورخ هکی روط هب دومند هدافتسا (همینکه هدافتسا رگیرت رادم زادیاب ی رنیاب تلاح ربییغت ی ارب)

در مدار زیر یک مولتی ویبراتور دو حالته دیگر را می بینید . با نگاه اول به مدار می توان پی برد که دو ترانزیستور نمی توانند با هم روشن باشند زیرا اگر T_1 روشن باشد $V_{C(T1)} = 0.2$ بوده و چون $B(T2)$ ، ولتاژ اندکی دارد نمی تواند روشن باشد و بر عکس .




دلیل اصلی قرار دادن منبع تغذیه $-V_{BB}$ برای اطمینان از این است که ترانزیستوری که اشباع نیست کمی از ناحیه ی فعال نیز دور باشد تا با ولتاژهای پارازیت هم به ناحیه ی فعال کشیده نشود و سبب تغییر حالت مدار نگردد . به عبارت دیگر با کمک $-V_{BB}$ ولتاژ بیس ترانزیستوری را که نباید هدایت کند معکوس می نماییم . در مدار بالا دو خازن برای تسریع عمل **switching** قرار داده شده اند . به علت کوتاه بودن زمان تغییر حالت می توان در این لحظات این دو خازن را عملاً اتصال کوتاه در نظر گرفت و هر ترانزیستور می تواند از طریق خازن و کلکتور ترانزیستور مقابل حامل های اضافی را از بیس خود به زمین تخلیه نماید.

تریگر کردن


مدار های مولتی ویبراتور دو حالته، دارای دو حالت پایدار و یک حالت ناپایدار هستند. در وضع عادی، مدار در یکی از حالت های پایدار مستقر است. برای تغییر دادن حالت پایدار مدار به حالت پایدار دیگر از یک مدار خارجی استفاده می شود که « مدار تریگر » نام دارد. مدار تریگر عموماً از خازن و مقاومت تشکیل شده است و از پالس ورودی مشتق می گیرد و آن را به مدار مولتی ویبراتور اعمال می نماید. عمل تریگر کردن در مولتی ویبراتور های تک حالته و دو حالته به کار می رود.

برای تریگر کردن کافی است که مدار از حالت پایدار فعلی به حالت ناپایدار که در آن هر دو ترانزیستور در ناحیه ی فعال هستند آورده شود و به حال خود رها گردد. این کار را می توان با اشباع نمودن ترانزیستور قطع و یا قطع نمودن ترانزیستور اشباع انجام داد. عموماً مورد اول انتخاب می شود، چون مستلزم انرژی کمتری در ورودی است.

تریگر کردن به دو شکل متقارن و غیرمتقارن صورت می گیرد که در هر دو نوع می توان پالس ورودی را به بیس، کلکتور و یا امیتر اعمال نمود. در نوع تریگر کردن متقارن تنها یک ورودی داریم که در عین حال به هر دو ترانزیستور اعمال می شود. هرگاه پالسی به ورودی آن اعمال شود تنها روی یکی از ترانزیستورها اثر گذاشته و مدار تغییر حالت می دهد.




در نوع تریگر کردن غیرمتقارن دو ورودی داریم که اعمال پالس به هر یک از ورودی ها مدار را به یک حالت می برد. هر یک از مدارهای تریگر به شکل زیر خواهد بود.



در مدار شکل زیر تریگر کردن غیر متقارن از طریق کلکتور دو ترانزیستور نشان داده شده است . دو ورودی

مدار تریگر غیرمتقارن با V_i و V نشان داده شده‌اند .



فرض کنید مدار در یکی از حالات پایدار بوده که در آن خاموش T_2 و روشن است. می‌خواهیم با اعمال ورودی V_i به مدار تریگر عکس‌العمل مدار را بررسی کنیم. قبل از فرا رسیدن لحظه‌ی t_1 یک سر خازن صفر و سر دیگر آن که نقطه‌ی A است V_{CC} ولت دارد. با آمدن لحظه‌ی t_1 ولتاژ ورودی V_i ناگهان به V می‌جهد. خازن این ضربه را منتقل کرده و لذا ولتاژ نقطه‌ی A به $V_{CC} + V$ می‌رسد. در این حالت یک سر خازن V و سر دیگر آن $V_{CC} + V$ ولت خواهد داشت و ولتاژ دو سر آن کماکان V_{CC} خواهد بود. به دلیل اختلاف پتانسیل میان دو سر مقاومت R_T جریانی از طریق R_T به سوی V_{CC} برقرار شده و بار خازن C_T را به صورت نمایی تخلیه می‌کند و قبل از فرا رسیدن زمان T_2 ولتاژ نقطه‌ی A مجدداً به V_{CC} برمی‌گردد. باید توجه داشت که در این حالت ولتاژ دو سر خازن $V_{CC} - V$ خواهد شد، دیود قطع بوده و هیچ تغییری در مدار مولتی‌ویبراتور ایجاد نمی‌شود.

با فرا رسیدن لحظه‌ی t_2 ولتاژ ناگهان به $-V$ می‌پرد و لذا خازن این ضربه را منتقل کرده و ولتاژ نقطه‌ی A به $V_{CC} - V$ افت می‌نماید. در این حال یک سر خازن صفر و سر دیگر آن $V_{CC} - V$ ولت خواهد داشت و ولتاژ

دو سر آن کماکان $V_{CC}-V$ خواهد بود. توجه شود که چون T_1 قطع است V_C آن بالا بوده و تقریباً V_{CC} است و در نتیجه در این حالت دیود شروع به هدایت می‌کند. دو جریان یکی از سوی دیود و دیگری از سوی V_{CC} و از طریق R_T وارد C_T شده و آن را شارژ می‌نماید و اندک اندک ولتاژ نقطه‌ی A به V_{CC} می‌رسد. از این لحظه به بعد خازن به حالت اولیه‌ی خود قبل از اعمال تریگر رسیده و ولتاژ دو سر آن V خواهد بود.

باید توجه داشت که با هادی شدن دیود، $V_{C(T1)}$ کم شده و باعث پایین آمدن $B(T2)$ می‌شود و آن را خاموش می‌نماید. با خاموش شدن T_2 ولتاژ کلکتور آن بالا رفته و T_1 روشن می‌شود.

در صورت استفاده از مدار تریگر متصل شده به $C(T2)$ مدار reset شده و حالت پایدار مدار عوض خواهد شد. واضح است که مقدار جهش ورودی V_i باید حداقل به قدری باشد که نه تنها دیود را هادی نماید بلکه $V_{C(T1)}$ را به اندازه کافی پایین بیاورد.

در صورتی که پالس دیگری را به ورودی V_i اعمال نماییم چون T_1 اشباع است و $V_{C(T1)} = 0.2$ ، لذا دیود حتی در لحظه‌ی t_2 هم هادی نشده و این پالس هیچ تاثیری بر مدار نخواهد گذاشت.


عمل اصلی مقاومت R_T تخلیه‌ی خازن C_T در لحظه‌ی t_1 است. لذا برای سرعت بیشتر مدار تریگر باید مقدار آن را کم انتخاب کنیم. از طرفی در لحظه‌ی t_2 باید مقدار R_T بزرگ انتخاب شود تا کاهش $V_{C(T1)}$ بهتر صورت گیرد. با قرار دادن یک دیود به جای مقاومت R_T (در جهت بالا) هر دو مزیت را به دست می‌آوریم. به طوری که در لحظه‌ی t_1 دیود وصل بوده و C_T را سریعاً تخلیه می‌کند و در لحظه‌ی t_2 دیود قطع بوده و تقریباً تمامی جریان از $C(T1)$ گرفته شده و C_T را شارژ می‌کند.



اشمیت تریگر (Schmitt Trigger)


مدار دو حالت به وسیله‌ی لبه‌های پالس‌های ورودی تغییر حالت می‌دهد در حالی که در مدار اشمیت تریگر حالت‌های پایدار مدار به وسیله‌ی دامنه‌ی موج ورودی تعیین می‌شود. عموماً برای مدار اشمیت تریگر دو ولتاژ

معین V_1 و V_2 وجود دارند که مشخص کننده ی مدار بوده و هرگاه دامنه ی ولتاژ ورودی برابر این مقادیر شود ، مدار تغییر حالت خواهد داد .




اگر ولتاژ ورودی V_i از صفر شروع به افزایش نماید در ابتدای کار T_1 قطع بوده و T_2 اشباع است و خروجی که $C(T_2)$ است پایین خواهد بود . (V_{OL}) . با افزایش V_i به نقطه ی V_1 می رسیم که در آن T_1 شروع به هدایت کرده و مدار تغییر حالت خواهد داد . با روشن شدن T_1 ، ولتاژ کلکتور آن پایین آمده و درصدی از این افت به وسیله ی شبکه ی تقسیم ولتاژ $R_2 - R_3$ به $B(T_2)$ رسیده و T_2 را خاموش می نماید . ولتاژ خروجی مدار در این حالت بالا خواهد بود . (V_{OH}) .


بعد از این تغییر حالت مدار ، به ازای هر افزایش دیگری در ورودی حالت مدار تغییر نخواهد کرد. شکل زیر تغییرات ولتاژ خروجی را بر حسب ولتاژ ورودی وقتی این ولتاژ از کم رو به افزایش است نشان می دهد.




در صورتی که ولتاژ ورودی V_i رو به کاهش گذارد $V_{C(T1)}$ افزایش یافته و لذا $V_{B(T2)}$ نیز رو به افزایش خواهد گذاشت. در نقطه ای از ولتاژ ورودی به نام V_2 ($V_2 < V_1$) روشن شده و T_1 خاموش می گردد و لذا ولتاژ خروجی پایین می آید. در شکل زیر تغییرات V_O بر حسب V_i به هنگام کاهش ولتاژ ورودی رسم شده است.



منحنی نمایش V_O مدار اشmitt تریگر را بر حسب V_i آن برای هر دو جهت تغییرات ورودی مانند شکل زیر




در الکترونیک از مدار اشmitt تریگر در مقایسه کننده‌ها به کار گرفته می‌شود که هرگاه دامنه‌ی ولتاژ ورودی به V_1 برسد مدار خود به خود و با سرعت تغییر حالت می‌دهد و خروجی مدار این تغییر را منعکس می‌نماید. با کاهش دامنه‌ی ولتاژ به V_2 مدار مجدداً به حالت اول باز می‌گردد. دومین کاربرد مدار اشmitt تریگر مربعی نمودن ولتاژهای نامنظم است. باید توجه داشت که تغییرات ولتاژ ورودی مدار باید از حدود V_1 و V_2 تجاوز نماید تا تغییر حالت در مدار به وقوع بپیوندد.




مولتی وایراتور تک حالت

در نوع تک حالت تنها یک حالت پایدار داریم و در وضعیت عادی مدار در این حالت دائمی قرار دارد. در مدار زیر یک مدار مولتی وایراتور تک حالت را می بینید. تنها اختلاف این مدار با مولتی وایراتور دو حالت که دو خازن تسریع کننده داشت آن است که R'_2 به جای اتصال به کلکتور T_1 به V_{CC} وصل شده است. این عمل باعث غیر دائمی شدن حالتی است که در آن T_2 قطع است. زیرا در حالت دائمی مدار خازن C' شارژ بوده و $B(T_2)$ از طریق R'_2 به V_{CC} متصل بوده و لذا T_2 روشن است و ترانزیستور T_1 روشن خواهد بود.




اعمال یک سیگنال تریگر به مدار آن را به حالت غیر دائمی برده و پس از زمان T مدار به حالت دائمی اولیه باز می‌گردد. در حالت پایدار اختلاف پتانسیل دو سر خازن $V_{CC} - 0.7 - V_{B(T2)}$ است. با اعمال سیگنال تریگر برای لحظه‌ای $V_{B(T1)}$ بالا رفته و T_1 به اشباع می‌رود. با به اشباع رفتن T_1 ، $V_{C(T1)}$ ناگهان از V_{CC} به 0.2 جهش می‌نماید. خازن این ضربه را منتقل نموده و لذا $B(T2)$ به $(V_{CC} - 0.2) - 0.7$ رسیده و منفی خواهد شد. در این لحظه C' توسط R'_2 شارژ شده و $V_{B(T2)}$ به طور نمایی و با ثابت زمانی $\tau = C'R'_2$ صعود می‌نماید. پس از مدت زمان T ، $V_{B(T2)}$ مثبت شده و تقریباً برابر 0.7 خواهد شد. با روشن شدن T_2 ، $V_{C(T2)}$ کاهش یافته و T_1 را خاموش می‌نماید. با خاموش شدن T_1 ، $V_{C(T1)}$ بالا رفته و این صعود ولتاژ توسط خازن C' به $B(T2)$ منتقل شده و شدت جریان آن را افزایش خواهد داد. بدین صورت با ایجاد بهره چرخشی، مدار به حالت دائمی خود باز می‌گردد.



مولتی ویراتور نوسانی

در نوع نوسانی در هر دو حالت غیر دائمی بوده و به گونه‌ای که مدار به طور مداوم از حالتی به حالت دیگر می‌رود و از این رو نوسانی است. مدت زمان‌های T' , T که مربوط به حالت‌های غیر دائمی اول و دوم هستند مشابه زمان T در مولتی ویراتورهای تک حالت با انتخاب مقاومت بار خازن‌های مدار قابل کنترل هستند. دو حالت ناپایدار در مولتی ویراتورهای نوسانی را عموماً به وسیلهٔ خازن‌های ناپایدار و موقتی می‌سازند تا مدار در هیچ کدام از حالت‌ها به طور دائم قرار نگیرد. در مدار شکل زیر یک ویراتور نوسانی را مشاهده می‌کنید.



به دلیل آنکه حالت پایداری نداریم بررسی مدار را از لحظه‌ای که T_2 روشن و T_1 خاموش هستند شروع می‌کنیم. در این حالت $V_{e(T1)} = V_{cc}$, $V_{e(T2)} = 0.2$, $V_{B(T2)} = 0.7$ خواهند بود. با تغییر وضعیت مدار روشن نشده و $V_c^{(T1)}$ آن ناگهان از V_{cc} به 0.2 ولت نزول می‌کند. این افت ولتاژ توسط خازن C_1 به بیس T_2 منتقل شده و ولتاژ بیس T_2 را به مقدار منفی $0.7 - (V_{cc} - 0.2)$ می‌رساند. با این عمل T_2 خاموش شده و $V_{e(T2)}$ آن ناگهان از 0.2 به V_{cc} ولت صعود می‌کند. این افزایش ولتاژ توسط خازن C_2 به بیس T_1 منتقل شده و آن را افزایش می‌دهد.





به دلیل منفی بودن $B_{(T2)}$ جریانی از V_{BB} و از طریق R_{82} وارد C_1 شده و آنرا آرام - آرام شارژ می نماید.

با این عمل $V_B^{(T2)}$ اندک اندک و به صورت نمائی بالا آمده و وقتی به مقدار 0.7 برسد T_2 روشن میشود. با

روشن شدن T_2 ولتاژ $C_{(T2)}$ از V_{cc} به 0.2 نزول میکند و خازن C_2 این ضربه را به بیس T_1 منتقل کرده و

ولتاژ بیس T_1 را به مقدار منفی $0.7 - (V_{cc} - 0.2)$ می رساند و لذا T_1 خاموش خواهد شد این وضعیت دو


بارها و بارها تکرار خواهد شد.



(Operational – Aaphfier) OP-Amp

در این قسمت یک عنصر الکترونیکی بسیار مفید موسوم به تقویت کننده عملیاتی را بررسی می‌نماییم. در یک OP-Amp ایده ال جریانی از پایانه‌های ورودی آن نمی‌گذرد که بدان ؟ که امپدانس ورودی آن بی نهایت است. خروجی OP-Amp ایده ال هم همانند یک منبع ولتاژ عمل می‌کند که مقدار آن $A(V_2 - V_1)$ بوده و مستقل از جریان کشیده شده از خروجی است که بدان معناست که امپدانس خروجی آن صفر است. ظاهراً OP-Amp قانون KCL را نقض می‌کند چون هیچ جریانی به دو پایانه ورودی آن وارد و یا از آن خارج نمی‌شوند ولی از پایانه خروجی آن جریان می‌گذرد و به نظر می‌رسد که OP-Amp می‌تواند از هیچ الکترون بسازد و یا الکترون ذخیره نماید. تناقض از آنجا ناشی می‌شود که OP-Amp را همانند عنصر غیر فعالی چون مقاومت فرض نمودیم ولی در واقع OP-Amp کار نمی‌کند مگر وقتی که به منبع خارجی متصل باشد. لذا جریان پایانه خروجی آن از منبع تأمین می‌شود.

به دلیل آنکه خروجی هم فاز با V_2 (هم علامت) و ناهم فاز با V_1 (مختلف علامت) است لذا پایه 1 ورودی را پایه معکوس کننده (Inverting input) نامیده و آن را با علامت - نشان می‌دهیم و پایه 2 ورودی را پایه نامعکوس کننده (non- Inverting input) نامیده و آنرا را با علامت + نشان می‌دهیم.



تغذیه OP-Amp ها عموماً با دو ولتاژ مثبت و منفی است ولی از مثبت و زمین هم می‌توان استفاده نمود. یک OP-Amp تفاوت میان دو ولتاژ اعمال شده به دو ورودی خود را گرفته و با ضرب کردن آن در بهره A به

خروجی می فرستد یعنی خواهیم داشت $V_o = A(V_2 - V_1) = AV_d$ که در آن V_d ولتاژ تفاضلی ورودی نامیده می شود. به همین علت است که به OP-Amp تقویت کننده تفاضلی هم گفته می شود.

پارامتر A بهره ولتاژ حلقه باز یک OP-Amp نامیده شده و نوعاً در گستره 10^4 تا 10^6 است. در یک

OP-Amp ایده ال بهره A بی نهایت است و لذا $V_2 - V_1 = \frac{V_o}{A} \approx 0$ خواهد بود. این بدان معناست که در

OP-Amp ایده ال ولتاژ V_1 به سمت ولتاژ V_2 میل می نماید. این به معنی اتصال کوتاه شدن دو پایانه ورودی

نیست بلکه تنها می توان گفت که دو ولتاژ ورودی V_2, V_1 تغییرات مشابهی داشته و یکدیگر را دنبال می کنند.

در یک OP-Amp ایده ال اگر ولتاژهای یکسانی به دو پایانه ورودی اعمال شود ولتاژ خروجی صفر

می شود. این ویژگی OP-Amp حذف حالت مشترک (common-mode rejection) نامیده می شود. در

OP-Amp های غیر ایده ال اگر دو ورودی را به ولتاژ یکسانی چون V_{cm} متصل نماییم ولتاژ خروجی صفر

نخواهد بود. در این حالت نسبت ولتاژ خروجی به ولتاژ ورودی را بهره ولتاژ مشترک

(common-mode gain) می نامند و خواهیم داشت $A_{cm} = \frac{V_o}{V_{cm}}$ قابلیت یک OP-Amp در حذف


حالت مشترک با فاکتوری به نام CMRR که مخفف common-mode Rejection Ratio است

مشخص می گردد که به صورت نسبت $CMRR = \frac{|A|}{|A_{cm}|}$ تعریف شده و در آن A بهره ولتاژ تفاضلی و A_{cm} بهره

ولتاژ مشترک هستند. باید توجه داشت مقدار ایده ال CMRR با نهایت است.

مشخصه یک OP-Amp به صورت روبرو است.

V_{out}



همانطور که ملاحظه می‌شود مشخصه بالا یک اثر غیر خطی مهم موسوم به اشباع را نشان می‌دهد. این

پدیده به این مطلب اشاره دارد که خروجی OP-Amp نمی‌تواند از ولتاژ تغذیه فراتر رود و V_{sat} همواره بین

$+V$ و $-V$ بوده و معمولاً از ولتاژهای هر دو منبع یکی دو ولت کمتر است.

عمل تقویت‌کنندگی OP-Amp در محدوده خطی $-4 < V_{in} < 4$ صورت می‌گیرد در صورتیکه ولتاژهای

منابع تغذیه را $+10$ و -10 در نظر بگیریم میتوانیم مقدار 4 را محاسبه نماییم.

$$V_{out} = AV_{in} \Rightarrow 4 = \frac{V_{sat}}{A} \cong \frac{10}{10^5} = 0.1^{mv}$$

در بسیاری از موارد استفاده از مولتی‌ویبراتور و اشمیت‌تریگر که نیاز به سرعت بالایی ندارند می‌توان آنها را


به کمک OP-Amp تحقق بخشید. البته OP-Amp ها به علت بردی ولتاژ بالا و جریان کم بایاس

تراپتزیستورهای داخلی کندتر از دیگر مدارهای دیجیتال عمل می‌نمایند. برای طراحی این گونه مدارات از

OP-Amp در ناحیه اشباع (غیر خطی) استفاده می‌نمایند. در مدار زیریک تقویت / تضعیف‌کننده وارون ساز را

که با استفاده از OP-Amp طراحی شده است مشاهده می‌نمایند.

$$\left\{ \begin{array}{l} \frac{V_A - V_{in}}{R_1} + \frac{V_A - V_{out}}{R_2} + 0 = 0 \\ V_A = 0 \end{array} \right\}$$



$$\frac{V_{out}}{V_{in}} = -\frac{R_2}{R_1}$$

$$Z_{in} = \frac{V_A}{I} = 0$$

توجه کنید که با اینکه امپدانس ورودی خود OP-Amp بسیار بالا است ولی بالا امپدانس Z_{in} تقریباً صفر

است. در مدار بالا به مقاومت R_2 که بین خروجی و ورودی معکوس کننده متصل است فیدبک منفی

(Negative Feedback) گفته می‌شود در صورتیکه R_2 بین خروجی و ورودی غیر معکوس کننده متصل

می‌بود به آن فیدبک مثبت می‌گفتند.

فیدبک منفی فرآیند کم کردن بخشی از خروجی از ورودی است به طوری که اگر خروجی بخواهد زیاد شود

ورودی همراه با آن کم می‌شود لذا اندکی فیدبک منفی پایداری را بهتر نموده ولی فیدبک منفی بالا، تقویت

کنندگی را کاهش می‌دهد. لذا با به کار بردن فیدبک منفی می‌توان مطمئن بود که OP-Amp در ناحیه خطی

خود کار خواهد نمود.

از سوی دیگر فیدبک مثبت فرآیند افزودن بخشی از خروجی به ورودی است. یک مثال گذاشتن میکروفن در


جلوی بلندگو است که صدا به سرعت تقویت و تقویت شده و سیستم سوت میکشد لذا می‌توان نتیجه‌گیری کرد

که فیدبک مثبت معمولاً به سیستم ناپایدار منجر می‌شود به طوری که OP-Amp با فیدبک مثبت همواره

در ناحیه اشباع خود کار می‌نماید.

تقویت کننده


$$\begin{cases} V_A = V_i \\ \frac{V_A - V_o}{R_1} + \frac{V_A - V_o}{R_2} = 0 \end{cases}$$



$$\Rightarrow A = \frac{V_o}{V_i} = -\frac{R_1 + R_2}{R_1}$$

انتگرال گیر


$$\begin{cases} \frac{V_A - V_i}{R} + C \frac{d(V_A - V_o)}{dt} = 0 \\ V_A = 0 \end{cases}$$



$$\Rightarrow V_o = -\frac{1}{RC} \int_0^t V_i dt$$

مشتق گیر


$$\begin{cases} C \frac{d(V_A - V_i)}{dt} + \frac{V_A - V_o}{R} \\ V_A = 0 \end{cases}$$



طراحی اشمیت تریگر با استفاده از OP-Amp

در مدار شکل زیر نحوه‌ی استفاده از OP-Amp به عنوان اشمیت تریگر را بررسی می‌کنیم. مقاومت R_F به عنوان فیدبک مثبت حمل کرده و لذا OP-Amp در ناحیه اشباع به سر خواهد برد. مقاومت R_1 نیز تنها نقش محدود نمودن جریان خروجی OP-Amp را برعهده دارد تا از سوختن احتمالی آن جلوگیری نماید. دو دیود Z_1 و Z_2 برای تثبیت ولتاژ خروجی به طور سری به هم بسته شده اند. در صورتی که خروجی OP-Amp به V_{sat} برسد دیود Z_2 وارد شکست شده و Z_1 هدایت می‌کند و $V_o = V_D + V_{Z2}$ خواهد بود. در صورتی که خروجی OP-Amp به $-V_{sat}$ برسد دیود Z_1 وارد شکست شده و Z_2 هدایت میکند و ولتاژ خروجی $V_o = -(V_D + V_{Z1})$ خواهد بود. توجه شود V_i^- کاملاً به ورودی بستگی داشته درحالی که

$$V_i^+ = \frac{V_o}{R_Z + R_F} \times R_Z \text{ است.}$$



$$V_i^+ = \frac{V_D + V_Z}{R_Z + R_F}$$

در صورتیکه V_{in} باشد $V_i^+ > V_i^-$ بوده و خروجی $V_D - V_Z$ خواهد بود و در نتیجه مقدار

است. با زیاد نمودن V_{in} به نقطه ای می‌رسیم که $V_{i1} = V_{i2}$ میشود.

اگر به اندازه کمی V_i^- را زیادتر نماییم $V_i^- > V_i^+$ شده و خروجی $-(V_D + V_Z)$ خواهد شد و در نتیجه

$$V_i^+ = -\frac{V_D + V_Z}{R_Z + R_f} \times R_2$$

می‌شود. از این به بعد افزایش بیشتر V_i^- تأثیری در خروجی نخواهد داشت.


حال اگر V_{in} را کم نماییم تا قبل از برابر شدن V_i^- با V_i^+ خروجی تغییر نخواهد کرد ولی وقتی

$$V_i^- = -\frac{V_D + V_Z}{R_Z + R_f} \times R_2$$


شود دوباره خروجی $V_D + V_Z$ می‌شود. مشخصه این مدار در زیر نشان داده شده است.

$$V1 = \frac{V_Z + V_D}{R_2 + R_f} \times R_2$$

$$V2 = -\frac{V_Z + V_D}{R_2 + R_f} \times R_2$$



طراحی مولتی ویراتور تک حالت با استفاده از OP-Amp



$$V_o = V_D + V_Z \Rightarrow \begin{cases} V_i^- \cong V_D + V_Z \Rightarrow D, C = \text{off} \\ V_i^+ = \frac{V_D + V_Z}{R_1 + R_2} \times R_2 \end{cases} \quad 1.$$

$$V_i^- > V_i^+ \Rightarrow V_o = -(V_D + V_Z) \therefore$$

$$V_o = -(V_D + V_Z) \Rightarrow \begin{cases} V_i^- < 0 \Rightarrow D = \text{on} \Rightarrow V_i^- = -0.7 \\ V_i^+ = -\frac{V_D + V_Z}{R_1 + R_2} \times R_2 \end{cases} \quad 2.$$

حالت پایدار $V_i^- > V_i^+$

با اعمال سیگنال تریگر وضعیت مدار را بررسی می‌نماییم قبل از اعمال تریگر مدار در حالت پایدار خود به سر می‌برد. یعنی دیود D وصل بوده و خازن با اختلاف پتانسیل -0.7 در دو سر خود قطع و اتصال باز است.

با اعمال تریگر V_i^+ برای لحظه ای تا V_{cc} بالا می‌رود در این حالت V_o تغییر حالت داده و از $-(V_D + V_Z)$


$$\text{به } V_D + V_Z \text{ می‌پرد. در نتیجه } V_i^+ \text{ از } -\frac{V_D + V_Z}{R_1 + R_2} \times R_2 \text{ به } +\frac{V_D + V_Z}{R_1 + R_2} \times R_2 \text{ می‌پرد.}$$


به دلیل وجود خازن C ولتاژ V_i^- نمی‌تواند ناگهان به $V_D + V_Z$ برسد و در نتیجه با ثابت زمانی $\tau = CR_3$ به

سوی $V_D + V_Z$ حرکت می‌کند. در این حین وقتی V_i^- به مقدار $\frac{V_D + V_Z}{R_1 + R_2} \times R_2$ برسد و کمی از آن بالاتر رود V_o خروجی $-(V_D + V_Z)$ تغییر حالت می‌دهد.

ورودی V_i^+ به $-\frac{V_D + V_Z}{R_1 + R_2} \times R_2$ بریده و ولتاژ V_i^- نیز آرام آرام از $+\frac{V_D + V_Z}{R_1 + R_2} \times R_2$ به سوی $-(V_D + V_Z)$

حرکت می‌نماید و در این میان وقتی به -0.7 برسد دیود روشن شده و مدار به حالت پایدار اولیه خود می‌رسد.





طراحی مولتی وایبراتور نوسانی با استفاده از OP-Amp

با حذف قسمت تریگر و دیود D از مدار قبل یک مولتی وایبراتور نوسانی حاصل می‌شود. به دلیل آنکه حالت پایداری نداریم بررسی مدار را از لحظه ای که خروجی بالا است شروع می‌کنیم.

وقتی خروجی در $V_Z + V_D$ قرار داشته باشد $V_i^+ = \frac{V_Z + V_D}{R_1 + R_2} \times R_2$ بوده و V_i^- در مقدار کمتری نسبت به

V_i^+ قرار دارد. با تغییر وضعیت مدار خروجی در $-(V_Z + V_D)$ قرار می‌گیرد و $V_i^+ = -\frac{V_Z + V_D}{R_1 + R_2} \times R_2$ می‌گردد.

به دلیل وجود خازن C مقدار V_i ناگهان به $-(V_Z + V_D)$ نمی‌پرد بلکه به صورت نمایی و با ثابت زمانی


به سوی $-(V_Z + V_D)$ حرکت می‌نماید. در این بین وقتی V_i^- به $-(\frac{V_Z + V_D}{R_1 + R_2} \times R_2)$ برسد و $V_i^+ > V_i^-$

شود خروجی تغییر وضعیت داده و به $V_Z + V_D$ می‌پرد. لذا V_i^+ ناگهان به $\frac{V_Z + V_D}{R_1 + R_2}$ بریده ولی به دلیل وجود

خازن V_i^- ناگهان به $V_Z + V_D$ نمی‌پرد بلکه خازن با ثابت زمانی CR_s شارژ شده و V_i^- به طور نمایی به سوی

$V_Z + V_D$ حرکت می‌کند و در این بین وقتی به $\frac{V_Z + V_D}{R_1 + R_2} \times R_2$ برسد و $V_i^- > V_i^+$ شود دوباره خروجی تغییر


وضعیت داده و این عمل بارها و بارها تکرار می‌شود.



طراحی مدارهای مولتی وایراتور و اشمیت تریگر به کمک CHOS


مولتی وایراتور دو حالتی

با استفاده از دو گیت معکوس کننده (Inverter) می توان مداری به صورت زیر ساخت که به صورت یک مولتی وایراتور عمل میکند.




در صورتی که خروجی معکوس کننده A پایین باشد ورودی پائین به معکوس کننده B، خروجی B را بالا کرده و در نتیجه ورودی A بالا خواهد شد و خروجی A را پائین نگه می دارد. لذا مدار در این حالت پایدار خواهد ماند.

حالت پایدار بعدی عکس حالت بالا است و هنگامی روی می دهد که خروجی معکوس کننده A بالا باشد این مدار را Latch هم می نامند. توجه شود مدار بالا را می توان با استفاده از گیت های NOR یا NAND مطابق زیر نیز ساخت.




با استفاده از دو کلید فشاری میتوان حالات دلخواه را در مدار ایجاد نمود برای آنکه جریان زیادی به طور ناگهانی در خروجی گیت ها و نیز منبع تغذیه به وجود نیاید می توان از دو مقاومت در خروجی معکوس کننده ها استفاده نمود.

این دو مقاومت به طور موقت خروجی ها را از اتصال کوتاه ایزوار نموده و اثر تغییر جریان ناگهانی را کم می نمایند.




با فشار دادن هر یک از کلیدهای فشاری ورودی گیت مربوط برای لحظه ای صفر شده و مدار تریگر می‌شود. خروجی گیت مزبور یک شده و مقدار یک توسط گیت دیگر معکوس شده و به ورودی همان گیت اعمال می‌شود و باعث پایدار نگه داشته شدن خروجی می‌شود.

اشمیت تریگر



فرض نمایید در ابتدا $V_i = -\infty$ است. در این حالت خروجی معکوس‌کننده A، V_{DD} و خروجی B صفر خواهد بود و مدار معادل به صورت زیر ترسیم می‌شود (در جریان ورودی معکوس‌کننده صفر است).


$$V_A = \frac{V_i}{R_1 + R_2} \times R_2$$



با افزایش V_i مقدار V_A نیز از یک اندک زیاد می‌شود تا جایی که $V_A = \frac{V_{DD}}{2}$ می‌شود که با توجه به معادله

بالا هنگامی که $V_i = \underbrace{\left(1 + \frac{R_1}{R_2}\right)}_{\alpha} \frac{V_{DD}}{2}$ باشد این حالت رخ می‌دهد. در این حالت اگر V_i اندکی بالا رود معکوس


کننده A در خروجی تغییر وضعیت می‌دهد و مدار معادل به صورت زیر ترسیم می‌شود.



$$V_A = \frac{V_i - V_{DD}}{R_1 + R_2} \times R_2$$

در این وضعیت هر چه V_i را افزایش دهیم خروجی در V_{DD} باقی می‌ماند و تغییر وضعیتی نخواهیم داشت

و لذا مشخصه مدار وقتی V_i در حال افزایش است به صورت زیر خواهد بود.





در این حالت مدار، اگر V_i را کم نماییم V_A اندک اندک کم می‌شود تا اینکه دوباره به $\frac{V_{DD}}{2}$ برسد که با

$$V_i = \underbrace{\left(\frac{R_2 - R_1}{R_2}\right)}_B \frac{V_{DD}}{2}$$

توجه به معادله بالا هنگامی که باشد این حالت رخ می‌دهد.

در این حالت اگر V_i اندکی پایین رود معکوس کننده A در خروجی خود دچار تغییر وضعیت می‌شود و


خروجی دوباره صفر خواهد شد. مشخصه مدار در کاهش V_i به صورت زیر ترسیم می‌شود.




همانطور که در شکل بالا مشاهده می شود V_1, V_2 نسبت به $\frac{V_{DD}}{2}$ متقارن بوده و عرض سیکل پسماند به طریق زیر محاسبه میشود.

$$h = V_1 - V_2 = \left(1 + \frac{R_1}{R_2}\right) \frac{V_{DD}}{2} - \left(\frac{R_2 - R_1}{R_2}\right) \frac{V_{DD}}{2} = \frac{R_1}{R_2} V_{DD}$$

مولتی ویراتور نوسانی




با فرض آنکه خروجی معکوس کننده ی B ، V_{DD} باشد مدار را تحلیل می نماییم. در این حالت ورودی B پایین بوده و خروجی A نیز پایین است در این حالت مدار معادل به صورت زیر خواهد بود



و در آن خازن توسط مقاومت R شارژ می‌شود و لذا ولتاژ گره C اندک اندک بالا آمده و می‌خواهد به V_{DD}

برسد. در این میان هنگامی که ورودی معکوس کننده B به $\frac{V_{DD}}{2}$ برسد خروجی B صفر می‌شود. در این حالت


خروجی معکوس کننده A ناگهان به V_{DD} می‌پرد لذا ورودی B (نقطه C) به $\frac{V_{DD}}{2}$ می‌رسد. در این حالت مدار معادل به صورت زیر خواهد بود.



حال خازن از طریق مقاومت R شارژ شده و ولتاژ گره C اندک اندک از $\frac{3V_{DD}}{2}$ نزول می‌کند تا به صفر برسد.

در این میان هنگامی که ورودی معکوس کننده B به $\frac{V_{DD}}{2}$ برسد خروجی B ، V_{DD} می‌شود. در این حالت


خروجی معکوس کننده A ناگهان صفر شده و لذا ورودی B (نقطه C) به $-\frac{V_{DD}}{2}$ می‌پرد. در این حالت مدار معادل به صورت زیر خواهد بود.





در این حالت نیز دوباره خازن از طریق مقاومت R شارژ شده و ولتاژ گره اندک اندک از $\frac{V_{DD}}{2}$ صعود

می‌کند تا به V_{DD} برسد. در این میان وقتی ورودی معکوس کننده B به $\frac{V_{DD}}{2}$ برسد دوباره خروجی معکوس

کننده B تغییر وضعیت داده و این روند همچنان ادامه می‌یابد.



مولتی وایراتور تک حالت



در صورتی که خروجی معکوس کننده B را V_{DD} فرض کنیم ورودی B صفر و ورودی A، V_{DD} خواهد بود. این حالت نمی‌تواند پایدار باشد چون از مقاومت نمی‌تواند جریان دائمی بگذرد. لذا حالت دائمی مدار هنگامی است که خروجی B صفر باشد و لذا نقطه‌ی A که ورودی معکوس کننده A است نیز صفر خواهد بود. در این حالت ولتاژ دو سر خازن نیز صفر است.

حال وضعیت مدار را به ازاء ورودی تریگر V_T بررسی می‌کنیم. در حالت پایدار مدار و قبل از فرا رسیدن t_1 ولتاژ سمت راست خازن صفر و سمت چپ آن V_{DD} است. (خازن با ولتاژ V_{DD} شارژ است و چون کاتدوآند دیود در صفر قرار دارند دیود قطع است). با فرا رسیدن t_1 ورودی تریگر صفر شده و خازن این ضربه را منتقل نموده و $V_F = -V_{DD}$ خواهد شد. در این حال جریانی از زمین و از طریق R_T وارد C_T شده و آنرا دشارژ نموده و لذا V_F اندک اندک بالا آمده و به صفر می‌رسد به طوریکه خازن قبل از فرا رسیدن t_2 کاملاً دشارژ می‌شود. با آمدن لحظه t_2 ورودی تریگر ناگهان V_{DD} شده و خازن این ضربه را منتقل نموده و $V_F = V_{DD}$ می‌شود. در این حالت دیود روشن شده و لذا V_A نیز ناگهان V_{DD} می‌شود و جریانی که از R_T و از طریق C_T به زمین می‌رود خازن را به مرور شارژ کرده و V_F اندک اندک صفر می‌شود. لذا هدف از این مدار تریگر آن بود که V_A برای لحظه‌ای V_{DD} (یک) شود.

با V_{DD} شدن نقطه A از یک سو ولتاژ پایین خازن یک می‌شود که پرشی را در V_c در بر ندارد. (مسیر مقاومتی در طرف C وجود ندارد) و از سوی دیگر در صورتی که گیت‌ها را ایده آل و بدون تأخیر در نظر بگیریم، $V_B = 0$ و لذا V_c ناگهان یک خواهد شد که خازن این پرش را منتقل نموده و V_A به $2V_{DD}$ خواهد رسید. (توجه شود اگر گیت‌ها ایده‌آل نبودند بالای خازن دیرتر از پایین آن یک شده و در این فاصله V_A از طریق R به صفر می‌رسید).

در این حالت به دلیل اختلاف پتانسیل میان دو سر R جریانی از خازن به سوی زمین منتقل شده و آن را

تخلیه می‌کند. لذا ولتاژ A به سمت صفر میل خواهد کرد ولی در این میان وقتی به $\frac{V_{DD}}{Z}$ می‌رسد معکوس

کننده‌ی A تغییر وضعیت داده و خروجی آن V_{DD} و خروجی B صفر خواهد شد خازن این ضربه را منتقل کرده


$$V_A = -\frac{V_{DD}}{Z} \text{ و خواهد شد.}$$

در این حالت هم جریانی از زمین و از طریق مقاومت R وارد خازن شده و دشارژ می‌شود و لذا V_A اندک


اندک بالا آمده و به صفر می‌رسد. با صفر شدن V_A مدار دوباره به حالت پایدار اولیه خود قبل از اعمال تریگر باز

خواهد گشت.

اشکال وجود دارد.



مثال: در مدار نوسانی زیر زمان های T و T' را محاسبه نمایید.



برای تحلیل مدار فرض نمائید که $V_F = 0$ است لذا $V_E = V_{cc}$ ، $V_B = 0$ و $V_A = V_{cc}$ خواهد بود در نتیجه

خازن C از طریق مقاومت R شارژ می‌شود و ولتاژ نقطه A به سوی صفر نزول می‌کند و هنگامی که $V_A = \frac{V_{cc}}{2}$

میشود معکوس‌گر X تغییر وضعیت داده و لذا V_E ناگهان به صفر می‌پرد لذا خازن این پرش را منتقل کرده

V_A ناگهان به $-\frac{V_{cc}}{2}$ خواهد پرید. از طرفی چون خروجی F به V_{cc} می‌پرد نقطه A که به خازن متصل است

نمی‌تواند ناگهان از $-\frac{V_{cc}}{2}$ به V_{cc} بپرد و آرام آرام به سوی V_{cc} حرکت می‌کند تا اینکه در $V_A = \frac{V_{cc}}{2}$ دوباره

خروجی X تغییر وضعیت داده و V_E به V_{cc} پریده و لذا خازن این ضربه را منتقل کرده و $V_A = \frac{3}{2}V_{cc}$ خواهد

شد. از طرفی V_F به صفر می‌پرد و لذا نقطه A آرام آرام به سمت صفر حرکت خواهد کرد و وقتی به $\frac{V_{cc}}{2}$ برسد

دوباره X تغییر وضعیت می‌دهد و ولتاژ نقطه A همین طور نوسان خواهد داشت.


$$V_A(t) = A + Be^{-\frac{t-t_0}{\tau}} \quad \begin{cases} C = RC \\ t > t_0 \end{cases}$$

$$\begin{cases} V_A(0) = -\frac{V_{cc}}{2} = A + B \\ V_A(\infty) = V_{cc} = -A \end{cases}$$


$$\Rightarrow V_A(t) = V_{cc} - \frac{3}{2}V_{cc} e^{-\frac{t-t_0}{\tau}}$$

$$V_A(t_1) = \frac{V_{cc}}{2} = V_{cc} - \frac{3}{2}V_{cc} e^{-\frac{t_1-t_0}{\tau}}$$

$$\Rightarrow T = t_1 - t_0 = \tau \ln 3 = 1.09\tau$$




$$-V_{cc}/2$$





با توجه به شکل می توان نتیجه گرفت که $T = T'$ است .

مثال : در مدار نوسانی زیر شکل موج خروجی دو نقطه A و B را ترسیم نمایید.



مثال : در مدار اشمیت تریگر زیر نمودار مشخصه را ترسیم نمایید.



مشخصه ی ورودی/خروجی معکوس کننده