

بسمه تعالی

**جزوه**

الکترونیک ۲

**دانشگاه**

تهران

**استاد**

دکتر جمالی

# فصل ۱

## FET ترانزیستور اثر میدان

### مدارهای آن

۱-۱ : مقدمه

بسیار ترانزیستور میدیون قطعی (BJT) که بصورت npn و pnp ساخته شده اند، اینها غیر کنترل شده توسط جریان است که در کارگاه آن هر دو نوع حامل الکترون و حفره حرکت دارند. ترانزیستور اثر میدان (FET) که غیر قطعی است که بصورت غیر کنترل شده با ولتاژ<sup>(۱)</sup> بوده و در یک نیم جریان آن یک یا حامل الکترون و یا حفره (در نوع کانال - m الکترون در نوع کانال - p حفره) حرکت دارد.

گرچه این غیر کنترل شده عناصر نیمه رسانا در ابتدا که از نظر تعداد با عملکرد تعویض کنندگی<sup>(۲)</sup> نظر گرفته شده بود، با از نظر مشخصات تحت عملی، حضور آن به بازار با اواسط سال ۱۹۶۰ طول کشید.

ترانزیستور اثر میدان (FET) در اصل در دوران تحقیق ترانزیستور اثر میدیون (BJT) می باشد. این غیر قطعی نسبت به مشخصات<sup>(۳)</sup> آن کمتر حساس بود و در نتیجه عملکرد<sup>(۴)</sup> کمتری داشت.

لظروف کار سردتر و خنکتر<sup>(۵)</sup> ترانزیستور اثر میدیون (FET) و ترانزیستور میدیون (BJT) مورد توجه قرار داد :

۱. FET در مدارهای<sup>(۶)</sup> خنکتر و سردتر<sup>(۷)</sup> در مقادیر آن<sup>(۸)</sup> لظروف<sup>(۹)</sup> در حدود ۱۰۰<sup>MΩ</sup> می باشد.

- (۱) Bipolar Junction Transistor
- (۲) Current Controlled device
- (۳) Field Effect Transistor
- (۴) Unipolar

- (۵) Voltage Controlled Device
- (۶) Noise Figure
- (۷) typical

۲. ولتاژ OFFSET عنصر FET در جریان صفردرکن، برابر صفرداده و رنج در مدارهای سوئیچینگ و چهار<sup>(۱۱)</sup> مورد استفاده دارد.

۳. نسبت FET به BJT دارای نوسان<sup>(۱۲)</sup> ضعیفتر، گین پایینتر و بارهای<sup>(۱۳)</sup> ورودی و خروجی<sup>(۱۴)</sup> کمتری است. همچنین نسبت بارهای<sup>(۱۵)</sup> ورودی و خروجی<sup>(۱۶)</sup> کمتری نسبت به BJT دارد. این رنجی<sup>(۱۷)</sup> نسبت به آن<sup>(۱۸)</sup> رنجی<sup>(۱۹)</sup> است. با مقادیر<sup>(۲۰)</sup> است در صورت BJT<sup>(۲۱)</sup> مرتبه<sup>(۲۲)</sup> است.

۴. نسبت FET به BJT مرتبه<sup>(۲۳)</sup> است. در مدارهای<sup>(۲۴)</sup> با مقادیر<sup>(۲۵)</sup> است در صورت BJT<sup>(۲۶)</sup> مرتبه<sup>(۲۷)</sup> است.

در مدارهای<sup>(۲۸)</sup> با مقادیر<sup>(۲۹)</sup> است در صورت BJT<sup>(۳۰)</sup> مرتبه<sup>(۳۱)</sup> است.

در مدارهای<sup>(۳۲)</sup> با مقادیر<sup>(۳۳)</sup> است در صورت BJT<sup>(۳۴)</sup> مرتبه<sup>(۳۵)</sup> است.

در مدارهای<sup>(۳۶)</sup> با مقادیر<sup>(۳۷)</sup> است در صورت BJT<sup>(۳۸)</sup> مرتبه<sup>(۳۹)</sup> است.

در مدارهای<sup>(۴۰)</sup> با مقادیر<sup>(۴۱)</sup> است در صورت BJT<sup>(۴۲)</sup> مرتبه<sup>(۴۳)</sup> است.

در مدارهای<sup>(۴۴)</sup> با مقادیر<sup>(۴۵)</sup> است در صورت BJT<sup>(۴۶)</sup> مرتبه<sup>(۴۷)</sup> است.

در مدارهای<sup>(۴۸)</sup> با مقادیر<sup>(۴۹)</sup> است در صورت BJT<sup>(۵۰)</sup> مرتبه<sup>(۵۱)</sup> است.

در مدارهای<sup>(۵۲)</sup> با مقادیر<sup>(۵۳)</sup> است در صورت BJT<sup>(۵۴)</sup> مرتبه<sup>(۵۵)</sup> است.

در مدارهای<sup>(۵۶)</sup> با مقادیر<sup>(۵۷)</sup> است در صورت BJT<sup>(۵۸)</sup> مرتبه<sup>(۵۹)</sup> است.

در مدارهای<sup>(۶۰)</sup> با مقادیر<sup>(۶۱)</sup> است در صورت BJT<sup>(۶۲)</sup> مرتبه<sup>(۶۳)</sup> است.


در مدارهای<sup>(۶۴)</sup> با مقادیر<sup>(۶۵)</sup> است در صورت BJT<sup>(۶۶)</sup> مرتبه<sup>(۶۷)</sup> است.

۱-۲: ساختمان و مشخصات ترانزیستور اثر میدانی سوئیچی JFET

مشخصات FET در صورت زیر توضیح داد. قطعه<sup>(۶۸)</sup> نیز در نوع<sup>(۶۹)</sup> نشان داده شده<sup>(۷۰)</sup> در شکل الف ۱-۱ را در نظر بگیرید. این قطعه<sup>(۷۱)</sup>

- (i) switching
- (ii) chopper
- (iii) noise
- (iv) low-level
- (v) high fidelity (hi-fi)
- (vi) bandwidth-gain
- (vii) channel
- (viii) Junction Field Effect Transistor
- (ix) Metal-Oxid-Semiconductor FET





شکل ۱-۱ الف) کانال n ؛ ب) تعدادت موثر کانال n ؛ ج) شکل فیزیکی که ترانسپزده  
 اثر میدانی بودنی (JFET) ؛ د) نمودار جریان درین و ولتاژ  $V_{DS}$  (درین بیسوس) برای  $V_{GS}=0$  (ولتاژ گیت بیسوس) .

که کانال ناسیده مشرف نظر می‌باشد است که در شکل ۱-۱ نشان داده شده است . با افزودن القاصات همراهِ در درین کانال  
 مرتزان آنرا به سطح تقسیم و یا آوی متصل نمود . اگر در درین کانال ولتاژی اعمال شود در آن جریان برقرار میگردد . مری که از آن حاصل می‌گردد  
 اکثریت وارد کانال میشود بسوس و مری که از آن خارج میگردد درین ناسیده می‌شود . برای عنصر کانال n اکثریت حاصل از آن گیت  
 می‌باشد . بنابراین همانطور که در تصویر الف ۱-۱ و ب ۱-۱ نشان داده شده است با اعمال ولتاژ  $V_{DS}$  بر در نقطه جریان  $I_D$  در  
 آن برقرار شده و کانال نظر می‌باشد ،  $R_{DS}$  عمل میکند . در این مدار ساده با الکتریسیته تاوان هم نتیجه میشود صر : با افزایش  
 $V_{DS}$  جریان  $I_D$  نیز متناسب با آن زیادتر میگردد .

حال حالتی را در نظر می‌گیریم که در عنصر p به طرفین این کانال نظر شتر ج ۱-۱ افزوده شود . در این باز علاوه بر ولتاژ درین  
 سوسر را نظر همان حالت شتر الف ۱-۱ در نظر می‌گیریم . کنتاکت در هر نقطه شده به عنصر p گیت ناسیده مشرف . در این فرض

- (a) Ohmic contact
- (b) drain
- (c) gate
- (d) Source
- (e) Ohmic law



شده که خود گیت به زمین متصل شده باشد (ولتاژ  $V_{GS}$  ساد و صفر قرار داده شده است). کلمه گیت به این خاطر با این ترنزیستور  
 نگامبرود در همانقدر در نقطه ملاحظه خواهد شد. ولتاژ اعمال شده بین این ترنزیستور و ترنزیستور سویس بعضی کانال و تحتاً جریان دار آنرا  
 کنترل می کند.

نقطه آفرینش  $p_m$ ، چگالی حامل های خنثی (یا به ندرت) در منطقه گیت و کانال ترنزیستور (شکل 1-18) .  
 عرض آن ناحیه خنثی با افزایش ولتاژ معکوس میزد، افزایش می یابد. در نهایت به آنسوی هر نقطه در داخل کانال نسبت به ناصبه آن نقطه از درون  
 دارد؛ یعنی نقاط تکلیف به درون نسبت به زمین و در آن ناحیه مثبت تر از نقطه تکلیف به سویس می باشد. بنابراین هر دو ناحیه خنثی اطراف  
 گیت؛ از مقدار ولتاژ معکوس آنها نسبت به نقطه مختلف کانال تبعیت کرده و همین علت در تکلیف درون، ناحیه خنثی در کانال ترنزیستور  
 می باشد.

جریان الکتریک  $I_D$  (حاصل از اثر گیت در کانال  $m$ ) از سویس به درون توسط عرض به یک کانال که بین آن دو ترنزیستور قرار دارد،  
 محدود می شود. بعضی از این کانال تعداد تعدادی بین درون و سویس را تعیین می نماید.

حال ولتاژ جریان  $I_D$  در جیب ولتاژ  $V_{DS}$  در ترنزیستور 1-1 نشان داده شده است. این نظریه می گویم. در نهایت ولتاژ  
 $V_{GS} = 0$  در نظر گرفته شده است؛ بنابراین این منحنی نقطه به از آن  $V_{GS} = 0$  می باشد. حال فرض می کنیم در ولتاژ  $V_{DS}$  از مقدار صفر  
 بتدریج افزایش یابد؛ در این صورت  $I_D$  نیز افزایش یافته و همچنین کانال نظریه تعدادی هم می یابیم. بنابراین مقدار این جریان از آن بزرگتر  
 تبعیت می نماید. این افزایش جریان با ولتاژ در قسمت اولیه منحنی چشم گرفته در نشان می دهد. این هم درست است. اگر  $V_{DS}$  بزرگتر  
 افزایش یابد، در این صورت جریان درون از افزایش با هم می یابد. چنانچه  $V_{DS}$  به یک مقدار مشخص که از ولتاژ  $V_p$  می باشد، می رسد،  
 رسد، جریان به حالت اشباع می رسد. در نهایت، افزایش تدریجی ولتاژ  $V_{DS}$  جریان درون را افزایش می دهد. این مقدار جریان درون با  
 جریان اشباع درین گفته  $I_{DSS}$  نامش می رسد.  $I_{DSS}$  گیر از آن بزرگتر هم در ترنزیستور JFET می رسد. در حقیقت  
 در آن ناحیه با افزایش تدریجی  $V_{DS}$  هر دو ناحیه خنثی اطراف گیت؛ در درون کانال ترنزیستور و تحتاً عرض کانال، بزرگتر شده و بنابراین  
 تعداد آن افزایش می یابد. لذا با افزایش تدریجی ولتاژ  $V_{DS}$ ، تعداد کانال نیز زیاد تر شده و در نتیجه جریان درون نسبتاً ثابت


(1) depletion region (2) pinch-off Voltage (3) ohmic region

میراند. در این حالت FET در ناحیه "خط" و یا "شیع" عمل می‌کند.


در عناصر FET تریپلتر می‌تواند  $pm$  و  $pn$  هر دو ولتاژ معکوس از حدی تجاوز نماید. ایده‌ی شکت "الف" نشان می‌دهد.

همانطور که مشخص است در ۱-۱ نشان داده شده است. اگر ولتاژ  $V_{DS}$  از ولتاژ شکت  $V_A$  بیشتر شود در این صورت جریان  $I_D$  سریعاً افزایش خواهد یافت.


حالت یک JFET کانال  $m$  را که ولتاژ شکت  $V_{GS}$  در حدود  $1-2$   $pm$  گیت بیرون از نظر معکوس بایس کرده است. در نظری گیم. به ازای هر مقدار مشخص  $V_{GS}$  یک منحنی مشخصه نظری شکت در ۱-۱ نیز ترسیم شده است. یک دسته از این منحنی‌ها در شکت ۱-۲ نشان داده شده است. با افزایش ولتاژ معکوس گیت بیرون (به منفی شدن  $V_{GS}$ ) حالت شکت کانال در جریان نهی در یک کمتری اتفاق می‌افتد. این ایده را بتوانیم با ذکر یک مثال شکت ۱-۳ نیز توضیح دهیم.



(الف)



(ج)



(ب)

به ازای  $V_{GS} = 0$  و  $V_{DS} = +5$

توانایی یک منحنی شکت از کانال نسبت

به بیس  $+5$  باشد. در این صورت

ولتاژ معکوس در هر کدام از منحنی‌های

$pm$  طرفین کانال  $+5$  خواهد بود.

لعب. اگر مقدار  $V_{GS}$  از صفر

به  $-1$  تغییر داده شود در این صورت

ولتاژ هم‌نقطه نسبت به گیت بیرون

$6 = 5 - (-1)$  خواهد بود.

شکل ۱-۲: الف) عدت خصصاری JFET کانال  $m$  با ولتاژ بیس بیس مربوط!

ب) منحنی‌های  $I_D$  در حسب  $V_{DS}$  به ازای مقادیر مختلف  $V_{GS}$

ج) عدت خصصاری JFET کانال  $p$

میان برای به ازای هر مقدار ثابت  $V_{DS}$  افزایش ولتاژ معکوس  $V_{GS}$ ، کانال با بار یکدیگر می‌رسند.

لطفاً در ملاحظه شد، تغییر  $V_{GS}$  باعث تغییر عرض کانال شده در نتیجه در عوض جریان  $I_D$  به ازای تغییر  $V_{GS}$  تغییر می‌دهد.

در حقیقت اگر ولتاژ  $ac$  که سیگنال روی ولتاژ  $dc$ ،  $V_{GS}$  سوار شود، بهشت مرگه در جریان  $I_D$  همان تغییرات سیگنال  $ac$




دارد و هم رفته باشد. چون مدار گیت یوسوس متصل از یک میوند  $p-n$  است در لهورت معکوس باید کشیده و دارای مقادیر زیادی باشد. بنابراین جریان کشیده شده از منبع سئیدیل در در ترسوط FET مقدار خنید مکرر خواهد بود.



گروه دریا تمندر JFET با استفاده از عنصر کانال  $n$  ترسوط شد و JFET کانال  $p$  نیز درجه باه در آن عنصر کانال از نوع  $p$  میگذرد و گیت آن از نوع نیمه ندر نوع  $n$  میزند. در FET کانال  $p$  در عدت خنیدر آن در شطرح ۲-۱ از این داده شده است. برابر با یک گیت، با پرتی سئیدیل برابر با یک JFET کانال  $n$  که در فرست باید مکرر گیت. هوالفدر در لهورت شد در جریان درک گذراند از کانال عنصر FET تنها یک نوع حاصل ترکت داده در FET کانال  $n$  آن حاصل  $S$ ، الگندک در FET کانال  $p$  خنید میزند. این قضیت بهر شطرح در این عناصر، عناصر در لهورت گیت کشیده شود، در صورتی در ترسوط سئیدیل معطوط عناصر در لهورت نامیده میزند.

### مشخصه درین - سوسیس \*


موردار لفری جریان درک  $I_D$  در شطرح ولتاژ درک یوسوس  $V_{DS}$ ، با زار ولتاژ در لهورت گیت یوسوس، مشخصه درک یوسوس میزند. در شطرح ۱-۳، مشخصه درک یوسوس کار در نوع JFET کانال  $n$ ، کانال  $p$  همراه با عدت در فراداد هر یک از این عناصر در لهورت



ولتاژ درک یوسوس  $V_{DS}$ ،  $V$



ولتاژ درک یوسوس  $V_{DS}$ ،  $V$



شکل ۱-۳: الف، مشخصه درک یوسوس JFET کانال  $p$  (2N2608)؛ ب، مشخصه درک یوسوس JFET کانال  $n$  (2N4869)؛ ج، عدت خنیدر JFET کانال  $p$ ؛ د، عدت خنیدر JFET کانال  $n$ .




داده شده است. همانطور در قدامت گفته شد مدخلی می شود با افزایش  $V_{GS}$  دستی روشن آن در عنصر کانال  $n$ ، جریان این کانال می رود و این مثبت با افزایش  $V_{GS}$  می شود. همین ترتیب می تواند در یک  $V_{DS}$  ثابت، با تغییر مقدار  $V_{GS}$  میزان جریان درین را کنترل نمود.

همانطور که  $V_{GS}$  افزایش می یابد، در JFET کانال  $n$  دستی روشن می شود. در این حالت مقدار مشخص از  $V_{GS}$  جریان درین را در یک ولتاژ برقرار می شود. این ولتاژ را ولتاژ تریس گیت می گویند. بسوی نامیده آن را با  $V_p$  (یا  $V_{GS(OFF)}$ ) نشان می دهند. این ولتاژ نیز یکی از پارامترهای مهم در مشخص کردن عملکرد JFET می باشد. از مشخصات نشان داده شده در شکل ۱-۳ مدخلی می شود در  $V_p$  در JFET کانال  $n$  منفی برابر JFET کانال  $p$  مثبت است.

### مشخصه انتقال

مشخصه انتقال عنصر FET، مشخصه انتقال است که نمودار از جریان درین  $I_D$ ، حسب تغییر ولتاژ تریس گیت - سدس،  $V_{GS}$  و در این حالت مقدار مشخصی است ولتاژ درین بسوی  $V_{DS}$  می باشد. مشخصه انتقال با میزان تغییر در یک دستگاه که در تریس گیت نامیده می شود و با آن طریق اندازه گیری است آورد. این مشخصه را می توان از در مشخصه درین. همانطور که در شکل ۱-۴ نشان داده شده، تریس گیت آورد. در نقطه  $I_{DSS}$  در مشخصه در تریس گیت مشخص شده اند، ولتاژ  $V_p$  عند در تریس گیت در جریانی و ولتاژ قرار دارند. اگر آن در



شکل ۱-۴ = الف) مشخصه انتقال : ب) مشخصه درین بسوی

برابر JFET مشخصه انتقال، یعنی مشخصه انتقال و میزان از در و البت در در بسوی های نیز می تواند در تریس گیت است آورد. این ولتاژ

در رابطه شاکلا موسوم است. صورت زیر بوده و فقط برای ناحیهی تنگ بکار میرود:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 \quad (1-1)$$

این رابطه در بخش ۱-۴ نشان داده شده است. مشاهده میکنیم در بازار  $V_{GS} = 0$  مقدار  $I_D = I_{DSS}$  بوده در بازار  $I_D = 0$   $V_{GS} = V_p$  میباشد. عنصر JFET معمولاً در ناحیهی تنگ، یعنی در ناحیهی مدار جریان در این ناحیه، با تغییر استغاده قرار میگردد. همانطور که در گفته شد در این ناحیه عملکرد JFET را با بار که مترقیان با استفاده از مشخصه انتقال ویا رابطه شاکلا شرح نمود.

مثال 1-1: جریان در این بار یک JFET کانال-n در بازار ولتاژ تنگی  $V_p = -4V$  لوله جریان اشباع

یک آمپر است  $I_{DSS} = 12 \text{ mA}$  باشد بازار ولتاژ آگیت - سرس زیر است آورد:

الف)  $V_{GS} = 0$  ؛ ب)  $V_{GS} = -1.2V$  ؛ ج)  $V_{GS} = -2V$

حل: با استفاده از رابطه مشخصه انتقال (1-1) داریم:

الف)  $I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 = 12 \text{ mA} \left(1 - \frac{0}{-4}\right)^2 = 12 \text{ mA}$

ب)  $I_D = 12 \text{ mA} \left(1 - \frac{-1.2}{-4}\right)^2 = 5.88 \text{ mA}$

ج)  $I_D = 12 \text{ mA} \left(1 - \frac{-2}{-4}\right)^2 = 3 \text{ mA}$

۳-۱: ترانزیستور اثر میدیان با ترکیب فلز-اکسید-نیمه هادی (MOSFET)

ترانزیستور اثر میدیان JFET در قدهی مورد بررسی قرار گرفت، عملکرد عنصر بار مثال میدیان الکتریکی در کانال نیمه هادی و کنترل مقدار آن، صورت گرفت. نوع دیگری از ترانزیستور اثر میدیان که اکنون مورد بررسی قرار میگردد، عنصر MOSFET\* است در بخش آن با JFET تفاوت میباشد. در این عنصر پس گیت نغزی و کانال نیمه هادی در یک لایه علقی اکسید وجود دارد و مثال میدیان الکتریکی در کانال از طریق گیت نغزی علقی، کنترل جریان در کانال صورت میگردد. این عنصر در خصوصاً MOS نامیده میشود.

(1) Schockley's equation

\* این عنصر نسبت به نیمه هادی گیت و کانال آن علقی وجود دارد نیمه IGFET (Insulated Gate FET) نیز نامیده میشود.




در اهمیت نیز از عناصر **JFET** برخوردارند. مخصوصاً در مدارهای منطق "درخت مدارهای مجتمع"  $I_c$  حجم زیاد، کاربرد وسیعی ندارند.

عناصر **MOSFET** بر دو صورت **MOSFET** تکپایه<sup>(۱)</sup> و **MOSFET** افزاینده<sup>(۲)</sup> ساخته میشوند. و مدار **MOSFET** تکپایه ای نظیر **JFET** است. در بعضی موارد ولتاژ صفر گیت در مدارهای تکپایه و ولتاژ ثابت در مدارهای دوپایه، جریان درین بازرگم هم در افزایش مقدار ولتاژ گیت، بدون نظر گرفتن ولتاژ گیت آن (این جریان کاهش مییابد). در **MOSFET** افزاینده در ولتاژ گیت صفر، جریان درین مقدار کمتری در افزایش مقدار ولتاژ گیت (بدون نظر گرفتن ولتاژ گیت آن) جریان درین افزایش مییابد. هر دو نوع **MOSFET** شمیرت عناصر کانال  $n$  و کانال  $p$  ساخته میشوند. در این مورد به بررسی ساختار و مشخصات **MOSFET** افزاینده ای خواهیم رسید.

**MOSFET** افزاینده

شکل ۱-۵ مراحل ساخت یک عنصر **MOSFET** کانال  $n$  افزاینده را نشان میدهد. در این شکل قطعه نیمه رسانای  $p$  در درایه قدرت زمین است. به عنوان زمینه استفاده شده است (شکل الف ۱-۵). در این قطعه، در دو قسمت ماده ای نوع  $n$  به نام گیت کم توانی ساخته در این قسمت، درین دو سطح عنصر **MOSFET** تشکیل میدهند (شکل ب ۱-۵). سپس در سطح چپین



شکل ۱-۵ : مراحل ساخت یک **MOSFET** کانال  $n$  افزاینده

عنصری در یک دیسک آلومینی (عایق) پوشانیده شده (شکل ج ۱-۵) و توسط سوراخهایی که در درین لایه عایقی ایجاد شده اند، اتصال درین دو سوراخ قرار گرفته. درین لایه عایق، اتصال فلزی دیگری که طرف کانال را محدود میکند (سورس) را میسازد، ساخته میشود.


- (۱) logic circuits
- (۲) enhancement
- (۳) Integrated circuits
- (۴) substrate
- (۵) depletion

۶



در همان گیت منفی است (شکل ۵-۱). ملاحظه می‌شود که در این گیت نوری توسط علق اکسید از کانال به صورت پهن‌تری است. کانال مجزا می‌شود و البته این ترکیب ساختار است در حین منفی را MOSFET یا IGFET می‌نامند. در آن منفی چون در یک در یک و نیم در ربع  $m$  توسط زمین (نیمه در ربع  $P$ ) از هم جدا شده‌اند. لذا در حالتی که بین گیت و سوئیچ و تناهی اعمال نشده باشد جریان گذرنده بین در یک سوئیچ فوق العاده کم خواهد بود، زیرا در این حالت فشار منفی نظیر دوله است در صورت پهن پهن است هم منصرف شده‌اند.

با توجه به شکل ۱-۶ در شکل کانال یک منفی MOSFET کانال  $m$  را نشان می‌دهد، ملاحظه می‌شود که گیت نوری و ولتاژی اعمال می‌شود و کانال نیمه رسانا که خازن را می‌سازد. در این گیت نوری، جوش  $m$  و ولتاژی که جوش  $m$  با نیمی که خازن می‌سازد.




حال فرض می‌کنیم که گیت به پهنی مثبت منصرف می‌گردد. در این صورت با بار مثبت در گیت، پهنی القا می‌شود و در نتیجه در ربع  $P$  در درجه است علق قرار دارند، مگر گیت. با پهنی در ربع  $m$  از آن زمین  $P$  لطیف سطح زمین در ربع  $n$  در یک سوئیچ منصرف است کشیده می‌شود. با افزایش عمق پهنی گیت مقدار بار در منصرف القا می‌شود سطح زمین نیز کشیده می‌شود، لظیف در ربع  $n$

شکل ۱-۶: کانال در منفی اثراتی. اعمال ولتاژی مثبت به گیت باعث تسخیر کانال می‌شود و در یک منصرف.

و نیز لایه علق در ربع  $n$  و سوئیچ واقع است. نظیر یک نیمه رسانا  $m$  مگر گیت، در این صورت جریان بین سوئیچ و در یک از طریق این کانال القا می‌شود. با پهنی و ولتاژی اعمال می‌شود در گیت جریان افزایش می‌دهد. لظیف در ملاحظه می‌شود در یک منصرف نیز جریان در توسط ولتاژ مثبت کنترل می‌شود؛ یعنی در این ترانزیستور کانال ولتاژ به ولتاژ گیت می‌رسد.

منصرف در ساختار آن مورد بررسی قرار گرفت، یک منفی MOSFET کانال  $m$  بود. واضح است در این منفی ولتاژت کانال  $m$  نیز تحت منصرف. در منفی کانال  $P$  در یک سوئیچ از جنس نیمه رسانا  $P$  و زمین از جنس نیمه رسانا  $m$  می‌باشد. شکل ۱-۷ عدت مختصراً هر یک از MOSFET در کانال  $n$ ، کانال  $p$ ، و نشان می‌دهد.


(۱) back-to-back  
(۲) induced channel



شکل ۱-۷ : الف) عدیت چنقوری MOSFET افرونی کانال - n  
 ب) عدیت چنقوری MOSFET افرونی کانال - p

### مشخصه‌های MOSFET افرونی

شکل ۱-۸ مشخصه درین سورس (به مشخصه خروجی) مشخصه انتقال یک MOSFET افرونی کانال p را نشان می‌دهد. لطفاً که در شکل الف ۱-۸ نیز دیده می‌شود، با افزایش  $V_{GS}$  ثابت، آند جریان درین به افزایش  $V_{DS}$ ، زیاد می‌شود و درین لوله جریان به ازای  $V_{DS}$  در حوضک تقریباً بصورت خطی است. با افزایش تیر  $V_{DS}$  جریان درین حالت اشباع رسیده و در آن تقریباً کم می‌ماند. همچنین مشاهده



شکل ۱-۸ : الف) مشخصه درین ؛ ب) مشخصه انتقال، برای MOSFET افرونی کانال p، 3N163

مشود در بازار  $V_{DS}$  ثابت در مشخصه خروجی، با افزایش  $V_{GS}$  تا آنکه منفرجه نسبت به سورس  $V_{GS}$  جریان درین تیر افزایش می‌یابد. در قیاس تیر در لایحه عملکرد MOSFET گفته شد، در این دلیل می‌تواند MOSFET افرونی مرادند.

شکل ۱-۸ مشخصه انتقال یک MOSFET را نشان می‌دهد. در این لحظه مشخصه در بازار  $V_{GS} = 0$  جریان درین دارا تعداد خیلی کم می‌باشد. با این مشخصه مشخصه در بازار  $V_{GS}$ ، آند تقریباً جریان درین مقدار خیلی کم صورت گرفته و



با زیاد ولتاژ  $V_{GS}$  از یک ولتاژ مشخص بلند، جریان کمتری افزایش می یابد. این ولتاژ مشخص را ولتاژ آستانه گیت می گویند.  
 نامیده و آنرا  $V_{GS(th)}$  یا  $V_T$  می گویند. کارخانه سازنده معمولاً این ولتاژ را ولتاژ در نظر می گیرد در آن جریان  $I_{D1}$  به مقدار مشخص تعریف شده  $10\text{ mA}$  برسد. مقدار  $V_T$  برای MOSFET در مختلف نمونه بین ۱ تا ۶ ولت می باشد.  
 برای این فرایند نشانی می دهند که برای MOSFET افزایشی رجحان  $V_{GS} > V_{GS(th)}$  مشخص انتقال دهنده توان را در نظر می گیرند.


میان نموده :

$$I_D = K (V_{GS} - V_{GS(th)})^2 \quad (1-2)$$

در آن  $K$  ضریب است که در ساختار مشخص می آید.

### MOSFET تخلیه ای

نوع دوم عنصر MOSFET نوع تخلیه ای است که ساختار آن در شکل ۹-۱ نشان داده شده است. در این عنصر در ساختار آن تقریباً نظیر همان عنصر افزایشی است، پس در یک سو یک کانال نریز حاصل نوع نیمه رسانا در یک سو دیگر، ساخته شده است. جلا



شکل ۹-۱ : الف ساختار MOSFET تخلیه ای ؛ ب) ایده ی تخلیه کانال با اعمال ولتاژ منفی روی گیت.


که عنصر کانال  $n$  نظیر شکل الف ۹-۱ را در نظر بگیریم. اگر ولتاژ آزاد کانال  $v_{gs}$  در این عنصر در جریان درک در حالت دارد. به اندازه  $V_{GS} = 0$  جریان درک گذرنده از کانال معقلاً قابل چشم انداز می باشد. حال اگر ولتاژ گیت منفی تر شود، به نحوی که به سمت در در نظر کانال القاشده در جهت معکوس حاصل می آید که در کانال در همان الکترود آزاد می باشد، می شود. چون در یک FET

(1) gate-source threshold voltage



باید در کانال بر اثر حاصل در اثر است. اما اهمی مثبت القای، است کانال را کم کرده و منفر شدن  $V_{GS}$  جریان را  
 است خواهد بود. ترکیب مجدد "در این القای" حاصل در اثر است. اما در نتیجه تغییر از، در اثر است و این خاطر این عنصر  
 MOSFET تغییر می‌دهد. با این مشرف به ۹-۱۰. خط مشرف در جهت مثبت تغییر در اثر جریان در کانال در نتیجه  
 تغییر از سطح می‌باشد. این دید نظر آنکه در درجه JFET گفته شد است تشکیل کانال در انتهای در این مشرف. همین علت گفته  
 است است MOSFET تغییر از JFET گفته است این خواهد بود.

در MOSFET تغییر از ترانزیستور در جهت افزایش ترانزیستور، به این دلیل است مثبت بود که در عنصر کانال  $n$  در القای در کانال  
 از این مشرف است افزایش است کانال مشرف در جهت جریان در ترانزیستور مقدار  $I_{DSS}$  تغییر شده. مشخصه در این صورت و  
 انتقال در MOSFET تغییر از کانال  $n$  مشرف به ۱۰-۱۱ نشان داده شده است. در نتیجه افزایش از این مشرف از این در این مشرف است مثبت است



شکل ۱۰-۱: الف) مشخصه در این (ب) مشخصه انتقال (برای  $V_{DS} = 10V$ ) برای MOSFET کانال  $n$  -  
 2N3631 در حالت افزایش هم در حالت تغییر از ترانزیستور.


مشرف. با این مشخصه انتقال این عنصر خط مشرف در درجه ترانزیستور و ولتاژ  $V_{GS(OFF)}$  (یا  $V_p$ ) جریان در این دارا تعداد  
 ماده خط مشرف این ولتاژ در محدوده ترانزیستور، ولتاژ قطع است. ولتاژ  $V_{GS(OFF)}$  آمده شده و تعداد آن محدوده به نظر  
 جریان مشخص کم  $I_D$  در این ولتاژ  $V_{DS}$  داده مشرف.  
 نظر حالت MOSFET افزایش، در ترانزیستور انتقال با این نظر از توصیف گفته:

عبارت استاندارد نمبر داریم ، مشخصه دیگری از FET تو در دوران سازنده  $V_{GS}$  درج می شود . این مشخصات شش مشخصات استاتیکی و دینامیکی <sup>(۱)</sup> می باشد . مشخصات استاتیکی در برابر بارهای گوناگون و تکنیک تحویل DC مورد استفاده قرار می گیرند ، در این قسمت مورد بررسی قرار می گیرند . مشخصات دینامیکی در در واقع مدار ، FET و تکنیک تحویل AC یکبار مورد بررسی قرار می گیرد .

### جریان نشستی <sup>(۲)</sup>

گیر از بهترین مشخصات هر عنصر FET جریان نشستی گنیت می باشد . لطفاً به آل جریان گنیت به صفا باشد ، زیرا اگر نمود  $p-n$  گنیت و کانال را در نظر بگیریم ، در لحظه متوقف در آن می تواند بصورت معکوس به بر شده و یا در عنصر MOSFET این گنیت و کانال عاتی وجه دارد . در عنصر گنیت آنکه می تواند  $p-n$  معکوس را در جریان نشستی می باشد و همچنین به علت اینکه عاتی هم این آل عنصر و مقدار ضعیف کم به است می کنند جریان گنیت صفر می باشد .

پایه نوس در مشخصات سازنده برای آن جریان مشخص می شود  $I_{GSS}$  می باشد . هم نظر در در مورد توانی که در دو قطبی ترانزیستور شده است ، اندکی بی این پایه نوس مشخص کننده شرایط اندازه گیری آن می باشد . جریان  $I_{GSS}$  که جریان قطع گنیت می باشد ، عبارت از جریان گنیت  $(G_s)$  در مدار سوسن شتر <sup>(۳)</sup>  $(S)$  که در آن در یک از زمین سوسن  $(S)$  به سوسن اتصال کوتاه  $(S)$  شده باشد . با اندازه گیری این پایه نوس می توان از اندازه نشان داده شده در شکل الف ۱-۱۲ استفاده نمود . می تواند گنیت سوسن به بصورت معکوس به بر شده و جرم



شکل ۱-۱۲ الف) مدار اندازه گیری  $I_{GSS}$  ؛ ب) مدار اندازه گیری  $BV_{GS} \pm BV_{DS}$  ؛ ج) مدار نموی JFET به منبع  $V_{GS}$  و  $V_{DS}$

JFET یکبار به شده در آن مدار کانال  $p-n$  است که  $V_{GS}$  مثبت می باشد . هنگام تعیین  $I_{GSS}$  ، شرایط اندازه گیری ، نظر به  $V_{GS}$  و

(۱) manufacturer's sheets (۲) dynamic characteristics (۳) leakage current (۴) common-source



درجه حرارت اید تکمیل کف. به عنوان مثال برای 2N2386 (به ضمیمه ۱۱ مراجعه شود). مقدار  $I_{GSS}$  در  $V_{GS} = 10^V$  در  
 درجه حرارت هم‌اثر از  $25^{\circ}C$  برابر  $0.01^{mA}$  می‌باشد. در درجه حرارت  $100^{\circ}C$  مقدار  $I_{GSS}$  برابر  $1^{mA}$  می‌گردد. مشخصات  
 $I_{GSS}$  در مقدار دیگر هم نشان می‌دهد. در یکدیگر یکدیگر را با "معمولاً استفاده نمی‌کنند". دانستنی  $I_{GSS}$  در درجه حرارت توسط نمودار  
 "جریان قطع گیت بر حسب درجه حرارت هم‌اثر از" در مشخصات سازنده داده می‌شود. در این بلاکت مشخصات در تقریباً به ازای افزایش  $45^{\circ}C$   
 در درجه حرارت هم‌اثر از  $I_{GSS}$  ده برابر زیاد می‌شود.

برای تعیین جریان قطع گیت در عناصر MOSFET عنوان زیر همین روش استفاده کنید؛ در این عناصر دانستنی این جریان به درجه  
 حرارت هم‌اثر است.

روش دیگر برای مشخص کردن جریان گیت در مشخصات (به عنوان مثال در جدول ۱)  $I_{GSS}$  به نسبت اینکه در یک شرایط  
 نشان می‌دهد معمولاً است.

### ولتاژ شکست در JFET

در عناصر JFET ترانزیستور به طرق مختلف باید در شکست تعیین می‌گردد. در این عناصر مشخصات در ولتاژ شکست  
 بین برمی‌آید که بعضی آنها را می‌تواند در می‌یابد. در می‌یابد شکست اتفاق می‌افتد. که از معمولاً مشخصات در در این رابطه توسط سازنده داده  
 می‌شود. ولتاژ  $BV_{DGS}$  است؛ یعنی ولتاژ در در گیت در حالتی که در سوس داده می‌شود است ( $I_S = 0$ ) مثال مشخصات  
 شکست می‌یابد در  $BV_{DGS}$ ، شرایط اندازه‌گیری همین با باری در  $12-1$  نشان داده شده است.

حاصل‌شده در این روش مشخصات تعیین، جریان افزایش می‌دهد؛ و سایر این ولتاژ شکست معیاری باید در جریان مشخصی اندازه‌گیری  
 شود. مشخصات سازنده معیاری این جریان اختیار در این مشخصات می‌کنند. برای 2N2386 (به ضمیمه ۱۱ مراجعه کنید) ولتاژ  
 $BV_{DGS}$  برابر  $20^V$  - لیم در این ولتاژ جریان در  $10^{mA}$  به عنوان معیار برای درجه حرارت به تعیین شکست در نظر گرفته شده است.

در بعضی موارد برابر  $BV_{DGS}$ ، ولتاژ  $BV_{GSS}$  توسط سازنده داده می‌شود. این باید در ولتاژ شکست گیت سوس،  
 در حالتی که در این به سوس اتصال گرفته شده باشد نشان می‌دهد. در  $12-1$  این شرایط با اتصال توسط همین سوس به در این مشخصات  
 شده است. در این شرایط مقدار اندازه‌گیری شده برای  $BV_{GSS}$  تفاوت محسوسی با مقدار اندازه‌گیری شده برای  $BV_{DGS}$  نخواهد داشت.



مبارای جریان گیت، مقدار بار برای  $BV_{DG0}$  و  $BV_{GSS}$  با یک JFET هم گمان کرده و فقط بلاپستی آنها هم تعدادت خواهد بود (برای JFET گاندل P،  $BV_{DG0}$  منفی و  $BV_{GSS}$  مثبت می باشد):

$$BV_{GSS} = -BV_{DG0} \quad (1-4)$$

در مورد گیت ممکن است برابر اعمال ولتاژ زیاد پس درین صورت نیز شکست اتفاق می افتد. در حالت کمر صواب ورود ولتاژ درین یک  $V_{DS}$ ، و ولتاژ گیت یوسس،  $V_{GS}$ ، را توان در نظر گرفت. این حالت در شکل ۱-۱۲ نشان داده شده است. حرکتی از این دو ولتاژ در مقدار  $BV_{DG0}$  تا در  $BV_{GSS}$  می باشد. در حالت کلی داریم:

$$V_{DS} = V_{DG} + V_{GS} \quad (الف 1-5)$$

ماکزیم مقدار بار برای  $V_{DS}$  را میتوان از عدد ماکزیم مقدار بار  $V_{DG} + V_{GS}$  است آورد، لطیفه:

$$BV_{DSX} = BV_{DG0} + V_{GSX} \quad (ب 1-5)$$

در آن X مشخص کننده مقدار مشخص  $V_{GS}$  می باشد.

بعنوان مثال مشخصات یک مدار سوسن شرکت ژنرال لیت 2N2386 در جدول (۱) داده شده است. در نظر می گیریم.

مقدار بار برای  $V_{GS} = 0$ ، شکست در  $V_{DS} = -27.5$  اتفاق می افتد. استفاده از رابطه (ب 1-5) داریم:

$$-27.5 = BV_{DG0} + 0$$

مبارای  $BV_{DG0} = -27.5$  می باشد. توجه کنید در مشخصات قبلا مقدار  $-20$  برابر  $BV_{DG0}$  تقصیر کرده بود در این مقدار.

مقدار مینم تقصیر شده است. مقدار بار آمده از مشخصات که مقدار بار است در نقطه ساند تقصیر می شود. با افزایش  $V_{GS}$ ،

مقدار  $V_{DS}$  لازم برای شکست کاهش می یابد. استفاده از مقدار بار آمده در بالا، مقدار  $V_{GS} = 2.5$  می باشد داریم:


$$BV_{DSX} = -27.5 + 2.5 = -25$$

۱۵

در مشخصات داده شده سازگار است.

### ولتاژ شکست در MOSFET

در عنصر MOSFET اگر ولتاژ اعمال شده بیش از حد است و در آن لحظه که ولتاژ در آن ولتاژ شکست است، ممکن است شکست رخ دهد. این به هر علتی اتفاق می افتد؛ ولتاژ لازم برای شکست به ضخامت عایق و ولتیت داخلی دارد. سازنده مقدار مشخصی برای  $V_{GS}$  و  $V_{DS}$  مشخص می کند. در جایی که ولتاژ عنصر MOSFET زیادتر از این مقدار است، ولتاژ شکست شدن با ولتاژ شکست در شکست ممکن است باعث قطع شدن لایه عایق شود. برای این که ولتاژ شکست را سازنده معوقه در داخل این عنصر  $I_{DSS}$  (این ولتاژ قطع می شود) همراه خود عنصر مشخص می کند. ولتاژ شکست در ولتاژ شکست شدن با ولتاژ شکست در شکست، بیشتر از حد در شکست است. ولتاژ شکست (به شکل ۱-۱۳) را جمع شود. طرف دیگر برای حفاظت این عنصر موقع جابجایی ولتاژ شکست آن، اتصال کوتاه کردن پایه های آن باید مرسوم باشد.



در این عنصر نیز، نظیر JFET، ولتاژ شکست در آن یسوی مشخص می شود. برای MOSFET نقطه لصدت افزایشی کار کنید. مقدار نامر  $V_{DSS}$  را در شکست. در ولتاژ شکست به این اتصال کرده شده و مشخص مقدار جریان در آن، برقرار می کند (عنصر شکست قطع می باشد).

شکل ۱-۱۳: MOSFET کانال P- همراه ولتاژ زیر ولتاژ آن که برای جلوگیری از شکست شدن، پایه های آن باید قطع می شود.

در عنصر MOSFET که لصدت افزایشی تعیین می کند، با اعمال ولتاژ لازم به شکست، عنصر شکست قطع می شود. در این عنصر مقدار نامر برای

ولتاژ شکست لصدت  $V_{DSX}$  است که در آن  $I_{DSS}$  مشخص کرده که مقدار مشخص برای  $V_{GS}$  می باشد. به عنوان مثال مقدار نامر  $V_{DSX}$  برای MOSFET 2N3797 که در آن سازنده اعلام شده، برابر  $V_{GS} = -7V$  حد اقل  $20V$  می باشد (به ضمیمه ۱) را جمع شود. در این نظر جریان در آن  $5mA$  نشان می دهد که ولتاژ شکست ولتاژ را نظر گرفته شده در آن  $I_D$  از  $5mA$  تجاوز می کند.

مثال ۱-۲: استفاده از شکل ۱-۱۲، مقدار ولتاژ شکست در آن را تعیین کنید 2N2386

- (۱) insulating oxid layer
- (۲) concentration of impurities
- (۳) handling
- (۴) package
- (۵) integrated



مقادیر زیر را تعیین کنید.

مشخصات:  $BV_{GSS} = 27.5^V$  (ب)؛  $BV_{DSX} = 1^V$  در  $V_{GS} = 1^V$ ؛ و  $BV_{GSX}$  در  $V_{DS} = -20^V$ .

حل: الف)  $BV_{GSS}$  ولتاژ مثبتی است که باید اعمال شود تا باعث شکست شود. در حالتی که ترانزیستور در حالت قطع (درین) باشد، اتصال کوتاه شده باشد ( $V_{DS} = 0$ ):

$$BV_{GSS} = -BV_{DGO} = 27.5^V$$

(ب)

$$BV_{DSX} = BV_{DGO} + V_{GSX}$$

$$BV_{DSX} (V_{GS} = 1^V) = -27.5 + 1 = -26.5^V$$

ج) درین  $BV_{GSX}$  مقدار ولتاژ مجاز ماکزیمم منبگی است که در حالت  $V_{DS} = -20^V$  قابل بردباری است.

در این حالت ولتاژ (ب-۵-۱) در ترانزیستور صورت پذیرفت:

$$V_{DS} = BV_{DGO} + BV_{GSX} \quad (ج-۵-۱)$$


$$BV_{GSX} = -20 - (-27.5) = 7.5^V$$

### مشخصات جریان درین

$I_{DSS}$  جریان اشباع درین در ولتاژ ولتاژ  $V_{GS} = 0$  است. در این حالت  $V_{DS}$  منفی، ولتاژ مشروط. آرسطو مدار نشان داده

شده در شکل ۱-۱۲. در ترانزیستور این با افزایش ولتاژ  $V_{DS}$  طبق رابطه  $I_D = I_{DSS} (1 - \frac{V_{GS}}{V_{GS0}})^2$  تغییر می کند.

با استفاده از مشخصات نمونه JFET 2N2386



$V_{DS} = -20^V$  مقدار  $I_{DSS} = -4^mA$  می باشد. در این حالت  $V_{GS} = 0$  می باشد.

نقطه (اشباع)  $I_{DSS}$  نسبت به ولتاژ  $V_{DS}$  دارد.

شکل ۱-۱۲: مدار اندازه گیری  $I_{DSS}$

در اغلب مدارها علاوه بر این باید ترانزیستور، جریان درین ON

ترانزیستور مشروط. برای اندازه گیری  $I_{DSS}$  در JFET،  $I_D$  در  $V_{GS} = 0$  و  $V_{DS}$  در  $I_D$  (ON) در  $V_{GS} = 0$  اندازه گرفته می شود. در این حالت

$I_{DSS}$  و  $I_D$  (ON) یکسان می باشد.

۱۱

برای عناصر MOSFET در حالت افزایشی کار می‌کنند. ولتاژ گیت  $I_{D(ON)}$  و ولتاژ منبع بار را از صفحه اندازه‌گیری مشخصه در این حالت،  $I_{DSS}$  نامیده می‌شود. به عنوان مثال، با بررسی مشخصات داده‌شده در صفحه (۱۱) مقدار مشخصه از جریان درگ به صورت زیر می‌باشد:

$$I_{DSS} = 1.5 \text{ mA} \quad (V_{DS} = 10, V_{GS} = 0)$$

$$I_{D(ON)} = 8.3 \text{ mA} \quad (V_{DS} = 10, V_{GS} = 3.5)$$

برای عناصر MOSFET در نقطه رجعت افزایشی کار می‌کنند. مقدار مشخصه  $I_{DSS}$  مقدار مشخصه  $I_{D(ON)}$  در این حالت است. زیرا با  $V_{GS} = 0$ ، حداکثر ولتاژ درگ قابل صورت می‌گیرد. رجعت  $I_{DSS}$  و  $I_{D(ON)}$  هر دو بار کاربرد کلیدی<sup>(۱)</sup> در دران عنصر FET حالت ON مرتبه سفید می‌شوند. البته این بار در دران عنصر FET از لحاظ انرژی و تلفات نسبتاً زیاد است (نسبت ۳:۱) می‌شوند. در این حالت به تنظیم ولتاژ درگ در نظر گرفته شود.

گوازی بار در دران عنصر FET در حالت قطع (OFF) این عنصر می‌باشد. در این حالت در این حالت  $I_{D(OFF)}$  نشان داده می‌شود. ساندن  $I_{D(OFF)}$  مقدار مشخصه  $I_{D(OFF)}$  را با بار از این مقدار مشخصه  $V_{GS}$  و  $V_{DS}$  تعیین می‌کنند. بار ترانزیستور 2N2386 حداکثر مقدار  $I_{D(OFF)}$  در شرایط بایاس معکوس گیت  $I_{D(OFF)}$  اندازه‌گیری 8 ولت و  $V_{DS} = -12$  برابر  $10 \mu A$  می‌باشد. برای MOSFET 2N3796، اطلاعات مشابه حالت  $V_{GS(OFF)}$  یعنی ولتاژ بایاس معکوس گیت  $I_{D(OFF)}$  در برابر بار مشخصه  $I_{D(OFF)}$  لازم است، داده شده است. در این حالت بار مشخصه  $I_{D(OFF)}$  0.5 برابر  $V_{DS} = 10$  ولتاژ گیت  $I_{D(OFF)}$  برابر  $4 \mu A$  (المنبعه از 3) می‌باشد. با این حال، این اطلاعات نشان می‌دهد که اصل کنترل کننده  $I_{D(OFF)}$  است. اثر  $V_{DS}$  در  $I_{D(OFF)}$  در این حالت بسیار کم است.

### ۱-۵: بایاس کردن FET

حداکثر بار در دران عنصر BJT مشخصه می‌باشد. با عملکرد تقویت کننده FET باید از نقطه کار مناسبی بایاس نمود. معمولاً برای بایاس کردن FET نیز باید مواظب بود که ولتاژ درگ است:

(۱) switching application

(۲) pinch-off drain current



الف . انتخاب نقطه کار مناسب .

ب . طرح مدار DC برای ایجاد نقطه کار انتخاب شده .


ج . تنظیم کردن ( بهینه سازی ) مدار برای حداکثر عملکرد تغییرات نقطه کار بر اثر تحولات غیر قابل تغییر درجه حرارت .

برای که لغت کدهای FET ، نقطه کار باید در منطقه مشخصه از مشخصات این مینفرد آف شود . این منطقه در ناحیه کار مجاز

نامیده میشود . توسط مقدار مجاز جریان ، ولتاژ و توان مینفرد در توسط سازنده داده میشود . همچنین در هر عملکرد غیر خطی آن محدوده

ناحیه کار مجاز برای مینفرد FET کانال n- مشخص ۱۵-۱۰ توسط  $\theta$  شود مشخص شده است . قسمت عمده توان در این ناحیه را مینفرد

توان ماکزیمم تغییر میدهد در بزرگترین توان مجاز مینفرد شده در این ناحیه مینفرد باید نقطه کار در این ناحیه مینفرد قرار گیرد .



این ناحیه نشان دهنده ناحیه کاری  $V_{DS} I_D = P_D$

است که صورت یک ناحیه کار مجاز است در مشخصه خروجی

FET رسم شده است . در نظر گرفتن مقدار مجاز

توان باعث میشود درجه حرارت تولید شده در مینفرد

بازر عمدتاً جریان در یک باشد تا زمان که درجه حرارت باشد

در بزرگترین مقدار آن مینفرد . این درجه

شکل ۱-۱۵ : ناحیه کار مجاز و مشخصه خروجی FET .

حرارت برای سیلیکون در حدود  $200^{\circ}C$  و برای ژرمانیم سی  $85^{\circ}C$  تا  $105^{\circ}C$  مینفرد . باید دقت کرد که در مقدار مجاز در برابر توان

موسط سلفه داده میشود . اگر مقدار متوسط لیم ، در درجه حرارت ، دقت کافی نقطه کار را ظهور در نظر گرفت در مقدار سیک توان

برای زمان کوتاهی در درجه حرارت در این مقدار مجاز نیز باید دقت کرد . در درجه حرارت در سطح از مقدار مجاز

بالاتر نماند .

علاوه بر محدودیت توان ، ناحیه کار مجاز توسط مقدار ولتاژ شکست  $V_{DS}$  و جریان ماکزیمم  $I_D$  تولید میشود . این

مقدار با مینفرد ، مراجعه به مشخصات داده شده توسط سازنده است آورد .

(i) optimum (ii) maximum power dissipation (iii) allowed operating region (iv) bias power


۱۲

میزان عملکرد خطی عنصر جریان در این  $I_D = 0$  و نیز ناحیهی اشباع یا منطقه تغییرات میسر می‌دهند. همانقدر که در این ناحیه  
 تنگی یا اشباع ناحیهی است در آن ناحیهی مشخصه عنصر تقریباً لغویت تحت دماهای یکدیگر می‌باشند. در این عنصر FET کانال n-  
 هدایت ولتاژ آن چه توسط رابطه زیر بدست می‌آید:

$$V_{DS} > V_{GS} - V_p \quad (1-6)$$

در این ناحیه با مشخصه ناحیه کار می‌باشد. در این منطقه کار در این ناحیه انجام می‌گیرد. برای این منطقه کار معمولاً سه عمل مهم  
 در نظر گرفته می‌شود: خطی بودن عملکرد تقویت کننده، کنترل مقدار تلفات، کنترل پارامترهای مسیگنال-کوچک.  
 متوجه می‌شویم که در این منطقه کار با بهره‌ای که از عوامل فوق آنجا می‌گیرد. در هر یک از موارد فوق، ثابت بهره منطقه کار  
 مطلوب است.

در مابین کردن FET نیز تغییرات ولتاژ بدین ترتیب منطقه کار با تغییر پارامتر عنصر در نظر گرفته می‌شود. تغییر پارامتر عنصر  
 با اثر دمای حرارت صورت می‌گیرد. در شکل ۱-۱۶ مشخصه در این MOSFET کانال n- در دماهای مختلف رسم شده است.




شکل ۱-۱۶: اثر حرارت در مشخصه عنصر FET (الف)  $-55^\circ C$ ؛ (ب)  $25^\circ C$ ؛ (ج)  $125^\circ C$



در این لحظه مشخصه در برابر افزایش دمای حرارت برابر  $V_{GS}$  و  $V_{DS}$  ثابت ، جریان درین کاهش میابد . این برابر کاهش ثابت حرکت  $(\mu_e)$  حامل بار الکتریکی در ماده سبکی می باشد . اثر حرارت در عنصر FET کمتر از ترانزیستور BJT است . علاوه بر این حرارت ، پایداری عنصر FET از این جهت ، ممکن است از لحاظ اثر بر پهنای باند فرکانس کمند . اطلاعات مربوط به مقادیر  $I_{DSS}$  و  $V_{GS}$  میسر است که توسط سازنده داده مشخصه در هر طرح مدار باید مورد استفاده قرار گیرد .

### پایاس کردن JFET و MOSFET تخلیه ای

مشخصه درین JFET نشان داده شده در شکل ۱-۱۷ را در نظر میگیریم . برای عملکرد خط نقطه Q در ناحیه کار میزبان آن مشخصه در این لحظه ، این مشخصه انتقال این عنصر رسم شده است . این مشخصه را می توان با نقطه پایانی از مشخصه درین بدست آورد . رسم مشخصه انتقال معمولاً برابر  $V_{DS}$  ثابت و تغییرات  $V_{GS}$  ، با توجه به این مشخصه ، محدوده مشخصه انتقال رسم اطلاعات اضافی به مشخصه درین بدست می آید . در این مورد در هر حال مشخصه درین می توان آنرا بدست آورد .



شکل ۱-۱۷ : رسم مشخصه انتقال از مشخصه خود حر

برای رسم مشخصه انتقال از مشخصه خود حر ، یک مقدار ثابت  $V_{DS}$  را در نظر گرفته می شود . جریان مشخصه درین در ناحیه کار خط نقطه معمولاً بصورت مستقیم می باشد ، البته مقادیر مختلف  $V_{DS}$  درین ناحیه تا اثر کم در مشخصه انتقال خواهد داشت . با توجه به شکل ۱-۱۷ ، محدوده مشخصه در  $V_{GS}$  و  $V_{DS} = 10^V$  رسم مشخصه انتقال مقدار  $V_{DS} = 10^V$  انجام شده در هر نقطه خط عمود  $V_{DS} = 10^V$  درین شکل نشان داده شده است . با بدست آوردن جریان درین مربوط به هر نقطه از این خط ، به سبب این که مختلف  $V_{GS}$  درین مشخصه انتقال را بصورت نقطه پایانی رسم نمود .

علاوه برین روش ، برای بدست آوردن مشخصه انتقال از رابطه (۱-۱۱) نیز می توان استفاده نمود . بهنجف  $I_{DSS}$  مقدار  $I_{DSS}$

۱۴

و  $V_p$  برحسب مترتبان از آن درالطب تخفص انتقال دارسم نموه . با استفاده از تخفص انتقال و با دالطبر (۱-۱) و بجزه تخفص dc مدار با باین مترتبان لسا بگ لفظ کار در برون ترسمر دیا بظنیا بیت آورد .

مثال ۱-۳ : مقادیر  $V_{GS}$  ،  $I_D$  ،  $V_{DS}$  را برابردار نشان داده شده در شکل ۱۸-۱۱ است آورد . در این مدار بشف JFET دارا مشخصات  $I_{DSS} = 5 \text{ mA}$  ،  $V_p = -5 \text{ V}$  ،  $R_S = 5 \text{ k}\Omega$  ،  $R_L = 2 \text{ k}\Omega$  و  $V_{DD} = 10 \text{ V}$  میباشد .

حل : با توجه به شکل ۱۸-۱۱ ، خط مشی صر از لظر dc ، گنیت بر زمین اتصال دارد . چون  $I_D = I_S$  است ، بنابراین میتوان نوشت :

$$0 = V_{GS} + I_D R_S \quad (1-7)$$


$$V_{GS} = -I_D R_S$$

$$V_{GS} = -5 I_D$$

برابر بیت آوردن  $I_D$  و  $V_{GS}$  ، دالطبر فوق کافر نسبت دما باین مترتبان از دالطبر (۱-۱) که دالطبی دالطبی بین این دو گنیت است ، استفاده نموه . داریم :

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 \quad (1-1)$$

$$I_D = 5 \left(1 - \frac{V_{GS}}{-5}\right)^2$$



شکل ۱۸-۱۱ : مدار با باین بررخصه مثال ۱-۳ .

قراردادن رابطه  $V_{GS} = -5I_D$  در رابطه فوق می‌دهیم راست

$$V_{GS} = -5(5)(1 + 0.2 V_{GS})^2$$

$$V_{GS}^2 + 11 V_{GS} + 25 = 0$$

این معادله دارای دو جواب  $V_{GS} = -3.2^V$  و  $V_{GS} = -7.8^V$  می‌باشد در از آن دو جواب فقط  $V_{GS} = -3.2^V$

مادر قبول است، زیرا مقدار  $V_{GS} = -7.8^V$  از مقدار  $V_p$  در آن  $I_D = 0$  می‌باشد، بهتر است تعیین

مقدار  $V_{GS}$  می‌توان سایر مقادیر را نیز است آورد.

$$I_D = -\frac{V_{GS}}{5} = \frac{3.2}{5} = 0.64 \text{ mA}$$

در حقیقت خروجی داریم.

$$V_{DD} = (R_L + R_S) I_D + V_{DS}$$

$$10 = (2 + 5) \times 0.64 + V_{DS}$$

volt


$$V_{DS} = 5.52$$

روش دیگر در حل مثال فوق بکار می‌رود، روش تکیه بر این است که در داشتن دو بار یک مشخصه انتقال نقطه کار را می‌توان

با یک بردش رسم نیز تعیین نمود.

حال به بررسی مدار با یک نشان داده شده در شکل ۱۹-۱ که مدار با یک مشخصه نامیده می‌شود می‌پردازیم. به علت

اینکه در این مدار  $V_{GS}$  توسط است ولتاژ در مدار  $R_S$ ، و اثر عبور جریان  $I_{GS}$  خود عنصر  $R_S$  تأمین می‌شود، این



شکل ۱۹-۱: مدار با یک مشخصه است.



مدار را مدارهای مشخصه می نامند. این مدار نظریه مدارهای مثال ۳-۱ است. این تفاوت که در اینجا دو عنصر  $C_1$  و  $R_G$  نزدیک  
 افزودم شده اند.

اگر منبع سگنیل مستقر به نسبت و همزه (به اتصال کوتاه کردن  $C_1$  و لغو شدن آن) در صورت نسبت از طریق این منبع، بین  
 مستقر مگر که (از نظر dc). در صورت وجود تقادمت  $R_G$  لازم نوع و بافت و لذا در تقادمت  $R_S$  و لذا نسبت سیوکل را تعیین  
 میکنند. در مدارهای کار کرده مدار در آن سگنیل و در مدار FET خود هر طبقه قبلی است، امکان اتصال (کوتاه) مستقر  
 طبقات بگذرد و چون در این حالت کابردن خازن  $C_1$  با حذف کردن منبع dc طبقات، صدی می باشد.  
 اما کابردن خازن  $C_1$  در صورت عدم تقادمت  $R_G$  باعث قطع می شود نسبت توسط خازن  $C_1$ ، و این عنصر نامس خواهد شد.  
 در صورت وجود تقادمت  $R_G$  و با برقرار می کردن با جریان ناشی جهت صدی است. در حالت مرتبه در نسبت از طریق این تقادمت  
 به این مستقر گفته.

با تعیین مقدار  $R_G$  و در مدار عدد کننده و حذف آن. اگر  $R_G$  مقدار نسبتاً کم انتخاب شود، در صورت است و لذا  
 dc در آن نیز کم شود. زیرا جریان ناشی نسبت مقدار کم و در عدد ناگهانی می باشد، این مقاله بحث مرتبه در و لذا  
 نسبت خیلی خوب به بیان نیز نسبت به مدار (۷-۱۱) برقرار شود. از طرفی مقدار کم  $R_G$  باعث کاهش امدهای در مدار FET  
 شده و این نسبت عمده این عنصر نسبت به عنصر BJT را از این خواهد بود. بنابراین هدف این تقادمت  $R_G$  توسط این  
 و مدای تطبیق امدهای بین مدار FET و منبع سگنیل تعیین مگر که.

اگر بار ولتاژ امدهای در مدار مقدار  $R_G$  را خیلی زیاد در نظر بگیریم، در صورت است با منظور این مورد می باشد.  
 عنوان مثال اگر  $R_G = 100 \text{ M}\Omega$  است و چون نسبت  $70 \text{ nA}$  باشد، در نهایت بتانیل نسبت به نسبت  $10^9$   
 خواهد بود و در صورت برای آنکه ولتاژ  $3 \text{ V}$  گفته، باید نسبت به نسبت  $4 \text{ V}$  باشد. با این  
 مقدار  $I_D$  و  $R_S$  منوال این بتانیل را با نسبت  $I_{GSS}$  تابع در عبارات به و با این  
 آن ممکن است به مقدار  $100 \text{ nA}$  برسد. در نهایت بتانیل نسبت به نسبت  $10^9$   $R_G = 100 \times 10^9$  شده و باعث تغییر  
 نظر کار خواهد شد (در نهایت میوه نسبت، صورت مستقر با یک مرتبه). با توجه به مطلق گفته شده در خط مرتبه در مقدار  
 $R_G$  از دو طرف نیز عدد در لقمه در پاس مشخصات مدار و FET با مقدار مناسبی در آن در نظر گرفته شود.

در مدارهای یک طرفه نشان داده شده در شکل ۱-۱۹ داریم :

$$I_D = I_S + I_{GSS} \quad (1-8)$$

با نظر گرفتن است ولتاژ در مقادیر  $R_G$  می توان نوشت :

$$I_{GSS} R_G = V_{GS} + I_S R_S$$

$$I_{GSS} R_G = V_{GS} + (I_D - I_{GSS}) R_S$$

$$V_{GS} = -I_D R_S + I_{GSS} (R_S + R_G) \quad (1-9)$$

در صورت نظر کردن از  $I_{GSS}$  ، رابطه (۱-۹) ، صورت ساده شده رابطه (۱-۷) در مدار

همانطور که گفته شد ، در غیر مقادیر  $I_{DSS}$  و  $V_P$  در FET از یک نوع ، بطور وسیع از نمونه ای نمونه ای که تغییر می کند ، می توان در طرح مدارهای یک طرفه یک طرفه در یک ترانزیستور صورت گرفته و در آنجا انتقال میز به اندازه مقادیر حدی و حدی  $V_P$  و  $I_{DSS}$  را نظر گرفته شود . علاوه بر این ، تغییرات در حرارت نیز می تواند بر  $I_{GSS}$  و  $I_{DSS}$  نیز می تواند

مثال ۱-۴ : مدار نشان داده شده در شکل ۱-۱۹ در دو دما  $25^\circ C$  تا  $75^\circ C$  عمل می کند . در دو دما

$25^\circ C$  ،  $I_{GSS} = 10 \mu A$  و  $V_P = 50$  ولت باشد . مقادیر حدی و حدی  $I_{DSS}$  و  $V_P$

در دو دما تغییرات در حرارت نیز به نظر رسیده ، صورت زیر باشد

$$V_P = 4.5 V$$

$$V_P = -7.5 V$$

$$I_{DSS} = 5 mA$$

$$I_{DSS} = 9 mA$$

مشخصه در اتصال JFET را رسم نموده و از مدار آن مشخصه تغییرات به نظر کار  $Q$  را به ازای  $R_G = 10 M\Omega$  در دو حالت

الف  $R_S = 500 \Omega$  ب  $R_S = 5 K\Omega$  است .

حل : با استفاده از مدار داده شده فوق در رابطه (۱-۱۱) مشخصه انتقال را رسم کنیم . برای هر دو مقادیر  $R_S$  داریم :

الف)  $R_S = 500 \Omega$

با استفاده از رابطه (۹-۱) در دمای  $25^\circ C$  داریم:

$$V_{GS} = -I_D(500) + (10 \times 10^{-9})(500 + 10^7)$$

$$V_{GS} \approx -500 I_D + 0.1 \quad (I)$$

در  $75^\circ C$  این رابطه بصورت زیر می آید:

$$V_{GS} \approx -500 I_D + (100 \times 10^{-9})(10^7)$$

$$V_{GS} \approx -500 I_D + 1 \quad (II)$$


با رسم مدارات (I) و (II) مشخص می شود که در جریان عبور تغییرات نقطه کار را باعث آورد در دمای  $25^\circ C$  -  $75^\circ C$  تغییرات نقطه کار در مدار دیده می شود.

ب)  $R_S = 5 \text{ k}\Omega$

در دمای  $25^\circ C$  داریم:

$$V_{GS} = -I_D(5000) + (10 \times 10^{-9})(5000 + 10^7)$$

$$V_{GS} \approx -5000 I_D + 0.1 \quad (III)$$



شکل ۱-۲۰: مقایسه تغییرات نقطه کار برای  $R_S = 500 \Omega$  و  $R_S = 5 \text{ k}\Omega$



در دمای حرارت 75°C میزان لرزش :

$$V_{GS} = -5000 I_D + (100 \times 10^{-9}) (5000 + 10^7)$$

$$V_{GS} \approx -5000 I_D + 1 \quad (17)$$

والیتر (17)، (18) و (19) در شکل ۱-۲۰ رسم شده و ناحیه سیاه بین این خطوط مشخصه در مقابل نشان می‌دهد محدوده

تغییرات نقطه کار Q برابر  $R_S = 5000 \Omega$  می‌باشد.

نظریه خط مشرف برابر  $R_S = 500 \Omega$  تغییرات  $I_D$  در حدود 3 mA بوده ؛ در حدود 5k برابر  $R_S = 5k$  مقدار  $I_D$

تا 0.7 تغییر میکند. از این نتیجه می‌شود که برابر  $R_S$  مقدار بزرگتر  $R_S$ ، نقطه کار پایدارتری است.

در نشان داده شده در شکل ۱-۲۱ حالت تقسیم بار با بارهای مختلف می‌باشد. در این مدار هر دو سیگنال ورودی و خروجی نسبت


به زمین دارای تقابلی مثبت تر می‌باشد ؛ زیرا ولتاژ  $V_{GG}$  نسبت به زمین مثبت می‌باشد و نسبت به زمین  $R_S$ ، سیگنال نسبت

به زمین مثبت می‌کند. با این حال می‌توانیم نسبت به زمین  $V_{GS}$  منفی شود، یعنی سیگنال دارای تقابلی مثبتی نسبت به زمین باشد. برای این مدار حرارتی لرزش :

$$V_{GG} = -R_G I_{GSS} + V_{GS} + I_S R_S \quad (1-10)$$

در نظر گرفتن اینکه

$$I_S = I_D - I_{GSS} \quad (1-8)$$



شکل ۱-۲۱ : مدارهای عمومی FET

12

$$R_G = \frac{R_1 \cdot R_2}{R_1 + R_2} \quad (1-13)$$

ب. مقادیر بار  $R'_L$  در بار تحمیل و تحمیل  $ac$  نظر گرفته می شود، اولی برابر  $R_L$  و  $R_4$  می باشد.

$$R'_L = 30 \parallel 15 = 10^k$$

ج. برای اینکه خروجی دارای دامنه صد ولت  $1^v$  باشد، باید جریان درین ترانزیستور دارای مقدار حداکثر  $I_{dm}$  باشد بطوریکه:

$$I_{dm} = \frac{V_{om}}{R'_L} = \frac{1}{10^4} = 0.1 \text{ mA}$$

د. جریان درین نقطه کار  $I_{DQ}$  باید طوری انتخاب گردد که در درین شرایط موازنه بین این جریان حداکثر  $0.1 \text{ mA}$

باشد. چون حداکثر  $I_{DSS}$  برابر  $0.8 \text{ mA}$  است، یک مقدار مناسب برای  $I_{DQ}$  (جریان نقطه کار)  $0.4 \text{ mA}$

می باشد. بنابراین با انتخاب این مقدار برای  $I_{DQ}$ ، جریان درین ترانزیستور بین  $0.3$  تا  $0.5 \text{ mA}$  تغییر می یابد.

ه. بیست انچه با تغییر در ولتاژ تحمیل و تغییر در ولتاژ منبع، باید اثرات  $FET$  تغییر می یابد، لذا برای جریان نقطه کار  $I_{DQ}$


باید محدوده ای نظر گرفته شود. معمولاً این محدوده را طوری در نظر می گیریم که در آن در دسترس یک ولتاژ خروجی خطی

شود؛ بنابراین فرض می کنیم در این محدوده برای  $I_{DQ}$  بین  $0.3$  تا  $0.5 \text{ mA}$  باشد. با توجه به اینکه ولتاژی

$ac$  جریان دارای مقدار حداکثر  $0.1 \text{ mA}$  است، لذا مقدار خطی این جریان می تواند بین  $0.2$  تا  $0.6 \text{ mA}$  تغییر یابد.

و. مشخصه انتقال مزر عنصر  $FET$  این مثال، با توجه به چهار داده شده در شکل ۱-۲۳ رسم شده اند.

در درین شکل مشخصه محدودی برای  $I_{DQ}$  نشان داده شده است.



شکل ۱-۲۳ تعیین  $R_S$  بر اساس ۱-۵.

ز. هدف نظر در شکل ۱-۲۰ نشان داده شده است. با اندازه مقدار  $R_S$  میتوان در خط موازی در نشان بدهنده  $V_{GS}$  و ولت بین جریان درین و ولت ثباتی بسوزس است. رسم نمودار حرکت از آن یک از حدود درجه حرارت رسم میشود. در نشان ۱-۲۱ مقدار  $R_S$  مشخص لاده و از نشان محدود تغییرات  $I_{DQ}$  بدست میآید. در نشان ۱-۲۲ عمل عکس صورت گرفته. یعنی با مشخص کردن محدوده تغییرات  $I_{DQ}$ ، مقدار  $R_S$  لازم میسازد. با انجام این کار در خط موازی در مشخصه انتقال دراز حدود درجه حرارت درین یعنی نقاط  $0.3^{mA}$  و  $0.5^{mA}$  واقع در این مشخصه موزی را گذرد. رسم نمودار استیب این خطوط مقدار  $R_S$  را تعیین میکنند. با انجام این استیب میزان مقدار  $R_S$  بدست آورد:

$$R_S = \frac{5.3}{0.1 \times 10^{-3}} = 53 \text{ k}\Omega$$

ح. معادله خطوط  $I_D$  و  $I_{DQ}$  در نشان بدهنده ولت بین جریان درین در نشان حرکت بسوزس میباشند. بصورت زیر است:

$$V_{GS} = -I_D R_S + I_{GSS} (R_S + R_G) + V_{GG} \quad (1-11)$$

با قرار دادن  $I_D = 0$  میزان مقدار  $V_{GS}$  را از این معادله مشخص میسازد.  $V_{GS}$  بدست آورد؛ آن با میزان ولت خروجی حرارت  $25^\circ C$  و  $75^\circ C$  انجام داد. در  $25^\circ C$  مقدار  $I_{GSS}$  با فرض ولت و میزان از آن صرف نظر نمود؛ بنابراین مقدار  $V_{GS}$  در این حالت برابر با ولت میسازد:

$$V_{GS1} = V_{GG} \quad (I)$$

در درجه حرارت  $75^\circ C$  با فرض اینکه با افزایش حرارت  $I_{GSS}$  در برابر زیاد میشود، میزان مقدار  $I_{GSS}$  را در ولت مقدار آن در  $25^\circ C$  یعنی  $100^{nA}$  در نظر گرفت. در این حالت داریم:

$$V_{GS2} = 10^{-7} (R_S + R_G) + V_{GG} \quad (II)$$

با توجه به شکل ۱-۲۳ داریم:

$$V_{GS1} = 14.9^V \quad \text{و} \quad V_{GS2} = 20.2^V$$



مبارک

$$V_{GG} = 14.9^V$$

لذا معرین نوشت :

$$20.2 = 10^{-7} (R_S + R_G) + V_{GG} \quad (II)$$

$$20.2 = 10^{-7} [(53 \times 10^3) + R_G] + 14.9$$

$$R_G \approx 53 \text{ M}\Omega$$

ط. برابر تقسیم معادله  $R_1$  و  $R_2$  ، معرین از روابط (۱۲-۱) و (۱۳-۱) استفاده نمود .

$$R_1 = \frac{R_G \cdot V_{DD}}{V_{GG}} = \frac{53 \times 50}{14.9} \approx 178 \text{ M}\Omega$$

$$R_2 = \frac{R_G \cdot V_{DD}}{V_{DD} - V_{GG}} = \frac{53 \times 50}{50 - 14.9} \approx 75 \text{ M}\Omega$$



و اما ب معادله استاز معادله تقسیم معادله  $R_1$  ،  $R_2$  ،  $R_S$  و  $R_G$  طبع مدار با بیش کم مرشوف . در این باره از عناصر با ولتاژ کم استفاده نمود ، زیرا تغییر معادله این عناصر در نقطه کار اثر جزئی دارد .

مدار با بهایی در برابر JFET بر می شد ، برابر MOSFET ، تغییر اثر نکند . در MOSFET ، بهجت است که جویان نشی کیفیت ضعیف تر از JFET ، مر باشد ، لذا ولتاژ معادله  $R_G$  را خیلی بزرگتر از آنجا نمود . برابر MOSFET ، افزایش مدار با بیش کم مرشوف معادله تقسیم معادله است در ولتاژ بر می مرشوف .

### مدار با یابی MOSFET افزایشی


مدار با یابی مرشوف نشان داده شده در شکل ۱۹-۱ ، برابر نقطه کار برابر MOSFET افزایشی تر از آنجا نمود ، زیرا به یی مدار است و ولتاژ در تقسیم معادله  $R_S$  در جهت است در جهت با به صورت معکوس ، به یی نباید ، در هر دو مدار MOSFET افزایشی این به یی به جهت تقسیم معادله . برابر این MOSFET افزایشی معادله از مدار با یابی نشان داده شده در شکل ۲۴-۱ و شکل ۲۴-۱ استفاده مرشوف .

حل مدار با بیش کم مرشوف " شکل ۲۴-۱ ، در نظر مرشوف . جویان گنده از در تقسیم معادله  $R_F$  ، تنها جویان



شکل ۱-۲۴ : الف) مدار بویس فیدبک مولاری برای MOSFET اثری کابل P-  
 ب- مدار بویس تقسیم یافته بویس فیدبک مولاری

نتیجته است چون این جریان برابر عنصر MOSFET ، مقدار عنصر کم است ، لذا افت ولتاژ تا در تقسیم در تقاضای  $R_F$  موجب نمی آید . این بدین معنی است در بین درک ولتیت ولتاژ dc وجود داشته و بنا بر این  $V_{GS} = V_{DS}$  می شود . این رابطه در مشخصات درک در شکل ۱-۲۵ رسم شده است . خط بار  $1.5 \text{ k}\Omega$  در ولتاژ  $V_{DS} = V_{DD} = -15 \text{ V}$  (در محور عمودی) و  $I_D = \frac{V_{DD}}{R_L} = -10 \text{ mA}$  (درک) محدود مجموعه امر گذرد تر نشان داده شده است . محور عمودی این خط بار به همان معنی ولتاژ در درک  $V_{GS} = V_{DS}$  است ، نقطه کار



شکل ۱-۲۵ : درک ترسیم نقطه کار


$Q$  را مشخص می کند . در این بار بار ولتاژ نقطه کار نیز تا من می برشود ، در همین در اگر بتوان مثال  $I_D$  افزایش پیدا کند ، در مشخصات است ولتاژ در تقاضای  $R_L$  زیادتر شده و چون  $V_{DG} = 0$  است ، این باعث می شود  $V_{GS}$  کمتر منفی شود و نهایتاً جریان  $I_D$  کاهش یابد .

بالا بردن مدار شکل ۱-۲۴ با بار ولتاژ تقسیم یافته می شود . در این مدار  $V_{GS}$  را می توان  $V_{DS}$  سوزده مدار بطوری در بین این دو ولتاژ برقرار است :

$$V_{GS} = \frac{V_{DS} R_G}{R_F + R_G} \quad (1-14)$$

پسوان مثال اگر  $R_F = R_G = 50 \text{ M}\Omega$  باشد، اینصورت  $V_{GS} = 0.5 V_{DS}$  می شود. در نهایت میزان ممکن حدی دیگری که در آن ولتاژ بی  $V_{GS}$  و  $V_{DS}$  از رابطه (1-14) بدست می آید، رسم نمود. این ممکن در شکل (1-25) با حالت  $V_{GS} = 0.5 V_{DS}$  داده شده است.

در هر دو مدار با یک نشان داده شده در شکل الف 1-24 و ب 1-24، پدیده تطبیق امپدانس توسط تقویت کننده  $R_F$  می شود. می توانیم در طبق اثر میدی "این تقویت کننده"  $\frac{R_F}{1-A_v}$  در مدار ظاهر شده و امپدانس ورودی را کاهش می دهد. مثال اگر  $A_v = -9$  باشد، در اینصورت تقویت کننده در مدار برابر  $\frac{R_F}{10}$  لوله و اگر  $R_F$  همان  $50 \text{ M}\Omega$  از نظر تطبیق امپدانس  $\frac{R_F}{1-A_v}$  (برابر  $5 \text{ M}\Omega$  می شود. همین  $R_G = 50 \text{ M}\Omega$  است، بنابراین  $R_i = 4.5 \text{ M}\Omega$  می شود. برای زمین کردن این اثر مخرب تقویت کننده  $R_F$  در مدار امپدانس این تقویت کننده توسط آنها توسط مخازن  $C_3$  می باشد نمود. این عمل در شکل 1-26 نشان داده شده است. در اینصورت تقویت کننده  $dc$  که در زمین در یک گیت قرار دارد  $R_F = R_{F1} + R_{F2}$



شکل 1-26: زمین کردن امپدانس تقویت کننده  $R_F$  برای جلوگیری از کاهش امپدانس ورودی و بیلت اثر میدی.

میرایند، اما در نهایت اثر تقویت کننده  $R_F$  در امپدانس ورودی  $R_{F1}$  لوله که در نظر گرفتن آن مقدار امپدانس ورودی برابر  $R_i = R_G \parallel R_{F1}$  می شود. از طرف دیگر  $R_{F2}$  موازی تقویت کننده با  $R_L$  قرار می گیرد. در نهایت تقویت کننده  $R_{F2}$  را می توانیم آنرا بکشد صاف آن در تقویت کننده  $R_L$  تاثیر می باشد. مثلاً در یک مدار  $R_L = 10.5 \text{ k}\Omega$  است. میزان  $R_{F2}$  را برابر  $100 \text{ k}\Omega$  انتخاب نمود، در اینصورت  $R_i = 50 \text{ M}\Omega$   $R_{F1}$  لوله و امپدانس ورودی در مقدار  $R_i = 25 \text{ M}\Omega$  خواهد رسید.



مدار تغییر در بار و یک گون MOSFET از برای کجا برده همان مدارشان داده شده در شکل الف ۲۲-۱، مقادیر  $R_2$  و  $R_1$  بدین آن می باشد. در این مدار باید از شرط کار توسط مقادیر  $R_S$  در صورت شدیک مری "عمر میکند" این شرط

### ۱-۶: تجزیه و تحلیل سیگنال کوچک FET

در مدار با تقویت کننده سیگنال کوچک برابر است آوردن در حد تقویت ولتاژ و امپدانس ورودی و خروجی زیاد می توان از عناصر FET استفاده نمود. هر دو عنصر JFET و MOSFET با شرط یکسان بودن مقادیر مدار خارج از بار و یک گون، تقویت داری در حد تقویت ولتاژ یکسان بوده، در صورتی که امپدانس ورودی و خروجی برابر از عناصر JFET است.

این عناصر بر اساس ترانزیستورهای مدار مقادیر نفی سوئچ-تموک "CS"، در یک تموک "CD"، و گیت تموک "CG) بکار می روند. تقویت کننده سوئچ-تموک دارای دو تقویت ولتاژ بزرگتر از دو عنصر می باشد. در این مدار سیگنال در حد تقویت اعمال شده و خروجی از این طرفه مشرف در سیمال سوئچ-تموک و در حد خروجی تموک می باشد. در این ترکیب دو مدار خروجی ۱۸۰ درجه اختلاف فاز دارند. در تقویت کننده در یک تموک در حد تقویت تموک در حد ولتاژ دو مدار خروجی هم فاز می باشد. در تقویت کننده تموک در حد تقویت بکار می رود در حد تقویت ولتاژ بزرگتر از دو مدار خروجی هم فازند.

فیلتر از تجزیه و تحلیل سیگنال کوچک به بررسی مدار معادل ac عنصر FET به چشمه مشخصات دینامیک این عنصر که در رابطه با سیگنال ac توسط سازمان تکثیر شده، مطالعه می گردد.

### مدار معادل ac و مشخصات دینامیک FET

مدار معادل ac عنصر FET در بار بزرگ و تکثیر سیگنال کوچک آن بکار برده در شکل الف ۲۷-۱ نشان داده شده است. تعدادی عناصر این مدار را می توان از مدار تکثیر مشخصه اوقات سازمان و با اندازه گیری عملی بدست آورد. زیرا در مورد هر یک از این عناصر توضیح داده شده است.


$C_{gs}$  و  $C_{gd}$  عناصر معادل برابر تکثیر بار (تکثیر کننده) در JFET می باشد. این عناصر خارج از عناصر MOSFET

(۱) Series Feedback


(۳) Common drain

(۲) Common-source

(۴) common gate



(الف)



نشان دهنده ظرفیت بین گیت و سورس همچنین بین گیت و درین است در برابر جهت ایستادن الکتریک این دو ظرفیت در هر دو نوع عنصر ظرفیت خازنهای  $C_{gd}$  و  $C_{gs}$  معده در مورد خازن PF می باشد. خازن  $C_{ds}$  خازن معادل کانال درین سورس است در معده آن خیلی کم می باشد. معده ساخته شده معادله  $C_{gs}$  و  $C_{gd}$  را در یک ریتار  $V_{GS}$  و فقط در بعضی مشخص می نمایند. اغلب ترس ساخته شده معده خازن درون  $C_{iss}$  (خازن ورودی) و معده در یک سورس مشترک با خروجی اتصال کرده شده) داده می شود. برای مدل سورس مشترک شعرات ۱-۲۷، اتصال کرده که یک خروجی (یا ac) ،  $C_{gs}$  و  $C_{gd}$  موازی هم قرار گرفته و بنابراین خروجی است.

شکل ۱-۲۷: الف) مدل سیگنال کوچک FET

ب) مدار معادل سیگنال کوچک در حالت سورس مشترک

خازن ورودی  $C_{iss}$  (خازن ورودی) و معده در یک سورس مشترک با خروجی اتصال کرده شده) داده می شود. برای مدل سورس مشترک شعرات ۱-۲۷، اتصال کرده که یک خروجی (یا ac) ،  $C_{gs}$

$$C_{iss} = C_{gs} + C_{gd} \quad (1-15)$$

معده الیور در درایو باختر FET توسط ساخته شده داده می شود. معده  $C_{rss}$  است که مشخص کننده خازن انتقال سورس است. ورودی اتصال کرده شده (یا ac) می باشد. این تعریف این خازن معادل خازن  $C_{gd}$  شده در حالت سورس مشترک است.

$$C_{rss} = C_{gd} \quad (1-16)$$

به عنوان مثال برای MOSFET کانال n- 2N3796 در از نوع سیلیکون که مشخصات آن در ضمیمه (۱) داده شده است، معده نمونه  $C_{iss}$  و  $C_{rss}$  ترتیب 5 و 0.5 PF می باشد. از سورس معادله معادله معادله معادله  $C_{gs}$  و  $C_{gd}$  را با شرایط داده شده ( $V_{DS} = 10^V$  ،  $V_{GS} = 0$  و  $f = 1^{MHz}$ ) ترتیب برابر 0.5 و 4.5 PF دست آورد.

مدار و بخترهای نشان داده شده در شعرات الف ۱-۲۷، معادله در معادله ترس بین گیت و درین ( $C_{gd}$ ) همچنین گیت و درین

۲۰/

(۲۹۵) و جعبه داده. مقدار این مقدار تنها برای عنصر JFET در حدود  $100\text{ mS}$  در عنصر MOSFET با ولتاژ  $10\text{ MHz}$   $10\text{ mS}$  است؛ بنابراین جریان با تقویت خیلی خوب از آن‌ها صرف نظر کند.

در شکل‌های بی صدا<sup>(۱)</sup> تمام خازن‌ها را مرتوان نادره گرفته و در مدار معادل ساده شده FET را بصورت شکل ۲۷-۱ نشان داد. لطفاً در این شکل به مشخصات جریان خروجی JFET متناسب با ولتاژ  $V_{GS}$  کنترل مشخص است. ثابت این تناسب با  $g_m$  است انتقالی است<sup>(۲)</sup> یا ادیتور انتقالی است<sup>(۳)</sup> می‌نامند. رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۴)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است در رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۵)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است در رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۶)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است در رابطه  $g_m$  است.

در رابطه انتقالی است<sup>(۷)</sup>  $g_m$  در مرتوان  $g_m$  با استفاده از رابطه  $g_m$  در رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۸)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است در رابطه  $g_m$  است.

$$g_m = \frac{I_d}{V_{GS}} \Big|_{V_{DS}=0} \quad (1-17)$$

با استفاده از مشخصات انتقالی FET و جابجایی کردن  $I_d$  و  $\Delta I_D$  و  $V_{GS}$  و  $\Delta V_{GS}$  در رابطه  $g_m$  مقدار  $g_m$  را از جدول مشخصات در این رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۹)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است.

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}} \Big|_{V_{DS}=cte} \quad (1-18)$$

بعلمت غیر خطی بودن مشخصات انتقالی، مقدار  $g_m$  با افزایش  $I_D$  زیاد می‌شود. در مشخصات داده شده برای MOSFET 2N 3796 / 7 مقدار تقریباً  $14\text{ mS}$  (یا  $19\text{ mS}$ ) در  $V_{GS}$  در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است. اندکی  $g_m$  می‌تواند مشخص کردن داده است<sup>(۱۰)</sup> که در رابطه  $g_m$  با نشان  $g_m$  رابطه  $g_m$  است.

- (۱) audio frequency
- (۲) forward transfer conductance
- (۳) forward transfer admittance
- (۴) mho
- (۵) Siemens

\*  $I_d$  و  $V_{GS}$  و  $V_{DS}$  ترتیباً مازاد جریان لحظه‌ای در این، ولتاژ لحظه‌ای و ولتاژ لحظه‌ای در این می‌باشد.



۱۷) مشخص شده است. این یک علت است که


باید که  $V_{GS}$  مقداراً نسبت به عدد فستاد لوده یعنی

دارا حدت حقیقی و لوده مر باشد. در نظر این

میزان  $V_{GS}$  را صورت عدد حقیقی حاصل از

الطوری که این مشرف به از آن تغییر  $I_D$  از ۰.۵ تا ۵

مقدار  $V_{GS}$  از ۱۰۰۰ تا ۳۰۰۰  $\mu mho$  افزایش می یابد.



شکل ۱-۲۸: روش تعیین  $g_m$  (۹m)

برای مشخص کردن  $JFET$  میزان مقدار  $g_m$  را نسبت به  $V_{GS}$  از رابطه (۱-۱) زیر دست آورد. داریم:

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}} = \left. \frac{\partial i_D}{\partial V_{GS}} \right|_{V_{DS} = cte}$$

$$i_D = I_{DSS} \left( 1 - \frac{V_{GS}}{V_P} \right)^2 \quad (1-1)$$

$$\partial i_D = - \frac{2 I_{DSS}}{V_P} \left( 1 - \frac{V_{GS}}{V_P} \right) \cdot \partial V_{GS}$$

$$g_m = - \frac{2 I_{DSS}}{V_P} \left( 1 - \frac{V_{GS}}{V_P} \right) \quad (1-19)$$

با در نظر گرفتن

$$g_{m0} = - \frac{2 I_{DSS}}{V_P} \quad (1-20)$$

توجه داشت:

$$g_m = g_{m0} \left( 1 - \frac{V_{GS}}{V_P} \right) \quad (1-21)$$

رابطه (۱-۱۹) را صورت زیرمیزان نوشت:

$$g_m = \frac{2}{|V_P|} \sqrt{I_D \cdot I_{DSS}} \quad (1-22)$$

ملاحظه می شود که  $g_m$  با جذر جریان dc که متناسب می باشد.

علاوه بر  $g_m$  باید که ولتاژی در مدار معادل عنصر  $FET$  که در مدار باشد، باید که  $V_{GS}$  است. این باید که در رابطه

۱۷


تجره متریک از نسبت جریان خروجی در ولتاژ خروجی در حالتی که ورودی در مدار ac اتصال کوتاه شده باشد، از رابطه زیر بدست آورد:

$$y_{os} = \frac{I_d}{V_{ds}} \Big|_{V_{gs}=0} \quad (1-23)$$

با استفاده از مشخصه خروجی عمیق FET، همانطور که در شکل ۱-۲۹ نشان داده شده متریک  $y_{os}$  بدست آورد. با جایگزین کردن  $\Delta I_D$  و  $\Delta V_{ds}$  بجای  $I_d$  و  $V_{ds}$  در رابطه (۱-۲۳)، عبارت زیر برآید:

$$y_{os} = \frac{\Delta I_D}{\Delta V_{ds}} \Big|_{V_{gs}=cte} \quad (1-24)$$

در حالت کلی، از مقادیر خروجی نسبت به ولتاژ  $y_{os}$  در مشخصه  $I_D$  در مشخصه (۱) دار MOSFET 2N3796/7 تغییرات  $|y_{os}|$



شکل ۱-۲۹: در خروجی عمیق  $y_{os}$

جریان dc در یک مشخصه است  
 که به روشی در با افزایش  $I_D$   
 از آنجا که افزایش  $I_D$  معنی معکوس  
 خروجی کاهش می‌دهد.  
 برای مقادیر خروجی ده لا معمولاً  
 از پارامتر معیار خروجی  $y_{os}$  استفاده  
 می‌شود. رانم:

$$r_d = \frac{1}{y_{os}} \quad (1-25)$$


علاوه بر پارامتر یاد شده، بنا به کاربرد مدار عمیق FET مشخصات دیگری نیز در مدارات مسازمه داده می‌شود. در مدارهای سیگنال، مقاومت  $ON$  در یک سوزن مشخص کننده کیفیت اتصال کوتاه در یک سوزن (همانطور که در این عنصر کاغذ  $ON$  شده باشد) است. برای عنصر در حالت تغییر کار کنند، این پارامتر با  $r_{ds}(ON)$  نشان داده می‌شود در حالت  $V_{gs}=0$  اندازه گرفته می‌شود. پارامتر اثراتی با بارش کردن عنصر در کیفیت سوزن لازم به  $r_{ds}(ON)$  در یک سوزن کیفیت سوزن مشخصی داده می‌شود.

## تجزیه و تحلیل مدارهای تقویت کننده FET

در این قسمت ترکیب مدار تقویت کننده FET در سه مرحله با آن آشنا شدیم که قرار میگیرد. تجزیه و تحلیل این قسمت بر مبنای تجزیه و تحلیل سینیال - کوچک در فرکانس پایین است.

### الف: ترکیب مورس - مشترک

مدار نشان داده شده در شکل الف ۱-۲ که تقویت کننده مورس مشترک FET است. مدار معادل AC این تقویت کننده در شکل ۱-۳ نشان داده شده است. در این مدار معادل برابر با آنکه  $V_{GS}$  از پارامتر  $g_m$  استفاده شده است.



شکل ۱-۲: الف) مدار مورس مشترک؛ ب) مدار معادل مدار الف)

حال به بررسی گیت سیگنال مداری که باید برای این ترکیب است بپردازیم. در مدار مورس مشترک، گیت این گیت جریان قابل توجهی ندارد؛ بنابراین به استناد جریان مورس در  $R_G$  عبور می کند و می توان گفت در منبع سینیال جریان به مدار مورس در برابر  $A_i$  (در تقویت جریان) نسبت به نسبت می گیرند. سایر گیتها در مدار نسبت زیاد است. **مقاومت ورودی** - به علت اینکه جریان گیت بسیار کم است، لذا منبع سینیال تنها مقاومتی که در سری است  $R_G$  است، لذا می توان نوشت:

$$R_i = R_G$$

(۱-۲۶)

**مقاومت خروجی** - این مقاومتی است در بار خروجی تقویت کننده شده است. اگر منبع سینیال در سری  $V_s$

اتصال کرده شود (طبق تعریف مقاومت خروجی)، در این صورت  $V_{GS} = 0$  شده و  $g_m V_{GS} = 0$  می شود. در این صورت مقاومت



خروجی مدار موازی مدار است  $r_d$  و  $R_D$  مشغول.

$$R_o = r_d \parallel R_D \quad (1-27)$$

درجه تقویت و تشار. برابر است آوردن این کمیت داریم:

$$A_v = \frac{V_o}{V_i} = \frac{V_o}{V_{gs}}$$

از طرف مرتزان نوشت:

$$V_o = -g_m V_{gs} (r_d \parallel R'_L)$$

که در آن  $R'_L = R_D \parallel R_L$  می باشد. از این است می آید:

$$A_v = \frac{-g_m r_d R'_L}{r_d + R'_L} \quad (1-28)$$

اگر  $r_d \gg R'_L$  باشد، در این صورت  $A_v$  لغوی ساده شده زیر در می آید:

$$A_v \approx -g_m R'_L \quad (الف-28)$$

مثال 1-6: برای مدار نشان داده شده در شکل الف 1-5 اگر  $R_G = 10 \text{ k}\Omega$ ،  $R_D = 10 \text{ k}\Omega$ ،  $R_L = 15 \text{ k}\Omega$

$g_m = 4000 \text{ }\mu\text{mho}$ ،  $y_{os} = 70 \text{ }\mu\text{mho}$  باشد، کمیتها  $R_i$ ،  $R_o$  و  $A_v$  را بدست آورید.

حل: الف 1.

$$R_i = R_G = 10 \text{ k}\Omega$$

1-:

$$R_o = r_d \parallel R_D$$

$$r_d = \frac{1}{y_{os}} = \frac{1}{10 \times 10^{-6}} = 100 \text{ k}\Omega$$

$$R_o = 10^5 \parallel 10^4 = 9.09 \text{ k}\Omega$$

$$R'_L = R_D \parallel R_L = 10 \parallel 15 = 6 \text{ k}\Omega$$

چون  $100 \ll 6 \text{ k}\Omega$  است لذا می‌توان از اثر  $r_d$  صرف نظر کرد و نوشت:




$$A_V \approx -g_m \cdot R'_L$$

$$A_V \approx -(4000 \times 10^{-3}) (6 \times 10^3) = -24$$

### ب: توکیب درین مشترک

این توکیب در توکیب سوس نمودار ترانزیستور مشترک (اتریدلور) عنصر BJT است. که مدار آن

لذا این توکیب و مدار معادل سینال - کوکب آن در شکل ۱-۱۱ نشان داده شده است. در این حالت شو در مدار معادل جهت



شکل ۱-۱۱: الف) مدار درین مشترک؛ ب) مدار معادل ac

سینال کوکب؛ ج) مدار معادل برای سوس  $R_o$ .

جریان منبع  $g_m V_{gs}$  از طرف درین بسوس است و این همان جهتی است در قیاس با تجربه و تحلیل مدار سوس - مشترک نیز کاربرد

در این حالت، درین زمین شده و جهت جریان  $g_m V_{gs}$  مثبت شود و جهت  $V_i$  مثبت است،  $V_o$  نیز مثبت باشد.

بنابراین، در این مدار، هیچ نقطه فاز پس و امپدانس در درین وجود ندارد و جهت نخواهد داشت.

گفتنی است اساس این مدار لورنتز نیز می‌تواند باشد.

درجه تقویت جریان . در این مدار نیز همان معنی در قسمت برای مدار سوسن مشترک گفته شد ، درجه تقویت جریان نسبت به نسبت میل میکند .

مقاومت ورودی . در این مدار نیز تنها تعدادی در منبع سینکال مشاهده میکنید ،  $R_G$  است . بنابراین ،

$$R_i = R_G \quad (1-24)$$

درجه تقویت و تبار . در این مدار داریم :

$$V_i = V_o + V_{gs}$$

$$V_o = g_m V_{gs} \frac{r_d \cdot R'_L}{r_d + R'_L}$$

در این  $R'_L = R_L \parallel R_S$  میباشد . بنابراین خروجی را داشت

$$A_v = \frac{V_o}{V_i} = \frac{V_o}{V_o + V_{gs}} = \frac{1}{1 + V_{gs}/V_o}$$

$$A_v = \frac{1}{1 + [(r_d + R'_L) / g_m r_d R'_L]} \quad (1-25)$$

اگر  $r_d \gg R'_L$  باشد ، در صورت  $A_v$  بصورت ساده شده زیر درآید :

$$A_v \approx \frac{1}{1 + 1/g_m \cdot R'_L} \quad (الف 1-25)$$

ملاحظه میشود در  $A_v$  مثبت لیم و مقدار آن کمتر از واحد است .

مقاومت خروجی . برابر است آوردن  $R_o$  ،  $V_x$  و اتصال کوتاه که در نظر شرح ۱-۲۱ یا  $R_L$  منبع

سینکال قرار داده و برابر است آوردن نسبت  $\frac{V_x}{I_x}$  ، تعدادی هم در  $R_o$  مانع نیستیم . داریم ،

$$R_o = \frac{V_x}{I_x} \quad (I)$$

$$I_x = I_1 - g_m V_{gs} + I_2 \quad (II)$$

از نظر فرم داریم :



$$V_{x\alpha} = -V_{gs}$$

سپریک :

$$I_x = \frac{V_{x\alpha}}{r_d} + g_m V_{x\alpha} + \frac{V_{x\alpha}}{R_s} \quad (11)$$

با قرار دادن رابطه (11) در رابطه (10) خواهیم داشت :

$$R_o = \frac{1}{\frac{1}{r_d} + g_m + \frac{1}{R_s}} \quad (1-30)$$

اگر  $R_s \gg r_d$  باشد داریم :

$$R_o \approx \frac{1}{g_m + \frac{1}{R_s}} = \frac{R_s}{1 + g_m R_s} \quad (الف-30)$$

مثال ۱-۷ : برای مدار نشان داده شده در نظر الف ک-۱ اگر  $R_L = 10 \text{ k}\Omega$  ،  $R_S = 10 \text{ k}\Omega$  ،  $R_G = 10 \text{ M}\Omega$  ،  $g_m = 4000 \text{ }\mu\text{mho}$  و  $Y_{os} = 10 \text{ }\mu\text{mho}$  باشد، کمیتی  $R_i$  ،  $A_v$  ،  $R_o$  را بدست آورید.

حل : الف)

$$R_i = R_G = 10 \text{ M}\Omega$$

ب)

$$R'_L = R_S \parallel R_L = 5 \text{ k}\Omega$$

$$r_d = \frac{1}{Y_{os}} = 10^5 \text{ k}\Omega$$

$$A_v \approx \frac{1}{1 + (1/g_m R'_L)} = \frac{1}{1 + [1/(4 \times 10^{-3})(5 \times 10^3)]}$$

$$A_v \approx 0.95$$

ج)


$$R_o \approx \frac{R_s}{1 + g_m R_s} = \frac{10^4}{1 + (4 \times 10^{-3})(10^4)}$$

$$R_o \approx 244 \Omega$$

۲۹

### ج : ترکیب گیت مشترک

امپان در در این ترکیب نظیر مدار مشترک در ترانزیستور (BJT) مقدار کم است. که مدار نمونه از این ترکیب به شطراف ۱-۴۲ نشان داده شده است. مدار معادل ac شطرف ۱-۳۲. شطرف سه شده آن با تبدیل منبع جریان به منبع معادل ولتاژ (بر طبق تبدیل نورتن-لوان) در شطرف ۱-۳۲ نشان داده شده است. مدار معادل  $R_D$  نشان دهنده معادلت در خط منبع  $R_S$  معادلت برابر مدار است. جهت انداز گیت مستقیم به زمین تعریف شده است. لذا جهت معادلت  $R_G$  گیت.



شکل ۱-۳۲. مدار گیت مشترک و مدارهای معادل با جزئیات بیشتر مشخص شده است.

مقاومت ورودی - با استفاده از شطرف ۱-۳۲ سرانجام معادلت در مدار  $R_i$  و تصویر زیر بدست آورد :

$$R_i = R_S \parallel R'_s$$

در مدار :

$$R_i' = \frac{V_i}{I_i} = \frac{-V_{gs}}{I_i} \quad (I)$$

با نوشتن معادله KVL در مدار خارج مداریم :

$$V_{gs} + g_m V_{gs} r_d + I_i r_d + I_i R_L' = 0$$

$$V_{gs} = \frac{-I_i (r_d + R_L')}{1 + g_m r_d} \quad (II)$$

با قرار دادن رابطه (II) در رابطه (I) خواهیم داشت :

$$R_i' = \frac{-V_{gs}}{I_i} = \frac{r_d + R_L'}{1 + g_m r_d}$$

نمایان می‌شود در مدار برابر خواهد بود با :

$$R_i = R_s \parallel \frac{r_d + R_L'}{1 + g_m r_d} \quad (1-31)$$

اگر  $R_L' \gg r_d$  باشد، در صورت  $R_i$  بصورت ساده زیر در می‌آید :

$$R_i \approx R_s \parallel \frac{1}{\frac{1}{r_d} + g_m} = R_s \parallel \frac{1}{y_{os} + g_m} \quad (الف 1-31)$$

درجه‌ی تقویت ولتاژ • ولتاژ خروجی برابر  $I_i R_L'$  بوده و  $V_i = -V_{gs}$  می‌باشد، لذا :

$$A_v = \frac{V_o}{V_i} = \frac{I_i R_L'}{-V_{gs}}$$

با قرار دادن رابطه (II) خواهیم داشت :

$$A_v = \frac{R_L' (1 + g_m r_d)}{r_d + R_L'} \quad (1-32)$$

اگر  $R_L' \gg r_d$  باشد در صورت تقریبی  $A_v$  بصورت زیر در می‌آید :

$$A_v \approx R_L' \left( \frac{1}{r_d} + g_m \right)$$

معنوی  $\frac{1}{r_d} \gg g_m$  بوده نمایان می‌شود نوشتن :  $25$



$$A_v \approx g_m R'_L \quad (الف-۳۲)$$

مقاومت خروجی . در این منبع سگنیل اتصال کوتاه شده و با مقاومت بار  $R_D$  از منبع سگنیل استفاده می‌شود تا مدار

معادل شکر ۱-۳۲-۱ است . از آن مدار با فرض مقاومت خروجی استفاده می‌شود ، داریم :

$$R_o = R_D \parallel R'_o$$

صورت

$$R'_o = \frac{V_x}{I_x}$$

برای نوشتن KVL در مدار خارج می‌کنیم داشته :

$$I_x R'_D - g_m V_{gs} r_d + I_x r_d = V_x$$

از طرف فرآیند  $V_{gs} = -I_x R'_D$  داریم داشته :

$$V_x = I_x R'_D + g_m I_x R'_D r_d + I_x r_d$$

در آن در این رابطه می‌توانیم داشته :

$$R'_o = \frac{V_x}{I_x} = R'_D + g_m R'_D r_d + r_d$$

یا :

$$R_o = R_D \parallel [R'_D (1 + g_m r_d) + r_d] \quad (۱-۳۳)$$

اگر  $r_d \ll R'_D (1 + g_m r_d)$  باشد در صورت داریم :

$$R_o \approx R_D \parallel r_d \quad (الف-۳۳)$$

مثال ۱-۸ : برای مدار نشان داده شده در شکر الف ۱-۳۲-۱ اگر  $R_D = 0$  ،  $R_G = 10 \text{ k}\Omega$  ،  $R_D = 2 \text{ k}\Omega$  ،

$R_L = 4 \text{ k}\Omega$  ،  $g_m = 4000 \text{ }\mu\text{mho}$  و  $y_{os} = 10 \text{ }\mu\text{mho}$  باشد گسیلهای  $R_i$  ،  $R_o$  و  $A_v$  را بیابید .

حل : الف .

$$R'_L = R_D \parallel R_L = 1333 \Omega, \quad r_d = 100 \text{ k}\Omega$$

بنابراین  $r_d \gg R'_L$  لیم داریم :

$$R_i \approx R_S \parallel \frac{1}{g_m + y_{os}} \quad (\text{الف ۱-۳۱})$$

$$R_i \approx 10000 \parallel \frac{1}{4010 \times 10^{-6}}$$

$$R_i \approx 10000 \parallel 250 = 244 \Omega$$

ب.  $R_D = 0$  لیم و بنابراین داریم :

$$R_o \approx R_D \parallel r_d \quad (\text{الف ۱-۳۳})$$

$$R_o \approx 2000 \parallel 100 \text{ k} = 1960 \Omega$$


ج. همیشه  $r_d \gg R'_L$  مر باشد. لذا جریان لولشت :

$$A_v \approx g_m R'_L = 1333 (4 \times 10^{-3})$$

$$A_v \approx 5.3$$

### د : بالا بردن مقاومت ورودی

گیرانز برای عنصر FET نسبت به آران لولید BJT مقادیر دودز زیاد ان مر باشد. چونک از ترکیبهای مدار سوسن شولک درکن شولک،  $R_i$  توسط مقادیر  $R_G$  محدود شولف. به علت ملاحظات بهین،  $R_G$  انمر توان خلیف زیاد انمر محدود و این شولک بهین شولف در شولان به مقدار مقادیر زیاد در ان خصوصیات FET است، دست فوش. برای عنصر برای شولف عنصر لولر شولک آران<sup>(۱)</sup> استفاده شولف.



شکل ۱-۳۳ : بالا بردن امپدانس ورودی با روش بوت استرپینگ.

مدار درکن شولک نشان داده شده در شکل ۱-۳۳ را در نظر گیریم. درکن مدار مقادیر سوسن در مقادیر  $R_{S1}$  و  $R_{S2}$  تقسیم شده است. ان غیر از ترانسید ان لولر بهین DC مدار، ولت مقادیر شولر  $R_G$  را لولر لولر عنصر

لرزه اثر اینک افزایش می‌دهد. به علت اینکه تحت جریان نرگند، مقدارت ورودی و خروجی بصورت زیر است:

$$R_i = \frac{V_i}{I_G}$$

در زمان

$$I_G = \frac{V_i - V_{oc}}{R_G}$$

لرزه خروجی داشته

$$R_i = \frac{V_i R_G}{V_i - V_{oc}} = \frac{R_G}{1 - (V_{oc}/V_i)}$$

(۱-۳۴)

چون جریان عبور کننده از مقدار  $R_{S2}$  به تعالی با جریان سوزر مقدار نسبتاً کم است، لذا  $R_{S1}$  و  $R_{S2}$  با هم توان بصورت سری در نظر گرفته و مقدار  $V_{oc}$  را بصورت زیر است آورد:

$$V_{oc} = V_o \frac{R_{S2}}{R_{S1} + R_{S2}}$$

$$\frac{V_{oc}}{V_i} = \frac{V_o}{V_i} \frac{R_{S2}}{R_{S1} + R_{S2}}$$

$$\frac{V_{oc}}{V_i} = A_v \frac{R_{S2}}{R_{S1} + R_{S2}}$$

(۱-۳۵)

در زمان  $A_v$  از رابطه (۱-۲۹) یا (الف ۱-۲۹) است میاید.

مثال ۱-۸: برابر مقدارشان داده شده در شکل ۱-۲۳ اگر  $R_G = 10 \text{ k}\Omega$ ،  $R_{S1} = 500 \text{ }\Omega$ ،  $R_{S2} = 9.5 \text{ k}\Omega$

$R_L = 10 \text{ k}\Omega$ ،  $g_m = 4000 \text{ }\mu\text{mho}$  و  $y_{os} = 10 \text{ }\mu\text{mho}$  باشد، مقدار  $R_i$  را بدست آورید.

حل: مقادیر ماری - سررابط FET را در معرکه برابر است با:

$$R'_L = R_L \parallel (R_{S1} + R_{S2})$$

$$R'_L = 10 \parallel 10 = 5 \text{ k}\Omega$$

در اینجا به سبب سررابط  $R'_L \ll r_o$  لیه رسانایی سررابط نرگند:

$$A_v = \frac{1}{1 + 1/g_m R'_L} \quad (\text{الف ۱-۲۹})$$

$$A_v = \frac{1}{1 + [1/(4 \times 10^{-3})(5 \times 10^3)]} = 0.952$$

برای سبب  $R_i$  نسبت  $\frac{V_o}{V_i}$  را با استفاده از رابطه (۱-۳۵) بدست می‌آوریم. داریم:



$$\frac{V_{oc}}{V_i} = A_v \frac{R_{S2}}{R_{S1} + R_{S2}} \quad (1-35)$$


$$\frac{V_{oc}}{V_i} = \frac{0.952 (9.5 \times 10^3)}{10^4} = 0.905$$

$$R_i = \frac{R_G}{1 - V_{oc}/V_i} \quad (1-36)$$


$$R_i = \frac{10 \times 10^6}{1 - 0.905} = 105 \text{ M}\Omega$$

مؤلفه مشرف در خروجی ترانزیستور مقدار  $R_i$  را افزایش می‌دهد. اگر  $R_G$  بزرگ تر شود، در نتیجه  $V_{oc}$  و  $V_i$  در  $R_G$  قرار گرفته و  $I_G = \frac{V_i}{R_G}$  مشرف. اتصال  $R_G$  به  $V_{oc}$  است. در نتیجه  $R_G$  کمتر شود و نهایتاً جریان  $I_G$  کم می‌شود و این منجر به افت بیشتر در خروجی می‌شود. این است که در بالا با  $V_{oc}$  نسبت به  $V_i$  در خروجی  $R_G$  کمتر شود و  $R_i$  بیشتر می‌شود. برای افزایش نسبت  $\frac{V_{oc}}{V_i}$  باید  $R_{S1} = 0$  شود در این حالت  $V_{oc} = V_o$  مشرف. اما این غیر از مشرف در گذر دایره تقابلی DC کم می‌شود (زادته تقابلی DC در معادله  $R_G$  در نظر مشرف) و  $V_{GS} = 0$  که غیر از مشرف در جهت تصویر معکوس می‌باشد. بنابراین  $R_{S1}$  که محدودیتی وجود دارد در ولت به مقدار حد اکثر  $V_{GS}$  است در عنصر FET این عملکرد مطلوبی را می‌دهد.

اتصالات دیگر از نوع خروجی ترانزیستور در شکل ۱-۳۴ نشان داده شده است. مدار در این شکل نشان داده شده در شکل الف ۱-۳۴ نظر مدار است در بار انتقالی در این شده است. در شکل ۱-۳۴ برای مدار این شکل اثر بار چندان مهمی نیست و اثر آن شده است.



(الف)





(ب)

شکل ۱-۳۴: مدارهای خروجی ترانزیستور

۱۷


۷-۱: FET به عنوان مقاومت متغیر یا ولتاژ (VVR)

مقاومت در یک سوئیچ FET متناوباً در حین تغییر ولتاژ اعمال شده به گیت تغییر می‌کند. این کنترل مقاومت نسبتاً خطی بوده و در ناحیه ۱ از منطقه کارایی که در شطر الف ۱-۳۵ نشان داده شده، صورت می‌گیرد. خط مستقیم در این ناحیه فقط بخشی از ناحیه عملکرد FET است و سایر منطقه خطر در آن صورت لغزنده می‌گردد. محاسبه جریان این ناحیه هم‌طور در



(الف)

(ب)



(ج)

شطر ۱-۳۵: الف) د-ب) عملکرد FET به صورت VVR: ج) منحنی مقاومت در حین تغییر ولتاژ  $V_{GS}$ .

شکل نشان داده شده است محدود ۱۰۰ mA و محدوده ولتاژ منطقه ۱ آن در حدود چندین صد ولت است. در این ناحیه محدود می‌گردد.

از FET بتوان مقاومت متغیر یا ولتاژ (VVR) استفاده نمود.

ناحیه عملکرد مقاومت متغیر FET در شطر ب ۱-۳۵ اعمال ولتاژ نشان داده شده است. لطفاً در مشابه شطر


شیب خط نشان دهنده ران واقعیت است در مقاومت عنصر ولتاژ به هم ارز ولتاژ گیت سوئیچ تغییر می‌کند. به عنوان مثال خط

مستقیم در  $V_{GS} = 0$  شیب زیاد و نسبتاً مقاومت کمتر بوده، در هر دو در  $V_{GS} = -6$  شیب کمتر و مقاومت زیاد است.

شکل ج ۱-۳۵ تغییر مقاومت عنصرها حسب ولتاژ کنترل کننده بیوس نشان میدهد. بطور صریح خط مشوق، افزایش مقاومت بازدارشده و ولتاژ کنترل بصورت خطی است. تغییرات مقاومت در مقادیر زیاد و ولتاژ کنترل بیوس تدریجاً بیشتر میشود.

### کاربرد VVR

یکی از معمولترین موارد اعمال VVR در تغییر دامنه ولتاجت است که ولتاجت کننده است در توسط کنترل دامنه ولتاجت صورت میگردد. اگر این کنترل از ولتاژ خروجی ولتاجت کننده است که در ولتاجت کننده دامنه کنترل خودکار راجدی ولتاجت (AGC) خواهد بود. یک مدار ساده برای چنین عملکردی در شکل ۱-۳۶ نشان داده شده است. در این مدار سیگنال AC ورودی ترانزیستور  $Q_1$  اعمال شده پس توسط ولتاجت کننده  $Q_2$  می تواند در خروجی بصورت ولتاجت شده ظاهر شود. بار ثابت مدانش سطح سیگنال خروجی



در صورت افزایش سیگنال ورودی، دامنه ولتاجت مدار را کاهش میدهد. بار ثابت آوردن چنین کنترل بار به ولتاجت، سیگنال AC خروجی کم و وضوح شده و ولتاژ DC حاصل از آن با افزایش دامنه سیگنال افزایش می یابد پس این ولتاژ به یک FET که بعنوان

شکل ۱-۳۶ کاربرد AGC عنصر FET بعنوان VVR


VVR بکار می رود. همان مشوق. مدخل مشوق در درون FET ولتاجت کننده است،  $Q_2$  در با مقاومت اتمی  $R_E$  موازی است (نقط برای عملکرد AC) بکار می رود. در رسیدن مقاومت درکن بیوس FET مقاومت فعال اتمی، در توسط ترانزیستور  $Q_1$  در مشوق، را تغییر می دهد. خازن  $C_1$  بار جودگیری از تاثیر VVR در بیوس DC طبقی  $Q_1$  بکار می رود. با افزایش سیگنال خروجی، دامنه ولتاجت  $Q_1$  کاهش پیدا میکند، زیرا افزایش خروجی باعث افزایش ولتاژ DC کنترل FET شده و در نتیجه مقاومت آنرا افزایش می دهد. این افزایش مقاومت، مقاومت مشوق اتمی ترانزیستور  $Q_1$  را افزایش داده و در نتیجه دامنه ولتاجت این طبقه کاهش می یابد.



افزودن ناخیز نوع  $n$  (الکترون) به ساختن  $V_{FET}$  در دستش الف ۷-۱ نشان داده شده است. به نسبت  
 و اما شکست و کمتر شدن خازنهای  $10^{15}$  این عنصر شده. در عنصر  $V_{MOS}$  کوتاه شدن طول کانال به نسبت ای در ای بطر خط من  
 $I_D$  و  $V_{GS}$  مرتبه.

### مشخصات $V_{MOS}$

۱- منحنی دست این عنصر  $FET$  عمده در دستش ۱-۳۸ نشان داده شده است. بطوریکه خط منحنی جریان حد اکثر  $V_{MOS}$  ۲  
 میباشد. همچنین مشاهده شود مشخصات این عنصر در ناخیز اشباع  $I_D$  نسبت به مشخصات یک  $MOSFET$  معمولی است ( $I_D$ )  
 ثابت به نسبت شده در دستش در جریانی کوچک باشد. با عنصر  $V_{MOS}$   $2N6657$  در مشخصات آن در دستش ۱-۳۸



شکل ۱-۳۸:  $V_{MOS}$  ادواتی کانال  $n$

۲N6657 (مشخصات خودی).

نشان داده شده است. مشاهده شود در جریانی رکن  
 بالاتر از  $0.4 \text{ mA}$  مشاهده منحنی  $I_D$  در اثر افزایش  $V_{GS}$  ۵  
 ایکن، ثابت میباشد. بنابراین در دستش است  
 $g_m$  در این عنصر برابر  $I_D \geq 0.4 \text{ mA}$  ثابت میباشد.  
 در صورتی که در این عنصر  $FET$  معمولی،  $g_m$  تابع  $I_D$   
 حد در جریان رکن لوده [بالطری (۱۱-۲۲)] و غیر ثابت  
 ثابت باشد.

$V_{MOS}$  در این عنصر عملیات در تمام آن لوده

در دستش

۱- مشخصه انتقال  $I_D$  در  $V_{GS}$  برابر  $I_D \geq 0.4 \text{ mA}$  خط منحنی  $I_D$  (  $g_m$  ثابت است )

۲- در دستش قطع در دستش آن خازن زیاد است، زیرا در آن ذخیره حامل  $Q_{ch}$  نسبت به  $Q_{ch}$  در دستش زیاد است. بطوریکه نشان جریان  $I_D$

مربوط به زمان  $10^{-9}$  قطع در دستش.

۳- گیت‌های "OR" این عنصر امکان پذیر نیست، زیرا معادلات در یک عنصر دارای ضرب حجاب مثبت بوده و گنجم شدن عنصر حجاب لحظه مشرف.

۴- گیت ابتدایی در مدار آن، توان و مدار CMOS بسیار با صرفه و در تمام ترانس عناصری با توان خود عمل می‌کند. <sup>(۱۵)</sup> این مدار در منطق حجاب ترانس ترانس عناصر CMOS آن نام دارد. در حد توان این عنصر حجاب زیاد است.

۵- معادلات ON این عنصر حجاب می‌باشد.  $I_{DS(ON)} = I_{DSS} \left( \frac{V_{GS} - V_{th}}{V_{DD} - V_{th}} \right)^2$   $I_{DSS}$  در مدار ۳ هستند.

۶- FET در توان، دارای ضریب نویز <sup>(۱۶)</sup> حجاب کمتری می‌باشد.

۷- گیت کم‌توان طرفیت حجابی در برابر نویز، عنصر CMOS در تمام مدارها امکان بالا (با اینک باه) <sup>(۱۷)</sup> در مدار استفاده قرار گیرد.  $(f_p = 500 \text{ MHz})$ .

۸- دیتا شیت در یک مدار در CMOS حجاب زیاد است. این فاکتور حجاب لایه اپی‌تاکس  $m$  در حجاب این عنصر است. در عناصر با فضا رسانی از دیه  $p-n$  در یک - در تمام در صورت معکوس با اینک شده با فضا حجاب.

### کاربردهای CMOS

عنصر CMOS در تمام حجاب طبقه حجابی که در  $RF$  <sup>(۱۸)</sup> و در منبع تغذیه سوئیچ <sup>(۱۹)</sup> کاربرد دارد. البته گیت این عنصر در تمام مکمل <sup>(۲۰)</sup> ساخته شده است. در تمام از آن بصورت پوش - پول <sup>(۲۱)</sup> استفاده می‌کند. سایر موارد استعمال این عنصر در مدار کنترل صفتی، نظیر کنترل موتور، محرک سلولوز <sup>(۲۲)</sup> یا <sup>(۲۳)</sup> محرک نشان جدول <sup>(۲۴)</sup> یا محرک مدل <sup>(۲۵)</sup> اوتوماتیک <sup>(۲۶)</sup> و غیره می‌باشد. همچنین امروزه CMOS کاربرد وسیع در سیستم‌های کامپیوتر و سایر مدارها است.

(۱) thermal runaway

(۲) temperature coefficient

(۳) drive

(۴) noise figure

(۵) epitaxial

(۶) audio

(۷) Radio Frequency

(۸) Switching power supply

(۹) Complementary

(۱۰) push-pull

(۱۱) motor-control

(۱۲) Selanoid driver

(۱۳) relay

(۱۴) transducer

(۱۵) ultrasonic

# فصل ۲ پایخ فرکانسی

## تقویت کننده های کوپلر جاتی در فرکانسهای پهن

۲-۱ : مقدمه

در تئری تقویت کننده های کوپلر مدارهای آنالوگ مورد استفاده قرار می گیرند. سگنال دوری که سگنال سینی آن فرکانس  
 نموده، بلکه سگنال مرکزی است که از مولدهای فرکانسی مختلف تشکیل شده است. به عنوان مثال تقویت کننده های صوتی، دوری تقویت  
 کننده، سگنال صوتی است که مولدهای فرکانسی آن بین 20 Hz تا 20 kHz قرار دارند. برای اینکه تقویت کننده بتواند چنین سگنالی  
 را بدون اعوجاج تقویت کند، باید مولدهای فرکانسی آن نظیر سگنال تقویت کند.  
 بر اثر وجود خازنهای مداری نظیر خازنهای بی پای و کوپلر در مدار تقویت کننده و همچنین به علت خازنهای داخلی<sup>(۱)</sup> و پارازیتیک<sup>(۲)</sup>  
 عناصر اکتیو<sup>(۳)</sup> نظیر ترانزیستور BJT و FET که تقویت کننده قادر به تقویت تمام فرکانسها<sup>(۴)</sup> به یک میزان نیست. به عبارت دیگر  
 با هر تقویت کننده که محدود فرکانسی<sup>(۵)</sup> وجود دارد در حدود آن مقدار خازنهای فاکتور تقویت<sup>(۶)</sup> خازنهای مختلف عناصر  
 مداری عناصر اکتیو تقویت کننده، به طور آنتاس<sup>(۷)</sup> شود، محدود فرکانسی آن قادر به تقویت سگنال دور تقویت کننده بدون اعوجاج<sup>(۸)</sup>  
 تا به خط اشباع<sup>(۹)</sup> به عنوان مثال محدود فرکانسی تقویت کننده، به صورت ایده آل 20 Hz تا 20 kHz<sup>(۱۰)</sup> و تقویت کننده های تصویری از 100  
 Hz<sup>(۱۱)</sup> تا 6 MHz<sup>(۱۲)</sup> باشد.

- (۱) audio amplifier
- (۲) internal capacitance
- (۳) parasitic capacitance
- (۴) active
- (۵) frequency range
- (۶) distortion
- (۷) video amplifier

۱۰/۱۰



خازن‌های مدارهای  $\omega$  خازن‌ها یکی یکی و گویا در کیفیت‌کننده، محدوددهی فرکانسی را در فرکانس‌های پهنای باند تعیین می‌کنند.  
 از طرف دیگر محدوددهی فرکانسی در فرکانس‌های پهنای باند توسط خازن‌های در مدار عنصر است که مشخص می‌کند. در این فصل بررسی ما محدوددهی فرکانس  
 یکی بوده و اثر خازن‌های گویا یکی یکی در پاسخ فرکانسی<sup>۱۰</sup> کیفیت‌کننده‌های ترانزیستوری BJT و FET مورد بحث قرار می‌گیرد.

۲-۲ : اخراج فرکانسی<sup>۱۱</sup>

اگر در مدار یک تقویت‌کننده<sup>۱۲</sup> سیگنال سنویسoidal<sup>۱۳</sup> در فرکانس<sup>۱۴</sup> اعمال کنیم، در این صورت خروجی نیز سیگنال سنویسoidal خواهد بود. اما، برای  
 که سیگنال در مدی غیر سنویسoidal<sup>۱۵</sup> شکل موج خروجی سیگنال نظیر در در فرکانس<sup>۱۶</sup> زیرا مولفه<sup>۱۷</sup> فرکانسی موجود در سیگنال ورودی، نظیر امپلیتود<sup>۱۸</sup> تقویت  
 نخواهد شد. در کیفیت‌کننده<sup>۱۹</sup> ترانزیستوری BJT و FET، چنین امری صورت می‌گیرد و چون خازن‌های در مدار عنصر است که در مدارهای  
 مدارها، نظیر خازن‌های یکی یکی و گویا، صورت می‌گیرد. تحت چنین شرایطی و با نظیر گرفتن اثر این خازن‌ها، در مدار تقویت‌کننده<sup>۲۰</sup>  
 عملیات<sup>۲۱</sup> بوده و در مدار<sup>۲۲</sup> آن<sup>۲۳</sup> سیگنال<sup>۲۴</sup> فرکانس<sup>۲۵</sup> سیگنال<sup>۲۶</sup> در مدار خواهد داشت. محدوددهی<sup>۲۷</sup> راننده<sup>۲۸</sup> (یا مدار) در مدار تقویت‌کننده<sup>۲۹</sup>  
 کننده<sup>۳۰</sup> در جبهه<sup>۳۱</sup> فرکانس<sup>۳۲</sup> را مشخص می‌کند. فرکانس<sup>۳۳</sup> حاکم<sup>۳۴</sup> (یا مدار) می‌باشد.

بررسی کیفیت یک تقویت‌کننده<sup>۳۵</sup>

حل به بررسی امپلیتود<sup>۳۶</sup> و اثر<sup>۳۷</sup> در تقویت‌کننده<sup>۳۸</sup> هم، از نظر حذف<sup>۳۹</sup> شکل موج<sup>۴۰</sup> سیگنال<sup>۴۱</sup> در مدار<sup>۴۲</sup> در مدار<sup>۴۳</sup> می‌باشد. نظری  
 در مدار<sup>۴۴</sup> هر سیگنال<sup>۴۵</sup> را در توالی<sup>۴۶</sup> توسط<sup>۴۷</sup> سری<sup>۴۸</sup> یا تبدیلی<sup>۴۹</sup> فرکانس<sup>۵۰</sup> مولفه<sup>۵۱</sup> فرکانسی<sup>۵۲</sup> مختلف<sup>۵۳</sup> تبدیل<sup>۵۴</sup> کند و حذف<sup>۵۵</sup> فرکانس<sup>۵۶</sup> آنرا<sup>۵۷</sup> است آورد. اگر  
 سیگنال<sup>۵۸</sup> متناسب<sup>۵۹</sup> باشد، در مقیاس<sup>۶۰</sup> حذف<sup>۶۱</sup> فرکانسی<sup>۶۲</sup> آن<sup>۶۳</sup> سلسله<sup>۶۴</sup> سری<sup>۶۵</sup> از مولفه<sup>۶۶</sup> سنویسoidal<sup>۶۷</sup> و سنویسoidal<sup>۶۸</sup> خواهد بود. در فرکانس<sup>۶۹</sup> آن<sup>۷۰</sup> مولفه<sup>۷۱</sup>  
 مغرب<sup>۷۲</sup> بجز<sup>۷۳</sup> فرکانس<sup>۷۴</sup> اصلی<sup>۷۵</sup> سیگنال<sup>۷۶</sup> می‌باشد. فرکانس<sup>۷۷</sup> اصلی<sup>۷۸</sup> سیگنال<sup>۷۹</sup> عکس<sup>۸۰</sup> زمان<sup>۸۱</sup> متناسب<sup>۸۲</sup> آن<sup>۸۳</sup> است. اگر<sup>۸۴</sup> شکل<sup>۸۵</sup> متناسب<sup>۸۶</sup>  
 نباشد، در مقیاس<sup>۸۷</sup> زمان<sup>۸۸</sup> متناسب<sup>۸۹</sup> از<sup>۹۰</sup>  $\omega$  تا  $\omega + \Delta\omega$  گسترش<sup>۹۱</sup> خواهد یافت. در این<sup>۹۲</sup> سیگنال<sup>۹۳</sup> فرکانس<sup>۹۴</sup> اصلی<sup>۹۵</sup> بنیاد<sup>۹۶</sup> کوچک<sup>۹۷</sup> و

- |                           |   |                         |
|---------------------------|---|-------------------------|
| (i) low-frequency         | (vii) complex number                                    | (x) fidelity            |
| (ii) high-frequency       | (viii) amplitude  | (xi) Fourier            |
| (iii) frequency-response  | (ix) phase  | (xii) spectrum          |
| (iv) frequency distortion | (x) amplitude (phase) frequency-response characteristic | (xiii) periodic         |
| (v) low-level             |   | (xiv) fundamental freq. |

۱۰) راننده ترانزیستوری در فرکانس‌های پهنای باند و اثر خازن‌ها در فرکانس‌های پهنای باند تعیین می‌کنند. در این فصل بررسی ما محدوددهی فرکانس یکی یکی و گویا در کیفیت‌کننده‌های ترانزیستوری BJT و FET مورد بحث قرار می‌گیرد.

و فرکانس؟ متداول در محدوده فرکانسهای صوتی است. در این محدوده، تغییرات در دامنه و فاز در طول زمان بسیار کم است. در حالی که در محدوده فرکانسهای بالا، تغییرات در دامنه و فاز در طول زمان بسیار زیاد است.

حال اگر سیگنال سینوسی، فرکانس زاویه  $\omega$  داشته باشد که بصورت  $v_m \sin(\omega t + \phi)$  نشان داده شود، در نظر بگیریم اگر چه نوعی و اما در نوعی که در این نوعی این سیگنال که در دسترس دارد در این  $A$  بوده تغییر فاز سیگنال در خروجی  $\theta$  باشد در این صورت سیگنال خروجی را می توان بصورت زیر نوشت:

$$AV_m \sin(\omega t + \phi + \theta) = AV_m \sin[\omega(t + \frac{\theta}{\omega}) + \phi]$$

مبارک اگر چه نوعی  $A$  بستگی به فرکانس نداشته و زاویه  $\theta$  متناسب با فرکانس باشد (یا صغیر باشد)، در این صورت نوعی کسره شکل سیگنال ورودی را در خروجی انتقال می دهد و آن به اندازه  $\theta/\omega$  در خروجی حفظ خواهد کرد.

در این بحث به خط خواهیم پرداخت در این فرکانسها، نوعی که "نموده و فرکانس" آن با تغییر فرکانس ثابت می ماند. این مقدار را می توان به عنوان مقدار تغییر نوعی که در خروجی ظاهر می شود. در حقیقت، در اکثر مدارهای عملی مشخص کردن هر دو مشخصه فرکانس در زمانه و فاز نوعی که در خروجی ظاهر می شود، زیرا این دو مقدار بهم وابسته بوده و بعضی اوقات، یکی تغییر نوعی خواهد شد. البته، حالت مخصوص، ممکن است تغییر در نوعی فرکانس و تغییر در زمانه در نشان دادن نوع فرکانس نوعی که بهتر باشد.

### مشخصات پاسخ فرکانسی

با یک طبقه نوعی که مشخصات پاسخ فرکانسی را می توان به سه دسته تقسیم نمود: ناحیه فرکانسهای وسط باند<sup>(۱)</sup> که در آن درجه نوعی  $A_0$  ثابت است و تغییرات در زمانه است. نوعی که در این محدوده، تغییرات در زمانه در آن مقدار اثرات مهمی ندارد. ناحیه میانی که در آن تغییرات در زمانه در آن مقدار آن را در حد<sup>(۲)</sup> باشد. در ناحیه دوم در فرکانسهای پائین<sup>(۳)</sup> می باشد، تغییرات در زمانه در آن مقدار آن را در حد<sup>(۴)</sup> می باشد. اگر نوعی که در فرکانسهای پائین<sup>(۳)</sup> تغییرات در زمانه در آن مقدار آن را در حد<sup>(۴)</sup> می باشد.

- (۱) infinitesimally
- (۲) uniform
- (۳) time delay
- (۴) midband frequency
- (۵) high pass
- (۶) normalized
- (۷) low frequency



$$\theta_L = \arctan \frac{f}{f_c}$$


(ب-۴)

در فرکانس  $f = f_c$  ،  $|A_L| = 1/\sqrt{2} = 0.707$  بوده و در ناحیه فرکانسی وسط باید در دوران  $f_c \gg f$  است مقدار  $A_L$  کم می‌شود. بنابراین  $f_c$  فرکانسی است که در آن بزرگی تقویت به مقدار 0.707 برابر مقدار  $A_0$  (مقدار درجه تقویت) در فرکانس وسط باشد) افت پیدا می‌کند. این فرکانس  $f_c$  را فرکانس میانی  $f_c$  (در ضمیمه ۲، مرجع شده) و یا  $20 \log(1/\sqrt{2})$  که برابر 3 است بیان نمود. همین است  $f_c$  را فرکانس 3dB یا  $f_{3dB}$  می‌نامند. البته به باطن (۲-۳) مدخله مشرف در  $f_c$  فرکانسی است در دوران تقویت  $R_1$  برابر با گتانس خازن  $(\frac{1}{2\pi f_c C_1})$  می‌باشد.

### پاسخ فرکانس - بالا

در ناحیه فرکانس بالا در بالا ناحیه فرکانسی وسط - اندک قرار می‌گیرد، تقویت کننده یک طبقه را اغلب می‌توان به یک مدار ساده  $\pi$  یا  $\pi$  نظر شکل ۲-۲ تقویت نمود. اینها معادل متغیر  $A$  در آن مدار می‌توان نوشت:

$$V_o(s) = \frac{1/sC_2}{R_2 + 1/sC_2} V_i(s) = \frac{1}{1 + sR_2C_2} V_i(s) \quad (2-5)$$



بنابراین در این ناحیه تابع انتقال یک قطب در  $s = -\frac{1}{R_2C_2}$  دارد.

برای فرکانس متغیر  $(s = j\omega = j2\pi f)$  می‌توان

$$A_H(jf) \triangleq \frac{V_o(jf)}{V_i(jf)} \Big|_{f \rightarrow 0}$$

است، بدین ترتیب:

شکل ۲-۲: مدار  $\pi$  یا  $\pi$  - که  $RC$  که برای پاسخ فرکانس بالا در ناحیه تقویت کننده یک طبقه است.

$$|A_H(jf)| = \frac{1}{\sqrt{1 + (f/f_H)^2}} \quad (2-6)$$

$$\theta_H = -\arctan f/f_H \quad (2-7)$$

که در آن

$$f_H = \frac{1}{2\pi R_2 C_2} \quad (2-7)$$


(a) decibel

(b) low-pass frequency

\* این فرکانس را فرکانس قطع (cut-off freq.) و فرکانس گوشه (Corner freq.) یا فرکانس نصف توان (half-power) نیز می‌نامند.



مربند. چون در  $f = f_H$  مقدار چسبندگی  $1/\sqrt{2}$  برابر مقدار آن در فرکانس اوسط - باشد، بنابراین  $f_H$  را فرکانس 3dB بالا می‌نامند. با توجه به رابطه (۷-۲)، خط مشرف در دران فرکانس مقدار تعادست  $R_2$  برابر با آن فرکانس حدین یعنی  $\frac{1}{2\pi f_H C_2}$  می‌باشد. و نسبت چسبندگی به فرکانس در نواحی فرکانس پایین و بالا در شکل ۲-۳ نشان داده شده است. چنین مشخصات، نمودارهای لود<sup>(۱)</sup> می‌گویند در قسمت بعد به طور دقیق‌تر مورد بررسی قرار خواهیم گرفت.



شکل ۲-۳ : نمودار نیمه لگاریتمی پاسخ فرکانسی دامنه (نمودار لود) یک تقویت‌کننده یک‌پول RC. خطوط نقطه چین نمودار ایده‌آل شده لود را نشان می‌دهد.

### پهنای باند<sup>(۲)</sup>

محدوده فرکانسی در سبب فرکانس  $f_L$  و  $f_H$  قرار می‌گیرد یا پهنای باند تقویت‌کننده می‌نامند. اگر تمام سوله‌های فرکانسی مستقیم در در تقویت‌کننده در آن محدوده قرار بگیرند، نمودار نقطه در آن صورت خود همان نوعی با خط اریتم باشد.

### ۲-۴ : نمودارهای لود

پاسخ فرکانسی یک تقویت‌کننده (یا هر شیب خط<sup>(۳)</sup>) را می‌توان با برداشتن نشان داد: (۱) منحنی مقدار تابع انتقال و

(۱) upper 3dB frequency (۲) bandwidth  
 (۳) reactance (۴) linear plot  
 (۵) Bode plot

(۲) زاویه فاز این تابع در حین فرکانس . این مشخصات با نمودار این لود فرزند . حال نشان می دهیم دار در این یعنی در این دوران  
 به نظر می آید که این تقریب نموده . این مشخصات ~~مقدار~~ خطی هم متصرتشکیر می شود ، نمودار را راه ایال شده بود فرزند

### تابع انتقال تک - قطبی

این تابع انتقال از قطبی دارا با الطار نظر با الطر (۲-۸) می باشد . انتقال از  $A = j\omega P$  و  $P_p$  به عنوان فرکانس


$$A(j\omega) = \frac{A_0}{1 + j\omega/P_p} \quad (2-8)$$

مقدار این تابع در حین فرکانس به صورت زیر تعریف می شود :

$$|A|_{dB} \triangleq 20 \log |A| = 20 \log |A_0| - 20 \log \sqrt{1 + (\omega/P_p)^2} \quad (2-9)$$

$$|A|_{dB} = \begin{cases} 20 \log |A_0| & \text{برای } \omega \ll P_p \\ 20 \log |A_0| - 20 \log \frac{\omega}{P_p} & \text{برای } \omega \gg P_p \end{cases} \quad (2-10)$$

این در رابطه در شکل ۲-۴ در کاغذ نیمه لگاریتمی رسم شده است (یعنی  $20 \log |A|$  در حین  $\log \frac{\omega}{P_p}$  ) . برای فرکانس های



شکل ۲-۴ : نمودار لود این تقریب کننده را این لود تک قطبی

در فواصل قطب  $F_p$  منحنی پاسخ با خط افقی  $20 \log A$  موازی است. برای فواصل  $F < F_p$  (  $F/F_p < 1$  ) با توجه به رابطه (۱۰-۱۲) منحنی پاسخ به سمت یک خط مستقیم با شیب  $-20$  درجه  $dB$  برده می شود. برای  $F/F_p = 10$  ،  $-6$   $dB$  برکتاد  $(F/F_p = 2)$  میل می کنند. مشخصات لوله در شکل ۲-۴ نشان داده شده است. خطی که عمود بر این منحنی است، عمود بر خط موازی نشان می دهند. در هر دو رابط (۲-۱۰) و (۲-۱۱)  $F = F_p$  مقدار  $1$   $dB$  برابر  $20 \log A$  است. بنابراین هر دو خط موازی نشان داده شده در شکل ۲-۴ در  $F = F_p$  همگرا یا قطع می کنند، و فواصل  $F_p$  را فواصل گوشه می نامند.

در بخش بعدی مقادیر  $A$  و  $F_p$  برخی مرتبان های پهن باند را رسم می کنیم. با استفاده از موازی  $F_p$  در هر دو جدول ۲-۱ و ۲-۲ مشخصه  $F$  تعیین می شود. میزان نشان در فواصل قطب  $F = F_p$  مشخصه  $3$   $dB$  است. این موازی عمود بر لوله انتقال شده است در  $F = 0.5 F_p$  تفاوت این مشخصه  $1$   $dB$  می باشد.

جدول ۲-۱

$F/F_p$	خطای مقدار، $dB$	خطای فاز، $درجه$
0.1	0.04	+5.7
0.5	1	-4.0
1	3	0
2	1	+4.0
10	0.04	-5.7

فاز انتقال  $\theta$  (۱۱-۲) که تابع انتقال یک قطبی از رابط ورودی است می باشد:

$$\theta = -\arctan F/F_p \quad (2-11)$$

برای  $F \ll F_p$  ، مقدار  $\theta$  به سمت صفر میل می کند. مقدار آن نسبت  $-90^\circ$  میل می نماید. در  $F = F_p$  ، اندازه  $\theta$  برابر  $-45^\circ$  می شود. با توجه به این مقادیر، تقریب خطی که از مشخصه فاز در مرتبان بصورت زیر انجام داد: موازی  $\theta = 0^\circ$  و  $-90^\circ$  می باشد در ترتیب برابر محدوده فاصلاتی  $0.1 < F/F_p < 10$  و  $F/F_p > 10$  خط عمود می شود. این موازی

- (۱۱) asymptotic
- (۱۲) decade
- (۱۳) octave

- (۱۴) Corner Frequency
- (۱۵) phase-shift angle



در خط صفر  $\theta = -45^\circ$  و در  $\theta = -90^\circ$  که در آن  $F = 0.1 F_p$  و  $\theta = 0^\circ$  و  $F = 10 F_p$  عبور می‌کند. این مشخصه فاز بود در صورت خط تقریب شده. در شکل ۲-۴ خطوط تقاطع مشخص شده است. بر حسب جدول ۲-۱ ملاحظه شود در مشخصه تقریبی با نمودار ایده‌آل شده آن در تقاطع با اندازه کمتر از  $6^\circ$  تفاوت دارد.

### تابع تبدیل تک - صفری

تابع تبدیل شکیبار در یک صفر دارد ( $F_2$ )، صورت زیر می‌باشد:


$$A(zF) = A_0 (1 + z \frac{F}{F_2}) \quad (2-12)$$

معادله این تابع تبدیل موجب یکی می‌باشد.

$$|A|_{dB} \triangleq 20 \log |A| = 20 \log |A_0| + 20 \log \sqrt{1 + (F/F_2)^2} \quad (2-13)$$

$$|A|_{dB} = \begin{cases} 20 \log |A_0| & \text{بر } F \ll F_2 \\ 20 \log |A_0| + 20 \log \frac{F}{F_2} & \text{بر } F \gg F_2 \end{cases} \quad (2-14)$$

در فرکانس پایین تر از فرکانس صفر  $F_2$  ( $\frac{F}{F_2} < 1$ )، مشخصه با خط تقریب  $20 \log |A_0|$  ثابت می‌شود. برای فرکانس بالاتر از  $F_2$  ( $\frac{F}{F_2} > 1$ )، با توجه به رابطه (۲-۱۴) ملاحظه شود در هر دو ناحیه تابع خط مستقیم است در  $20 \text{ dB}$  در  $8 \text{ dB}$  برآید و می‌باشد. شکل ۲-۵ مشخصه بود که تابع تبدیل تک صفری را نشان می‌دهد. خطوط مستقیم است. چون در این شکل، همانند این مشخصه می‌باشد. همانطور که در مشخصه تابع تبدیل تک قطبی می‌بینیم، در این نیز می‌توان مشخصه بود تابع تبدیل تک صفری را به سادگی از دسترس یافتن آن در  $A_0$  و  $F_2$  مشخص شود، به سادگی.



شکل ۲-۵: نمودار لود تابع تبدیل یک عنصر

زاویه فاز  $\theta$  یک تابع تبدیل یک عنصری توسط رابطه زیر داده می‌شود:

$$\theta = \arctan \frac{P_1}{P_2} \quad (2-15)$$

برای  $P_2 \gg P_1$  مقدار  $\theta$  به سمت صفر میل می‌کند و برای  $P_1 \gg P_2$  مقدار آن به سمت  $+90^\circ$  میل می‌کند. سایرین تقریب خطی برای فاز را می‌توان به صورت زیر نوشت: برای  $0.1 < \frac{P_1}{P_2} < 10$  و  $\theta = 0^\circ$  و  $\theta = +90^\circ$  را می‌توان به سبب رابطه گرفت. این خطوط توسط خط  $\theta = 45^\circ$  در  $P_1 = P_2$  عبور کرده و شب آن  $+45^\circ$  برهم می‌خورند، به هم می‌تصویر شوند. نمودار امپدانس شده را در شکل ۲-۵، برای زاویه فاز تابع تبدیل یک عنصری نشان داده شده است.

تابع تبدیل یک عنصری که تابع تبدیل غیردو قطبی است، زیرا المپدانس تابع آن نشان می‌دهد، به علاوه  $\rightarrow P$  مقدار آن نامحدود می‌گردد. اگر مدار غیر دو قطبی باشد، تابع تبدیل مرکب از یک یا چندین عنصر همبند یک یا چندین قطب لفظی همبند می‌باشد. المپدانس تعداد قطب در آن تابع همبند از تعداد صفر در آن است. قطب در تابع شش‌گانه  $3dB$  بکن در بالا آن می‌باشد.

### تابع تبدیل دو قطبی


تابع تبدیل دو قطبی شش‌گانه در یک قطب در  $P_1$  و قطب دیگر در  $P_2$  دارد. المپدانس به صورت زیر می‌باشد:

$$A(j\omega) = \frac{A_0}{[1 + j(\omega/\omega_{p1})][1 + j(\omega/\omega_{p2})]} \quad (2-16)$$

مقدار این تابع بر حسب دسی برابر است با

$$|A|_{dB} = 20 \log |A_0| - 20 \log \sqrt{1 + (\omega/\omega_{p1})^2} - 20 \log \sqrt{1 + (\omega/\omega_{p2})^2} \quad (2-17)$$

با توجه به مطالبی در فصل گذشته، می‌توانیم بگوییم که در محدوده فرکانس‌های پایین که از  $\omega = \omega_{p1}$  عبور کرده و دارای شیب  $-20 \text{ dB}$  برده،  $-6 \text{ dB}$  برکتاد می‌باشد، و بعد سوم نیز دارای همان شیب است در همان شیب از نقطه‌ای که  $\omega = \omega_{p2}$  عبور می‌کند. این خطوط در شکل الف-۲، خطوط نقطه چین مشخص شده اند در مجموع آنها همان نمودار ایده‌آل شده است در این خط بر نشان داده شده است. دقت کنید در  $\omega_{p1}$  افت می‌شود، است  $\omega_{p2} > \omega_{p1}$  باشد. بار  $\omega_{p2} > \omega_{p1}$  شیب خط



شکل ۲-۶: الف) نمودار ایده‌آل شده دامنه ولتاژ برای تابع تبدیل در قطب. ب) نمودار ایده‌آل شده فاز ولتاژ برای تابع تبدیل در قطب.

حاصل  $40 \text{ dB}$  برده یا  $12 \text{ dB}$  برکتاد است.

تابع فاز این تابع تبدیل بصورت زیر می‌باشد:

$$\theta = -\arctan \omega/\omega_{p1} - \arctan \omega/\omega_{p2} \quad (2-18)$$



در این ترمینال، در نظر گرفتن اثر عبودیت عبارت فوق نظیر شکر ۲-۶ را با گرام فاز لبه دار رسم نمود. اثر حرکت از قطب در مقدار فاز  $\theta$  در این شکر نظیر حدیثاً، به خطوط نقطه چین نشان داده شده اند. به عنوان مثال، منحنی منحصر شده توسط  $\theta_2$  از قطب  $F_2$  داشتن مراد است. در نظر گرفتن معادله گفته شده، نتیجه می شود که برای  $F_2 \ll 0.1 F_1$ ، زاویه فاز  $\theta_2$  برابر  $0^\circ$  بوده و برای  $F_2 \gg 10 F_1$ ، زاویه  $\theta_2$  برابر  $90^\circ$  می باشد و در بازه  $0.1 F_2 \leq F_2 \leq 10 F_2$ ،  $\theta_2$  از  $0^\circ$  تا  $45^\circ$  درجه کاهش می یابد. در  $F_2 = F_1$ ،  $\theta_2 = -45^\circ$  است. زاویه فاز تابع تبدیل هر قطبی، مجموع دو منحنی نقطه چین در هر قطب است و در شکر ۲-۶، خط نشان داده شده است. (شکر ۲-۶ بر عبودیت خاص در ترمینال  $F_2 = 5 F_1$  است، رسم شده است.)

با استفاده از جدول ۲-۱ ترمینال نمودار و شکر لوله را بدست آورد. برای اینکار، در منحنی در شکر مربوط به هر کدام از دو قطب  $F_1$  و  $F_2$  رسم شده و با افزودن آن به منحنی لوله، نمودار دسترس به دست می آید. برای این فاز لوله نیز به طریق مشابه عمل کرده و دسترس به جدول ۲-۱ شکر ترمینال منحصراً تقسیم می یابیم.

### قطب غالب

در رابطه (۲-۱۶) هرگاه  $F_1$  خیلی کوچکتر از  $F_2$  باشد، در صورتی که استفا لوله از معادله فوق و با توجه به شکر ۲-۶ مشاهده می شود که در  $3\text{dB}$  تقریباً برابر  $F_1$  می شود. اگر  $F_2 = 4 F_1$  باشد، در صورتی که استفا لوله از نمودار و شکر ترمینال نشان دارد در  $3\text{dB}$  تنها  $6$  درصد کمتر از  $F_1$  می باشد. نتیجه می شود که هرگاه یک تابع تبدیل دارای چندین قطب در پاسخ فرکانسی - بالا باشد و کوچکترین این قطب ها  $F_1$  بوده و هویت از قطب های دیگر این تابع حدیث در واکنش بالاتر قرار گیرند، در این صورت این هویت گفته تطبیق مدار با ثابت زمانی منفرد<sup>۱۱</sup> که فرکانس قطع آن  $F_1$  است عملی کند. لذا  $F_1$  را قطب غالب می نامند.

### ۲-۵: پاسخ فرکانس - پائین یک تقویت کننده توانی

تابع فرکانس - پائین یک تقویت کننده توانی توسط معادله های زیر بیان و کوپلر تقویت کننده تقسیم می شود. در نظر گرفتن اثر گرام این معادله با استفاده از تقسیم تابع تبدیل هر قطب که در حالت کلی است در ابتدا پیچیده بود و احتیاج به روشی ساده تر در استخراج و تبیین آن بود.

(i) dominant pole

(ii) single-pole constant term