

و (۲۸-۶) نیم مرتبه

$$V_o = -V_T \cdot \frac{R_3 + R_4}{R_3} \ln \left(\frac{V_s}{R_1} \cdot \frac{R_2}{V_R} \right) \quad (۲۹-۶)$$

بالاتر به مقادیر بالاتر نشان داده شده مشخص ۲۲-۶ درجه حرارت اتاق با $V_T = 0.0259 \text{ V}$ و $V_o = -3.58 \text{ kg}(0.2\%)$ خواهد شد.

لغز به لحاظ آنکه داده شده است در الپار (۲۹-۶) دارای محدوده دینامیکی " چهار دهه " یعنی از دقت تقریباً 2 mV تا 20 V صاف می باشد. در مقادیر بالاتر از 20 V جریان در آن تولید می شود اما مقدار کمی از آن عبور می کند و از مقادیر بالاتر و مقادیر جریسی به است ای که می تواند خطر و تباها شده در آن نیز نبوده است. عبارت از الپار لغز می شود. در دقت های در دقت از 2 mV ، جریان در در در مقادیر معالی با جریان مایل شده در الپار لغز می شود V_s به گویا است نخواهد بود.

از آنجا که P_1 بار با این لغز و نتاژ آن است A_1 استفا هم می شود، یعنی با قرار دادن $V_s = 0$ ، P_1 طوری تغییر داده می شود در 5 به V (دقت از 50 mV) گفته. صفر سیم با به طریقی از مقادیر V_s با انتخاب مقادیر $V_s = 5 \text{ V}$ $V_R R_1 / R_2 = 5 \text{ V}$ می نویسد P_1 تغییر داده می شود تا $V_o = 0$ شده و الپار (۲۹-۶) برقرار شود. آنچه به الپار (۲۹-۶) مشخص می شود در سیم مشخصه این لغز است که لغزت نویز می باشد.

$$\frac{dV_o}{d(\ln V_s)} = -V_T \frac{R_3 + R_4}{R_3} \quad (۳۰-۶)$$

این نیمه لغز به لحاظ ثابت شده است. همین V_T متناسب با درجه حرارت است. R_3 را باید کمی بزرگتر حساب کرد تا درجه حرارت ثابت بماند. اگر R_3 لغز خطر با T افزایش یابد، در دقت با اثر تغییر درجه حرارت نسبت به الپار (۳۰-۶) کاهش می یابد. خواهد بود.

تعمیر کننده نمایی (آنتی لوگ)


- (۱) dynamic range
- (۲) four decades

۱۴۴

- (۳) temperature-sensitive
- (۴) exponential (antilog) amplifier

حین سیم‌ریختن ۲-۲۴ نشان داده شده را از آنجا که مدار شش ۲-۲۳ تعریف می‌شود. در قسمت گفته شده در این مدار، جریان I_{C1} ثابت بوده و از ولتاژ تقابلی V_R بدست می‌آید، در هر دو مدار I_{C2} و البته بی‌سگنال در دو مدار است. در قسمت گفته شده را بنویسید.

عکس‌نگار گسترده برقرار است.



شکل ۲-۲۴: تعریف گفته شده در OPAMP در 709.

بعثت و جهت‌گیری در مدار در دو مدار A1 و A2، کلکت و بیس Q_1 در این مدار می‌باشد $-V = V_{BE1} - V_{BE2}$ می‌باشد. به صورت نظر کردن از V_R در تقابلی V_R می‌توان نوشت:

$$I_{C1} = \frac{V_R}{R_2} \quad \text{و} \quad I_{C2} = \frac{V_0}{R_1} \quad (2-41)$$

با توجه به بعضی تصحیف‌کننده معادلات R_3 و R_4 در دو مدار می‌توان نوشت (در اینجا معادله ۲-۲۷):

$$-V = \frac{R_3 V_S}{R_3 + R_4} = V_T \ln \frac{I_{C1}}{I_{C2}} \quad (2-42)$$

برآوردن I_{C1} و I_{C2} از معادله (۲-۴۱) در معادله (۲-۴۲) بدست می‌آید:

$$V_S = -V_T \frac{R_3 + R_4}{R_3} \ln \left(\frac{V_0}{R_1} \cdot \frac{R_2}{V_R} \right) \quad (2-43)$$

درست‌کننده در این رابطه نظیر همان رابطه (۲-۲۹) است که به صورت V_S و V_0 هم عوض شود. بنابراین، V_0 متناسب

با V_S است (با متناسب با تابع \ln V_S) و به سبب معادله رابطه (۲-۴۳) می‌توان نوشت:

$$V_o = \frac{R_1 V_R}{R_2} \exp\left(-\frac{V_s}{V_T} \cdot \frac{R_3}{R_3 + R_4}\right) \quad (7-44)$$

سیتم را باید با صفر قراردادن V_s و تنظیم میانه پتانسیل در مدار و ولتاژ اکتیو است و عدم تطبیق عناصر طوری تنظیم کرد
 . گفت $V_o = R_1 V_R / R_2 = S^V$

www.ttnar.ir

فصل ۷

تنظیم کننده های ولتاژ

۷-۱: مقدمه

تنظیم کننده ولتاژ مدار است که برای یک بخش در مدار یک محدود کننده ولتاژ ولتاژ ورودی و ولتاژ ثابت یا در مدار
چون مدار مورد نیاز تنظیم کننده سری استفاده شود. اما در یک محبت برای این مدار می توانیم تنظیم کننده موازی را در مدار
در مدار موازی در ولتاژ ثابت است. بکاربرد.

در مدار موازی ولتاژ و ولتاژ یک برابر است که ولتاژ ورودی از منبع تغذیه DC استفاده می شود. که منبع تغذیه DC مدار موازی استفاده از
ترانزیستور است. که ولتاژ ولتاژ منبع تغذیه که منبع تغذیه غیر تنظیم شده است در مدار موازی ولتاژ است. الف) ولتاژ
خود منبع تغذیه موازی است. ب) ولتاژ خود منبع تغذیه موازی است. که در مدار موازی ولتاژ است. که در مدار موازی ولتاژ است
ولتاژ زیر در مدار موازی است. بعنوان مثال ولتاژ منبع تغذیه موازی است. اما در مدار موازی ولتاژ است. که در مدار موازی ولتاژ است
از ۱۸۵ ولت تا ۲۳۰ ولت یا کمتر تغییر کند. این جهت لازم است وسیله مدارهای ولتاژ و ولتاژ ولتاژ ولتاژ ولتاژ ولتاژ
منبع تغذیه تنظیم شده بوده است.

۷-۲: بلوک دیگرام تنظیم کننده ولتاژ

(a) ولتاژ ولتاژ در مدار موازی


(i) voltage regulator

(ii) series-type regulator

(c) shunt-type regulator

(d) regulated power supply


شکل ۷-۱ دیود ولتاژ تنظیم کننده ولتاژ داشتن سردی. این سیستم را با پنج دیود می‌سازند. نظیر در شکل
 مشخصه، قیمت نمونه گریز ولتاژ خروجی نمونه گرفته و آزادی ولتاژ منها "تغییر کرده و خطی خاص قدرت شده و غیر کنترل کننده"
 را کنترل می‌سازد. ولتاژ بر روی قیمت های مختلف یک تنظیم کننده ی سری می‌سازیم.



شکل ۷-۱، دیود ولتاژ تنظیم کننده ی سری، امری مطلوب.

نمونه گیری

نمونه گیری یک تنظیم کننده ولتاژ معمولی از یک تنظیم کننده ساده نظیر شکل ۷-۲ نشیر می‌شود. برای این مدار سریال ولتاژ
 نمونه گیری شده را بصورت زیر نوشت:



$$V = \frac{V_0 (R_2 + R_{P2})}{R_1 + R_2 + R_P} \quad (V-1)$$

در این از مقاومت تغییر R_P معمولی با تنظیم تغییرات ولتاژ
 خروجی استفاده می‌شود. در مورد آن با مقاومت R_1 و R_2

شکل ۷-۲: مدار نمونه گیری.


به دست که در این مقاومت از یک نوع (مثلاً باسیم) لعاب نظیر در مدار خروجی می‌کند باشد. همچنین تعداد این
 مقاومت در این مدار نظیر گرفت. جریان I_1 خیلی بزرگتر از جریان I_3 (حد اکثر جریان) در دست تغییر کننده گفته.

ولتاژ صبا

در تنظیم کننده در ولتاژ تراژ تنظیم کننده ولتاژ "یا ولتاژ است یعنی" عنوان ولتاژ منها استفاده می‌شود. معمولی ولتاژ

در تنظیم گته و ولتاژ که بر می خیزد از جنبه سیلیکن مراد شد، زیرا ولتاژ شکست این دیوده در لحظه سوراخ کردن نسبتاً ثابت می باشد. تا اثر حرارتی، جریان دیوده، مقاومت دیوده در حد شکست از با هم برابر می باشد در این کتاب یک دیوده صفا با این ویژگی گزیده شود.

دیوده ژان سیلیکن در بازار ولتاژ شکست کمتر می باشد (در حدود ۵^۷ ولت) فریب حرارتی منفی دارد. با افزایش ولتاژ شکست دیوده، فریب حرارتی آن نیز مثبت می شود. شکل ۷-۳ فریب حرارتی دیوده ژان سیلیکن 1N746 را در حین ولتاژ شکست هم در جریان دیوده نشان می دهد.



شکل ۷-۳: فریب حرارتی دیوده ژان سیلیکن 1N746 در حین ولتاژ شکست.

مقاومت dc دیوده شکست نیز تابع ولتاژ شکست دیوده در حین آن می باشد. شکل ۷-۴ این مقادیر را در حین باردهی می دهده و بار دیوده ژان سیلیکن 1N746 نشان می دهد.

باز هم بیشتر در ۷-۳ و ۷-۴ ملاحظه می شود در حین جمع بار دیوده ۵ ولت و ولتاژ شکست بالاتر باشد، مقاومت در از ولت کم می شود. ولتاژ کم استفاده شود. زیرا این مجموع می تواند در بار فریب حرارتی مقاومت کلی کمتر از یک دیوده در بازار ولتاژ شکست بالاتر از همان مقدار است، باشد. همین باعث می شود که از یک دیوده ژان سیلیکن در صورت مستقیم به این می شود. ولتاژ صفا به یک دیوده در تغییرات حرارتی کمتر باشد.

فریب حرارتی یک دیوده در حین ولتاژ در نظر گرفته می شود.

۲۵۰



$$\Delta I_1 R_3 + \Delta V_R = \Delta V_{out}$$

$$\Delta V_R \approx \Delta I_1 \cdot R_R$$

$$\frac{\Delta V_R \cdot R_3}{R_R} + \Delta V_R \approx \Delta V_{out}$$

$$\frac{\Delta V_R}{\Delta V_{out}} \approx \frac{R_R}{R_3 + R_R} \quad (7-3)$$

باز هم به خاطر (7-3) خط مشی در هر دو مقدار R_R اولیه ذکر کرده‌ایم. تغییرات ولتاژ منبع بار تغییرات ولتاژ خروجی کمتری خواهد داشت. نظریه اول، مدار تنظیم کننده ولتاژ، مدار عملی تغییر عوارض ولتاژ خروجی، ولتاژ منبع نباید تغییر کند.



شکل 7-5: (الف) یک عنصر منبع، (ب) مدار معادل عنصر منبع.

معمولاً مشخصات حرارتی عناصر منبع مقایسه کننده باید با هم در نظر گرفته شود. بعضی مدارها باید در تمام حرارتی عناصر منبع مقایسه کننده همان صورت بگیرد در هر قسمت از مدار این آسانه خواهد شد.



مقایسه کننده

در تنظیم کننده ولتاژ، مقایسه کننده نمونه برای در نظر گرفتن ولتاژ منبع مقایسه کننده و تغییرات مقایسه کننده، این عناصر ای می‌کنند. برای مقایسه کننده مرتوان از یک طبقه رانندگی و یک تقویت کننده تقاضا استفاده نمود. این نوع مقایسه کننده نسبت به دیگر تنظیم کننده ولتاژ حرارتی دارد. انتخاب بر روی طبقه CE در دستور 7-6 نشان داده است. مرکز داریم.

عناصر در نظر گرفته شده می‌توانند R_p نظریه تنظیم مشی در مدار معادل شخص خود هم، ولتاژ نمونه گیری شده از خروجی، ولتاژ

منبع تطبیق باشد. برای اینکه ولتاژ نمونه گیری شده دقیقاً قوی از ولتاژ خروجی باشد باید جریان داره شوند. قیمت مقایسه کننده (IB)

خیز کمتری از جریان معادله ای نموده گیر (I₁) باشد. همچنین برآیند ولتاژ متناهی ثابت است. در هر دو حالت در هر دو حالت
 باشد. در این دو حالت برای I₃ و I₄ (ترتیب در شکل الف-۷ و ب-۷) از جریان اتزیر Q₁ و Q₂ ضمیمه
 آثار شود.



شکل ۷-۶: معادله CE، معادله گری و سبب: الف، ولتاژ خروجی کم: ب، ولتاژ خروجی زیاد.

در شکل الف ۷-۶، ولتاژ نموده گری شده به سبب Q₁ و ولتاژ سبب به امر آن اعمال می شود. اگر ولتاژ خروجی از این مقدار
 کند، در مصورت ولتاژ سبب و امر تراژولید Q₁ زیاد شده و بیش تر شده در جریان کلکتور آن تراژولید بیشتر شود. همچنین کاهش
 ولتاژ خروجی بیش کم شدن جریان کلکتور Q₁ خواهد شد. تغییر جریان کلکتور Q₁ و تغییر جریان داره شونده به معنی کنترل کننده دارای
 فاه مخالف می باشد. در تغییر در هر دو، ولتاژ خروجی شروع به افزایش کند. در مصورت تغییر جریان کلکتور، جریان داره شونده به
 معنی کنترل کننده را تغییر می دهد. الطوری در ولتاژ خروجی ثابت باقی می ماند.

برای تنظیم کننده ولتاژ، ولتاژ خروجی زیاد عنصر متغیر به صورت شکل ب-۷، در مدار قرار می دهند. این عنصر به صورت
 در عنصر متغیر کننده، این ولتاژ خروجی را می توان در سطح ولتاژ گری عملی کرد.

به جهت آنکه در شکل الف ۷-۶ و ب-۷ عنصر ولتاژ بسیار در هر معادله قرار داده، جریان کلکتور آن در مدار با هم
 در در مدار تلف می نمایند. همین جهت اگر از مدار شکل ب-۷ استفاده شود، در مصورت باید بین عنصر متغیر کننده و عنصر کنترل کننده
 سری یک مقاومت کننده DC قرار داده شود تا فاه مناسب با عملکرد صحیح فیدبک مدار تنظیم کننده ولتاژ را ایجاد کند.

حال به بررسی مدار جریان عنصر متغیر کننده می پردازیم: همین لحظه ولتاژ سبب و امر تراژولید متغیر کننده و ولتاژ سبب (در شکل
 الف ۷-۶) برابر ولتاژ نموده گری است. لذا می توان نوشت:

$$I_1 = I_2$$

$$V_{out} = (V_R + V_{BE}) \frac{R_1 + R_2 + R_P}{R_2 + R_{P2}} \quad (V-4)$$

در این ولتاژ تنظیم شده خروجی V_R ولتاژ مبدا و V_{BE} ولتاژ بیس ترانزیستور معکوس است. اگر تغییرات R_1 ، R_2 و R_P را در محاسبه در نظر بگیریم،

$$\Delta V_{out} = \frac{R_1 + R_2 + R_P}{R_2 + R_{P2}} (\Delta V_R + \Delta V_{BE}) \quad (V-5)$$

در این معادله ملاحظه می‌شود که هر تغییر در V_R یا V_{BE} باعث تغییر ولتاژ خروجی می‌گردد. چون $\Delta V_{BE}/\Delta T$ مقدار منفی است، تغییرات در ولتاژ مبدا که در ولتاژ خروجی ثابت در مقدار آن قبلاً برابر $\Delta V_{BE}/\Delta T$ است، تغییرات جبران‌دهنده ترانزیستور را در بر می‌آورد.

همینطور بار مدار شکل ۷-۶ در ولتاژ مبدا هم تغییر می‌کند:


$$\Delta V_{out} = \frac{R_1 + R_2 + R_P}{R_1 + R_{P1}} (\Delta V_R - \Delta V_{BE}) \quad (V-6)$$

اگر ولتاژ مبدا در محاسبه ثابت شود، تغییرات بار مدار ترانزیستور را در ولتاژ مبدا هم در نظر در مقدار آن برابر $\frac{\Delta V_{BE}}{\Delta T}$ باشد، استغناء می‌گردد.

با استفاده از یک طبقه CE، ترانزیستور سیلیکن با رده حرارتی کمتر از 100°C در ولتاژ مبدا می‌تواند در تمام ولتاژهای برای ترانزیستور سیلیکن در رده حرارتی کمتر از 100°C ، تا اثر I_{CBO} جبران نیست، بسیاری از ولتاژهای تمام ولتاژهای فقط با تغییرات ولتاژ بیس اهمیت V_{BE} ، با رده حرارتی ولتاژ مبدا.

با تنظیم کننده ولتاژ در مدار خروجی و با رده حرارتی بالا که کار می‌کند، در نتیجه گسترده تغییرات ولتاژ مبدا با کمبود تغییرات مناسب است. این تغییرات کننده در شکل ۷-۷ نشان داده شده است.

ترکیب متغیران تغییرات کننده ولتاژ مبدا به خودی خود می‌تواند ولتاژ مبدا را در تمام ولتاژهای در مدار



شکل ۷-۷: تقویت‌کننده تفاضلی پهنای باند بالا و فرکانس بالا، ولتاژ خروجی کم (الف) و ولتاژ خروجی زیاد (ب)

تطبیق شده باشد و همین با سوار کردن این ترانزیستور در مدار یکدیگر متراکم می‌شود و در هر دو طرف این تقویت‌کننده با هم پیوسته می‌شود. در مدار نشان داده شده در شکل ۷-۷ و ب، از نظر فرکانس عنصر متبا هم تفاوت داشته و ترتیب وار است. در ولتاژ خروجی کم در مدار (الف) و در ولتاژ خروجی زیاد در مدار (ب) معمولاً از یکدیگر یکپارچه ترانزیستور گرفته می‌شود. کلید مورد نظر برابر است و در هر دو طرف مدار لازم است عنصر متبا یک‌گانه و کنترل‌کننده، انتخاب می‌شود.

مدار مدار زیر جریان ولتاژ I_3 و همچنین جریان تقسیم ولتاژ (I_1) و (I_2) ضرایب تقویت از جویها بر حسب (I_3) تقویت‌کننده تفاضلی در نظر گرفته شود.

اگر ترانزیستور تقویت‌کننده در تفاضلی نشان داده شده در شکل ۷-۷ و ب، صورت گرفته باشد، در خصوص متراکم در ولتاژ زیاد ترتیب برابر شکل ۷-۷ و ب و (I_3) است:

برابر شکل ۷-۷ و ب:

$$\Delta V_{out1} = \frac{R_1 + R_2 + R_P}{R_2 + R_{P2}} \Delta V_R \quad (7-7)$$

برابر شکل ۷-۷ و ب:

$$\Delta V_{out2} = \frac{R_1 + R_2 + R_P}{R_1 + R_{P1}} \Delta V_R \quad (7-8)$$

(۱) heat sink

۱۲۸

روابط (۷-۷) و (۷-۸) نشان می‌دهند در تغییرات ولتاژ خروجی اثر تغییر در حرارت لغت به سمت تغییر در ولتاژ مصرف می‌باشد صورت حرکت (در صورتی که مقاومت درونی کم باشد) در حدود مدار ولتاژ را به طور قابل توجهی در حرارتی آن تفاوتی ایجاد می‌کند. در ولتاژ آوردن روابط (۷-۷) و (۷-۸) فرض شده است که ولتاژ در مس - امپدانس ولتاژ و ولتاژ مدار ولتاژ و تغییرات حرارتی یکسان باشد.

با فرض نمودن در ولتاژ حرارتی تنظیم کننده ولتاژ تغییر - طرح قیمت و نمونه گیری، اینها و مقایسه کننده دارد. عملکرد سایر قیمت‌ها در حرارتی خدایه در خروجی تنظیم کننده ولتاژ ندارد.

تعویض کننده DC




تعویض کننده DC با ولتاژهای مختلف تعویض کننده می‌تواند با کنترل عنصر کنترل کننده بر روی کار می‌کند. قیمت اولیه آن تعویض کننده در هر دو جهت فیدبک منفی قرار دارد، در ولتاژ آن خطی است نسبت به شرایط لازم در ولتاژ می‌تواند در این مورد باشد، می‌تواند جریان لازم برای کنترل کننده را ایجاد کند. همچنین گسیل این تعویض کننده را می‌تواند در مدار ولتاژ را به یک طرفه (نشان کند).

در ولتاژ می‌تواند از یک ترانزیستور و یک طبقه هم‌عنوان تعویض کننده هم‌عنوان تعویض کننده DC استفاده می‌کند. البته برای هر دو جهت تنظیم و تنظیم کننده می‌تواند از خروجی تنظیم کننده لازم است در با افزودن ضریب تعویض کننده، گسیل خطی را به ولتاژ تعویض کننده DC معمولاً از همان مدار تعویض کننده CE در شکل ۷-۶ نشان داده شده می‌باشد. برای ولتاژهای گسیل این تعویض کننده معمولاً با تعویض کننده ولتاژ یک ولتاژ مثبت استفاده می‌شود. اگر چه در حرارتی در این قیمت حرارتی نسبت به ولتاژ ولتاژ با ولتاژ را تا به طور قابل توجهی در حرارتی آن تغییرات $5V/5\%/DT$ تعویض کننده ترانزیستور را خنثی می‌کند.

عنصر کنترل کننده

عنصر کنترل کننده سفیدال تعویض کننده DC در این جهت که، تناسب با آن تعویض کننده لازم جهت مثبت ولتاژ خروجی را می‌تواند بر آورد. شکل ۷-۸ قیمت کنترل کننده سه نوع تنظیم کننده ولتاژ را نشان می‌دهد.

قیمت کنترل کننده تنظیم کننده ولتاژ مری تنظیم کننده ولتاژ امپدانس است تا به یکدیگر می‌تواند ولتاژ آنها را در هر دو جهت می‌تواند در ولتاژ کنترل کننده در ولتاژ قیمت تعویض کننده DC تا به این می‌تواند در ولتاژ کنترل کننده را می‌تواند عنصر ولتاژ را تا به این می‌تواند



شکل V-A : انواع کنترل کننده تنظیم کننده ولتاژ ؛ الف تنظیم کننده سری ؛ ب تنظیم کننده
 انتری فلور ؛ ج تنظیم کننده موازی

تکرار پس کنترل کننده می باشد. کنترل کننده سری یا انتری فلور باید قادر به تحمل جریان بار با کمترین تنظیم کننده ولتاژ باشد. ولت
 رده است که با ولتاژ انتری فلور این کنترل کننده؟ مرتباً خیلی کمتری از ولتاژ خروجی باشد.
 کنترل کننده موازی باید قادر به تحمل ولتاژ خروجی باشد. ولتاژ لازم نسبت در جریان بار کامل از دفتر آن عبور کند. مدار این
 لازم باشد این تنظیم کننده بهتر تنظیم ولتاژ را از حالت بار تا حالت بار کامل انجام دهد. در این تنظیم کننده به نسبت از مقادیر
 سری R_s استفاده می شود. بار و عمر کم در بار کامل حاصل می شود.

بلکه به سبب کفایت شده در سطح متوسط در برابر ولتاژ بالا. جریان متوسط و بار تنظیم کننده سری مناسب می باشد.
 تنظیم کننده موازی را با ولتاژ در این، جریان زیاد و بار نسبتاً ثابت کار می کند. کار تنظیم کننده سری-فلور به ولتاژ دی
 کم محدود می شود. این تنظیم کننده در این تنظیم کننده به نسبت در ولتاژ و بار نسبتاً ثابت کار می کند. این تنظیم کننده
 بار کمتری در بار نسبتاً کمتری کنترل کننده باید در نظر گرفته شود. مقادیر بار جریان و ولتاژ در توان بار کم تر از ولتاژ می باشد.
 در کنترل کننده موازی موازی سری یا انتری فلور این محدودیت نظری در تعیین می شود :

$$V_{CE(max)} \cong V_{in(max)} - V_{out(min)} \quad (V-9)$$

$$I_C(max) \cong I_{out(max)} \quad (V-10)$$

$$P_{C(max)} \cong (V_{in(max)} - V_{out(min)}) I_{out(max)} \quad (V-11)$$

در این $V_{in(max)}$ حد اکثر ولتاژ تنظیم کننده ورودی $I_{out(max)}$ حد اکثر جریان بار $V_{out(min)}$ حد اکثر ولتاژ خروجی؛
 $V_{CE(max)}$ ماکزیمم ولتاژ بار کلکتور اکتیو؛ $I_{C(max)}$ ماکزیمم جریان بار کلکتور؛ و $P_{C(max)}$ حد اکثر تلف توان بار ترانزیستور
 می باشد.

در مورد آنجا که عنصر کنترل کننده بار تنظیم کننده می توانیم حد اکثر ولتاژ بار را در نظر گرفته شود؛ معادست موی R_S را باید طوری
 انتخاب کرد که جریان عبور کننده از عنصر کنترل کننده حد اکثر باشد.

$$R_S \leq \frac{V_{in(min)} - V_{out(max)}}{I_{out(max)}} \quad (7-11)$$

$$V_{CE(max)} \geq V_{out(max)} \quad (7-12)$$

$$I_{Cmax} \geq \frac{(V_{in(max)} - V_{out(min)}) I_{out(max)}}{V_{in(min)} - V_{out(max)}} - I_{out(min)} \quad (7-13)$$

$$P_{C(max)} \geq I_{C(max)} V_{out(max)} \quad (7-14)$$

بنابراین اگر مشخصات تنظیم کننده ولتاژ تعیین باشد، با توجه به مطالب گفته شده می توان نوع تنظیم کننده و مشخصات ترانزیستور
 کنترل کننده را تعیین نمود. محدودیت توان بار را در نظر بگیرد باید در اصل مشخصات هر دو حالت کار تنظیم کننده در نظر گرفته شود. برای انتخاب
 بار از منحنی در دسترس ترانزیستور نیز استفاده نمود.


جریان لازم بار را تعیین می کنیم کنترل کننده همچنین جریان کلکتور لغت کننده dc و ماکزیمم سیم جریان ترنرک تا من نمود
 در طرح تنظیم کننده β موی می توان در نظر داشت که جریان کلکتور لغت کننده βI_C بیشتر از حد اکثر جریان لازم بار تعیین می
 عنصر کنترل کننده باشد. این ترتیب می توان تنظیم کننده من ترانزیستور کنترل کننده جریان کافر بار ای در جریان خروجی
 لازم و در بافت خواهد کرد.

اگر جریان تعیین کننده من عنصر کنترل کننده اندازه کافر نباشد، در این صورت، بار تعیین می جریان کافر بار موی
 جریان بار لازم، از اتصال مخفی ترانزیستور بصورت شکل ۷-۹ استفاده می شود. چنین ترکیبی ضرب کننده β امید می شود.
 با فرض $\beta \gg 1$ βI_{FE} خواهیم داشت:

$$I_{out} \approx (h_{FE1} \cdot h_{FE2} \dots h_{FE_n}) I_{Bn}$$

(۷-۱۸)

حرکت از ترانزیستور در این ترکیب باید ولتاژ برابر ولتاژ ولتاژ ورودی و ولتاژ خروجی و ولتاژ ترانزیستور قبلی را
 عمل دهد. مدار جریان کلکتور هر ترانزیستور از تقسیم جریان کلکتور ترانزیستور قبلی h_{FE} آن می آید. با توجه به این اطلاعات می توان
 مدارات لازم را برای حرکت از ترانزیستور در این ترکیب مشخص نمود.



شکل ۷-۹: اتصال چند ترانزیستور به صورت هم‌تراز کردن کننده.

۷-۴: تنظیم کننده‌ی اولیه


در مدار I_{Bn} در جایی که تنظیم کننده‌ی دقیق با بار آمپر بسیار خوب باشد، لازم است از یک تنظیم کننده اولیه استفاده شود.
 تنظیم کننده اولیه یک جریان ثابت جهت کلکتور ولتاژ کننده dc و پس عملگر اول کننده این مدار است. اگر در شکل ۷-۱۰ نقطه‌ی
 A توسط یک مقاومت به ورودی تنظیم کننده مستقر شود (در حالت مقادیر R_1 ، R_2 و ولتاژ V_1 حدی باشد)، این مقاومت
 جهت تغییرات ورودی جریان را میسر می‌کند. پس ترانزیستور Q_1 عمل خواهد شد. این ولتاژ توسط عناصر هم‌تراز کردن سری (Q_1)
 Q_2 ولتاژ شده و در خروجی ظاهر خواهد شد. با استفاده از یک تنظیم کننده اولیه مستقر از مقادیر R_1 ، R_2 و ولتاژ V_1
 می توان با این جریان را حذف نمود. در این حالت ولتاژ V_1 ولتاژ دوم مقادیر R_2 با ثابت نگه داشتن و جریان ثابتی
 برابر ترانزیستور Q_2 و Q_3 این مدار است. در حالت ولتاژ V_1 که کمتر از مقدار $V_{in} - V_{out}$ شود در جریان
 لازم برای ترانزیستور Q_2 و Q_3 را می توان در دسترس مکان ولتاژ V_1 با تقریباً هم‌تراز کردن ولتاژ

۱۴

میس این امر عموماً مورد نیاز باشد. مقدار این ولتاژ را در ترانزستور به صورت زیر می‌توان نوشت:

$$V_{Z1} = V_{in(min)} - V_{out(max)} - I_1 R_1 \quad (7-12)$$

در حالی که $I_1 = I_{Z1} + I_2$ و $I_2 = I_{B2} + I_{C3}$ می‌باشد.



چون I_{B2} و I_{C3} نسبتاً کم هستند و ولتاژ V_{Z1} عموماً کنترل کننده ولتاژ می‌گردد و ولتاژ V_{Z2} تعیین کننده ولتاژ خروجی I_2 می‌گردد می‌باشد. بنابراین مقدار مقاومت R_2 را می‌توان از رابطه زیر تعیین نمود:

$$R_2 = \frac{V_{Z1} - V_{BE1} - V_{BE2}}{I_{B2} + I_{C3}} \quad (7-14)$$

شکل ۷-۱۰: تنظیم کننده ولتاژ

برای تعیین مقدار R_1 و ولتاژ ورودی V_{in} و مقدار حداکثر جریان عبور دهنده از ترانزستور و مقدار مقاومت R_1 را می‌توان نوشت:

$$V_{in(max)} = V_{out(max)} + V_{Z1}$$

$$I_1(max) = I_{Z1(max)} + I_2$$

$$R_1 \geq \frac{V_{in(max)} - V_{out(max)} - V_{Z1}}{I_{Z1(max)} + I_2} \quad (7-18)$$

مگر نیم جریان دهنده از ترانزستور از مدار مقدار تلف توان می‌توان نوشت:


استفاده از تنظیم کننده ولتاژ، علاوه بر اینکه در مدار خود تنظیم کننده ولتاژ می‌باشد. هرگاه جریان ورودی I_1 و I_2 از طریق یک مقاومت در مدار می‌باشد تا آن گاه (از نقطه A) با یک مقاومت در مدار می‌باشد. در این صورت افزایش ولتاژ خروجی به علت ولتاژ V_{Z1} و ولتاژ V_{Z2} می‌باشد. این امر عموماً کنترل ولتاژ خروجی را ضایع می‌کند. در نهایت تعادل کننده با ولتاژ V_{Z1} و V_{Z2} می‌باشد. این تنظیم کننده

تصمیم بنویس :

$$R_5 = \frac{V_{in(min)} - V_{Z3} - I_{Z3} R_R}{I_{Z3} + I_{B4}} \quad (V-20)$$


۷-۵ : ترکیب مدار

حال می‌توان به اتصال سمتی مختلف تنظیم کننده نیز در شروع شد، که تنظیم کننده کلاس اولی در شکل ۷-۱۳-۱۷ که تنظیم کننده ولتاژ سری نشان داده شده است در آن یک تقویت کننده CE در تقویت کننده DC هم هست که فرکانس و همچنین از یک تنظیم کننده را اولی در ولتاژ تقویتی نیز استفاده شده است.



شکل ۷-۱۳ : یک تنظیم کننده ولتاژ سری نموده یک طبقه CE در ولتاژ تقویتی کننده ولتاژ تقویتی کننده DC یکبار استفاده است.

در شکل ۷-۱۳-۱۷ که تنظیم کننده نموده ولتاژ سری نشان داده شده است در آن از یک تقویت کننده تفاضلی می‌توان استفاده کرده استفاده شده است. این تنظیم کننده دارای یک طبقه تقویتی کننده DC و یک تنظیم کننده ترانزیستوری است. جهت گنبد در این مدار دارای دو مدار همزمان است؛ یعنی در آن هم از تقویت کننده تفاضلی استفاده شده و هم منبع جریان ترانزیستوری تنظیم کننده را اولی از نظر ولتاژ تنظیم شده است.



شکل ۷-۱۳: تنظیم کننده ولتاژی و پهنای باند متغیبه کننده تفاضلی، ولتاژ کننده dc و تنظیم کننده اول و ترانزیستور

۷-۶: یک مثال از طرح تنظیم کننده ولتاژ

در این قسمت بر روی طرح تنظیم کننده ولتاژ نمونه امر مطالعه کنیم. قبل از طرح مدار باید مشخصات لازم برای تنظیم کننده را تعیین نمود. سایر معیارها نیز به شکل مدار مناسب و سپس ابتدا ورودی معیار و نوع عناصر لازم است. در این قسمت مرعوم تنظیم کننده ولتاژ را مشخصات زیر طرح داریم:

$$\begin{aligned}
 V_{in} &= 37.5 \text{ تا } 70 \text{ volts} \\
 V_o &= 30 \text{ volts} \\
 I_o &\leq 0.40 \text{ amp} \\
 T &= -50 \text{ تا } +125^\circ\text{C} \\
 R_o &\leq 0.5 \Omega
 \end{aligned}$$

در شکل ۷-۱۴ مدار درجه اولی تنظیم کننده مناسب می باشد. نشان داده شده است. با بهره برداری از مدار بعداً مورد بررسی قرار خواهد گرفت. طرح این مدار مطابق معیار زیر صورت گرفته:

۱. ابتدا مشخصات ترانزیستور لازم برای قیمت کنترل کننده تعیین می شود:

$$V_{CE, (min)} = V_{in(min)} - V_o = 37.5 - 30 = 7.5 \text{ volts}$$

$$V_{CE1(max)} = V_{in(max)} - V_o = 40.0 \text{ Volts}$$

$$I_{E1(max)} = I_o = 0.40 \text{ A}$$

$$P_{C1(max)} = (V_{CE1(max)})(I_{E1}) = (40 \text{ Volts})(0.40 \text{ A}) = 16 \text{ Watts}$$

بهر جمع به کاتالوگ ترانزیستور ملاحظه می شود در ترانزیستور 2N1049 (TI) با گرانده مناسب می توان با اینمان تلف توان 16 واتر را در 500 mA در دمای محیط 55°C - hFE حد اکثر این ترانزیستور 20 می باشد. بنابراین:

$$I_{B1} \leq \frac{I_{E1}}{h_{FE1(min)} + 1} = \frac{0.40}{20 + 1} \approx 20 \text{ mA}$$

۲. مشخصات ترانزیستور Q₂ در برابر ترانزیستور Q₁ متعادل می شود، بصورت زیر انتخاب می شود:

$$V_{CE2(max)} = V_{CE1} - V_{BE1} \approx V_{CE1} = 40 \text{ Volts}$$

$$I_{E2} \approx I_{B1} = 20 \text{ mA}$$

$$P_{C2(max)} \leq (V_{CE2(max)})(I_{E2}) = (40 \text{ Volts})(0.02 \text{ A}) = 0.8 \text{ W}$$

بهر جمع به کاتالوگ ملاحظه می شود در ترانزیستور 2N656 یا 2N497 و ترانزیستور Q₂ مناسب می باشد. ترانزیستور 2N656 را با این مشخصات گین و بار خروجی انتخاب می کنیم. همین $h_{FE1} \geq 20$ و $h_{FE2} \geq 25$ است. بنابراین:

$$I_{B2} \leq \frac{I_{E1}}{(h_{FE1(min)} + 1)(h_{FE2(min)} + 1)} = \frac{0.40}{(20 + 1)(25 + 1)} \approx 0.8 \text{ mA}$$

$$I_{C3} \geq I_{B2} \quad \text{و} \quad I_{C4} \approx 2 \text{ mA}$$

(جریان I_{C4} دو برابر I_{B2} و با ضریب آمپلی فیکیشن می شود).

۳. برای اینکه مدار بتواند در محدوده وسیع از دمای محیط کار کند، برابر ترانزیستور Q₄، ترانزیستور سیلیکون PNP نوع

2N1131 انتخاب می شود. این ترانزیستور دارای $h_{FE(min)} = 15$ و V_{BE} برابر 1.3 V است. بنابراین $I_{C4} = 2 \text{ mA}$

باست $I_{E4} = I_{C4} + I_{B4} = 2 + \frac{2}{15} = 2.13 \text{ mA}$ می شود. اگر V_{Z2} برابر 3.3 V انتخاب شود (مدل 1N746) ...

بصورتی که به هر جمع به شکل ۷-۴ ملاحظه می شود در مقادیر این ولت می تواند 50 mA می باشد. این ولت به ولت (۱۷-۱۹)

میزان مقدار R₄ را دست آورد:

برای R_p میزان تعداد مقادیر R_1 و R_2 را V_1 - مشخص نمود.

۱۰. با توجه به اینکه برای ترانزیستور Q_3 (2N338) مقدار $V_{BE} = 0.8$ است لذا خروجی است:

$$R_1 = \frac{V_0 - V_{BE3} - V_{Z1}}{I_{R1}} = \frac{30 - 0.8 - 6.2}{5 \times 10^{-3}} = 4.6 \text{ k}\Omega$$

برای R_1 مقدار 4.7 k V_1 - مشخص نمود.

۱۱. داریم:

$$R_2 + R_p = \frac{V_{BE3} + V_{Z1}}{I_{R1}} = \frac{7.0}{5 \times 10^{-3}} = 1.4 \text{ k}\Omega$$

$$R_2 = 1.4 - 0.5 = 0.9 \text{ k}\Omega$$

برای R_2 مقدار 1.0 k را نظر گرفته شد.


برای محدود کردن ولتاژ بار در خروجی مدار در شرایط بار کم، ولتاژ ترانزیستور Q_3 که حداکثر $0.01 \mu\text{F}$ قرار داده شد.

همچنین مقادیر R_6 را برای محدود کردن ولتاژ بار تنظیم کرده در جریان بار کم به مدار معرفی نمودیم.

مدار که در شکل ۷-۱۸ ترسیم شده است. همچنین در شکل ۷-۱۵ و ۷-۱۶ و ۷-۱۷ ترسیم


شده تغییرات V_0 و V_{in} و I_0 و V_0 در خروجی مدار نشان داده شده است. لذا این تغییرات در خروجی بار کم

در مدار تنظیم کرده و نتایج را در شکل ۷-۱۸ نشان داده شد.




شکل ۷-۱۸: مدار تنظیم کننده ولتاژ خروجی ۳۰ ولت و ۰.۴ A


۲۲۵



شکل V-15: نسبتی V_o در برابر V_{in} با بار مشخص V-12.



شکل V-13: نسبتی V_o در برابر I_o با بار مشخص V-12.



شکل V-14: نسبتی V_o در برابر T با بار مشخص V-12.

۱۴۴

رشته ۱۵-۷ فریب تنظیم، F ، بار مقدار مختلف جریان خروجی تحمل شده است. مقدار خروجی R_o نیز بار مقدار مختلف ولتاژ در مدار رشته ۱۶-۷ نشان داده شده است. منحنی رشته ۱۷-۷، فریب حرارتی، k_T ، نشان می‌دهند. مقدار k_T در آن از رابطه $k_T = \Delta V / \Delta T$ در آن ΔT از -25°C تا 125°C است. این آورد. حوضه k_T شیب منحنی V_o رسم شده است. بنابراین در یک حالت بار k_T لغوی شیب با نرمی در نظر گرفته شده است. ولتاژ V_o در این مقدار بار رابطه تغییرات کم در حرارت تغییر شده، معروف حساسیت به تغییرات در ولتاژ V_o در ولتاژ V_o است. تغییرات با نرمی ولتاژ خروجی را می‌توان بصورت زیر نوشت آورد:

$$\Delta V_o = F \cdot \Delta V_{in} - R_o \Delta I_o + k_T \cdot \Delta T \quad (7-21)$$

در ترتیب طرح تنظیم کننده ولتاژ اکتیو می‌تواند. این است که ولتاژ مختلف بار طرح من تنظیم کننده از میزان استغنا مختلف داده. بنابراین با تنظیم بار، ولتاژ خروجی تغییر می‌کند. این تغییرات با نرمی ولتاژ خروجی را

۷-۲: پارامترهای تنظیم کننده ولتاژ

مقدار k_T تنظیم کننده ولتاژ، میزان بار را R_o ، F و k_T بیان می‌کند:

$$\Delta V_{out} = F \cdot \Delta V_{in} - R_o \Delta I_{out} + k_T \cdot \Delta T$$

در آن:

$$R_o = - \left. \frac{\Delta V_{out}}{\Delta I_o} \right|_{\Delta V_{in}, \Delta T = 0} \quad (7-22)$$

مقدار خروجی

$$F = \left. \frac{\Delta V_{out}}{\Delta V_{in}} \right|_{\Delta I_{out}, \Delta T = 0} \quad (7-23)$$

فریب تنظیم


$$k_T = \left. \frac{\Delta V_{out}}{\Delta T} \right|_{\Delta V_{in}, \Delta I_{out} = 0} \quad (7-24)$$

فریب حرارتی

در تنظیم کننده خروجی حرارتی، ولتاژ تغییر شده، با ولتاژ V_o در ولتاژ V_o است. ولتاژ V_o در ولتاژ V_o است. ولتاژ V_o در ولتاژ V_o است. ولتاژ V_o در ولتاژ V_o است.

۷-۸ : حفاظت تنظیم کننده ولتاژ در مقابل افت جریان

یک مدار تنظیم کننده ولتاژ را با یک مقدار اضافه جریان بار حفاظت نمود. برای این منظور در مدار یک سلف توان از یک سلف در لوله جریان خروجی قرار گرفت. سلف در این سلف در اول به با تا از آن زمان که تا به قدری که سلف در آن قرار گرفت. در مدار یک سلف از آن ولتاژ خروجی می تواند از صفر تا مقدار معینی از ولتاژ تغییر یابد. این ولتاژ در سلف کنترل کننده سلف نیز تغییر یابد و ممکن است به مقدار ولتاژ ماکزیمم خروجی نیز برسد. در این صورت برای جلوگیری از آسیب این عنصر، باید از یک مدار حفاظت استفاده نمود. چنین مدار در شکل ۷-۱۸ نشان داده شده است. در این مدار دیود D_1 و D_2 تا زمانی که صرف است ولتاژ در R_S از ولتاژ V_{BE1} بزرگ است (۷۲) دیود D_1 در یک حالت قطع خواهد بود. در حالت اضافه جریان و یا اتصال کوتاه به علت افزایش است ولتاژ در R_S



شکل ۷-۱۸ : مدار حفاظت تنظیم کننده ولتاژ در مقابل افت جریان

مقاومت R_S دیود D_1 و D_2 بزرگ است که در جریان I_S مقدار در محدوده خواهد شد :

$$I_S = \frac{V_{Z1} + V_{Z2} - V_{BE1}}{R_S} \quad (7-25)$$

تحت شرایط اتصال کوتاه مقدار جریان اتصال کوتاه بار از ولتاژ V_{BE1} خواهد بود.

$$I_L = \frac{V_i}{R_3} + \frac{V_{Z1} + V_{Z2} - V_{BE1}}{R_S} \quad (7-26)$$

البته در شهر دیگر نیز بار محدود کردن جریان در یک بار در لوله به نوع طرح مدار از آن تاثیر استفاده نمود.

در شکل ۷-۱۹ مدار حفاظت تنظیم کننده ولتاژ با استفاده از ترازیو Q_1 نشان داده شده است. در این مدار نیز به ازای جریان بار کمتر از جریان محدود شده است ولتاژ در مقاومت R_S کم لوله و نتیجه ترازیو Q_1 بزرگ می کند. هنگامی که جریان تنظیم کننده خواهد بود مقدار معین افزایش پیدا کند و با وجود اتصال کوتاه خروجی است در مقاومت R_S زیاد شده و در نتیجه



در این عنوان مثال به بررسی تنظیم کننده ولتاژ 5^V با یک پیکر LM309 و MA723 در هر دو توسط سازه مختلف شده است.

در تنظیم کننده LM309 ولتاژ 5^V است. این IC به نسبت یک نوع TO3 در ولتاژ 1^A

در استانه تراژکتوری است ساخته شده (شکل الف ۷-۲۰). این IC تنها سه سر دارد: ورودی، خروجی

و به در عنوان ترانزیستور ورودی و خروجی که در هر دو. اگر ولتاژ ورودی آن بین 7^V تا 25^V تغییر یابد، در جریان 1^A

این ترانزیستور، ولتاژ خروجی آن بین 4.75^V تا 5.25^V خواهد بود که برابر ولتاژ TTL مناسب می باشد. این تنظیم کننده



شکل ۷-۲۰: الف) تنظیم کننده LM309؛ ب) تنظیم کننده 5^V با LM309.

دارد و مدار حفاظت لیم که در هر دو عنوان خود را در یک تعداد مشخص می کند (نسبت به ولتاژ ورودی). همچنین

از تلف در خط تنظیم کننده غلطی زیاد است. در صورت تنظیم کننده خود عقب سده شده و از مشخص آن جدولی که در کتاب است.

عمر و مسدودیت حرارتی 10^4 می ماند. برای استفاده از LM309 می خاند تا در دو مدار خروجی را به یکدیگر محدود کند.

در غیر لازم نسبت (شکل ب ۷-۲۰).

تنظیم کننده MA723 ولتاژ دقیق است که در ورودی آن 9.5^V تا 40^V تغییر یابد و همچنین

توسط آن ترانزیستور خروجی تنظیم شده بین 2^V تا 37^V است. در آن افزودن که تراژکتوری خاص ترانزیستور


تنظیم کننده جریان خروجی 65^{mA} در نسبت 65^{mA} است. با افزودن که تراژکتوری خاص به این تنظیم کننده ترانزیستور

(۱) package

a. thermal shut down


(۲) TTL: Transistor-Transistor Logic

اقدام دارد. از این تنظیم کننده هم می توان به صورت تنظیم کننده ولتاژ مثبت و هم به صورت تنظیم کننده ولتاژ منفی استفاده نمود. ولوک با ایلام مدار در غلاف IC در شکر V-21 نشان داده شده است. HA723 ولتاژ یک تقویت کننده ولتاژ بسیار نرم حرارتی شده است. تقویت کننده خطا، ترانزیستور گترن سری، و محدود کننده جریان با گترن و سده کننده خاصر مر باشد.



شکل V-21: مدار درول تنظیم کننده ولتاژ HA723 (نشان می دهد برای تقویت کننده TO-5 است).

جدول کارخانه برای HA723 در شکر V-22، V-23 و V-24 نشان داده شده است. در شکر V-24 تغییرات ولتاژ خروجی مدار و حسب جریان آن نشان داده شده است. این منحنی می تواند محدودکننده جریان به صورت بولگوان نشان دهد.




$$R_3 = \frac{R_1 R_2}{R_1 + R_2}$$

$$V_{out} = V_{ref} \cdot \frac{R_1 + R_2}{R_2}$$

$$I_{LIMIT} = \frac{V_{sense}}{R_{SC}}$$

شکل V-22: تنظیم کننده مثبت HA723. $7^V \leq V_{out} \leq 37^V$

(نشان می دهد برای تقویت کننده TO-5 داده شده است)



$$R_3 = R_4 = 3^k$$


$$R_5 = 2^k$$

$$V_{out} = \frac{V_{ref}}{2} \cdot \frac{R_1 - R_2}{R_1}$$


شکل V-24: تنظیم کننده منفی HA723

(نشان می دهد برای تقویت کننده D.I.P داده شده است)

- (i) temperature compensated reference amplifier
- (ii) error amplifier
- (iii) remote shutdown
- (iv) current sense
- (v) current limit
- (vi) constant current limiting



$$V_{out} = V_{ref} \cdot \frac{R_2}{R_1 + R_2}$$



$$I_{knee} = \frac{V_{out} R_3}{R_{sc} R_4} + \frac{V_{sense} (R_3 + R_4)}{R_{sc} R_4}$$

$$I_{sc} = \frac{V_{sense} (R_3 + R_4)}{R_{sc} R_4}$$

شکل ۲۴-۷: تنظیم کننده مشتق HA723. محدوده جریان بصورت رنگه‌ها: الف) بار؛ ب) خط‌کش ۷-۱ خروجی (آنها باید در پین‌ها در DIP است).

در این مدار تحت شرایط بار، جریان خروجی در یک مقدار معینی محدود می‌شود. این مقدار در محدوده‌های مختلف جریان بصورت رنگه‌ها است. باید مراقب باشید زیرا اگر حالت اتصال کوتاه خروجی را در مدار این مدار در نظر بگیریم، در وضعیت حالت پست سبک یا در سطح کنترل کننده‌ی کرن، توان تلف شده در آن زیاد است و ممکن است آنرا بویاید. بار کم کردن تلف توان در این حالت، جریان مقدار کمتری به بار می‌دهد و مقدار آن از جریان حد عادی کمتر می‌شود.

برای استفاده از تنظیم کننده در مجتمع باید مشخصات داشته‌باشد و با آن کار ساده است. هر چه از این مشخصات لغوت می‌شود، محدوده ولتاژ ورودی: حد بالا و پایین ولتاژ ورودی در مدار، با این مشخصات به تنظیم کننده اعمال می‌شود.

محدوده‌ی ولتاژ خروجی: محدوده ولتاژ خروجی تنظیم شده در سطح IC جریان است آورد (درست شود در ولتاژ dc خروجی تنظیم شده که ولتاژ ورودی تنظیم شده همان کمتر است. برای تنظیم کننده باید قدری ولتاژ در ترانزیستور یا ترانزیستور در نظر بگیریم).

درجه‌ی تنظیم خط: درصد تغییر ولتاژ خروجی تنظیم شده به تغییرات تلف در ولتاژ ورودی تنظیم شده.

درجه‌ی تنظیم بار: درصد تغییر ولتاژ خروجی تنظیم شده به از تغییرات جریان بار از صفر تا یک مقدار مشخص و یا جریان بار می‌توانیم.

- خوب داین^{۱۹} : مقوله کاشخ (حجرت در صد و ده) مولف ac در دست در دست
- بایداری صورتی^{۲۰} : یادآور در تغییرات و تازگی در علم با ادب از تغییر در هر عادت نشان میدهد
- جوانی حالت بیاری^{۲۱} : مقوله در دست در حالت بیاری توسط تنظیم گفته از منبع گفته میشود
- و تازگی در دست^{۲۲} : مقوله در دست در دست ac در دست (تحت شرایط بار) در دست در دست در دست


www.ttnar.ir

(1) 2000

TYPE 2N2386 P-CHANNEL DIFFUSED PLANAR SILICON FIELD-EFFECT TRANSISTOR

FOR INDUSTRIAL SMALL-SIGNAL APPLICATIONS
• High Input Impedance (> 3 megohms at 1 kc)

Mechanical Data



Absolute maximum ratings at 25° free-air temperature (unless otherwise noted)

Gate Current	10 ma
Total Device Dissipation at (or below) 25°C Free-Air Temperature (See Note 1)	0.5 w
Total Device Dissipation at (or below) 25°C Case Temperature (See Note 2)	1.5 w
Storage Temperature Range	-65°C to +300°C

Electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	MAX	UNIT
$V_{GS(ON)}$ Drain-Gate Breakdown Voltage (See Note 3)	$I_D = -10 \mu A, I_G = 0$	-20		V
I_{GSS} Gate Current	$V_{GS} = 10 \text{ V}, V_{DS} = 0$ $V_{GS} = 10 \text{ V}, V_{DS} = 0, T_c = 100^\circ \text{C}$	0.01	1.5	μA
I_{DSS} Pinch-Off Drain Current	$V_{GS} = -12 \text{ V}, V_{DS} = 3 \text{ V}$	-10		mA
$ Y_{fs} $ Small-Signal Common-Source Input Admittance	$V_{GS} = -10 \text{ V}, V_{DS} = 0, f = 1 \text{ kc}$	0.3		mA/mv
$ Y_{fs} $ Small-Signal Common-Source Forward Transfer Admittance	$V_{GS} = -10 \text{ V}, V_{DS} = 0, f = 1 \text{ kc}$	1000		mA/mv
C_{iss} Common-Source Short-Circuit Input Capacitance	$V_{GS} = 0, V_{DS} = -10 \text{ V}, f = 100 \text{ kc}$	50		pf





NOTE 1: Device mounted in 25° free-air temperature at the rate of 10 in./min.
 2: Device mounted in 25°C case temperature at the rate of 10 in./min.
 3: This parameter corresponds directly to $V_{GS(ON)}$ (the Drain-Gate Breakdown Voltage) by $V_{GS} = R_{DS(on)} I_{DSS}$ (the Drain-Gate Breakdown Voltage for other values of I_{DSS}) may be calculated from $|Y_{fs}| \approx |Y_{fs}| (V_{GS(ON)} - V_{GS})$

101

TYPE 2N2386

P-CHANNEL DIFFUSED PLANAR SILICON FIELD-EFFECT TRANSISTOR

TYPICAL CHARACTERISTICS




TEXAS INSTRUMENTS
 INCORPORATED
 SEMICONDUCTOR COMPONENTS DIVISION
 POST OFFICE BOX 5013 DALLAS, TEXAS


TYPE 2N2386

P-CHANNEL DIFFUSED PLANAR SILICON FIELD-EFFECT TRANSISTOR

BIAS DESIGN CURVE FOR TYPICAL UNITS



TYPICAL APPLICATION DATA



NOTES: a. Adjust for +18 V at Point "A".
b. All resistors $\pm 5\%$ tolerance, 1/2 watt.



TEXAS INSTRUMENTS
INCORPORATED
SEMICONDUCTOR COMPONENTS DIVISION
POST OFFICE BOX 5012 • DALLAS 22, TEXAS

TI cannot assume any responsibility for any circuits shown
or suggest that they are free from patent infringement.





PRINTED IN U.S.A.

TEXAS INSTRUMENTS RESERVES THE RIGHT TO MAKE CHANGES AT ANY TIME
OR OBTAIN TO IMPROVE DESIGN AND TO SUSPEND THE SHIP PRODUCT WITHOUT

TYPE 2N2366

P-CHANNEL DIFFUSED PLANAR SILICON FIELD-EFFECT TRANSISTOR

TYPICAL CHARACTERISTICS



TEXAS INSTRUMENTS
INCORPORATED
SEMICONDUCTOR COMPONENTS DIVISION
POST OFFICE BOX 5012 • DALLAS 22, TEXAS

129

2N3796 / 2N3797

ELECTRICAL CHARACTERISTICS (I_C = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Drain-Source Breakdown Voltage (V _{GS} = -5.0 V, I _D = 5.0 μA) (V _{GS} = -7.0 V, I _D = 5.0 μA)	BV _{DSS}	25	30	—	Vdc
Zero-Gate-Voltage Drain Current (V _{DS} = 10 V, V _{GS} = 0)	I _{DSS}	0.5	1.5	2.0	mA
		2.0	2.8	3.0	
Gate-Source Voltage Cutoff I _D = 0.5 μA, V _{DS} = 10 V I _D = 2.0 μA, V _{DS} = 10 V	V _{GS(off)}	—	-3.0	-4.0	Vdc
		—	-5.0	-7.0	
"On" Drain Current (V _{DS} = 10 V, V _{GS} = -2.5 V)	I _{D(on)}	7.0	9.0	11	mA
		9.0	14	16	
Drain-Source Reverse Current ^a (V _{DS} = 10 V, I _G = 0)	I _{DSSR}	—	—	1.0	μA
Gate-Reverse Current ^a (V _{GS} = -10 V, V _{DS} = 0) (V _{GS} = -10 V, V _{DS} = 0, T _A = 150°C)	I _{GSR}	—	—	1.0	μA
		—	—	200	
Small-Signal Common-Source Forward Transfer Admittance ^a (V _{DS} = 10 V, V _{GS} = 0, f = 1.0 MHz) (V _{DS} = 10 V, V _{GS} = 0, f = 1.0 MHz)	Y _{fs}	900	1200	1800	μmho
		1500	1500	1000	
		900	—	—	
		1500	—	—	
Small-Signal Common-Source Output Admittance (V _{GS} = 10 V, V _{DS} = 0, f = 1.0 MHz)	Y _{os}	—	12	25	μmho
		—	25	60	
Small-Signal Common-Source Input Capacitance (V _{GS} = 10 V, V _{DS} = 0, f = 1.0 MHz)	C _{iss}	—	5.0	7.0	pF
		—	7.0	8.0	
Small-Signal Common-Source Reverse Transfer Capacitance (V _{DS} = 10 V, V _{GS} = 0, f = 1.0 MHz)	C _{rss}	—	0.5	0.8	pF
Noise Figure (V _{DS} = 10 V, V _{GS} = 0, f = 1.0 MHz, R _L = 3 ohms)	NF	—	2.8	—	dB

^a This value of current includes both the FET leakage current as well as the leakage current associated with the test socket and fixture when measured under test conditions.



150

2N3796 / 2N3797

TYPICAL DRAIN CHARACTERISTICS

FIGURE 1 - 2N3796





FIGURE 2 - 2N3797



COMMON SOURCE TRANSFER CHARACTERISTICS

FIGURE 3 - 2N3796





FIGURE 4 - 2N3797



2N3796 / 2N3797

FIGURE 5 - FORWARD TRANSFER ADMITTANCE




FIGURE 6 - AMPLIFICATION FACTOR




FIGURE 7 - OUTPUT ADMITTANCE





FIGURE 8 - NOISE FIGURE



MOTOROLA Semiconductor Products Inc.

3055 BUILDING - PHOENIX, ARIZONA 85016 - A SUBSIDIARY OF MOTOROLA INC.


151

TYPE 2N3620
 N-CHANNEL EPITAXIAL PLANAR SILICON FIELD-EFFECT TRANSISTOR

SYMMETRICAL N-CHANNEL FIELD EFFECT TRANSISTOR
 FOR VHF AMPLIFIER AND MIXER APPLICATIONS

- Low Noise Figure: ≤ 2.5 db at 100 Mc
- Low C_{rss} : ≤ 2 pf
- High V_{DS}/C_{iss} Ratio (High-Frequency Figure-of-Merit)
- Cross Modulation Minimized by Square-Law Transfer Characteristics

*mechanical data



†All dimensions are in 0.001 inches unless otherwise noted.

*absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)

Drain-Gate Voltage	30 v
Drain-Source Voltage	30 v
Reverse Gate-Source Voltage	-30 v
Gate Current	10 ma
Continuous Device Dissipation at (or below) 25°C Free-Air Temperature (See Note 1)	300 mw
Storage Temperature Range	-65°C to +200°C
Lead Temperature 1/16 inch from Case for 10 Seconds	300°C

*electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST CONDITIONS	TYP. VALUE	UNIT
$V_{DS(1)}$ Drain-Source Saturation Voltage	$V_{GS} = 0, V_{DS} = 0$	-30	v
I_{DSS} Drain Current	$V_{GS} = -20 v, V_{DS} = 0$	-0.5	ma
I_{DSS} Drain Current	$V_{GS} = -20 v, V_{DS} = 30 v, f = 100 Mc$	-0.5	ma
I_{DSS} Drain-Current Voltage-Drain Current	$V_{GS} = 15 v, V_{DS} = 30 v, \text{see note 2}$	8	70
V_{DS} Drain-Source Voltage	$V_{GS} = 15 v, I_{DSS} = 0.5 ma$	-1	v
$V_{DS(1)}$ Drain-Source Saturation Voltage	$V_{GS} = 15 v, V_{DS} = 0, I_{DSS} = 0.5 ma$	-1	v
$ f_{max} $ Small-Signal Common-Source Forward Transfer Attenuation	$V_{GS} = 15 v, V_{DS} = 0, I = 1 ma, \text{see note 2}$	3500	dB/mo
$ f_{max} $ Small-Signal Common-Source Output Return Loss	$V_{GS} = 15 v, V_{DS} = 0, I = 1 ma, \text{see note 2}$	15	dB/mo
C_{iss} Common-Source Short-Circuit Input Capacitance	$V_{GS} = 15 v, V_{DS} = 0, f = 1 Mc$	2	pf
C_{oss} Common-Source Short-Circuit Reverse Transfer Capacitance	$V_{GS} = 15 v, V_{DS} = 0, f = 1 Mc$	2	pf
$ f_{max} $ Small-Signal Common-Source Forward Transfer Attenuation	$V_{GS} = 15 v, V_{DS} = 0, I = 1 ma, \text{see note 2}$	3200	dB/mo
$ G(f_{max}) $ Small-Signal Common-Source Noise Spectral Density	$V_{GS} = 0, V_{DS} = 0, I = 1 ma, \text{see note 2}$	300	dB/mo
$ Z(f_{max}) $ Small-Signal Common-Source Output Impedance	$f = 750 Mc$	20	ohms

NOTE 1. Derive linearly to 175°C free-air temperature at the rate of 1 mV/°C.
 2. These parameters must be measured using pulse technique, 70% of 100 nsec, duty cycle $\leq 1\%$.
 *These are JEDEC standard data.
 †The words "and (and)" is omitted in the source for all measurements.

TYPE 2N3823
N-CHANNEL EPITAXIAL PLANAR SILICON FIELD-EFFECT TRANSISTOR

* operating characteristics at 25°C free-air temperature

PARAMETER	TEST CONDITIONS†	MAX.	UNIT
10 ⁹ Common-Source Spot Noise Figure	V _{DS} = 15V, V _{GS} = 0, I _D = 100 μA, R _θ = 1.0Ω	2.5	dB

TYPICAL CHARACTERISTICS*



FIGURE 1




FIGURE 2




FIGURE 3

NOTE 2: These parameters must be measured using pulse techniques, 50% to 100% duty cycle, 50 nsec.


† For more detailed information, see the data sheet for all characteristics.

15P

TYPE 2N3323

N-CHANNEL EPITAXIAL PLANAR SILICON FIELD-EFFECT TRANSISTOR

ELECTRICAL CHARACTERISTICS



NOTE: These parameters shall be measured using test procedure, PR 20-208, Rev. 2, with $f = 1 \text{ kHz}$.

The load and bias conditions are given in all specimens.

These data are typical and are not guaranteed. For guaranteed data, see the data sheet for the specific device.


TEXAS INSTRUMENTS
 INCORPORATED
 SEMICONDUCTOR COMPONENTS DIVISION
 POST OFFICE BOX 6548 • DALLAS 22, TEXAS

TYPE 2N3823
N-CHANNEL EPITAXIAL PLANAR SILICON FIELD-EFFECT TRANSISTOR

TYPICAL CHARACTERISTICS




FIGURE 3




FIGURE 4




FIGURE 5




FIGURE 6




FIGURE 7




FIGURE 8

The test conditions are given in the notes to all measurements.

PRINTED IN U.S.A.

TEXAS INSTRUMENTS
INCORPORATED
RESEARCH AND COMPONENTS DIVISION
POST OFFICE BOX 5017, DALLAS 22, TEXAS

TELL INSTRUMENTS YOU'D LIKE TO HAVE CHANGES LISTED IN THE
TO ORDER TO IMPROVE DESIGN AND TO SIMPLIFY THE PRODUCT POSSIBLE

132

ضمیمه (۲)

دسی بل dB

عقب بر این کردن مقدار گین ضریب یک تقویت کننده مناسب تر است که از دسی گابتی استفاده شود. استفاده از چنین جبر تقویت کننده یک سیستم تقویت کننده مشخص از حدین طبقه، بصورت مجموع دسی تقویت کننده ضریب تقویت کننده بیان خواهد شد. همچنین با استفاده از جدول تجربی رسم تابع فرکانسی تقویت کننده (فصل ۲) ساده تر می شود. معمولاً در جبر بیان دسی تقویت دسی بل (dB) می باشد که برابر دسی تقویت توان یک تقویت کننده بصورت زیر تعریف می شود:

$$A_p \triangleq 10 \log \frac{P_2}{P_1} \quad \text{dB} \quad (\text{II-1})$$

که در آن \log رینبر ۱۰ به کار رفته است.

از این تعریف در طریق مختلف مرتوان استفاده نمود: (۱) برای بیان گین نسبت توان جبر جدول تجربی و (۲) برای بیان سطح توان نسبت به یک ضریب نسبت توان. معمولاً این ضریب برابر 1 mW می باشد. جهت دوم توان بصورت dBm نشان داده می شود. بنابراین برای سطح توان هر نسبت به ضریب 1 mW جبر دسی بر بیان می شود، مرتوان نسبت:

$$A_p = 10 \log \frac{P_2}{10^{-3}} = 10 \log (P_2 \times 10^3) \quad \text{dBm} \quad (\text{II-2})$$

در آن P_2 جبر وات می باشد.

است دسی بر بصورت دسی تقویت توان تعریف می شود [ابط (II-1)]. جهت سفید کردن چنین جبر، آنرا طبقه گبر با جبر تقویت کردن در نظر گرفته می شود. این کار بصورت زیر انجام می شود: با توجه به اابط (II-1) اگر توان P_1 و P_2 هر دو در یک مقاومت یکسان R تلف شود، در بصورت مرتوان نسبت:

$$P_2 = \frac{V_2^2}{R} = I_2^2 R \quad , \quad P_1 = \frac{V_1^2}{R} = I_1^2 R$$

مقیاس توان مقادیر فوق در رابط (II-1) محاسب است :

$$A_v = 10 \log \frac{V_2^2}{V_1^2} = 20 \log \frac{V_2}{V_1} \quad (II-3)$$

$$A_i = 10 \log \frac{I_2^2}{I_1^2} = 20 \log \frac{I_2}{I_1} \quad (II-4)$$

این دو مقیاس توان در مقادیر P_2 و P_1 در آن تلف می شود، می توان گفت (برای مقیاس توان) توان می تواند خواهد بود. البته، طبق قرارداد، رابط (II-3) و (II-4) برای میان کردن دو مقیاس توان در آن در نظر گرفتن مقادیر مقادیر، یکبار می رود.

مثال II-1: در یک تقویت کننده، $R_{in} = 1 \text{ k}\Omega$ و $R_L = 100 \Omega$ اندازه گیری انجام شده است. اگر ورودی 1 mV باشد، ولتاژ بار 10^4 (یک) خواهد بود. مقیاس توان در آن، ولتاژ و توان، این تقویت کننده را بدست آورد (بر حسب دسی بل). همچنین توان خروجی را بر حسب دسی بل بر حسب 1 mW بیان کنید.

حل: ابتدا به رابط (II-3) داریم

$$A_v = 20 \log \frac{V_2}{V_1} = 20 \log \frac{10}{10^{-3}} = 80 \text{ dB}$$

برای میان کردن A_i باید به مقادیر مقادیر ورودی و خروجی را داشته :

$$I_1 = I_i = \frac{V_i}{R_{in}} = \frac{1 \text{ mV}}{1 \text{ k}\Omega} = 1 \mu\text{A}$$

$$I_2 = I_L = \frac{V_o}{R_L} = \frac{10 \text{ V}}{100 \Omega} = 0.1 \text{ A}$$

$$A_i = 20 \log \frac{I_2}{I_1} \quad \text{و}$$

$$A_i = 20 \log \frac{0.1}{10^{-6}} = 100 \text{ dB}$$

برابر می‌گردد و در صورت تقویت توان داریم:

$$P_1 = \frac{V_i^2}{2R_{in}} = \frac{10^{-6}}{2 \times 10^3} = \frac{1}{2} \times 10^{-9} \text{ W}$$

$$\frac{V_D^2}{2R_L} = P_2 = \frac{10^2}{(2)(100)} = \frac{1}{2} \text{ W}$$

مخبر برای:

$$A_p = 10 \log \left(\frac{\frac{1}{2}}{\frac{1}{2} \times 10^{-9}} \right) = 90 \text{ dB}$$

برای بدست آوردن توان خروجی در dBm داریم:

$$P_2 = 10 \log \left(\frac{1/2}{10^{-3}} \right) = 10 (3 \log 10 - \log 2)$$

$$P_2 = 27 \text{ dBm}$$

ضمیمه (۳)

مشخصات IC-OPAMP

مشخصات IC-OPAMP را بدینگونه براساس مرتوان تقسیم نموده : (۱) مقدار مجاز نامر ؛ (۲) مشخصات الکتریکی . این مشخصات شامل دو نوع اطلاعات در این باره است : مشخصات در محدوده خطی و مشخصات در محدوده غیر خطی . مقادیر بی زحمتی شرایط کار با این مشخصات در محدوده خطی در جدول زیر مشخص شده است . در این جدول مقادیر مجاز به همراه بیش تر مشخصات عمومی مشخصات پیدا کرده و در جدول زیر به شرح بیشتری این مشخصات . مشخصات الکتریکی ، عملکرد مشخصات شرایط عادی کار ، نظیر دمای حرارت منبع تغذیه و بار نمونه از نظر تفصیل بیان می نماید . این مشخصات نظیر مشخصات مدارات جداگانه و با نمونه ارائه شده در محدوده تابع یک یا دو پارامتر خاص تر می باشد . در اکثر حالات مقدار نمونه از مشخصات مشخصه . این مقدار می تواند که چهار برابر در طرح مدار باشد . علاوه بر این موارد ، اطلاعات دیگری بصورت گراف ، منحنی و مدارهای آزمایش در این مشخصات داده شده بعضی از آنها را نیز مشخص می شود .

زیر به تعریف هر یک از مشخصات داده شده در اوراق سابقه ؟ می توانیم :

(۱) مقدار مجاز حداکثر

منبع تغذیه $(+V, -V)$: مقدار ماکزیمم تغذیه مجاز در مرتوان نظیر اینها به مشخصه اعمال نموده (رایس) .

محدوده دمای حرارت (T) : محدوده دمای حرارتی در مشخصات نامر داده شده می باشد .

ولتاژ ورودی - تفاضلی $(V_{id(max)})$: ماکزیمم ولتاژ در این مرتوان بین اینها در مدار OPAMP اعمال نموده .

ولتاژ ورودی حالت مستقر $(V_{cm(max)})$: ماکزیمم ولتاژ در این مرتوان به هر دو ترنسیال در مدار OPAMP نظیر

ترک اعمال کند .

مدت زمان اتصال کوتاه : مدت زمان را در لغت مرتوان در مقایسه اتصال کوتاه تقسیم محدود به این ، هر یک از ترنسیال

منبع تغذیه غیر ثابت .

درجه حرارت لحیم کردن پایه ها : حرارتی در مقادیر مرتوان موق لحیم کردن محدب 60 ثانیه غیر ثابت .

۲) مشخصات الکتریکی

الف) مشخصات ورودی

ولتاژ آفست ورودی (V_{io}) - ولتاژ دراز طریق دیفرانسیل سادسینتینال در درون مدار اعمال نموده، ولتاژ خروجی صفر گردد.
 ضریب حاداری ولتاژ آفست ورودی ($\Delta V_{io}/\Delta T$) - نسبت تغییرات ولتاژ آفست در درون تغییرات دما در حاداری مدار برای یک ولتاژ ثابت خروجی.

جریان باپاس ورودی (I_{ib}) - میانگین جریان در درون در ترینال op AMP.

ضریب حاداری جریان باپاس ورودی ($\Delta I_{ib}/\Delta T$) - نسبت تغییرات جریان باپاس در درون تغییرات دما در حاداری مدار.

جریان آفست ورودی (I_{io}) - اختلاف بین جریان در درون در ترینال op AMP، هنگامی که ولتاژ خروجی صفر باشد.

ضریب حاداری جریان آفست ورودی ($\Delta I_{io}/\Delta T$) - نسبت تغییرات جریان آفست در درون تغییرات دما در حاداری مدار برای یک ولتاژ ثابت خروجی.

مقاومت ورودی (R_{in}) - مقاومت دراز یک از ترینال در درون مدار می شود، هنگامی که ترینال در زمین شده باشد.

حاداری ورودی (C_{in}) - حاداری دراز یک از ترینال در درون مدار می شود، هنگامی که ترینال در زمین شده باشد.

نسبت رد حالت مشترک ($CMRR$) - نسبت گین حالت تفاضلی به گین حالت مشترک.

نسبت رد منبع تغذیه ($PSRR$) - نسبت تغییرات ولتاژ آفست در درون تغییرات ولتاژ منابع تغذیه در منبع تغذیه.

نکته ۱۷.

محدوده ولتاژ ورودی (V_{icr}) - محدوده ولتاژ ترینال در درون مدار عملی در مدار مشخصات داده شده می باشد.

ب) مشخصات خروجی

سولینگ ولتاژ خروجی (V_{op}) - بیک سولینگ خروجی نسبت به صفر، دلیل بریده شدن آن.

جریان مدار اتصال کوتاه (I_{osc}) - ماکزیمم جریان خروجی در خروجی کوتاه شده می تواند در حالت اتصال کوتاه شدن به زمین د.

یا یک از منابع تغذیه ۱۷.

مقاومت خروجی (R_o) - مقاومتی دراز خروجی در مدار می شود (نقطه بار سولینگ).

ج) مشخصات دینامیکی

گین ولتاژ حلقه باز (A_{vo}) - نسبت سوییچ ولتاژ خروجی (باز) به تغییرات ولتاژ ورودی لازم برای رسیدن به تغییرات در خروجی.

فولکانس گین - واحد، سیگنال کوچک (P_e) - فرکانس در حال گین ولتاژ سیگنال کوچک، حلقه باز و بار در حد مرز باشد (برای تقویت کننده در بار گین در حد مرز باید شده باشد).

حاصل ضرب گین - پهنای باند (GBP) - حاصل ضرب گین حلقه باز در پهنای باند یک فولکانس مشخص سوییچ خروجی (SR) - حداکثر تغییرات ولتاژ خروجی تحت شرایط سیگنال بزرگ.

د) مشخصات عمومی

توانت توان (P_c) - توان dc لازم برای عملکرد تقویت کننده در ولتاژ خروجی صفر و در ولتاژ بار.


μA741
FREQUENCY-COMPENSATED OPERATIONAL AMPLIFIER
FAIRCHILD LINEAR INTEGRATED CIRCUITS

- FEATURES:**
- NO FREQUENCY COMPENSATION REQUIRED
 - SHORT-CIRCUIT PROTECTION
 - OFFSET VOLTAGE NULL CAPABILITY
 - LARGE COMMON-MODE AND DIFFERENTIAL VOLTAGE RANGES
 - LOW POWER CONSUMPTION
 - NO LATCH UP

GENERAL DESCRIPTION — The μA741 is a high performance monolithic operational amplifier constructed on a single silicon chip, using the Fairchild Planar[®] epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of "latch-up" tendencies make the μA741 ideal for use as a voltage follower. The high gain and wide range of operating voltage provides superior performance in integrator, summing amplifier, and general (source) applications. The μA741 is short-circuit protected. Use the same pin configuration as the popular μA709 operational amplifier, but requires no external components for frequency compensation. The internal f_cB/active roll-off insures stability in closed loop applications.


- ABSOLUTE MAXIMUM RATINGS**
- Supply Voltage
 - Output Power Dissipation (Note 1)
 - Differential Input Voltage
 - Input Voltage (Note 2)
 - Voltage between Offset Null and V-
 - Storage Temperature Range
 - Operating Temperature Range
 - Lead Temperature (Soldering, 60 sec)
 - Output Short-Circuit Duration (Note 3)

- ±22 V
- 800 mW
- ±20 V
- ±15 V
- ±8.5 V
- 55°C to +150°C
- 55°C to +125°C
- 300°C
- Indefinite



μA741 FREQUENCY-COMPENSATED OPERATIONAL AMPLIFIER — FAIRCHILD LINEAR INTEGRATED CIRCUITS

131



- NOTES:**
- (1) Rating applies for case temperature T_c in 25°C ; derate linearly at $5.5\text{ mW}/^\circ\text{C}$ for ambient temperatures above $+75^\circ\text{C}$.
 - (2) For supply voltages less than $\pm 15\text{ V}$, the absolute maximum output voltage is equal to the supply voltage.
 - (3) Short circuit may be ground or either supply. Rating applies to $+25^\circ\text{C}$ case temperature or $+75^\circ\text{C}$ ambient temperature.


*Flame is a patented Fairchild process.

FAIRCHILD SEMICONDUCTOR

200 BROADVIEW DRIVE, MOUNTAIN VIEW, CALIFORNIA, U.S.A. 94038 TEL. 916 279 6420


TYPICAL APPLICATIONS

UNITY-GAIN VOLTAGE FOLLOWER




$R_{in} = 400\text{ M}\Omega$
 $C_{in} = 1\text{ pF}$
 $R_{out} < 1\text{ }\Omega$
 $\text{B.W.} = 1\text{ MHz}$

NON-INVERTING AMPLIFIER




GAIN	R ₁	R ₂	B.W.	R _{in}
10	2 k Ω	9 k Ω	100 kHz	400 M Ω
100	200 Ω	99 k Ω	10 kHz	200 M Ω
1000	100 Ω	999 k Ω	1 kHz	80 M Ω

INVERTING AMPLIFIER



GAIN	R ₁	R ₂	B.W.	R _{in}
1	10 k Ω	10 k Ω	1 MHz	10 k Ω
10	1 k Ω	10 k Ω	100 kHz	1 k Ω
100	100 Ω	10 k Ω	10 kHz	100 Ω
1000	10 Ω	10 k Ω	1 kHz	10 Ω

CLIPPING AMPLIFIER



$$V_{out} = \frac{R_2}{R_1} V_{in} \leq V_Z + 0.7\text{ V}$$

where V_Z = Zener breakdown voltage

FAIRCHILD LINEAR INTEGRATED CIRCUITS $\mu A741$


FAIRCHILD LINEAR INTEGRATED CIRCUITS $\mu A741$

ELECTRICAL CHARACTERISTICS ($V_s = 15V, T_a = 25^\circ C$ unless otherwise specified)


PARAMETERS (see definitions)	CONDITIONS	MIN	TYP.	MAX	UNITS
Input Offset Voltage	$R_s \leq 10 M\Omega$		1.0	5.0	mV
Input Offset Current			20	200	nA
Input Bias Current			80	500	nA
Input Resistance		9.3			M Ω
Input Capacitance					pF
Offset Voltage Adjustment Range			1.4		mV
Large Signal Voltage Gain	$R_L \geq 2 k\Omega, V_{out} = \pm 10 V$		200,000		V/V
Output Resistance			75		Ω
Output Short-Circuit Current			1.7		A
Supply Current		50		85	mA
Power Cons. (quiescent)			2.3		mW
Transient Response (unity gain)	$V_s = 20 mV, R_L = 2 k\Omega, C_L = 100 pF$		0.3		μs
Rise Time			0.3		μs
Overhoot			3.0		%
Slew Rate	$R_L \geq 8 k\Omega$		0.5		V/ μs
The following specifications apply for $-55^\circ C \leq T_a \leq +125^\circ C$:					
Input Offset Voltage	$R_s \leq 10 M\Omega$		1.0	6.0	mV
Input Offset Current			7.0	300	nA
Input Bias Current			85	500	nA
Input Resistance			9.0	0.5	M Ω
Input Capacitance			0.3	1.5	pF
Offset Voltage Adjustment Range			0.13		mV
Large Signal Voltage Gain	$R_L \geq 2 k\Omega, V_{out} = \pm 10 V$		20,000		V/V
Output Resistance			1.2		Ω
Supply Current		10		15	mA
Power Consumption			1.5		mW

TYPICAL APPLICATIONS


SIMPLE INTEGRATOR




SIMPLE DIFFERENTIATOR




LOW DRIFT LOW NOISE AMPLIFIER




HIGH SLEW RATE POWER AMPLIFIER



NOTCH FILTER USING THE $\mu A741$ AS A GYRATOR



TYPICAL PERFORMANCE CURVES




INPUT OFFSET VOLTAGE (mV) AS A FUNCTION OF SUPPLY VOLTAGE

OUTPUT VOLTAGE SWING (mV) AS A FUNCTION OF SUPPLY VOLTAGE











INPUT RESISTANCE (kΩ) AS A FUNCTION OF SUPPLY VOLTAGE

NOISE FREQUENCY AS A FUNCTION OF C_L













FAIRCHILD LINEAR INTEGRATED CIRCUITS μ A741

TYPICAL PERFORMANCE CURVES



FAIRCHILD LINEAR INTEGRATED CIRCUITS μ A741

TYPICAL PERFORMANCE CURVES



ضمیمه (۴)

مشخصات تنظیم کننده ولتاژ LM309

LM109, LM209/LM309

Voltage Regulators

LM109/LM209/LM309 5-volt regulator general description

The LM109 series are complete 5V regulators fabricated on a single silicon chip. They are designed for local regulation on digital logic cards, eliminating the distribution problems associated with single-point regulation. The devices are available in two common transistor packages. In the solid-kovar TO-5 header, it can deliver output currents in excess of 200 mA, if adequate heat sinking is provided. With the TO-3 power package, the available output current is greater than 1A.

The regulators are essentially blow-out proof. Current limiting is included to limit the peak output current to a safe value. In addition, thermal shutdown is provided to keep the IC from overheating. If internal dissipation becomes too great, the regulator will shut down to prevent excessive heating.

Considerable effort was expended to make these devices easy to use and minimize the number of external components. It is not necessary to bypass the output, although this does improve transient


response somewhat. Input bypassing is needed however, if the regulator is located very far from the filter capacitor of the power supply. Stability is also achieved by methods that provide very good rejection of load or line transients as are usually seen with TTL logic.

Although designed primarily as a fixed-voltage regulator, the output of the LM109 series can be set to voltages above 5V, as shown below. It is also possible to use the circuits as the control element in precision regulators, taking advantage of the good current handling capability and the thermal overload protection.


To summarize, outstanding features of the regulator are:

- Specified to be complete, worst case, with TTL and DTL
- Output current in excess of 1A
- Internal thermal overload protection
- No external components required

schematic diagram





typical applications



*Regulation better than 0.1% over line and temperature, over full load.
 †Output current limited. Must be adjusted to maximum device drift.
 ‡See package 12.

connection diagrams



12A

absolute maximum ratings

Supply Voltage	35V
Power Dissipation	Internally Limited
Operating Junction Temperature Range	
LM109	-55°C to +150°C
LM209	-25°C to +150°C
LM309	0°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C




electrical characteristics (Note 1)

PARAMETER	CONDITIONS	LM109, LM209			LM309			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Output Voltage	$T_j = 25^\circ\text{C}$	4.7	5.05	5.3	4.6	5.05	5.2	V
Line Regulation	$T_j = 25^\circ\text{C}$ $7V \leq V_{IN} \leq 25V$		4	50		4.0	50	mV
Load Regulation	$T_j = 25^\circ\text{C}$							
TO-5 Package	$5\text{ mA} \leq I_{OUT} \leq 0.5\text{ A}$		20	50		20	50	mV
TO-3 Package	$5\text{ mA} \leq I_{OUT} \leq 1.5\text{ A}$		50	100		50	100	mV
Output Voltage	$7V \leq V_{IN} \leq 25V$, $5\text{ mA} \leq I_{OUT} \leq I_{MAX}$, $P < P_{MAX}$	4.6		5.4	4.75		5.25	V
Quiescent Current	$7V \leq V_{IN} \leq 25V$		5.2	10		5.2	10	mA
Quiescent Current Change	$7V \leq V_{IN} \leq 25V$, $5\text{ mA} \leq I_{OUT} \leq I_{MAX}$			0.5			0.5	mA
Output Noise Voltage	$T_A = 25^\circ\text{C}$, $10\text{ Hz} \leq f \leq 100\text{ kHz}$		40			40		μV
Long Term Stability				10			20	mV
Thermal Resistance	(Note 2)							
Junction to Case								$^\circ\text{C/W}$
TO-5 Package			15			15		$^\circ\text{C/W}$
TO-3 Package			3			3.0		$^\circ\text{C/W}$

Note 1: Unless otherwise specified, these specifications apply for $-55^\circ\text{C} \leq T_j \leq +150^\circ\text{C}$ for the LM109, $-25^\circ\text{C} < T_j \leq +150^\circ\text{C}$ for the LM209, and $0^\circ\text{C} \leq T_j \leq +125^\circ\text{C}$ for the LM309. $V_{IN} = 10V$ and $I_{OUT} = 0.1A$ for the TO-5 package or $I_{OUT} = 0.5A$ for the TO-3 package. For the TO-5 package, $I_{MAX} = 0.2A$ and $P_{MAX} = 2.0W$. For the TO-3 package, $I_{MAX} = 1.0A$ and $P_{MAX} = 20W$.

Note 2: Without a heat sink, the thermal resistance of the TO-5 package is about 150°C/W , while that of the TO-3 package is approximately 3°C/W . With a heat sink, the effective thermal resistance can only approach the values specified, depending on the efficiency of the sink.













typical applications (con't)



© 1974 Texas Instruments Incorporated
 All rights reserved. This document is a registered trademark of Texas Instruments Incorporated.

LM109/LM209/L103

typical performance characteristics



100


TABLE I. RESISTOR VALUES (Ω) FOR STANDARD OUTPUT VOLTAGE

POSITIVE OUTPUT VOLTAGE	APPLICABLE FIGURES	FIXED OUTPUT %		CURRENT ADJUSTABLE FROM 100% TO 5%			NEGATIVE OUTPUT VOLTAGE	APPLICABLE FIGURES	FIXED OUTPUT %		CURRENT ADJUSTABLE FROM 100% TO 5%		
		R1	R2	R1	R1	R2			R1	R2	R1	R2	R1
+1.0	1, 5, 6, 7, 12 (4)	4.17	3.01	1.8	0.5	1.4	+100	7	3.57	100	4.2		
+2.5	1, 3, 6, 7, 12 (4)	0.57	3.63	1.5	0.6	1.5	-250	7	3.57	265	2.2	10	20
+5.0	1, 5, 6, 7, 12 (4)	2.15	4.99	.75	0.5	2.2	-6 (Note 6)	3, 11(1)	3.57	2.40	1.2	0.5	10
+6.0	1, 5, 6, 7, 12 (4)	1.15	6.04	0.5	0.5	2.7	-8	3, 10	5.48	5.38	1.2	0.5	2.0
+9.0	2, 4, 15, 6, 12, 9	1.87	7.15	.75	1.0	2.7	-12	3, 10	3.57	8.45	1.2	0.5	3.1
+12	2, 4, 15, 6, 9, 12	4.87	7.15	1.0	1.0	3.0	-15	3, 10	7.65	11.5	1.2	0.5	4.3
+15	2, 4, 15, 6, 9, 12	7.87	7.15	1.2	1.0	3.0	-20	3, 10	3.57	24.3	1.2	0.5	10
+20	2, 4, 15, 6, 9, 12	21.0	7.15	5.6	1.0	2.0	-45	8	3.57	11.2	2.2	10	20
+45	7	3.57	48.7	2.2	10	20	-100	8	3.57	97.6	2.2	10	20
+75	7	3.57	16.7	2.2	10	60	-250	8	3.57	249	2.2	10	20

TABLE II. FORMULAE FOR INTERMEDIATE OUTPUT VOLTAGES


<p>Outputs from +2 to +7 volts (Figures 1, 5, 5, 9, 2, (4))</p> $V_{OUT} = (V_{REF} \times \frac{R2}{R1 + R2})$	<p>Outputs from +6 to +250 volts (Figure 7)</p> $V_{OUT} = (\frac{V_{REF}}{2} \times \frac{R2 - R1}{R1}) + R3 + R4$	<p>Current Limiting</p> $I_{LIMIT} = \frac{V_{SENSE}}{R_{SC}}$
<p>Outputs from +7 to +37 volts (Figures 2, 4, 15, 6, 9, 12)</p> $V_{OUT} = (V_{REF} \times \frac{R1 + R2}{R2})$	<p>Outputs from -6 to -250 volts (Figures 2, 8, 10)</p> $V_{OUT} = (\frac{V_{REF}}{2} \times \frac{R1 - R2}{R1}) + R3 + R4$	<p>Feedback Current Limiting</p> $I_{LIMIT} = \frac{V_{OUT} R3 + V_{SENSE} (R3 + R4)}{R_{SC} R4}$ $I_{SHORTCIR} = \frac{V_{SENSE}}{R_{SC}} \times \frac{R3 + R4}{R4}$

typical applications




TYPICAL PERFORMANCE
 Note: R2 = R1/2 for maximum temperature drift.
 Regulated Output Voltage: 5V
 Load Regulation (I_o = 20): 0.5 mV
 Load Regulation (I_o = 100 mA): 1.5 mV

FIGURE 1. Basic Low Voltage Regulator (V_{OUT} = 2 to 7 Volts)




TYPICAL PERFORMANCE
 Note: R2 = R1/2 for maximum temperature drift.
 Regulated Output Voltage: 15V
 Load Regulation (I_o = 20): 1.5 mV
 Load Regulation (I_o = 100 mA): 4.5 mV

FIGURE 2. Basic High Voltage Regulator (V_{OUT} = 7 to 37 Volts)



TYPICAL PERFORMANCE
 Regulated Output Voltage: -15V
 Load Regulation (I_o = 20): 1 mV
 Load Regulation (I_o = 100 mA): 2 mV

FIGURE 3. Negative Voltage Regulator



TYPICAL PERFORMANCE
 Regulated Output Voltage: +15V
 Load Regulation (I_o = 20): 1.5 mV
 Load Regulation (I_o = 100 mA): 1.5 mV

FIGURE 4. Positive Voltage Regulator (External NPN Pass Transistor)


مسائل

۱-۱: یکبارفتنه در مدار شش ۱-۱ از نوع کانال n بوده و مشخصه‌های آن در شکل زیر رسم شده است. اگر ولتاژ


FET در یک مدار $V_{DS} = 17.5$ و $I_{DS} = 2.5$ mA باشد، بطولت

الف: ولتاژ گیت یوسوس را در چه مقدار باید رسمیم تا جریان در یک mA برسد؟

ب: برای اینکه بار ولتاژ گیت یوسوس داشته باشد در قسمت الف، توان جریان در یک را در دو باره به مقدار قبلی رسانیم، مقدار ولتاژ منبع تغذیه V_{DD} چه مقدار باید در نظر گرفته شود؟




شکل ۱-۱




۱-۲: مشخصه MOSFET یکبارفتنه در مدار شش ۱-۲ در شکل زیر نشان داده شده است.

الف: مقادیر I_D در V_{DS} را در یک آورید.

ب: اگر بخواهیم ولتاژ در یک یوسوس $V_{DS} = -25$ V باشد، مقدار V_{GG} را در چه مقدار باید در نظر بگیریم؟



شکل ۱-۲




۱-۳ : در مدار شکل ۱-۳ اگر JFET کابرد شده از نوع کانال n بوده مشخصات درین آن به صورت زیر باشد. در هر لحظه


نقطه کار FET در این مدار $I_D = 1.65 \text{ mA}$ و $V_{DS} = 9.5 \text{ volt}$ باشد. مطلوب است :

الف، خط بار DC (استاتیگ) ؛ ب، مقادیر R_L و R_S ؛ ج، خط بار AC (دینامیک)


د) سوییچ ولتاژ خروجی، در هر لحظه ولتاژ ورودی دارای مقدار سبک - متوسط - بزرگ باشد ؛ ه) تغییر ولتاژ ولتاژ



شکل ۱-۳



۱-۴ : در ولتاژ کمتری V_{GS} نشان داده شده در شکل ۱-۴ مقادیر پایداری ولتاژ زیر می باشد :



شکل ۱-۴

$R_D = 10 \text{ k}\Omega$ ، $R_G = 0.9 \text{ M}\Omega$ ، $R_S = 500 \text{ }\Omega$ ، $V_{DD} = 25 \text{ V}$

$I_{DSS} = 2.5 \text{ mA}$ ، $V_p = -2.2 \text{ volt}$ ، $I_{GSS} = 100 \text{ pA}$


مطلوب است : الف، ولتاژ بایس V_{GS} ؛ ب، جریان درین I_D ؛

ج، ولتاژ V_{DS}

۱-۵ : اگر FET کابرد شده در مدار شکل ۱-۵ دارای پارامتر زیر باشد :

$I_{DSS} = -3 \text{ mA}$ ، $V_p = +3 \text{ volt}$

بعضی از مشخصات :



شکل ۱-۵

$R_1 = 1.5 \text{ M}\Omega$ ، $R_S = 5 \text{ k}\Omega$ ، $R_2 = 300 \text{ k}\Omega$ ، $R_D = 20 \text{ k}\Omega$ ، $V_{DD} = -65 \text{ V}$

مقادیر I_D ، V_{GS} و V_{DS} نقطه کار را بدست آورده .