

تقریباً
 (که قدرت خود را نشان دهد)
 نتیجه

جدول حسی
 (A, B, 0) عمل (0, B) عمل
 عمل

تکلیف است و دارای [درستی] است

$\forall a, b \in A: a \square b \in A, a \circ b \in A$ بسته بودن

$\forall a, b \in A, a \circ b = b \circ a, a \square b = b \square a$ کامیاب

$\forall a, b, c \in A: a \circ (b \circ c) = (a \circ b) \circ c$ سه مرتبه تکراری
 $a \square (b \square c) = (a \square b) \square c$

$\forall a, b, c \in A:$ تکرار تکراری
 $a \circ (b \square c) = (a \circ b) \square (a \circ c)$
 $a \square (b \circ c) = (a \square b) \circ (a \square c)$

$\exists e \in A: a \square e = e \square a = a$ عضو خنثی

$\exists e_0 \in A: a \circ e_0 = e_0 \circ a = a$ عضو خنثی

عضو در A و در A عضو کلی در A بطوری که از این دو
 عضو عمل \square و \circ است عضو کلی آن محلی (عمل سوز)

نتیجه
 (R, +, x) عمل
 (Q, +, v) عمل
 PM
 -

متغیر حقیقی و متغیر
 Max, Min مقدار
 متغیر

$\{0, 1, +, \cdot\}$

حیدر سوختگی یک حیدر بول است زیرا،

$a \cdot b \Rightarrow$	a	b	$a \cdot b$	$a + b$	$a + b$
	0	0	0	00	0
	0	1	0	01	1
	1	0	0	10	1
	1	1	1	11	1

زیرا خاصیتی زیر دارد.

۱- بسته بودن: همه جواب سوختگی است.

۲- جایابی: دارد $a \cdot b = b \cdot a$ / $a + b = b + a$
 سوختگی بندی.

بنا محدود اجزای که اعضای آن روی مجموعه نامحدود باشد.

بنا محدود اجزای که اعضای آن روی مجموعه محدود باشد.

برای اثبات خاصیت حیدری روی حیدرهای محدود به کمک جدول حقیقت صورت

میگیرد چون حیدر محدود است برافتنی همه حالتها را می توان در این جدول

چک نمود.

آیا $(R, +, \cdot, x)$ یک حیدر بول است؟

حیدر زیرا خاصیت توزیع پذیری را ندارد.

$$3x(2+5) = (3x2) + (3x5)$$

$$2 + (3x4) = (2+3)x(2+4) \quad \text{ع}$$

مجموعه همه مجموعه های دین است. P_M

همه مجموعه های دین زیر مجموعه M هستند.

همه مجموعه های دین عضو P_M هستند.

آیا (P_M, \cup, \cap) یک حیدر بول است؟

نه خاصیت را دارد (عضوین \emptyset و \emptyset و $\emptyset \rightarrow \emptyset$) است.

خاصیت عضوین هم دارد.

$$\begin{cases} A \cap \bar{A} = \emptyset \\ A \cup \bar{A} = M \end{cases}$$

آیا (Q, \vee, \wedge) یک حیدر بول است؟

بله (عضوین T, F است)

$$Q \wedge \bar{Q} = F = e_{\downarrow}$$

$$Q \vee \bar{Q} = T = e_{\uparrow}$$

خاصیت عضوین هم دارد.

Subject: Year: Month: Date:

تصانیف جدید

۱) اکتادار (خودرانی) ident potancy

$$a = a \circ a \circ a \dots a$$

$$a = a \square a \square a \dots a$$

این عمل \square و \circ ضمیمه یا انجام شود
تیمی خورشید من باشد

$$\overline{\overline{a}} = a$$

۲) انزلیت (مکمل حد صبری) مکمل برابر است با خودی

$$a \circ (a \circ b) = a$$

$$a \square (a \square b) = a$$

amiti@esweb.com

۳) جذب

$$a \circ (\overline{a} \square b) = a \circ b$$

$$a \square (\overline{a} \circ b) = a \square b$$

۴) تضرب

$$\overline{a \square b} = \overline{a} \circ \overline{b}$$

$$\overline{a \circ b} = \overline{a} \square \overline{b}$$

۵) (مورتل)

۶) عضو خورخاره (عضو Null Sink)

a

این هر عملی روی این عضو نتیجه خور عضو بود
عضو خورخاره بی عمل می شود عضو خورخاره بی عمل می شود

اصول موضوع چیست؟
تصانیف جدید نویسنده کاغذی

Subject: Year: Month: Date:

شکل بندی


a	b	c	b+c	a+b	a+(b+c)	(a+b)+c
0	0	0	0	0	0	0
0	0	1	1	0	1	1
0	1	0	1	1	1	1
0	1	1	0	1	1	1
1	0	0	0	1	1	1
1	0	1	1	1	1	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1

وقتی می بینیم در ستون، فریزر ایند \leftarrow شکل نیز برای +

amiti@esweb.com

۱) بارش

اصول موضوع، گزاره های هندسی، گزاره های دل و نیزیم



اصول موضوع \leftarrow
A) چو درست بدین ترتیب B, C, D, E, F, G, H, I, J
و به دلیل نیز سفته اعم که بدین اصول موضوعه گردید.

اصول ریاضی که باید در مرتبه اما بدین معنی نیست که این هر جا است.

Subject: Year: Month: Date:

معرفی نموده

$$a \circ e_{\square} = e_{\square} \circ a = e_{\square}$$

$$a \square e_{\circ} = e_{\circ} \square a = e_{\circ}$$

ایستادگی: شروع از اصول و رسیدن به دسترس قضیه را ایستاد گویند

$$a \circ (\bar{a} \square b) = (a \circ \bar{a}) \square (a \circ b)$$

$$= e_{\square} \square (a \circ b) \quad \text{اصل مکتب}$$

$$= a \circ b \quad \text{اصل سوئیچینگ}$$

Duality (دوگان)

هر وقت که تبدیل کردن بین + و x در جدولی وجود دارد

دوگان

$$\begin{cases} \square \rightarrow + \\ 0 \rightarrow 1 \\ e_{\circ} \rightarrow e_{\square} \\ e_{\square} \rightarrow e_{\circ} \end{cases} \quad \begin{cases} \bar{e}_{\circ} = e_{\square} \\ \bar{e}_{\square} = e_{\circ} \end{cases}$$

ایستادگی: استواری که بازنه تمام مقادیر محلی برقرار است و اگر نگوییم

ایستادگی: دوگان فقط روی ایستادگی انجام می شود (گفت ایستادگی)

مثال: به بیست و نه دوگان اعمال کردیم

Subject: Year: Month: Date:

موسی که می توان (دوگان زد) فقط روی آی ده ها می توان زد

رابطه

$$f(x, y, z) = xy^2 + z$$

تابع سوئیچینگ

تعریف صدی یک تابع: با بد عبارت از ابر جدول تابع درست است

* به تابع ها در جدول سوئیچینگ = تابع سوئیچینگ Switching function گویند

* تابعی که می توان به صورتی تعریف کرد که همه حالت های تابع را برای هر بار

که به این تعریف با جدول صحیح گویند

دارن رابطه


تعریف تابع

دارن اصل مقدار تابع به از هر ورودی از x, y, z جدول صحیح


$$f(x, y, z) = \begin{cases} x + yz \\ x \square z \\ \vdots \end{cases} \quad f(x, y, z)$$

$f_0(a,b) = 0$


$f_{15}(a,b) = 1$



$f_{12}(a,b) = a$




$f_{10}(a,b) = b$




توانج همانی

$f_3(a,b) = \bar{a}$




$f_5(a,b) = \bar{b}$




توانج معکوس

$f_8(a,b) = ab$



and/or

$f_{14}(a,b) = a + b$



a	b	a ⊕ b
0	0	0
0	1	1
1	0	1
1	1	0

xor-2nor
 $f_9(a,b) = a \oplus b = \overline{a \cdot b} = (a \cdot \bar{b}) + (\bar{a} \cdot b)$


xor-1
 $f_4(a,b) = a \oplus b = \overline{a \cdot b}$

تعداد توانج با ورودی ۳ متغیر برابر است با ۲^۳ = ۸
 درجه سوییچها تعداد توانج با ورودی ۳ متغیر ۲ = ۲^۳
 اما تعداد توانج در عدد بزرگتر برای ۱ متغیر ∞ است

این یک تابع ۳ متغیره است
 (با اینکه فقط ورودی دارد اما حالتی از ۳ متغیره است)

- ⊖ B
- ⊙ D
- ⊕ A

$f(x,y,z) = x + \bar{y}z$




ab	f0	f1	f2	...	f14	f15
00	0	0	0		0	0
01	0	0	1		1	1

نسبت مدارهای منطقی / تعداد ترانزیستورهای مورد نیاز در آن


Subject: Year: Month: Date:

$f(a, b) = \overline{ab} = \overline{a} + \overline{b}$ nand-not
 $f_7(a, b) = \overline{a+b} = \overline{a} \cdot \overline{b}$




تولید implication

$P \rightarrow Q \equiv \sim P \vee Q$



تولید inhibition

$P \rightarrow Q \equiv \sim P \vee Q$
 $\sim(P \rightarrow Q) = P \wedge \sim Q$



نسبت مدار ساده تر است

Subject: Year: Month: Date:

مداری که طراح می‌کشد، بر این و بر این قرار است

- 1- سرعت ↑
- 2- توان مصرف ↓
- 3- قیمت فعاری ↓
- 4- قیمت ↓
- 5- نویز پذیری ↓

مهمترین این عوامل
 حجم ↓
 سرعت ↑ (اضافه)


تعداد ترانزیستورهای مورد نیاز از آن است پس باید ترانزیستورهای مدار کم تر است

دارند

Gate input



تعداد ترانزیستورهای مورد نیاز تقریباً P برابر تعداد GI است

درین دو مدار زیر کدام ساده تر است؟ (مداری که GI کم تر است)



طوطا ۵۴۳۳۳ / ... / ... / ...

حاصل شده مدار منطقی ...
 فریکوانسی حالت طوطا ...
 ... از سیستم ...



level=3

۸ ns

...
 ...
 ...
 ...

...
 ...
 ...
 ...


تعداد level ها ...
 level=3

...
 ...

... / ... / ...

...
 ...


...
 ...
 ...



...
 ...
 ...

...
 ...

...
 ...
 ...



z=4
 y=9
 x=7
 Delay: Max=9 ns

Critical Path ...

Subject: Year: Month: Date:

(در منطق بایناری ها DAG نمودار جهت اجرا در سبای (برای بیان وقت ها افتاده البته در در سبای ریز هم در وقت نشیند حتی DAG هست)

هدف: سبای، اقدامات سرعت

مانند سبای ترین مدار تقسیم، مانند سبای ترین عبارات هم سبای یک هدف دیگر در سبای

مدار در سبای ریز عبارت است. و برای رسیدن باین هدف روی عبارت ها می کشیم

روس Quine

روش جهت یافتن سبای ترین مدار در سبای

(حرف و ST, PT, SOP, POS) همه انواع عبارت های در این روش

بهرین سوکار داریم

حرف و عبارت که فقط از یک متغیر تشکیل شده است مثل a, b, c, a که می تواند خورش باشد، تقسیم (\emptyset, \emptyset)

حرف است x اما حرف نیست $x + \emptyset$

ST: جمع چندین حرف، البته حرف تنها هم می تواند ST است

(Sum Term) $a+b+c$ ST, a ST, $b+\emptyset$ ST

PT: مرتب کردن حرف ها یک حرف در

Subject: Year: Month: Date:

تعداد لست input \downarrow \Leftarrow ساده تر
تعداد طبقات \downarrow \Leftarrow سرعت \uparrow در منطق اولویت نوبت است

سرعت تا آنجایی که می شود خوب است پس برای سبای ریز می رویم تا ساده تر کنیم


هدف: سبای، اقدامات سرعت

$$G(a, b, c, d, e, f) = abc + ade + cdf$$

(برای پیدا کردن مدارهای مختلف می توانیم از سبای برای ورودی و عبارت و تناظر یک بیت است)

برای سبای مدار می رویم ~~چون~~ یکجای ساده می کنیم

سبای عبارت نتیجه سبای مدار را می دهد زیرا



تعداد لست = 12

تعداد لست = 10

تعداد توابع min و max با n سست ورودی؟

Subject: Year: Month: Date:

a	b	c	f(a,b,c)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

مثال تابع ورودی

minterm است

چون فقط یک جا 1 است

تابع ماکزیم Maxterm

فقط با 0 است و با 1 است و با 1 است

تعداد توابع 2^{2^n}

تعداد توابع 2^n

تعداد minterm 2^n

$$\frac{2^n}{2^{n+1}}$$

تعداد توابع min و Max

این تابع تا برای عبارت هستند Max, Min برای تابع هستند

Subject: Year: Month: Date:

SOP = Sum of Product

$$a+b+c \quad | \quad \overline{a}bc + a\overline{c}d + bc \quad | \quad \frac{a}{sep}$$

ST

$$abc \quad | \quad (a+b)(\overline{c+d})(\overline{a+b+c})$$

PT و ST

$$a \cdot [a \cdot (b+c+d) + cdf] \rightarrow POS$$

تعداد توابع 2^{n+1}

Maxterm

Minterm

در مثال قبل مینترمها برابر است پاره

$$f(a,b,c) = m_1(a,b,c)$$

نمایش استاندارد نمایش Canonical

$$\sum m(1,2,4,5,6) \equiv \prod M(0,3,7)$$

است

نمایش استاندارد

هر مینترم قابل نمایش به شکل PT است که هر مینترمها در آن

است

هر ماکسترم قابل نمایش به شکل ST است که هر ماکسترمها در آن

است. $\overline{a} \overline{b} c$ مین

$$\rightarrow m_1(a,b,c) = \overline{a} \overline{b} c$$

و اگر $\overline{a} \overline{b} c$ not

است. $a + \overline{b} + \overline{c}$ Max

$$\rightarrow M_3(a,b,c) = a + \overline{b} + \overline{c}$$

و اگر $a + \overline{b} + \overline{c}$ not

$$\rightarrow M_7(a,b,c) = \overline{a} + \overline{b} + \overline{c}$$

در وقت بعد

نمایش استاندارد مینترمها

هر تابع قابل نمایش به صورت جمع مینترمها است.

هر تابع قابل نمایش به صورت ضرب ماکسترمها است.

نمایش کسری تابع به صورت رویداریم

a	b	c	f(a,b,c)				
0	0	0	0	0	0	0	0
0	0	1	1	1	0	0	0
0	1	0	1	0	1	0	0
0	1	1	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	1	0	0	0	1
1	1	0	1	0	0	0	1
1	1	1	0	0	0	0	0

به تعداد اعداد

هر متون یک عدد یک دارد

اینها مینترم

به تعداد حرفها متون
هر متون فقط یک متون
اینها ماکسترم

Canonical \rightarrow SOP $\xrightarrow{\text{ترتیب}} \text{SOP ساده‌ترین}$
 \rightarrow POS $\xrightarrow{\text{ترتیب}} \text{POS ساده‌ترین}$

$$F(a,b,c) = abc + \bar{a}b\bar{c} + a\bar{b}\bar{c}$$

$$F(a,b,c) = (a+\bar{a})b\bar{c} + a\bar{b}\bar{c}$$

$$= b\bar{c} + a\bar{b}\bar{c}$$

$$= \bar{c}(b+a\bar{b})$$

$$= (b+a)\bar{c}$$

$$F(a,b,c) = b\bar{c} + a\bar{c} \leftarrow \text{SOP}$$

پ
 پس در مدارات نمی‌توانیم از این‌ها و اصول استفاده کنیم. به این روش رسیدیم.

استفاده کنیم.
 قوانین مورد نیاز در این روش

۱- تکرار
 $a = a + \dots + a$
 $a = a \cdot \dots \cdot a$


۲- همجواری منطقی. استقراض می‌کنند.
 ۲- در not ها یک تفاوت است. (در یک ورودی درستی است)

همجوار $\bar{a}b\bar{c}d$ و $\bar{a}bcd \rightarrow$
 غیر همجوار $x\bar{y}z$ و $wyz \rightarrow$ است

* ترکیب معین اول در مدارات هم می‌باشد.

هر تابع قابل نمایش به صورت SOP است.
 هر تابع قابل نمایش به صورت POS است.

* مدارات منطقی در not (درجوری) داریم می‌توانیم آنرا حذف کنیم.



پ
 اما وسط نباید باشد.

* حرفها مدار منطقیان صرف طبقه است.

* ST و PT " طبقه است.

* SOP, POS " دو طبقه است.

روش دیگر تابع مدار ۲ طبقه دارد.

سه تا مدار که می‌توانیم دو طبقه باشند.

Karnaugh-Map کا نوٹ

پہلے سارے متغیر کو 1 لکھو

دوسرے 1 لکھو اور دیکھو

قرائن دررویش Queen چیست؟

در باره سازی کارنو و متغیر متغیر دایمی

پہلے 1 لکھو اور دیکھو

Cube

سارے متغیر

Cube 2^n جہاں n متغیر متغیر

Prime Implicant چیست؟

Prime Implicant چیست؟

$$x\bar{y}z + xy\bar{z} \Rightarrow x\bar{y} \Rightarrow \text{or}$$

$$abc + \bar{a}b\bar{c} + a\bar{b}\bar{c}$$

اولیٰ

$$\underline{abc} + \underline{\bar{a}b\bar{c}} + \underline{a\bar{b}\bar{c}}$$

$$\{ \bar{a}\bar{c} + abc \}$$

دوسری

$$abc + \bar{a}b\bar{c} + a\bar{b}\bar{c}$$

$$\underline{abc} + \underline{\bar{a}b\bar{c}} + \underline{a\bar{b}\bar{c}} + \underline{abc}$$


$$= b\bar{c} + a\bar{c}$$

Queen در باره سازی قرائن دررویش

متغیر متغیر

Karnaugh Map

در این ساده سازی کارنو n




هر متغیر 3 متغیره دارد 3 حساب همچواست.

هر متغیر m متغیره دارای n حساب همچواست.

جدول کارنو به صورت 2ⁿ خانه که هر خانه هم 3 تا همچوا (حساب) داشته

به 8 خانه

که PT نه ST :
 که PT نه PT به هر PT یک که نسبت به هم که از 3 سبیل
 0, 1, 1 - شکل سه است.
 که اگر تابع آمده اگر نبوده و اگر تقسیم بود 0



که ST نه ST به هر ST یک که نسبت به هم که از 3 سبیل 0, 1, 1
 شکل سه است.

وزن حساب

نویسند و استخراج کنیم. PT می توانیم اجرا کنیم

6
1
9
1

3^n ← PT

اما اگر هم " " باشند صحیح است

کل PT های برای n متغیر $3^n - 1$ عدد

	ab		a		a	
c	00	01	11	10		
\bar{e}	0 ⁰	0 ¹	1 ³	1 ²		
e	1 ⁴	0 ⁵	0 ⁷	0 ⁶		
	b		b		b	

مقدار $F(a,b,c) = abc + a\bar{b}c + a\bar{b}\bar{c}$

وقت SOP می خواهیم مرتبه چندمی 0 را بگیریم

SOP $\Rightarrow bc + a\bar{c}$

	ab		a		a	
c	00	01	11	10		
0	0	1	1			
1	1	1				
	b		b		b	

0-0
0-1

مثال: همچنان از روی کدها استخراج می شود

$g(a,b,c,d,e,f)$

$abcde, dcaeb$
 $10101 -$
 $10100 -$

همچنان در خط - می باید یک 1 باشد و در صورتیکه هم فقط

یک اختلاف داشته باشند

تعریف دیگر PT
 PT مقادیر ورودی که باید به ورودی داشته باشد


$b\bar{c} = 10$

ST not

$f(a,b,c,d,e)$
 $\bar{b} + a + \bar{e} \Rightarrow 01-1$


$$f(a,b,c) = \sum m(0,1,3,7)$$

حاصل شده
این تابع را ساده کنید




$$\Rightarrow \bar{a}\bar{b} + bc$$

00- -11
 $\bar{a}\bar{b}$ bc




در این مرحله در Cube I یک گروه را بسته
بسته حالت یکم بسته شده است.

در این حالت یکم بسته شده است



0-0
0-1 0--

Cube 1: اولاً 2ⁿ خانه باشند
2- شکل آنرا متصل با هم ببندید.
3- ویدئو خانها را که من توانم با هم بگیرم



Cube 1 / بسته شده / Cube 2 / بسته شده / Cube 3 / بسته شده

- 1- Cube ها را در مکان بزرگ ببندید.
- 2- Cube ها را در مکان تعدادشان کم باشد.
- 3- خانهای که طولی 1 رالت + منفی (ن Cube ها) اها را بپوشانید

یک جدول برای 3 متغیر 8 متغیر دارد و هر متغیر هم 3 هسته دارد.

Cube 2 خانهای یک متغیر در فرم است.

Cube 3 خانهای 2 متغیر در فرم است.

Cube 2ⁿ n متغیر در فرم است.

cd \ ab	00	01	11	10
00				
01	1	1	1	1
11			1	
10	1	1	1	1

در مسائل جوابی که چند شرط داشته باشد

مثال

$$F(a,b,c,d) = \bar{c}d + c\bar{d} + abc$$

$$F(a,b,c,d) = \bar{c}d + c\bar{d} + abd$$

یا این آبی

در مسئله Prime Implicant داریم:

- 1- PI های ضروری: که در هر مین EPI هم بودند.
- 2- PI های غیر ضروری: که در مین NEPI هم بودند.

به PI می گویند که هر دو رسیده کنیم جدول را در جدول دیده می شود.

مثال مثال اول $\bar{c}d + c\bar{d}$ PI های ضروری

abc
 abd → PI های غیر ضروری

PI های غیر ضروری نه PI است که در دو جواب داده سازی

که از مین است

Prime Implicant ✓

Cube که در کاف Cube های نزدیک از خودش جا نشود. (یعنی تیر از آن رفته است)

یعنی Cube های که در سه سازی گیریم و است نماند Prime Implicant

جدول ۱ متغیره

جدول ۲ متغیره دارای ۱۶ خانه است و هر خانه دارای ۲ جمله است
برای متغیر هم ۲ جمله دارد

cd \ ab	00	01	11	10
00	0	2	12	8
01	1	5	13	9
11	3	7	15	11
10	4	6	14	10

$$F(a,b,c,d) = \sum m(0,1,2,3,6,7,11,15)$$

$$= \bar{a}\bar{b} + \bar{a}c + cd$$

هنداست در 5 متغیر و متغیر دیگر از جدول کارنو استفاده نشود.

P_n هست آرایه P_1 های که n خط دارند.
 P_n هست آرایه P_1 های که 2^n خانه ای است.

P_0 خانه های که P_1 های بین خط ندارند.

P_1 " " " یک خط دارند.

P_2 " " " دو خط دارند.

ab \ cd	00	01	11	10
00				
01	1	1	1	1
11			1	
10	1	1	1	1

1, 2, 5, 6, 9, 10, 13, 14, 15

Sort کردن
 را بر وزن جدول

$w(1)$	170000		
	80010		
$w(2)$	00101		
	0110		
	1001		
	1010		
$w(3)$	1101		
	1110		

10110

وزن 32

وزن جدول به تعداد خطی در جدول جدول وزن جدول

این جدول را به کتب

ab \ cd	00	01	11	10
00	0	4	2	8
01	1	5	3	9
11	3	7	1	11
10	2	6	4	10

$$P(a, b, c, d) = \sum m(5, 7, 13, 15)$$

$$P(a, b, c, d) = \bar{a}b\bar{c}d + a\bar{b}c\bar{d} + ab\bar{c}d + abc\bar{d}$$

$$= bd \checkmark$$

سبب

$$P(a, b, c, d) = b\bar{c}d + bcd$$

جدول کارنو 5 متغیره

برای 32 خانه است و هر خانه برای 5 هست

ab \ cd	00	01	11	10
00	1			1
01				
11				
10				

e=0

e=1

1 - 000 - => $\bar{b}\bar{c}d$

~~.....~~

در صورتی که فقط این سیستم فقط داخل P_1 آمده است.

داخل P_1 در صورتی که P_1 فوراً می شود

سیستم ضروری گفته، منتهی من است که فقط داخل P_1 است.

	00	01	11	10
00			d	
01		1	d	
11	1	1	d	d
10	1		d	d

Don't Care
 یعنی don't care است که چه بود
 چیک، و هیچگاه استفاده گفته نیست.
 که می توانیم منی به هم که به تقو شماره
 شماره عالی به شماره 2, 3, 5, 7, 10, 11, 12, 13, 14, 15

$$P = 2, 3, 5, 7, 10, 11, 12, 13, 14, 15$$

آن d هایی که به تقو شماره سازغان است یک می کنیم
 و آن d هایی که به تقو شماره سازغان نیست میزنیم

تعداد P_1 داریم؟ هیچگاه از جدول کار نمی رویم بلکه از این سیستم استفاده.

در صورتی که لااقل 2 تا همسایه هستند. چون فقط رید موقعت تفاوت

داریم آنهایی که 1 دارد توانسته از آنهایی که صفر دارد نیز استفاده

تعداد یکی که فرزند P_1 است و بخار با یکی که فرزند P_2 است و شماره گفته که

صفر که شماره شده است فرزند P_1 است.

	P_0	P_1		P_2
✓1	0001	0-01	45 ✓	ورن 1
✓2	0010	-001	49 ✓	
✓5	0101	0-10	26 ✓	ورن 2
✓6	0110	-010	310 ✓	
✓9	1001	-101	513 ✓	ورن 1
✓10	1010	-110	614 ✓	
✓13	1101	1-01	9,13 ✓	ورن 2
✓14	1110	1-10	10,14 ✓	
✓15	1111	11-1	13,15	ورن 1
		111-	14,15	

(1, 5, 9, 13)
(2, 6, 10, 14)

	00	01	11	10
00				
01	⊗	⊗	⊗	⊗
11			⊗	
10	⊗	⊗	⊗	⊗

تعداد P_2 داریم؟
 خانه های P_2
 قابلیت

البرهان ضروری است

$$P(a, b, c, d) = 2, 3, 5, 7, 10, 11, 12, 13, 14, 15$$

دست کار

<u>P0</u>	<u>P1</u>	<u>P2</u>	<u>P3</u>
✓2 ✓3	✓2, 3	2, 3, 10, 11 (1)	
✓5	✓2, 10 ←	3, 7, 11, 15 (2)	
✓10	✓3, 7 ←	(3, 11, 7, 15) ←	
✓12	✓3, 11 ←	5, 7, 13, 15 (3)	
✓7	✓5, 7 ←	10, 11, 14, 15 (4)	
✓11	✓5, 13 ←	10, 11, 14, 15 (5)	
✓13	✓10, 11 ←		
✓14	✓10, 14		
✓15	✓12, 13		
	✓12, 14		
	✓7, 15		
	✓11, 15		
	✓13, 15		
	✓14, 15		


$\left[\begin{matrix} 12 \\ 7 \\ 11 \\ 13 \end{matrix} \right]$ ← بقا به صورت
 12
 7
 11
 13

P2 باید تفاضلشان است


(5) تا PI داریم که در جدول کاروانته - صحتش صحت است

حال که ما به از این P1 ضروریست
 2, 3, 10, 11
 3, 7, 11, 15
 5, 7, 13, 15


منطقه‌های خنجره‌ها
 منطق‌های سه متغیره روس $[0, 1, z]$ می‌باشند که معروفترین منطق این
 منطق با فرضی ۳ حالت هستند.



یا وصل است که معنی یک است.



یا قطع است که معنی z است.



در این حالت ورودی بود و خروجی بود

در حالت ۱ یعنی ورودی ۱ حالت اول که اگر $C=0$ بود، $C=1$ بود، $C=0$ بود

است. $C=1$ قطع $C=0$ وصل

مجموع افعال منطق کامل
 معنی که معنی آن است که معنی است.



یا مجموع $\{and, not\}$ که مجموع منطق کامل است.

$\{and, not\}$

p-Switch (Active low) یا قطع یا آن وصل است فقط ۱ را عبور می‌دهد.


n-Switch (Active high) یا قطع است یا آن وصل است فقط ۰ را عبور می‌دهد.

منطق ۳ متغیره \rightarrow حالت



۱۰ قطع است not با آن
 ۱۰ وصل است and با آن

مدار زیر را دارم





خروجی تابع چیست؟

a	b	c	
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1


$(a \oplus b) + c$

$out = \begin{cases} w & ab=0 \\ c & ab=1 \end{cases}$
 $w = \begin{cases} b & a=0 \\ 1 & a=1 \end{cases}$
 $a=0 \Rightarrow \bar{a}b + a\bar{b}$
 $a=1 \Rightarrow \bar{a}b + a\bar{b} = a\bar{b}$


nand




این مدار را می توان به عنوان یک مدار دیگر نیز بیان کرد.



$c = 0 \Rightarrow HZ$
 $c = 1 \Rightarrow I$



$c = 0$
 $c = 1$




سخت نیست not از روی بافر

$0 \rightarrow 1$
 $1 \rightarrow 0$

سخت نیست and از روی بافر

$and \Rightarrow a \cdot b$

(اگر $a=0$ نتیجه 0 و اگر $a=1$ بود نتیجه b می باشد.)



$\leftarrow a=0 \rightarrow$ نتیجه 0
 $\rightarrow a=1 \rightarrow$ نتیجه b

سخت نیست


حاصل جدول ۹۰، ۲۱ - منطقی - در این جدول

منطق و مقدار

این سیستم می تواند ولتاژ مختلف باشد بر این در نظر نسیم، ولتاژ ممکن است U مقدار ولتاژ نامعین که الان جانف را نسیم. ولتاژ نسیم در آن ولتاژ مقدار است

۰، ۱، ۲، ۳


۲ قطع بودن




۳ ولتاژ نامعین

۰ ولتاژ صفر

۱ ولتاژ نسیم




اختلاف بین این مقدار کاری که ما داریم در نسیم که ولتاژ را به لکن است از نقطه اول به نقطه دوم نسیم



۲ قطع بودن ولتاژ نامعین

۲، ۱، ۰

Active height (در حالت)



b/a	0	1	2	U
0	2	2	2	2
1	0	1	U	U
2	U	2	U	U
U	U	U	U	U

در نسیم $b=0$ مثلا قطع است $b=0$ مثلا قطع است

در نسیم $b=1$ ولتاژ $a=0$ مقدار نسیم $b=2$ نسیم با فرستنده نسیم ظاهر است


$\{U, 2\} = U$

۰، ۱، ۲، ۳

$\{U, 2\}$ یعنی همان U یعنی نامعین


هر نسیم با U یا نسیم U نسیم

این مداریم که از یک طرف مقدار a می برد و از یک طرف دیگر حال این نسیم مقدار




b/a	0	1	2	U
0	0	U	0	U
1	U	1	1	U
2	0	1	2	U
U	U	U	U	U

منظور از این جدول حقیقت نسیم، منطق و مقدار




در نسیم a و b نسیم U است




a	b	out
0	0	1
0	1	1
1	0	1
1	1	0

روشنی سه حالت سوئیچ




اول باره سافت سویچ پس با 5V خلاص
 $C=0 \rightarrow \text{on}$
 $C=1 \rightarrow \text{off}$
 Active low



سویچ با ترانزیستور (CMOS) سافت - و هم اکنون هم با ترانزیستور سافت می‌شود.

N-Switch

وقتی که قطع هست صریح روشن کند و وقتی وصل هست صریح
 را روشن کند (یعنی اگر روشن کند)




p-Switch

وقتی که قطع هست صریح روشن کند و وقتی وصل هست صریح
 را روشن کند (یعنی اگر روشن کند)



P-Switch / P-gate / N-switch

سوئیچ سوئیچ Switch





موضوع سوئیچ های دیجیتال است که در این روش، خروجی می‌شوند

یعنی سوئیچ را در یک حالت سره دارد (C کنترلی) اگر $C=0$ سوئیچ قطع
 اگر $C=1$ سوئیچ وصل است. در ضمن نباید این نکته را سوئیچ وصل
 نیست (محل آن که سوئیچ را می‌کشد روشن می‌کند اما به سوئیچ وصل
 نمی‌شود)




Active High سوئیچ



Active Low سوئیچ

سوئیچ ها منطوق کامل هستند
 برای اینکه اینها را بتوانیم باها سرید منطوق کامل ریسر



در این مدار مقاومت منفرد و ولتاژ در هر یک از شاخه ها P است.


هر دو طرف 5 است و ما اینجا 1 می بینیم اما آنجا 5 است. مقدار 1 P است.

در سورد 1 قوی، اما آنجا که با مقاومت 1 رسیده در سورد 1 ضعیف

(5 ولت هر دو طرف 1 است آنجا که با منبع ولتاژ 1 رسیده (از طریق سیم)

منبع ولتاژ وصل است (در سورد 1 قوی) آنجا که با مقاومت به منبع

ولتاژ وصل P است (در سورد 1 ضعیف)




این مفهوم همین صورت را در رسم

منطق 1 مقدار کلون است؟


این فصل سوئچ های ساده P و ترانزیستور P (اما سوئیچی که با الکترونیک می آید)

حال که در ترانزیستور سوئچ P ترانزیستور هم صفرو هم 1 را برتری

رنگند به گیت gate از ترانزیستور این کار کرده



C-Switch
T-gate



نعل دردی از T-gate

منطق 1 مقدار

در این منطق مقاومت نیست است. (این منطق از ترانزیستور منطق 1 مقدار 1 مقدار 1 مقدار 1 است.)


مقاومت منطق 1 مقدار

قوی U_S T_S O_S ←
ضعیف U_W T_W O_W ←




a	b
U _s	U _w
1 _s	1 _w
0 _s	0 _w
U _w	U _w
1 _w	1
0 _w	0 _w
Z	Z

در منطق و با مقاومت و ترانزیستور
 تفاوت و با مقاومت و ترانزیستور
 است




هر دو با هم
 منطق کار
 است






تفاوت قوی در منطق



x	y
0	5v
1	0v



$y = ab$



$$\frac{v-0}{R_2} = \frac{5}{R_1+R_2} \Rightarrow v = \frac{R_2}{R_1+R_2} 5$$



$Z, 0w \rightarrow 0w$
 $Z, Uw \rightarrow Uw$

منطق و با مقاومت و ترانزیستور
 تفاوت و با مقاومت و ترانزیستور
 است

طراحی مدار دیجیتال / طراحی سیستم دیجیتال

Subject: Year: Month: Date:

Combinational Components قطعات ترکیبی

برای ساخت یک سیستم دیجیتال، یک روش را انتخاب کنید که به شما کمک کند تا این طراحی را به خوبی انجام دهید.

۱- طراحی سطح لیت: به این صورت است که فیدبک از ورودی به خروجی می‌دهد.

۲- طراحی سطح لیت: به این صورت است که فیدبک از خروجی به ورودی می‌دهد.

تا مدار جدیدی را بسازد. (معاری روی طراحی سطح لیت است، مدار منطقی طراحی سطح لیت است.)

و چون بدون حافظه هستند می‌توانند مدارات ترکیبی (FF) را بسازند.



مدارات که دارای حافظه هستند می‌توانند مدارات ترکیبی بسازند.

ترکیبی و بدون حافظه

ترکیبی و حافظه دار

Subject: Year: Month: Date:

فصل دوم در سیستم دیجیتال




$$F = \begin{cases} y & x=0 \\ z & x=1 \end{cases} \Rightarrow \bar{x}y + xz$$

$$0 = \begin{cases} 0 & w=1 \\ 1 & w=0 \end{cases}$$



$$0 = wT + \bar{w}F$$

$$0 = wU + \bar{w}x\bar{y} + \bar{w}xz$$

$F(a,b,c) = \sum m(0,1,7)$ Active-high + OR



$F(a,b,c) = \prod M(2,3,4,5,6)$ Active Low + And




$m_0(I_2 I_1 I_0) = \overline{I_2} \cdot \overline{I_1} \cdot \overline{I_0} = I_2 + I_1 + I_0$

Dec n
n+2

(DEC) Decoder

بصورت یک Box یا کادر در نظر آورده می شود و ورودی 2^n و خروجی n دارد.
 هر یک از خروجی ها که فعال است (Active) به عنوان خروجی داده می شود.




$I_2 I_1 I_0 \rightarrow 05 \checkmark$
 1 0 1

Active High: این به معنی فعال شدن است. یعنی هر خروجی که 1 باشد فعال است.

110 \rightarrow 06

Active Low

110 \rightarrow 06



این به معنی فعال شدن است. یعنی هر خروجی که 0 باشد فعال است. (Active Low)
 این به معنی فعال شدن است. یعنی هر خروجی که 1 باشد فعال است. (Active High)
 این به معنی فعال شدن است. یعنی هر خروجی که 0 باشد فعال است. (Active Low)
 این به معنی فعال شدن است. یعنی هر خروجی که 1 باشد فعال است. (Active High)

Dec را چگونه ساده کنیم؟

Subject: Year: Month: Date:

از روش ساده سازی ماتریس برای ساده سازی Dec استفاده می شود
 زیرا تعداد ترانزیستورها ضعیف تر می شود با اینکه تعداد طبقات زیاد است
 اما برای Dec استفاده می شود

یعنی از Dec و پوری Enable را ایند

از $En=0$ همه ترانزیستورها روشن می شوند و اگر A_{low} و اگر A_{high} روشن می شوند
 و اگر $En=1$ همه کارها روشن را ایند می دهد

در Active low $\leftarrow \overline{En} +$
 در Active high $\leftarrow En \cdot$

از تعداد ترانزیستورها ایند En دارد پس هرگز از ایند En نباید استفاده کرد

هنگام $n2^n$ است $\rightarrow n2^n + 2 \times 2$
 (برای En and/or) $O(n2^n)$

Active low En به En or En می شود

Dec چگونه ساده کنیم؟

Subject: Year: Month: Date:

#GI
 سطح پیمایی برابر است
 تعداد ورودیهای n است


تعداد ورودیها $n2^n$ + توان است

$$\Rightarrow n2^n = GI$$

از روش ساده سازی Dec بر حسب ایند سرعت پایین شود

در روش ماتریس (پیمایی کمتر می شود - ساده تر می شود اما سرعت پایین می آید)
 جدول ساده سازی 4×16 طبقه 1


برای سبب Dec 2×4 به سبب از Dec استفاده کنیم 4×16



تعداد $2 =$

نوکلید یک Dec 3x8 یک Dec 2x4

نیاز به 2 Dec 2x4 است




I_2	I_1	I_0	3×8
0	0	0	00
0	0	1	01
0	1	0	02
0	1	1	03
1	0	0	04
1	0	1	05
1	1	0	06
1	1	1	07

حقیقتاً

تست سال ۸۴ شماره ۶۴

درستاً ترس از اینها می رود و می کشند



Dec دارای لیت است. and لیت
Mux دارای تت است. or لیت

ورودی تت or ورودی لیت and


Dec اول طبقه بود و می کشد؟ $G I \#$

اولتر فایر سه سازه کردیم طبقه اما $G I \#$

Mux طبقه است؟ $G I \#$

تست = ()


اما Mux خورنده سازه لیت



$x=0 \rightarrow 0=1$

$x=1 \rightarrow 0=0$


است




x	y	0
0	-	0
1	y	y

در هر ورودی

مخرج Mux منطق کامل است.



$0 = \begin{cases} I_0 & S_0=0 \\ I_1 & S_0=1 \end{cases} \quad 0 = S_0 I_0 + S_0 I_1$



بازسازی است

مخرج Mux

SOP

$$0 = \sum_{j=0}^{2^n-1} m_j (S_{n-1} \dots S_1 S_0) I_j$$

که این SOP - Canonical است زیرا به بهترین SOP


است زیرا در صورت هر یک از ورودیها به بهترین

Mux

- 1- ورودی های داده (عاری)
- 2- دسته ورودی دارد
- 3- ورودی های انتخاب


اگر تعداد ورودی انتخاب n باشد تعداد ورودی داده 2^n است.

مجموعه ورودی های انتخاب که از ورودی های داده و ورودی های انتخاب




مخرج Mux منطق کامل است.

بهر Mux نیز Mux کوچکتر در درونش است.



در Mux 4x1 و Mux 2x1



$$(n) (2^n(n+1) + 2^n)$$

$$(2^{n+1})(2^n(n+1) + 2^n)$$

Mux

این مدار 3 طبقه Mux است و هر طبقه از 2 طبقه است
 این مدار 6 (2^n - 1) (2^n + 2) دارد
 این مدار 8 Mux دارد

است ← Mux در هر طبقه I طبقه

$$2^n(n+1) + 2^n$$

$$1 \rightarrow 2(2) + 2 = 6 \text{ Mux} \leftarrow 6 \times (2^n - 1) \text{ در هر طبقه}$$

$$\text{تعداد Mux} = (2 \times 1)$$

در Mux از این مدار می توان کرد این مدار بهترین است

$$O = \sum_{j=0}^{2^n-1} (m_j (s_{n-1} \dots s_0))$$

and
or

$$2^n(n+1) + 2^n$$

این مدار 2 تاوری برای or / 2 تاوری and و هر طبقه (n+1) تاوری
 این مدار 2 تاوری برای or / 2 تاوری and و هر طبقه (n+1) تاوری

این مدار Mux است Dec نیز یک عنصر دیگر است. حل این


این Mux ساده کنیم در هر مدار 2 طبقه است و هر طبقه از 2 طبقه است
 در هر طبقه 2 تاوری است

Mux 1 تاوری or که دارای 2^n تاوری است. 2^n تاوری and که دارای (n+1) تاوری است
 Dec بودن 1 طبقه بود اما می بینیم یعنی GI زیاد بود که در هر طبقه است

$$GI = (n2^n) \text{ در هر طبقه}$$

$$Dec = O(n2^n)$$

Mux ← 2 طبقه است. or - 1
 and 2^n



کتاب تابع را بخوانید مستعد را بدون هیچ سبب افکار دیگری باز نماند

• $(2 \times 1)^{n-1}$ مستعد


DEMUX

برعکس Mux مستعد

یک ورودی دارد (ارز) n و n خروجی است. 2^n تا خروجی دارد.

مستعد 2^n تا خروجی دارد. 2^n تا ورودی است.

که مستعد 2^n تا ورودی دارد. و مستعد 2^n تا خروجی دارد.



خروجی مستعد 2^n تا ورودی دارد. مستعد 2^n تا خروجی دارد.

مستعد 2^n تا ورودی دارد.

$$f(a,b,c) = \begin{cases} f(a,0,c) & b=0 \\ f(a,1,c) & b=1 \end{cases} = \bar{b}f(a,0,c) + bf(a,1,c)$$


$$f(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \bar{x}_i f|_{x_i=0} + x_i f|_{x_i=1}$$

مستعد

$$f(a,b,c,d) = (a \oplus b) + \bar{c}d$$

$$f(a,b,c,d) = \begin{cases} a \oplus b & d=0 \\ a \oplus b + \bar{c} & d=1 \end{cases} \Rightarrow \bar{d}(a \oplus b) + d[(a \oplus b) + \bar{c}]$$

$$f(a,b,c,d) = \bar{b}\bar{c}f(a,0,0,c) + \bar{b}cf(a,0,1,c) + b\bar{c}f(a,1,0,c) + bc f(a,1,1,c)$$



2⁸ تا حالت ورودی داریم که فقط 8 تا باینری رو میخوایم dont care

I ₇	I ₆	I ₅	I ₄	I ₃	I ₂	I ₁	I ₀	O ₀	O ₁	O ₂
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	1	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1


$$O_2 = I_4 + I_5 + I_6 + I_7$$

$$O_1 = I_2 + I_3 + I_6 + I_7$$

$$O_0 = I_0 + I_1 + I_4 + I_5$$

(Dec 2ⁿ × n)

$$\left(\frac{n \times 2^n}{2} \right) = 2^{n-1}$$



Demux یا Decoder


ای خارج (En) است.

آن Decoder های برای En و Demux بر اساس این است

Demux/Dec EN

Dec EN

Encoder 2ⁿ/n



فقط یک ورودی میخوایم تا اینکه باسه ولت


این میخوایم تا اینکه باسه در غیر اینصورت ورودی غیر از اینست

آن در صورت dont care


کد و تا ورودی باسه خصوصاً dont care (یعنی خروجی میخوایم در این است)

مطابق با این است

صفر و 1 = 2 می شود یعنی هیچ نیاز ورودی فعلی نیست



Cube که در اینجا استفاده شده است. وقتی در جدول حقیقت میزنیم میبینیم که در جدول Cube که در جدول



a	b	c	d	o
0	x	x	x	0
x	0	x	x	0
x	x	0	x	0
x	x	x	0	0
1	1	1	1	1

بیت and
که باید خواهم جدول حقیقت
نکته 4 = 16
احتمالاً در تمام تبدیل به 5 کاربرد

cd	ab	00	01	10	11
00	0	0	0	0	0
01	0	0	0	0	0
10	0	0	0	0	0
11	0	0	0	0	0

این

Encoder اولویت دار n^2

اینکه فعلی است در خروجی ریزه می شود Encoder اولویت دار در واقع وقتی که
خود ورودی داریم که در آن یک خروجی ریزه می شود که دارای اولویت بالاتری است.
تکمیل خاصی ندارند اما تمام داریم یعنی این که در این باره است، اولویت سیم
دهیم و با آن که در این کم اندک است. اولویت سیم داریم.

که در n خروجی داریم. اما n حالت اولویت سیم داریم که 2 تا n رایج
را استفاده می کنیم.

Encoder اولویت فعلی (Enc معمولی)، فقط تفاوت آن در Enc معمولی

فقط یک ورودی فعلی اما Enc اولویت دار می تواند چندتا

فعلی باشد در ضمن در Enc اولویت دار به هیچ کدام

فعلی نباشد که در این صورت هم مجاز است که در Enc اولویت

وقتی در جدول حقیقت Cube یک کم عمق Cube بودن در جدول کار نیست.

نکته در جدول حقیقت عبارت ساده شده P از سه ورودی است

نکته ایما در جدول کار نیز عبارت ساده شده P از سه ورودی است

رابطه

حال عبارتی بدست آورده شد

$$O_2 = \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 I_4 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3 \bar{I}_4 I_5 \dots$$

$$O_1 = \bar{I}_0 \bar{I}_1 I_2 + \bar{I}_0 I_1 \bar{I}_2 I_3 + \dots$$

حال عدد در سطح 5 عبارت خود را سه سه سه 3 مرتبه می بینیم

Component های ترکیبی را گفتیم بهمین Comp. ترکیبی ایما در کم

استند و به حافظه دارد

Comp ترکیبی

شماره 2 حافظه دارد / واحد حافظه

جلسه ششم

در اولین دانش به Encoder ها دو اولویت صعودی، نزولی داریم

PENC

Encoder اولویت داره

نوعی که در همه بهترین اولویت باشه I₀ باشه

این اولویت
بهترین اولویت
بهترین اولویت


I ₀	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	O ₂	O ₁	O ₀	Z	
1	x	x	x	x	x	x	x	0	0	0	0	128
0	1	x	x	x	x	x	x	0	0	1	0	64
x	0	1	x	x	x	x	x	0	1	0	0	32
0	0	0	1	x	x	x	x	0	1	1	0	16
0	0	0	0	1	x	x	x	1	0	0	0	8
0	0	0	0	0	1	x	x	1	0	1	0	4
0	0	0	0	0	0	1	x	1	1	0	0	2
0	0	0	0	0	0	0	1	1	1	1	0	1
0	0	0	0	0	0	0	0	0	0	0	1	0

↑ P

↑ 256

که معیاره در سخت داره این تا 1 تا 0 فونیه

(glitch معارضه و موقی)



Hazard (رفع اشکال Hazard, Hard Fresh)

اوس سخت Hazard در مدار ترکیبی

Race چیست؟ علت glitch و Race است. حرحه در یک مدار خواص

در یک مدار ۲ به چند سفید را سفید دهیم آنف در آن مدار Race

ای رسته است. و می توانیم این کار را بکنیم تا کسی از دورتر

رستیه تغییر کند این که زودتری تغییر می کند پدیده است. و آن

که در دست تغییر می کند پدیده است. (برای کسی نویسه برای بنایم)

ترتیب سفید شدن به داده های حافظه این مدار نباید تغییر کنند. درخواست

تغییر کند همه بهم تغییر می کنند. (هاضت زمانی)

ترتیب آشنایی به هر واحد حافظه در هر زمان به خواست تغییر می کنند

و تغییر می پدیه رده ای بی ندارند. (ناهاضت)

مدارات ترکیبی که داخل مدارات ترکیبی آشنایی استقاوه می شوند

کسی می پدیه و استقاوه می کنند (که این و در این زمانه است استقاوه)


می کند. این مدارات ترکیبی نباید Hazard (خطر) داشته باشند

Hazard
 به مدار ترکیبی می گوئیم هاردر دارد که glitch

در سخت نویس داشته باشد.

در این ده تودک سفید شدن استقاوه کنیم استقاوه نباید

glitch چیست؟ زمانی که انتظار داریم به سفید نویس



تغییر در ورودی
x, y, z

Race بین x, y, z چون

۲ ورودی می‌خواهند همزمان تغییر کنند. این است این

حالت Functional است بلکه چون فقط ورودی x تغییر کرده

امادگی مدار ۲ ورودی عوض می‌شود این می‌شود Non Functional



[این است Functional قانون داریم طرفی این قانون را می‌توانیم Non Functional کنیم این است]

Non-functional

بزرگی SOP مدار ۲ طبقه اول and طبقه دوم or

هر درگاه طبقه اول است and

وقتی رخخانه‌ها با نوبت تغییر کنند and است که طبقه اول



از این تغییر Hazard, رقابت SOP, POS

این است آری این است که بین Race می‌زنیم زیرا Race نیست

glitch و هم نیست ← Hazard

این است قانون می‌کنیم که اگر مدار ترکیبی داریم حق است هم ورودی همزمان تغییر



کند یعنی در هر لحظه از زمان فقط می‌تواند یکی از آن‌ها تغییر دهد


Hazard functional Race بین ورودی‌ها مدار ترکیبی که قانون

قانون را برایش می‌دهیم (کسی که Race بین ورودی‌ها می‌گذرد این Hazard functional


نمی‌تواند ورودی‌ها را یکی در یکی تغییر دهد بلکه همزمان در مدار ورودی

۲۵ را می‌خواهیم! گفتیم باید فاصله آن‌ها عدد ۱۷







رفع هزارد با اضافه کردن
 Cube سه ش که البته
 این این قطعه نیز برتر باشد که است



این سه دریا Cube Race با این چون
 که Cube را یک در هر است



glitch (Sop) Min



glitch (Pos) Max

پس SOP ها در هزارد داشته باشند از نوع Static - 1 است


پس POS ها در هزارد داشته باشند از نوع Static - 0 است

نست هزاره سال ۱۶

Race غیر کرانی

Race به Race وجود دارد اما اگر glitch نکند چون تا پدید

فرصت و این فرصت غلط نمی کند




Race کرانی مقدار درستی بریزه دارد

(A) Race غیر کرانی → Race داریم → (این رو Cube) چون هر کدام بریزه زنده و می نماند


(B) Race کرانی → Race → اگر glitch

از این Cube می خواهم یک Cube



در این برقی یک Cube می خواهد بود

پس در این اما فرصت به این است که این فرصت را می توانیم



$abcd \rightarrow abcd$

$1101 \rightarrow 0101$

① این کد SOP است بر اساس کدینگ glitch داریم و در این کد

and بین \bar{c} و $\bar{a}d$ glitch داریم! یعنی $c=0$ و در این


OR بین $(\bar{a}d)$ و $c=0$ در این کدینگ داریم

$c=0, \bar{a}d=0 \Rightarrow 1101 \rightarrow 0101$


$(a+b) +$

تست ۴۳ سال ۸۲
همین ادسی کار با این مدار را در این فصل داریم

$(a+b+c) \cdot \bar{c} =$ Cube تا فضا بر روی Cube




تا فضا بر روی



این فقط \bar{c} تغییر می کند
تا فضا

تست ۴۴ سال ۸۲


$(a+b) \cdot (\bar{b} + \bar{c}) (a + \bar{c}) \Rightarrow$



$(a+b)(\bar{b} + \bar{c}) (a + \bar{c})$


\downarrow
 $\text{Nand}(\bar{a}, c)$

$(a \cdot \bar{c})$




رفع مشکل مدار back to back جهت نوشتن

در آنتیم بی OR عملی می توانیم نه برای یکی از ورودی ها صرفاً



حالت جهت تغذیه با منبع یکی از ورودی های لیت OR را بنویسید

دویم به 1 و اردو باره صرف کنیم همان صورت هم مانده



مورد خواهیم
 10
 1
 1

اگر خواهیم تر - - با محتوای حلقه فقط سبک باید ورودی OR صرف

شوند. اگر خواهیم 1 بنویسیم باید OR سمت ص 1 است و اگر

خواهیم منفی ورودی OR سمت راست 1 شود

بسی ورودی OR سمت راست می شود Reset. چون این است

بسی ورودی OR سمت ص می شود Set. چون این است

عناصر حافظه ای
 حافظه چیزی توئیم که اطلاعات را بتواند در طول زمان نگه دارد و سیستم که می تواند اطلاعات


باید دانسته شود که می تواند حافظه باشد.

حالت باید در سیستم به حالتی را دارد که عامل خارج از رفتار سیستم به حالت


ارامه دهد می شود حالت باید در حالت ناپایدار

عامل خارج می آید و وقتی عامل خارج رفت و سیستم دوباره به حالت قبل رفت

مورد حالت ناپایدار



back-to-back not gates



یک مدار ضعیف است که در حالت ناپایدار

مورد می تواند بتواند حافظه در نظر گرفت.

اگر خواهیم امکان نوشتن تو حافظه وجود داشته باشد باید امکان نوشتن

داده وجود داشته باشد. back to back می توانیم نوشتن

بسیار مهمه ولی نباید Flip-Flop

تفاوت فلوپ چیست؟ به معنی Latch

مدل ریاضی FSM

در این مدل زمان لحاظ نیست. (در صورتی که سیستم می توان از FSM

استفاده کرد که زمان لحاظ نیست به معنی) روی کار زمان با سیستم برده

سیستم کار کنیم.




clock یک سیگنال بیرونی و منظم است و وصل کرده به Latch

تا با آن تغییر حالت بدهند که این حالت لحاظ نیست ایجاد کرده و حال


می توانیم از FSM استفاده کنیم

می توان استفاده از مدل FSM با جدول لحاظ نیست را توسط

clock ایجاد کرد و می توان مدار ترکیبی را ایجاد نمود



در این یک Latch است.



Latch

نوع SR دارای ۲ ورودی است.

Flip-Flop همان است که امکان اعمال را دارد


تفاوت فلوپ SR دارای ۲ ورودی است. (یعنی)

در حالت فلوپ SR با نگاه به جدول and انجام کنیم

فرق DFF و SR FF چیست؟

Subject: Year: Month: Date:


حساس به سطح 0 با قیود and و not می توانیم



(SR Flip-Flop حساس به سطح 0)

D-Flip Flop

وقتی $clock=1$ همیشه در ورودی پوره به داخل Flip Flop می رود





D به S و D' به R می رود

DFF

حساس به سطح 1

اگر $clock=1$ همیشه به D می رود به داخل FF می رود




تنگه اول Unknown چون $clock=0$ و ما نمی توانیم چیزی

D می تازیم و نمی دانیم می تازیم یا نه

Subject: Year: Month: Date:

چون latch حساس به سطح 1 و $clock=1$ همیشه در ورودی پوره به داخل latch می رود


(حساس به سطح 1 clock) D-Flip Flop



$clock=1$ همیشه حق تغییر در latch می تازیم

$clock=0$ همیشه حق تغییر در latch می تازیم و به Q می تازیم

چون این حساس به سطح 1 است




(SR Flip-Flop حساس به سطح 1)


Subject: Year: Month: Date:

F-F حساب به لایه تغیر استانی ها حسب است تا بعد Clock و خارج

میتوانیم در عمل FSM را کنیم




Q₁ از D می لیه ، Q₂ از Q₁ می لیه (بافت روی این سیم ها)



خروجی می گیریم

تغیر در حالت FF حساب به لایه دو FF حساب به لایه خروجی است
Basket کنیم


حالت Master-Slave است می آید رویه اجرا است FF



Subject: Year: Month: Date:



خروجی F-F حساب به لایه قابل استفاده با FSM نیست راه همین

سرایح F.F حساب به لایه خروجی



وقتی clock=0 و clock=1 مقدار را حفظ می کند تنها وقتی که لایه داریم

مقدار D (ورودی) به خروجی (Q) انتقال می یابد تا بعد




دسته اول از FF و latch و Race کارایی و مقایسه

Subject: Year: Month: Date:

clock = 1 Race باریم

clock = 0 Race باریم و از نوع کارایی است زیرا



Race کارایی باریم

چون فرقی و برینه های مختلف تغییر می کند Race کارایی باریم

قانون: در latch و F.F مقدار 11 نهی چون Race

کارایی بیسی می آید

Master

Subject: Year: Month: Date:

نقطه در Master حساب می شود و در D.P.F حساب می شود

نقطه در Master حساب می شود و در D.P.F حساب می شود

- در latch و FF حساب می شود
- در back-to-back latch حساب می شود

Race کارایی در Flip Flop و latch است


در Race حالتی که برینه یکی از برینه های

و چون فرقی و البته است برینه این Race کارایی است

در RS=11 است و چون clock برینه، latch و F.F


در Race کارایی می شود و در مقدار نامعلوم می شود

مقدار غیر مجاز RS=11 می رود





ورودی R، سترون
 اگر $r=0$ و $r=1$ با $r=1$ در $r=0$ خود را می دهد

بدون توجه به clock, RS، چه می داند F.F می فرستد
 (یعنی $Q=1$ و $Q=0$)




اگر $r=0$ و $r=1$ با $r=1$ در $r=0$ مدار قرار می گیرد

فصل	گزینه	سال
F.F	۶۷	۸۵
H.	۶۷	۸۴
H.	۱۱	۸۰
F.F	۱۴	۸۰



برای حل این مشکل نباید مقدار ورودی و لگ طراک بهم بیند کند
 که از $Setup\ time$ و $Hold\ time$ بگذرد
 یعنی ورودی F.F، $Setup\ time$ و $Hold\ time$ خود را باید



$S[n]$ و $O[n]$ حسه؟

Subject: Year: Month: Date:

$I = \{x, y\}$

مداخل

حالت اولی

$O = \{0, 1, 2, 3\}$

$S[1] = B$

$S = \{A, B, C\}$ (FSM بیرون سی)


$T = \{(x, A, A), (y, A, C), (x, B, B), (y, B, A), (x, C, B), (y, C, A)\}$

$F = \{(x, A, 2), (y, A, 1), (x, B, 3), (y, B, 2), (x, C, 0), (y, C, 3)\}$

هرگاه یکی این 5 بار را در انتهای FSM بهین راه است

زمان در FSM حسه است

n = 1 2 3 4 5 6 7 8 9 10




یک مدل FSM از یک کسب و کار چیست؟

Subject: Year: Month: Date:

FSM = Finite State Machine

(I, O, S, T, F)



FSM یک مدل ریاضی است از یک سیستم فیزیکی

* I: ورودی
* O: خروجی

* مختصات داخل حافظه حسه یک سبیل است از آن

حفظ $T: I \times S \rightarrow S$ $T^* \cup T$

حالت نقطه اول در ورودی یک نقطه

$S[n] = T(i[n-1], S[n-1])$ Mealy

$S[n]$ مختصات حافظه در لحظه n تابعی است از ورودی یک لحظه قبل

و مختصات حافظه در لحظه n-1 و این است

حالت نقطه و در لحظه نقطه

خروجی $O[n] = F_o(i[n], S[n])$ F_o تابع F_o

Mealy

خروجی در هر لحظه n تابع ورودی در همان لحظه و حالت همان لحظه

حافظه است


و در جدول حالت n ورودی = در جدول R R = خروجی
 سمت چپ ورودیهای فعلی و حالت فعلی، سمت راست خروجی فعلی
 (جدول حالت)

ورودی فعلی	حالت فعلی	خروجی فعلی	حالت بعدی
x	A	2	A
y	A	1	C
x	B	3	B
y	B	2	A
x	C	0	B
y	C	3	A

در جدول x 2 حالت داریم و y 3 حالت داریم و z 6 سردرگم

حالت فعلی A ، ورودی x و y (حالت فعلی)

حالت سازش P FSM



F_0 و 0 هم با هم برابرند


$F = \{(x, B, 3)\}$

این گراف فعلی این پنج خروجی را داریم

این FSM داریم. بدین گراف نوشت

(نمودار حالت state diagram)

Formal مجموعه ای = رسمی
 State diagram گراف = ریاضی




این رکابت S_1 و این ورودی a خروجی b

در گذشته رکابت S_2 فراهم بود

این سو State Table


در این حالت ۲ بیت هست که ۲ بیت اول است

طوری که ۲ بیت اول T

T=0 ← محتویات و در آن لحظه است


T=1 ← خروجی توی آن لحظه است

طوری که ۲ بیت اول / Set and Reset = RS / طبق جدول (اولی RS JK)



JK=00 ← حفظ حالت می


Reset ← JK
 0 1

Set ← JK
 1 0


JK ← محتویات خروجی و تغییر می کند
 1 1

ترسیم مدار منطقی یک FSM

۱- تغییرات خروجی و ورودی




حالت	خروجی	ورودی
0	0	x
1	1	y
2	0	
3	0	



۲- ساخت مدار منطقی
 طبق روشی FSM را داریم برای ساخت

۱- حالتها را مشخص کنیم (حالت چیست؟ محتویات حافظه است)

۲- مدار منطقی مدار استفاده کنیم زیرا هم حالتها را توانی بنویسید



۴- ساخت مادرکسی برای ساخت مادرکسی است در جدول حقیقت

در جدول حقیقت F_0 است.

(است، خروجی و ورودی)

در جدول حقیقت

(است، $x(n)$, $S(n)$, $o(n)$)

به از جدول حقیقت

در جدول حقیقت با توجه به کلمه

حالت ورودی تابع

$$o[n] = F_0(x[n], S[n])$$
 چون F_0 است

خروجی لحظه n تابعی از ورودی n و حالت n است که با F_0 بیان می شود.
 است.

فلیپ فلوپ FlipFlop حالت لحظه n است و اما در آینده ورودی فلیپ

فلیپ تقسیم کننده لحظه $n+1$ است. که به این سری که توسط سری ورودی

F.F است را تقسیم می کنند تکرار لحظه $n+1$ فلیپ فلوپ

تکرار لحظه n همان تکرار لحظه $n+1$ است

۳- ساخت T

$$e[n] = S[n+1]$$
 تکرار لحظه n است که به P.F در دست که از P.F حالت

لحظه $n+1$ است.





Q_1

Q_1, Q_0 سے R, S کی
 حساب
 Q_0, Q_1 سے T کی

1
 0
 1
 0
 1
 0
 1
 0
 1
 0
 1

T سے
 R, S, T

$i[n]$	$S[n]$	$o[n]$	$S[n+1]$	R	S	T
0	0 0	1 0	1 1	0	1	1
0	0 1	- -	- -	-	-	-
0	1 0	0 1	1 0	0	1	0
0	1 1	0 0	1 1	0	1	0
1	0 0	0 0	1 0	0	1	0
1	0 1	- -	- -	-	-	-
1	1 0	1 1	0 0	1	0	0
1	1 1	0 1	1 0	0	-	1



$i[n]$	$S[n]$	$o[n]$	$S[n+1]$	شماره جدول
0	0 0	1 0	1 1	
0	0 1	- -	- -	
0	1 0	0 1	1 0	
0	1 1	0 0	1 1	
1	0 0	0 0	1 0	
1	0 1	- -	- -	
1	1 0	1 1	0 0	
1	1 1	0 1	1 0	

از روی شماره جدول

سوال 40

و در جدول
 جدول شماره 40

$S(n+1)$ سے T کی $S(n+1)$ سے T کی

ان کے لیے P سے $F.F$ کی حالت $S(n+1)$ سے P کی

یہ ہے کہ P سے T کی حالت

یہ ہے کہ R, S سے T کی

۳ ویژگی‌های FSM چیست؟

Subject: Year: Month: Date:

کارهای ساده‌تر که توسط این سیستم مختلف می‌تواند انجام داده شود

۱. محدودیت زمانی استفاده کم است همه مدارات ۲ طبقه است

۲. مشخص کردن توسط افراد دانش فنی و فیلد با هم متفاوت است

۳. مدار متفاوت است

* FSM یک مدل ریاضی است برای مدل کردن حالت‌ها که می‌تواند در این

زمان کمترین هزینه و تعداد درگاه‌ها کمترین است

* FSM لزوماً به معنی مدار منطقی نیست اما یک روش ساختن این


که با مدار منطقی سازیم

چهارگانه در Race, PP بین بنده‌ها می‌تواند در سیستم از قانون

Setup Time, Holdup استفاذه کنیم حال چه کار کنیم

که این مدارها این قانون را برای ورودی‌ها P.F. مدون



Subject: Year: Month: Date:



$$T = \bar{Q}_1 + Q_0$$

$$Q_1 = \bar{Q}_1 + Q_0$$



$$Q_0 = Q_1 + \bar{Q}_0$$



$$R = \bar{Q}_1 Q_0$$

$$S = Q_1$$

$$T = \bar{Q}_1 + Q_0$$



C.P.

clk

FSM در سیستم ← مدار تولید درهم

در این کار می‌توانیم از این

دکو تا حدتین غیر هم دارد که تاخیر در کور تا حدتین غیر در مدار کور می باشد

d_{min} تاخیر


از وقتی clock می خورد کور تا زمان که $F.F$ شروع به تاخیر می کند برابر

تاخیر مثبت طلب و کو تا حدتین می باشد که d_{min} یعنی در $d_{FF} + d_{min}$

از وقتی clock می خورد کور تا زمان که $F.F$ شروع به تاخیر می کند برابر تاخیر

مثبت طلب و تاخیر بزرگترین می باشد که d_{max} یعنی در $d_{FF} + d_{max}$

در تغییرات فقط بین فاصله زمانی $d_{FF} + d_{min}$ تا $d_{FF} + d_{max}$ است



$d_{FF} + d_{min} > t_h$

d_{FF} چیست؟ d_{min} و d_{max} چیست؟ t_{s} و t_{h} چیست؟

سینال clock سینرون نیست

آن سینال تغییر نمی کند مقدارش clock بخورد. (امید است)

که این سینال تغییراتش که عقب است clock است (اول clock)

میکند تاخیر به سینال

به دروری با clock سینرون به t_{s} و t_{h}

Setup time طلب طلب جا رعایت می شود

R, S, T تاخیر از ده چند چون تغییر کند R, S, T

هم تغییر می کند بین t_{s} تا t_{h} در تمام clock سینرون با R و S و T

و در هر موقع فاصله زمان سینال

تاخیر مثبت طلب = فاصله زمان بین ورودی clock و تغییر output

d_{min} و d_{max} T به مدار ترنس است به واری می خواند است که d_{FF} تاخیر بزرگترین