


۴۰۰۰ Hz

در صورتی که دو فلپ فلوپ T و F، یکدیگر را در مدار یکدیگر قرار دهند



این مدار را می‌تواند

مسئله ۸۹ بیت ۷۰

$$d_{FF} + d_{max} + t_s < T$$

$$0 + 10ns + 10ns < T$$

$$25ns < T \Rightarrow \frac{1}{25} = \left(\frac{1}{T}\right) f$$

$$\frac{1}{25ns} = \frac{1}{25 \times 10^{-9}s} = \frac{1}{25 \times 10^{-3}} = \frac{10^9}{25} \text{ Hz}$$

$$= \frac{100 \times 10^7}{25} = 4 \times 10^7 \text{ Hz} = 40 \times 10^6 \text{ Hz} = 40 \text{ MHz}$$

تأخیر در مدار یکدیگر یعنی تأخیر در مدار یکدیگر (Propagation delay)  $t_{pd}$  و  $d_{max}$

تأخیر در مدار یکدیگر است.

نظم در حالت hold time

دوره  $d_{FF}$  معادل  $t_h$  است و رابطه  $d_{FF} + d_{min} > t_h$

است اما در  $d_{FF}$  که از  $t_h$  بود باید کاری کنیم تا فریم

این کار با  $d_{FF}$  باید کاری کنیم تا فریم زودتر تا به دست

کمیته ای با مقاومت و خازن ایکن

$$d_{FF} + d_{max} < T - t_s$$

$$d_{FF} + d_{max} + t_s < T \checkmark$$


این را هم می‌توانیم در مدار قرار دهیم و طبق این است

نیم !! هر وقت مجبوریم به بود طبق این مداریم

به بود طبق  $d_{FF} + t_s$  و  $d_{max}$  می‌توانیم از تأخیر مدار یکدیگر

همه چیز

در Moore با اینکه State خروجی است





خروجی بین دارنده است

پس این یک Moore است.

خروجی فعلی را پس به ورودی فعلی نزارد.

که می آید خروجی را پس همان State ها می آید



در مدار Moore هر چیزی بین 0 و 1 نزارد

در مدار Mealy هر چیزی بین 0 و 1 وجود دارد

FSM Moore , FSM Mealy

$S[n+1] = T(i[n], S[n])$  Mealy همان حالتی می آید از FSM با سیستم

$O[n] = F_o(i[n], S[n])$

Moore حالتی ضعیف تر است. خروجی فعلی فقط تابع

حالت فعلی است نه خلاف Mealy که خروجی فعلی تابع ورودی

فعلی و حالت فعلی است. Moore


$S[n+1] = T(i[n], S[n])$

$S[n] = T(i[n-1], S[n-1])$

$O[n] = F_o(S[n])$

فقط به حالت فعلی وابسته

تفاوت بین Moore است و Mealy



این یک FSM است Mealy

Moore یعنی در حالت را هم خروجی

هر چیزی می آید / اما این ما نمی توانیم عمل C که همیشه می آید

طراحی FSM برای مقایسه سه عدد

اول reset می کنیم و در ورودی هر بیت یک بیت سه در داخل مقایسه

سه عدد خروجی دریافت می کنیم


$L = A < B$  خروجی

$G = A > B$


$E = A = B$

اول تعیین کنیم از کم از بیشتر وارد شوند یا برابرند؟ فرض کردیم از بیش

کم از بیشتر وارد می شوند



- خروجی
- L: 100
  - G: 010
  - E: 001




سه نوع از E چون  
تساوی عدد را می گویند

معنی: هر کس هویتش کوچکتر از Moore می تواند بزرگتر

در FSM Mealy با سه ورودی سه خروجی F.F می توانیم

تغییر می دهیم اما تبدیل سه Moore این است معنی



در سری های دیجیتال هم Moore هست که بیشتر است

Mealy بدی دارد

طراحی FSM همان چیزه منویس است


کسی می تونه FSM به خوبی طراحی کنه به State

معنا بنویسه هر 0 را می بیند سه 1 را می بیند

طراحی FSM با State Diagram است

خصوصی حالت

تکثیر آسکی 1011 برای طراحی Moore



برای طراحی نیاز به 3 حالت می‌دهیم داریم


خصوصی آسکی از حالت آسکی Moore است.

برای تکثیر آسکی 1011 دو مدار طراحی کردیم یکی Moore و یکی

Mealy است.


مدارهای تکثیر آسکی

یک سبک ورودی دارد. که دو نوع بازگشت آسکی داریم 1- همیشه سبک  
 2- همیشه سبک را قبول می‌کند



0	1	2	3	4	...																			
0	1	1	1	0	0	1	0	0	1	0	1	1	0	1	1	0	0	0	1	1	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	0	1	0	0	0

در این همیشه سبک را قبول می‌کند حال سبک Mealy




در Mealy چون خروجی تابع ورودی و حالت فعلی است برای همین

تغییرات در clock حساس نیست و هر جا ورودی تغییر کرده، تغییر می کند


Moore تغییرات فقط در clock است

\* خروجی Moore از معادله Mealy یک clock در برتر

چرا می دهند.




حالت فعلی




بلینور!!

تقریباً سوال از این سوال می آید


کدام  
کدام



علاقمند!




Moore  $d[n] = F(S[n])$



در Mealy چون وابسته به فعلی است همین طور تا فرجه است  $P$  به  $0$

در عمل فعلی تا فعلی و بال و قطر فعلی زیاد در مورد




در یکبار Moore  $dPP+2dmax$  است  
بهرینبار که سری به بودن

مهم است

00 به در تمام

سال ۸۲ تا ۸۳

حالت را در سه تن و بیوس



FSM Moore، مهم فعلی کنیم سرعت کاهش نیاید

FSM Mealy، مهم فعلی کنیم سرعت کاهش می آید

clock به روز

سه  $3$  تا Moore،  $2$  مهم فعلی کنیم نتیجه کل از قطعه  $20$

اما  $3$  تا Mealy،  $2$  مهم فعلی کنیم نتیجه کل از قطعه  $20$

مهم است

$$P \Rightarrow Q$$

Subject: ..... Year: ..... Month: ..... Date: .....

موضوع: ..... سال: ..... ماه: ..... تاریخ: .....  
 خواهری است  $\Rightarrow$  برادر می آید

$$A=B \Rightarrow D=E$$

شرط لازم برای برآورده شدن  $A=B$  کما  $D=E$

و  $A=B$  شرط کافی است برای برآورده شدن  $D=E$  است.  
 شرط ایدون یعنی لازم و کافی استقاره کنند.

تکلیف ۷۰ سال  $\Rightarrow$   $\infty$  گزینه ۲


خودتان حل کنید

Subject: ..... Year: ..... Month: ..... Date: .....

موضوع: ..... سال: ..... ماه: ..... تاریخ: .....  
 FSM

در توی FSM رو حالت های پهنه این و برسی را داشته باشند  
 ۱) برای ورودی بین خود بین داشته باشند  
 ۲) حالت بعدی کمانی داشته باشند


آنها آن رو حالت معارند



A, B هر دو یکسانند (معارند) پس هر دو را به B رفته می توانیم

وصل کنیم A و B را حذف می کنیم  $\Rightarrow$  ساده سازی.

A, B در برنامه زیر صورت  $\Rightarrow$  معارند  $\Rightarrow$  D و E معارند



هر دو معادله مورد - هر دو معادله مورد X

B	X			
C	X	X		
D	X	X	X	
E	✓	X	X	X
	A	B	C	D

ار C, B, معادله لیتم معادله می شوند

② یک کاره کن زاره ها در دست بیست

$$B = C \Rightarrow B = C \Rightarrow \dots \rightarrow$$

$$D = C \Rightarrow D = C \Rightarrow \dots \rightarrow$$


$$A = E \Rightarrow B = C$$

معادله A, E  
معادله B, C

در کل ۳ حالت فایده

**A - B - D**

۹ مثال برای ساره سازی FSM



باید از اول شروع استقاره کنیم تا بتوانیم به صورت صحیح و امن ساره کنیم  
زیرا اگر همپسری رو حواساره کنیم خطا و خطرناک

	A	B	C	D	E
A	✓				
B		✓			
C			✓		
D				✓	
E					✓

fair table



### Bit Slice


تبدیل مدارهای بزرگ داده‌های باینری را به صورتی که برای مدارهای دیجیتال قابل استفاده باشد

تبدیلیم بهم وصل کردیم این مدار Bit Slice دو قابلیت زیر را دارد:

۱- قابلیت پردازش داده باینری را داشته باشد


۲- قابلیت اتصال به خروجی‌ها را داشته باشد

x	y	z	S <sub>1</sub>	S <sub>0</sub>
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




این جمع‌کننده ۳ بیت را هم جمع کند  
 حاصل روی ۲ بیت

مدار داخل این جمع‌کننده



$$S_1 = xy + xz + yz$$




$$S_0 = x \oplus y \oplus z$$

تبدیلیم بهم وصل کردیم این مدار Bit Slice دو قابلیت زیر را دارد:


قطعات حسابی و ترکیبی

جمع‌کننده ساده‌ترین جمع‌کننده، جمع‌کننده‌ای است که دو عدد باینری را جمع کند



a	b	S <sub>1</sub>	S <sub>0</sub>
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

راه هم جمع کنید  
 Carry  
 $S_1 = ab$   
 $S_0 = a \oplus b$   
 Sum



این مدارات برای ورودی با تعداد کم هستند


برای ورودی با تعداد زیاد از روشی خاص استفاده می‌کنند

فرد H.A چگونه است  
 فرد FA چگونه است

دو تا H.A با هم می‌تواند F.A بسازد

با سه آینه از استرک سینت افرایه استفاده کرده اند و این مدار را میسره می کنند

اگر کاری می کنید که از استرک سینت افرایه استفاده کرده



$$S_1 = xy + z(x \oplus y)$$


$$S_1 = xy + x\bar{y}z + \bar{x}yz \text{ (carry)}$$

$$S_1 = xy + z(x \oplus y)$$


$$S_0 = (x \oplus y) \oplus z$$

میک

این جمع کننده ADDER



Half-ADDER



Half-ADDER

این جمع کننده که از استرک سینت افرایه

استفاده کرده می نویسند


Full ADDER

Full ADDER

این جمع کننده که از استرک سینت افرایه استفاده کرده می نویسند

$a_3 a_2 a_1 a_0$

$b_3 b_2 b_1 b_0$




کنند استرک سینت افرایه

اگر تعداد توابع میسره از سه باشد می توان از استرک سینت افرایه



استفاده نمود صلا

$$f = ab + a\bar{b}$$

$$g = ab + \bar{a}\bar{b}$$



استرک سینت افرایه




در ابتدا  $E_4 = 1$  چون در ابتدا هیچی نیست همه صفر پس هر دو عدد را هم برابرین

$G_4$  نیز صفر چون در ابتدا هر دو را هم برابرین

همه یی که سمت چپ داریم میسازیم تا نرسیم به این طاقه

در Bit Slice گفته بودیم چون بنویسیم که برای هر بیت



جلسه دوم

### فرموله تکثیر و Bit Slice

$$a_{n-1} a_{n-2} \dots a_2 a_1 a_0$$

$$b_{n-1} b_{n-2} \dots b_2 b_1 b_0$$

$E_i$  = یعنی تا این موقعیت رو عدد را هم میاویز

$G_i$  = عدد اول زیرتر تا  $a_i$

$L_i = a_i b_i$  کوپل " "

حکمت مقایسه از برانزترین است شروع می کنیم



$$E_i = E_{i+1} (a_i \oplus b_i)$$

یعنی هم رو با هم برابر

$$G_i = G_{i+1} + E_{i+1} \cdot a_i b_i$$

$$G_{i+1} = G_{i+1}$$

$G_i$  وقتی  $E_{i+1}$  است  $G_{i+1}$  میماند  $E_{i+1} \cdot a_i b_i$  میماند




در ابتدا  $E_4=1$  چون در ابتدا هیچی من جمله منفرس هر دو عدد را هم برابرین

$G_4$  نیز صفر چون در ابتدا هر دو را هم برابرین

همه یی که سمت چپ منسی باشد  $n$  عدد است این طراح منسی

در Bit Slice گفته چون بنیزه کار برای منسی ملاحظه



جلسه دوم

### فرضه تکثیره یک Bit Slice

$$a_{n-1} a_{n-2} \dots a_2 a_1 a_0$$

$$b_{n-1} b_{n-2} \dots b_2 b_1 b_0$$

$E_i$  = من تا این موقعیت دو عدد را هم میاوند

$G_i$  = عدد اول زیرتر  $b$   $a$

$L_i = a \lt b$  کوچکتر

حکمت مقاصد از برانز کمترین است شروع می کنیم

$$E_i = E_{i+1} (a_i \oplus b_i)$$


منی هم دو را هم برابر

$$G_i = G_{i+1} + E_{i+1} \cdot a_i b_i$$

$$G_{i+1} = G_{i+1}$$

$G_i$  وقتی  $L$  است  $G_{i+1}$  من  $a_i b_i$   $E_{i+1}$  من

محل فرض داخل زیر پیکره



$c_i = a_i b_i$

$E_i = E_{i+1} (a_i \oplus b_i)$     رابطه بازگشت Recursive  
 $G_i = G_{i+1} + E_{i+1} a_i b_i$     نسبت تکرار تکرار  
 مدار با اضافه کردن هر یک مدار، اضافه می شود.


سوال در



مافرض اشبه، تا فیه هسته ای با سه پ. برای F.A است 4 بیت

سخت Bit Slice حلونه است 8


\* فرض سخت مدار را به صورت Bit Slice طراحی کرده اند. محل Bit Slice به صورت زیر درست آمده است و تا فیه آزادانه است. 7ns است.



تا فیه = فرض سخت مدار، چون داخل  $\square$  رابطه داریم هسته پ.

اما در 7ns بیت فیه یکی از ورودی و بیت ها با رابطه من ساخته

35ns است اما در واقعیت زمانیم می توانیم بکنیم.



در داخل فیه او می تواند پ

تا فیه 14 می شود پ


FA ہر ورودی کا ایک فیڈ بیک آؤٹ پٹ فیڈ بیک آؤٹ پٹ ہے۔

ازیائیم BitStem سے این این ہے کہ تا آخر سیرے سے اردوارک  
Recursive ہے۔

(تہ ۵ سال ۱۱ سطحی بجاری)


چن فرقی بہ قیہ ربط ندارد پس تا آخر تا نری ندارد رابطہ نہ صورت

Recursive ہے۔



۱ فیڈ بیک = 4  
(بہ فرقی سے از استارت سے)


مکانہ دوم کے ورودی H.A کے باقی باقی و از مدار



۱۲ فیڈ بیک = ۱۲  
(بہ فرقی سے از استارت سے)


برای حل مسائل Recursive خارج می‌شود پس می‌توانیم آن را با 4 خرد

و یک and و ورودی می‌گیرد که قادر است در این مورد به کار آید



مکانیزم

جمع کننده CLA همان جمع کننده Bit Slice است که روابط بازگشتی آن را می‌توانیم در اینجا



تا از آن حالت خارج می‌شود و برقرار است.

$$\begin{cases} S_i = (a_i \oplus b_i) \oplus c_{i-1} = P_i \oplus c_{i-1} \\ C_i = (a_i b_i) \oplus c_{i-1} (a_i \oplus b_i) = G_i + c_{i-1} P_i \end{cases}$$

فرصت در ورودی ها  $P_i$  و  $G_i$  هستند.

اما  $G_i = C_i$  (تولید می‌کند)

این یک رابط Recursive است که از این حالت خارج می‌شود و بازگشتی تا سر می‌رسد.  
 مثل کد درون مدار Bit Slice  
 می‌توانیم چون Recursive است برای این نیز می‌توانیم به کار ببریم Recursive

در این وسیله می‌توانیم روابط بازگشتی رابط را رسم کنیم.

در Bit Slice چون محدودیت برامه می‌توانیم از حالت Recursive خارج و آن را به یک بار.

$$E_i = E_{i+1} \cdot \overline{(a_i \oplus b_i)}$$

معادله گفته


$$E_4 = 1 \quad (\text{وضعیت صفر در اول کار})$$

$$E_3 = E_4 \cdot \overline{(a_3 \oplus b_3)} = \overline{a_3 \oplus b_3}$$

$$E_2 = E_3 \cdot \overline{(a_2 \oplus b_2)} = \overline{(a_3 \oplus b_3)} \cdot \overline{(a_2 \oplus b_2)}$$

$$E_1 = E_2 \cdot \overline{(a_1 \oplus b_1)} = \overline{(a_3 \oplus b_3)} \cdot \overline{(a_2 \oplus b_2)} \cdot \overline{(a_1 \oplus b_1)}$$

$$E_0 = \overline{(a_0 \oplus b_0)} \cdot \overline{(a_1 \oplus b_1)} \cdot \overline{(a_2 \oplus b_2)} \cdot \overline{(a_3 \oplus b_3)}$$



این در کل 4 طبقه داریم که هر کسبه داریم که مستقل از تعداد بیت است. هر چه هم تعداد زیاد شود تا چه تعدادی منگند و این سیستم Recursive است. این اینکه با روابط بازگشتی Recursive سیستم.

Carry

$$\sum_{i=0}^{n-1} C_i = CLA$$

مربوط به  $C_{-1} = 0$  است.

$$C_{-1} = 0$$

$$C_0 = G_0$$

$$C_1 = G_1 + G_0 P_1$$

$$C_2 = G_2 + C_1 P_2 = G_2 + G_1 P_2 + G_0 P_1 P_2$$

$$C_3 = G_3 + C_2 P_3 = G_3 + G_2 P_3 + G_1 P_2 P_3 + G_0 P_1 P_2 P_3$$

$$C_4 = G_4 + C_3 P_4 = G_4 + G_3 P_4 + G_2 P_3 P_4 + G_1 P_2 P_3 P_4 + G_0 P_1 P_2 P_3 P_4$$

$$C_5 = G_5 + G_4 P_5 + G_3 P_4 P_5 + G_2 P_3 P_4 P_5 + G_1 P_2 P_3 P_4 P_5 + G_0 P_1 P_2 P_3 P_4 P_5$$

همه اینها SOP هستند و هر 2 طبقه هستند.

تعداد اینها بسیار کم است. نمی توانیم بکاریم تا چه اندازه زیاد شود.


این مورد و اصل Recursive است.



۴.۲۲

سریال  
موازی


در حالت موازی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.



در هر ورودی، هر ورودی به یک FF می‌رسد.

در حالت موازی

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.



این یک صد است  
Voice (وقت رو هم ما یادشون)

در هر ورودی، هر ورودی به یک FF می‌رسد.

مطالعه سریال

سریال  
موازی

تفاوت مدارهای داربوت که ۲ درجه بیشتر هستند

Register (بیت)

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.


در هر ورودی، هر ورودی به یک FF می‌رسد و در هر صورت، ورودی به یک FF می‌رسد.

★ این سه مورد Down Counter 3 بیت چون از 7 تا 0 می‌شود

Counter n بیت باید از 0 تا  $2^n - 1$  باشد

Up Counter و Down Counter

TSG زمان بندی: هر 1 دانه 1 دارند



و این 1 توی هر مرحله سه بار می‌بارد


(TSG 2 بیت 2 State دارد)

مراحل ساخت TSG  
روش اول


1- قرار دادن یک UpCounter 2 بیت

2- قرار دادن Dec  $2 \times 4$

3- به ترتیب  $T_0, T_1, T_2, T_3$  که هر سه TSG  
UpCounter 2 بیت





Shift Register فقط چیزی است که راست و چپ بزرگ



همه FSM به شکل نمودار حالت شکل خطی باشد شماره و نام

این شماره است چون شکل نمودار حالت خطی است




UP-Counter چون به شماره‌های است که به این

سه بار و وقتی به بزرگترین مقدار بعد دوباره می‌شود

DownCounter شماره است که از بزرگترین مقدار شروع می‌کند

که هر سه تا بزرگترین مقدار و سپس دوباره از بزرگترین



مقدار شروع می‌کند

دین سوالات (با شماره حسن)

فرای هر دو را دارد و عمل کرد معین آنرا نداشته باشد

1- یک Shift-Regi - هستی نداشته

2- فرقی آخری را می بینیم و نتایج می کنیم و هر دو به ورودی Shift Register

در این حالت من زیر این که برای حالت است و به صورت


TSG هستی . حال با  $Q$  ها رابطه را در این می کنیم

$$T_0 = \bar{Q}_3 Q_0 \quad T_1 = \bar{Q}_1 Q_0 \quad T_2 = \bar{Q}_2 Q_1$$



$$T_3 = \bar{Q}_3 Q_2 \quad T_4 = Q_3 Q_0 \quad T_5 = Q_1 \bar{Q}_0$$

$$T_6 = Q_2 \bar{Q}_1$$

$$T_7 = Q_3 \bar{Q}_2$$



1- استفاده از Shift Register و این که آخری یا در هر دو به سمت ورودی  
این reset می شود به صورت




TSG در هر اول شماره  $\lfloor \log_2 n \rfloor$  F.F است

TSG در هر شماره  $n$  F.F است


دین اول وقتی برده شود تعداد سبکها توان از 2 باشد

نه هر دو سبوره



سازمانده


مدار ترکیبی شکل با یک clock حاصل می شود پس در هر یک از مدار ترکیبی شکل با یک clock حاصل می شود.



سازمانده

مدار ترکیبی شکل با یک clock حاصل می شود پس در هر یک از مدار ترکیبی شکل با یک clock حاصل می شود.


0<sub>1</sub> حاصل می شود که در هر یک از مدار ترکیبی شکل با یک clock حاصل می شود پس در هر یک از مدار ترکیبی شکل با یک clock حاصل می شود.



مدار ترکیبی شکل

فراوانی خروجی ها  
۱- تعداد سیکل های تا یکبار در هر سیکل است.  
۲- نسبت and و ۲ دوری است. عدد ۳ تا سیکل خواهد بود.  
۳- تا سیکل and ۲ دوری خواهد بود.

حالتی که در این روش ما سه بیت را می‌بینیم



تولید شماره ششگون است

\* توان مصرفی این سطل کمتر است \*

هر ۳ با هم مقهور می‌کند

توی گشودن وقتی clock می‌خوره همه با هم تغییر می‌کنند. اما توی اولی

که آگشودن است خصوصاً برای تاخیر هستند که این باعث می‌شود تاخیر

کمی هم می‌باید که البته تاخیر اینها ضعیف است.

مدار دوم سیمت افراسیمی لازم دارد و هر سه بیت سیمت درست است and

(برای)

سیمت بود اما مدار اول سیمت او را بر روی مدار می‌دارد

اند در مدار دوم رو تا آخر هم و آخری اولی را به اول دوم وصل کنیم تا

در سیمت در سیمت یک معادله UpCount سه سیمت ایجا کنیم

که در این معادله من در سیمت معادله از سیمت کوسند

معادله آخری معادله ها هستند که در سیمت گشودن هستند اما وقتی از سیمت

سیمت نگاه می‌کنیم سیمت هستند

حالت سیمت معادله ششگون

\* حالت سیمت معادله بر روی سیمت یعنی در سیمت

P.S			N.O.S			T <sub>2</sub>	T <sub>1</sub>	T <sub>0</sub>
Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>	Q <sub>2</sub> <sup>+</sup>	Q <sub>1</sub> <sup>+</sup>	Q <sub>0</sub> <sup>+</sup>	فلیپ فلوپ T		
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1


سیمت فلیپ آف سیمت سه سیمت

T<sub>0</sub> هم 1 / T<sub>1</sub> هم 0 است

# Universal Register

داده‌های ورودی

می‌تواند هم بیت  $P$  باشد هم مقارنه  $P$



داده‌های ورودی زین است

۱-  $ld$  برای بارگذاری مقدار در رجیستر

۲-  $inc$  برای افزایش مقدار


۳-  $reset$

۴-  $shr$  شیفت چپ

میتوان کارهایی که می‌تواند انجام دهد را این جدول و به معنی جدول کار

جدول انجام می‌دهد


برای کارهایی مختلف بین mode داریم که طبق آن می‌توانیم تنظیم کنیم



صورت کار می‌کند

$m_0$	$m_1$	LD
0	0	inc
0	1	

این کار می‌کند این که اصطلاحاً می‌گویند Casktable هست





مدار اول ضعیف ساده است و رایج است

در  $Q$  با  $0$  به صفت وصل کند  $Up$  می‌شود  
Counter

در  $Q$  با  $1$  به صفت وصل کند  $Down$  است  
Counter

$Q$  با  $0$  به صفت وصل کند  $Down$  است  
Counter

$Q$  با  $1$  به صفت وصل کند  $Up$  است  
Counter



اینکه بیت  $m_1$  و  $m_0$  نیز کاره بزند که این کارها را می‌توانیم در کدهای  $m_1$  و  $m_0$  بنویسیم یا بشود

	$m_1$	$m_0$	
در سبب $m_0$ ماسد اصول بیت راست با ورودی	0	0	خط مقدار
سخت این بیت از $D.F.F$ استفاده می‌کنیم	0	1	line
	1	0	shr
	1	1	reset

\* وقتی  $m_0$  است یعنی فقط مقدار یعنی خروجی همان باشد در ورودی

برده است پس خروجی را می‌ریم به  $m_1$  حالت  $m_1$

\* وقتی  $m_1$  است یعنی خروجی = ورودی + 1 پس برای  $m_1$  حالت

از  $H.A$  که  $m_1$  است  $A+1$  می‌شود  $B$  که وقتی  $m_1$  است

جمع گشته باید به  $m_1$  حالت  $m_1$  وصل شود

\* وقتی  $m_0$  است حالت  $shr$  باید باشد

\* وقتی  $m_1$  است حالت  $reset$  باید  $m_1$  حالت  $m_1$  باید به  $m_1$  وصل شود

(تاریخچه)

ject: ..... Year: ..... Month: ..... Date: .....

Programmable Logic Device = PLD منطقه

واریاس هستند که در یک جا به سخته می شوند اما سخته آفرار داخل آن در یک جا نیست  
 یعنی یعنی هر دو که کاربرد می تواند سخته آفرار داخل آن را تغییر دهد در واقع

که IC خام است که می توان داخل آن لایحه سخته که می خواهم

به سخته دارند ۱- SPLD تا سه لایحه می تواند سیگنال (منطقه)

۲- CPLD تا صد هزار لایحه داخل است

۳- Field Programmable FPGA تا صد هزار لایحه داخل است (تامل)


۴- Field Programmable (بیشتر بیرون از کشور است)

Spld ها و در شان ۳ دسته می شوند شامل

- ROM - ۱
- PLA - ۲
- PAL - ۳

هسته

Subject: ..... Year: ..... Month: ..... Date: .....






فرض کنید سه ورودی داریم یک حالتی مقید را کار کنیم

$$S_1 = ab + ac + bc = \sum m(3, 6, 5, 7)$$

$$S_0 = a \oplus b \oplus c = \sum m(1, 2, 4, 7)$$




OTP یک بار مصرف است. PLD به فقط یک بار از این استفاده می‌شود.

OTP چند بار مصرف است. PLD به چند بار از این استفاده می‌شود.

دانشگاه SPLD ها نسبت به فیلدها می‌توانند مقید را در سطح داشته باشند


اساساً SPLD ها برنامه‌ریزی کردن آنها به سبک خاص SPLD ها می‌باشد

دارند اتصال قابل برنامه‌ریزی را می‌توان وصل کرد یا قطع کرد




ROM ساختار منطقی این صورت است که می‌توان هر مدار را با  $\sum m$  بیان کرد

به سبک برنامه‌ریزی در این حالت Dec 3x8 کفایت می‌کند




اتصال را می‌توان وصل کرد یا قطع کرد



بدان جدول برنامه ریزی به کامپیوتر می توان PLA را برنامه ریزی کرد  
 که جدول برنامه ریزی از آن راه استفاده درست می آید حال که X است جدول  
 و طبعی که X است عدد را جایگزین می کنیم. که اینها برای SPLA  
 هستند که تعداد دستی کمی دارد  
 « نگاه دیگر به ROM »

به ROM تعیین حافظه نگاه کنیم که ورودی به ROM همان آدرس خانه جدول  
 برنامه ریزی است و آنچه در خروجی دیده می شود محتوای آن خانه جدول برنامه ریزی  
 است. و چون غیر قابل تغییر است پس به آن Read only Memory می گویند.  
 جدول از انواع ROM را استفاده می کنند برای ذخیره داده ها که غیر قابل  
 تغییر باشند و فرآیند آن داده ها به جدول است ثابت ماند.



ادامه

$$f(a,b,c) = ab + \bar{b}c$$


$$g(a,b,c) = a \oplus b \oplus c$$

$$h(a,b,c) = ab + ac$$

$$f(a,b,c) = ab + \bar{b}c = \sum m(1, 5, 6, 7)$$


$$g(a,b,c) = a \oplus b \oplus c = \sum m(1, 2, 4, 7)$$

$$h(a,b,c) = ab + ac = \sum m(5, 6, 7)$$



and را می توان برنامه ریزی نمی توان کرد  
 ماتریس

$$f(a,b,c) = \sum m(3,5,6,7)$$



$$g(a,b,c) = ab + ac + bc$$

$$g(a,b,c) = ab + \bar{b}c$$

$$h(a,b,c) = \bar{a}\bar{c} + \bar{b}$$

می‌تواند PLA به سه سازه ایتم شود

f و g را توابع 4pt بازم. اما بعد برای h چنانچه

حالا کار کنیم. به h اکتفا کنیم یعنی شش سازه بازم. با ترکیب

از f و g سازه h به سه سازه هم می‌تواند ساخته شود

$$\bar{h}(a,b,c) = \bar{a}\bar{c} + \bar{b}$$

$$= (a+c) \cdot b = ab + bc$$

در اصل قابلیت برنامه ریزی این ریزشیل حتی بالایی صورت می‌گیرد

به گونه‌ای که داخل SPL ها افراد فکر این هستند که می‌توانند تا حد برنامه ریزی

ROM هر چه از صورت  $\sum m$  نشان می‌دهد یعنی سازه سه

و این نشان می‌دهد که در داخل ROM  $\bar{a}\bar{c}$  و  $\bar{b}$  Dec یک سازه


می‌تواند را یعنی همین سازه. می‌تواند سازه دیگری

و این اصل ROM است که برای اصل فعلی PLA فوق‌ترند

که فرض کنیم در داخل Dec سب و توابع داخل آن به صورت

سازه سازه است

« PLA »



در PAL بازنشانی به سه ورودی است.  
 مثال


$$f(a,b,c) = ab + bc + a\bar{c}$$

$$g(a,b,c) = ab + \bar{b}c$$

اینها را می توانیم برای PAL قرار دهیم

$$h(a,b,c) = \bar{a}\bar{c} + b$$

ما در اینجا می خواهیم یک قطعه با ضرب داریم.  
 از مدار ROM




PLA نیز یک قطعه قابل برنامه ریزی تا ضرب داریم. هر قطعه هم مثل ما است.

و این قطعه برای این است که می توانیم از PAL استفاده می کنیم.

PAL که مثل سرعت PLA اصل می کنیم

در سرعت and یا or را می توانیم برنامه ریزی کرد فقط ما در ROM

ما در این قابل برنامه ریزی داریم. PAL ما در این and داریم



Dec نیازم تا صفر در ROM یک طبقه قابل برنامه ریزی است و ما می

آن به اندازه یک طبقه است. اما PLA ۲ طبقه قابل برنامه ریزی است

اما PLA ۱ طبقه برنامه ریزی است

از نظر ماتریسی اصطلاحات قابل برنامه ریزی، ROM ماتریس  $or$  است

قابل برنامه ریزی است. PLA هم ماتریس  $or$  دارد هم ماتریس  $and$

و در واقع PAL فقط ماتریس  $and$  دارد.

\* در PLA و PAL فن داریم خودس اینترم با  $\bar{F}$  چون هدف شناسی

است که  $\bar{F}$  و اینترم با  $\bar{F}$  اینترم با  $\bar{F}$  ~~and~~ <sup>not</sup> یا ایجا داریم.

و برای اینکه کاری از بیرون محسوس به ایجا  $not$  نباشد سازنده همان کند

این  $not$  را داخل مدار ایجا می کنند.

۱۴  
حقیقت افزه

نوع	ماتریس	سازمان مدار	تایم	ماتریس	اصول
ROM	ساده	یکباره	↓	or	فقط
PAL	متوسط	ساده	↓	and	فقط
PLA	متوسط	ساده	↓	or + and	فقط

PLA, PAL نیازم به سازه سازی دارند و در بعضی مواقع می باید نان توابع

را بازم تا بتوانیم مدار را بسازیم (فقدن مدار که استراک)

اما در ROM مدار را همین شکل بدون نیازم به سازه سازی می توانیم

بیا سازه سازی کنیم. اما از نظر سازه سازی مدار ROM یکباره است.

چون Dec داریم اما در PAL و PLA مدارها است و در

## کدنویسی Coding کدگذاری

یک مجموعه عملها را داریم بنام  $S$  که کسسه و محدود است.  $S = \{ \dots \}$  کسسه و محدود  
 و مجموعه  $A$  داریم که هیچ محدودیتی ندارد.

$$A \rightarrow S^*$$

مجموعه مفاهیم را با رمزگذاری از عملها نشان می دهیم که بر این Coding گفته می شود

(کدنویسی ها همیشه باید باشد و در این جا هم ما هم باید برای رمزگذاری کنیم)

مجموعه

Coding فرین کب دارد مانند: نشان مصروفی، امنیت، کسب و تصحیح خطا

کسب و تصحیح خطا  
 Coding  
 محاسبات


در آید یعنی  $nor$  می گذارند و در اتصال برنامهریزی  $1, 0$  وصل می کنند

این  $!$  باشد  $F$  می آید و اگر  $0$  باشد خوراک می آید

برای تبدیل ثابت بودن صفر و یک در سربلند  $nor$  است اگر طبقه هر دو

نمی شود و با هم کار نمی کند و طبقه قابل برنامهریزی PAI همان یک طبقه

تاریخ and می ماند



نقطه قطع تا حد کسبه از آنجا که در برنامهریزی صرف نظر می کنیم

عمل تقوی

راه ۱ - استفاده از مدار تقوی کسره چون حجم کثبات از جمع استفاده

راه ۲ - عمل لری عدد ۲

$$C_r(A) = r^N - A$$

\* عمل  $r$  مقل

$$C_{r-1}(A) = (r^N - 1) - A$$

\* عمل  $r-1$  مقل

$$r^N = \underbrace{100\dots0}_N$$

$$(r^N - 1) = \underbrace{99\dots9}_N = (r-1)(r-1)\dots(r-1)$$

$$\sum_{i=0}^9 1 = 9999$$

$$\sum_{i=0}^3 1 = 1111$$

مسال  $N=3$  ،  $r=10$  عدد ۳۲۷۱ مقل مقل

$$(3271) \rightarrow (9 \times 39)$$


عمل  $r$  / مقل  $r-1$

$r = \text{Radix}$  مقل

$r=10$  ، Decimal در زندگی روزمره

صی  $r$  ، ما دارای هر رقم هستیم از  $0$  تا  $r-1$  .

همه در کسور . ما محدودیت تعداد خانه داریم ، خانه های حاوی  $N$  .

تعداد  $r^N$    $N=4$   $r=10$

$10^4$  تعداد اعداد

$N$  تعداد رقم = صی  $r$

تولیدین عدد ①

تولیدین عدد  $r^N - 1$

$$\begin{array}{r} 3763 \\ + 8235 \\ \hline 1998 \end{array}$$

چون صد از تعداد  $N=3$  است این را حذف می کنند





سقف اعداد متقارن  $\leq$  یعنی به تعداد اعداد + و - متقارن است

Voice??

اعداد را به دو رقم صفت بگیریم.  $\rightarrow$  به علاقه  $\sqrt{50}$   $-50 \leq x \leq 49$

رقم علاقه نداریم  $\rightarrow -49 \leq x \leq 50$

0 0 0  
0 1 1

سقف علاقه	50	+50
تعداد	51	-49
	52	-48
	:	:

Voice??  
1:30

تعداد مثال قبل از رقم صفت ص 0 تا 1 با اعداد نامفی و سایر 4 بود عدد

صفر است. به نسبت صفت در این مثال رقم علاقه نوشت

رقم علاقه  
رقم نه صفت آن می توان علاقه عدد را مشخص کرد

0 0 0  
0 1 +1  
0 2 +2  
:  
:

44 +54  
45 +50  
46 -54  
47 -53  
:  
:

$$C_{10}^{54} = 46$$

در این جا رقم علاقه نداریم

6 6 4 حالت مختلف می توانیم نوشت کنیم. برای داشتن رقم علاقه


مصارف جمع کننده BCD

از تک digit استفاده می کنیم. که Carry هم در نظر بگیریم

که هر یک خواست بچون Cascade کنه.

هر رقم BCD در واقع 4 بیت است هر 4 بیت A تبدیل به 4 بیت می شود.

Carry که در بچون به بچون رفته می ده یا صفر یا یک چون در بزرگترین عدد 9+9 می شه 18 که رقم اول (یا صفر یا یک) می شه



BCD ظاهر باینری - منب 10

329<sup>BCD</sup> ⇒ 0011 0010 1001 منب 10

329 ⇒ 101001001 منب 2

0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

هر رقم به باینری Binary اما رطوبت جمع قرار دادند از تمام


سه بیت عدد منب 10

جمع BCD همان جمع منب 10 است.

ساده جمع BCD


① ①  
01015 0117 10008  
01106 10008 01015<sub>13</sub>  
0000 0010 0110 0011

- 10 : 01010
- 11 : 01011
- 12 : 01100
- 13 : 01101
- 14 : 01110
- 15 : 01111
- 16 : 10000
- 17 : 10001
- 18 : 10010
- 19 : 10011




$E_{rs} = C_{out} + O_{302} + O_{301}$

بدون این  $E_{rs}$  بودن جواب برای BCD غلط



جمع کننده BCD



این جمع کننده تک مرحله BCD است

طرح مدار جمع کننده

چون استفاده از جدول حقیقت ضمنی طرفین فرستاده از حالت است صرفاً تصدیق

هر آنچه از Component های دیگر استفاده می کنیم عمل Dec

چون ریختن این جمع کننده سه جمع کننده دیگری است

هر آنچه از آن گفتیم

حل می کنیم که جمع تا وقتی که صاف است درستی است اما وقتی بزرگتر

از 9 می شود سه جواب صحیح می ده چون ما Decimal هستیم در BCD

حال بررسی می کنیم که در کجا جواب غلط است (برای بازمی درستی BCD غلط)

به ازای  $E=0$  در هر عدد 6 بتی 6 بیت صفر قرار می‌دهیم  
 که در هر عدد 6 بتی

مقطعی از اعداد  
 به صورت زیر  
 در جدول  
 به صورت  
 قرار  
 می‌گیرد

توجه: این اعداد در جدول قرار می‌گیرد

فصل 7 و 7 و 7

آنگاه یوران صرف می‌باشد

فقط جهت زیاده را بر روی

آنگاه است

برای این که در هر عدد

این هم به صورت

جدول اعداد در جدول BCD سه رقم از دست

بیت	عدد
10	10000
11	10001
12	10010
13	10011
14	10100
15	10101
16	10110
17	10111
18	11000
19	11001

توجه: این عدد در هر عدد 6 بتی 6 بیت صفر قرار می‌دهیم

$$\begin{array}{r}
 10011 \\
 + 0110 \\
 \hline
 11001
 \end{array}
 \quad
 \begin{array}{r}
 10010 \\
 + 0110 \\
 \hline
 11000
 \end{array}
 \quad
 \begin{array}{r}
 10001 \\
 + 0110 \\
 \hline
 10111
 \end{array}$$

$$\begin{array}{r}
 10000 \\
 + 0110 \\
 \hline
 10110
 \end{array}
 \quad
 \begin{array}{r}
 01111 \\
 + 0110 \\
 \hline
 10101
 \end{array}
 \quad
 \begin{array}{r}
 01110 \\
 + 0110 \\
 \hline
 10100
 \end{array}$$

$$\begin{array}{r}
 01101 \\
 + 0110 \\
 \hline
 10011
 \end{array}
 \quad
 \begin{array}{r}
 01100 \\
 + 0110 \\
 \hline
 10010
 \end{array}
 \quad
 \begin{array}{r}
 01011 \\
 + 0110 \\
 \hline
 10001
 \end{array}$$

دکتر احمدی


مدار منطقی

نمونه های کشف و تصحیح خطا

من خواهم بعد Coding خطاها را کشف کنم پس آنها را تصحیح کنم.


کولین سنی که شب در این زمین فعالیت کرده صحبت کرده است.

Hamming.



تفاوت بین این دو که صومالی دارای 4 جای مختلف برای قرار دادن شعله است.

تفاوت جای این بین یک اثری تصادفی از خارج سیستم به سیستم وارد شده است.



کشف خطا بطوریکه سیستم در وضعیت غیر معتبر است.

این تصحیح در که های صحبت اینطور است که به نزدیکترین وضعیت معتبر

من ببرم. خطا - حالت غیر معتبر


تفاوت کار صحبت این است که فاصله ها اولی هستند، اما صحبت

یک فاصله خاص دیگری تعریف می کنند.

اگر فاصله  $P = 2$  پس  $P$  کجا است؟

- A 000
- B 001
- C 101
- D 110

مسئله C مورد حفظ شود ← 001  
 در همین چون 001 اندازیم پس  
 در همین حفظ نداریم اما تصحیح نداریم چون:



برای کشف باید فاصله 3 باشد.

- A 000000  $\overbrace{111011}^5$
- B 010101 " 4
- C 101010 " 2
- D 111111 " 1

مسئله عدد 111011 ← حفظ داریم چون در سیستم فوق نیست.

حالت برای تصحیح باید به کمترین فاصله تبدیل شود.

فاصله هجرت


فرض کنید سیستم دیجیتال داریم 0 به 1 و 1 به 0 شد خطا شد برابر Noise.

اختلاف که خراب با اصل خورس (سلف) این است.

رایت 010110  
 010010

اگر  $P$  پس خراب بود فاصله  $P = 2$  این است.

در قدرت بار طوری باشد که عرض مدار 200cm جایی است راسته باشد فاصله چقدر



باید که حفظ کشف کنیم. سیر از 200cm

اگر نخواهیم تصحیح راسته باشیم باید سیر از  $2 \times 20^{cm}$  باشد.

هرگز که فاصله min اینها است نه قدرت تصحیح دارد و نه قدرت کشف

- A 00
- B 01
- C 11
- D 10

فاصله 1

تصحیح  
 نه تشخیص



\* عمل ضرب هم حالت

ماتری ضربیت بداریم تا بتوان فاصله همسایگی 3 بگیریم.

A, B, C, D

در اینجا فرض کنید 5 بیت باشد

$$A \dots \dots \dots 1 + \binom{5}{1} + \binom{5}{2} = 1 + 5 + 10 = 16$$

$$B = 16$$

$$C = 16$$

$$D = 16$$

تا که مختلف  $4 \times 16 = 64$

اما با 5 بیت نمی توان 64 حالت

من خواهم

$n=6$  در بیت اولی با 6 بیت می توانیم


ماتری ضربیت بداریم تا فاصله همسایگی 3 بیت

$$1 + \binom{n}{1} + \binom{n}{2} \leq 2^n$$


اینجا 1 اینجا 2

برای 4 عدد

این بر روی دایره فاصله همسایگی 3 می گیرند.



گوری لفری  $V-H$  parity



وقتی یک هم خونی ندارد یعنی P ها در صورتی که بتوان این بیت

SECDED


این دارم می 5 تا بیت Parity می گیرم

$$2 \lceil \sqrt{n} \rceil = 2 \lceil \sqrt{15} \rceil = 2 \times 4 = 8$$

این یک طرح  $V-H$  parity است که فاصله 4 دارد در ضمن 3

بیت را بگیریم (کشف) می رود و 4 تا 1 قطع می کند بزرگ هم

بیت و در صورتی که با همسایگی 3 یعنی کرا 3 بار تکرار کنیم.



فاصله همسایگی 3



نہ 8421 بیکہ وزن دار ہے نہ از مکمل ۹ ان از Not درست ہے

درست ہے کہ

نہ آ 631 ہم مکمل ۹ ان میں ہے Not درست ہے

نہ 4221 " " " " " درست ہے اور نہ  
 نہ 8421 " " " " " درست ہے اور نہ

← کل انہی جمع وزنیہ = ۹ ہے

16x8  
 4x4x9x9x9x9

انواع BCD

BCD	Ex-3	8421	BCD
0 0000	0011	0000	0000
1 0001	0100	0111	0001
2 0010	0101	0110	0101
3 0011	0110	0101	0100
4 0100	0111	0100	0110
5 0101	1000	1011	1001
6 0110	1001	1010	1000
7 0111	1010	1001	1010
8 1000	1011	1000	1101
9 1001	1100	1111	1100
	*		


\* مکمل ۹ ان کے میں ہے انہی ۰ و ۰ بہ ۱ سورہ

کہ انہی جهت تفریق ضمنی خوب در ضمن جمع کنندہ ہا برائیں ضمنی خوب

کار سے گذرے چون وقت ۲ تا ۳ جمع سے کہنے در واقع حاصل را ہم

جمع کہنے میں ۳ تا ۴ ان سے کہ کہنے (وزن جمع کنندہ ہا برائیں)

یک روش ساخت یک BCD دسیم



16

4x4

- 0 0101
- 1 1101
- 2 1111
- 3 1011
- 4 1001
- 5 1000
- 6 1100
- 7 0100
- 8 0000
- 9 0001

Gray

خودمکمل  
 من خواهم که ببری Self-Com کازیم

خودمکمل 2 کسی که مکمل 9 آن از تقسیم سه 3 بدست آید

کدهای اعداد دسیم (عاریسی هستند)

صفر که BCD کاریم 4

16  
0000

16  
0000

16x15x14..

10000

1001  
1011  
1010  
1110  
1111  
1101  
1100


که اعدادی

0100  
0101  
0111  
0110  
0010  
0011  
0001  
0000

نصرت حسینی  
 D4=1

الغای

یک روش ساده تر BCD زین



- 0 0101
- 1 1101
- 2 1111
- 3 1011
- 4 1001
- 5 1000
- 6 1100
- 7 0000
- 8 0000
- 9 0001

Gray


خودمکمل  
 من خواهم که بیری Self-Con بزنم

خودمکمل ، کمی که مکمل 9 آن از تقسیم 10 می باشد آید

کدهای انعکاس در این برای ما ریسک هستند

خبر که BCD در این 4

16  
 0000  
 16x15x14..



نمایند  
 این است  $D_H=1$  انعکاس