Subject: Year: Month: Date:

n تنظیم در رعایت $t_{hold\ time}$

$d_{ff}+d_{min}>t_h$ معمولاً بیشتر از t_h است و رابطه d_{ff}

است اگر d_{ff} کمتر از t_h بود باید کاری کنیم که تا ضربه

min شیب باشد باید کاری کنیم که این قدر تاخیر زیاد به ما کمک

کند یکی با مقاومت و خازن الکی.

$d_{ff}+d_{max}<\frac{T}{\text{پریود}}-t_s$

$d_{ff}+d_{max}+t_s<T$ ✓

این را همیشه رعایت می‌کنیم چون مدارمان زیر ۲ طبقه است صحبت کنیم

کنیم !! پس فقط مجبوریم پریود کلک را زیاد کنیم.

پریود کلک شیب از تاخیر مداری (dmax) و مجموع $d_{ff}+t_s$

هم شیب باشد.

دیتاشیت دو مداری که T و F را هم می‌کشند و ساعت روی مداری که

از کلک زیر می‌کشند.



سال ۹۸ تا ۷۰

$d_{ff}+d_{max}+t_s<T$

$0+10ns+10ns<T$

$25ns<T \rightarrow \frac{1}{25}=\left(\frac{1}{T}\right)f$

$\frac{1}{25ns}=\frac{1}{25\times10^{-9}s}=\frac{1}{25\times10^{-9}}=\frac{10^9}{25}Hz$

$=\frac{100\times10^6}{25}=4\times10^7_{Hz}=40\times10^6Hz=40MHz$ گزینه ۳

تاخیر داشته یعنی تاخیر مداری یعنی d_{max} یا t_{pd}

(تاخیر انتشار Propagage delay)

t_{pd} برای مدار ترکیبی است.

Subject: Year: Month: Date:

تفاوت Mealy و Moore چیست؟

FSM Moore , FSM Mealy

$S[n+1] = T(i[n], S[n])$

$O[n] = F_o(i[n], S[n])$

Mealy همان حالتی هست که از FSM داشتیم

Moore حالت خاصی از Mealy است. خروجی فقط تابع حالت فعلی است برخلاف Mealy که خروجی علاوه بر تابع وردی تابع وردی هم است.

Moore هم حالت فعلی و حالت فعلی است.

$S[n+1] = T(i[n], S[n])$

یا $S[n] = T(i[n-1], S[n-1])$

$O[n] = F_o(S[n])$

خروجی به حالت مربوط است

تبدیل کنید Moore است به Mealy :



این یک FSM است Mealy

Moore یعنی از حالت رابدم خروجی!

من ترمز نکنم / اما این ماشین تو نیم نگم فعلاً ... که هیچی نمی ترکنم

Subject: Year: Month: Date:

در Moore برای هر یک از State خروجی مشخص شده است.

خروجی ها را داشته باشند.



پس این یک Moore است.

خروجی فعلی رابطی به ورودی فعلی ندارد.

که می آیند خروجی را از همان State های فعلی بگیرند





در مدار Moore هر سری بین 0 و 1 نداریم ← خروجی ورودی

در مدار Mealy هیچ سری بین 0 و 1 وجود دارد

Subject: Year: Month: Date:

FSM چگونه به Moore تبدیل می‌شود؟ آخر کدام بیشتر است Mealy یا Moore

قضیه: هر سیستمی که با Mealy FSM طراحی شده باشد را می‌توان با Moore طراحی کرد.

اگر FSM، Mealy باشد و در آن یک f.f قرار دارد آن را به Moore تبدیل می‌کنیم.



در سیستم‌های دیجیتال هم Moore هستند که به دقت نسبت به Mealy برتری دارد.

طراحی FSM همان نیز نوشتن است.

کسی می‌تواند FSM به خوبی طراحی کند که State معنا بخشیده هر 0 را شمرده باشد! بهترین حالت طراحی FSM با روش State Diagram است.

Subject: Year: Month: Date:

طراحی FSM برای مقایسه کننده

ابتدا reset می‌کنیم و دو عدد مورد نظر تک بیت تک بیت می‌دهیم داخل مقایسه می‌شود و خروجی دریافت می‌کنیم.

خروجی $L = A < B$

$G = A > B$

$E = A = B$

اول تعیین کنیم از کدام اندیس وارد می‌شوند یا اندیس؟ فرض کردیم از بیت کم اندیس وارد می‌شوند.



خروجی LGE

L: 100

G: 010

E: 001

شروع از E چون ابتدا اعداد هم برابرند

Subject: Year: Month: Date:

مدارهای تشخیص الگو

یک بیت ورودی داریم. که دو نوع بازشناس الگو داریم ۱- هیپوشانی را قبول دارند ۲- هیپوشانی را قبول ندارند.



مثال ساعت مدار تشخیص الگو 1011



در این هیپوشانی را قبول کرده ایم. حال ساعت Mealy



Subject: Year: Month: Date:

حرفی احمالت

تشخیص الگوی 1011 برای طراحی Moore



برای طراحی نیاز به ۳ حالت داریم.

خروجی تابعی از حالت است پس Moore است.

برای تشخیص 1011 دو مدار طراحی کردیم یکی Moore و یکی Mealy است.

Subject: Year: Month: Date:

در Mealy چون خروجی تابع ورودی و حالت فعلی است برای همین تغییرات دیر به clock حساس است و هرجا ورودی تغییر کرده، تغییر می‌کند.

تغییرات Moore فقط دیر به clock است.

* خروجی Moore از معادل Mealy یک clock دیرتر جواب می‌دهد.



Subject: Year: Month: Date:

جلسه نهم





تو میدونی هر سال از این سوال می‌کنید.





Moore $d[n] = F(S[n])$

Subject: Year: Month: Date:

آرگومنت Moore را هم وصل کنیم سرعت کاهش می‌شود.
آرگومنت Mealy و ... و ...

سال ۸۶ شماره ۸۷

۱) حالت‌ها را پیدا کن و بنویس



۲) در حالت C با توجه به دیاگرام خروجی را رسم کن

FSM، Moore را هم وصل کنیم سرعت کاهش نمی‌یابد

FSM های Mealy را هم وصل کنیم سرعت کاهش می‌یابد

clock بالا می‌رود.

گزینه ۳) Moore، کلاک ۲۰ هم وصل کنیم نتیجه کل باز کلاک ۲۰

۱ و ۳) Mealy، کلاک ۲۰ هم وصل کنیم نتیجه کل با کلاک ۲۰ فرق نمی‌کند

Subject: Year: Month: Date:



در Mealy چون وابسته به ورودی است همین طور تا ضرب شده پیش می‌رود

در کل هرچه تا ضرب‌ها بالا و کلاک هم زیاد می‌شود.



کلاک‌های Moore نهایتا $d_{FF}+2d_{max}$ است.

هرچقدر که سری شده بودن.

Subject: ..... Year: ..... Month: ..... Date: .....

ساده‌سازی FSM

در یک FSM دو حالت نابسنده این ویژگی را داشته باشند:

۱) به ازای ورودی‌های یکسان خروجی یکسان داشته باشند

۲) وضعیت بعدی یکسانی داشته باشند

آنگاه آن دو حالت معادلند.



A,B هردو یکسانند (معادلند) پس همه‌ی یال‌ها به B رفته می‌توانیم

وصل کنیم به A و B را حذف می‌کنیم ← ساده‌سازی.

A,B در دیاگرام زیر به صورت مشروط معادلند یعنی اگر D و E معادل

باشند



Subject: ..... Year: ..... Month: ..... Date: .....

$P \Rightarrow Q$

شرط لازم — شرط کافی

هوا ابری است ⟹ باران می‌آید.

$A=B \Rightarrow D=E$ — $D=E$

شرط لازم برای برآورده شدن $A=B$ است.

و $A=B$ شرط کافی است برای برآورده شدن $D=E$.

شرط را بدون پسوند لازم و کافی استفاده نکنید.

رشته ۷۰ سال ۸۸ ، گزینه ۲

خودتان حل کنید.

Subject: Year: Month: Date:

مثال برای ساده سازی FSM

مثال:



برای الگوریتم ساده سازی



Pair table

هر کی معادل بود ✓ - هر کی معادل نبود X



مشروط

اگر B و C معادل نیستند معادل می شوند.

(۲) یک حالت گذاره های دیگه باشه

B=C ⟹ B=C ← نه ← ن ⇒ ن

D=C ⟹ D=C ← ن ⇒ ن

T باشه

A=E معادل A, E

⟹ B=C معادل B, C

↓

در کل ۳ حالت داشت

A_B_D ✓

Subject: Year: Month: Date:

واحد محاسبه و ترتیبی

جمع کننده:

ساده‌ترین جمع کننده، جمع کننده‌ای است که دو عدد ۱ بیتی را با هم جمع کند.



a	b	S_1	S_0
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Carry
$S_1 = ab$
Sum
$S_0 = a \oplus b$



کلیه این مدارات برای ورودی با تعداد کم هستند

برای ورودی با تعداد زیاد از روشهای طراحی خاص باید استفاده کنیم.

فرمول H.A چگونه است؟

فرمول FA چگونه است؟

دو تا H.A با یک گیت OR می‌شود F.A.

Subject: Year: Month: Date:

Bit Slice

توسعه مداری با کداده‌های یک بیتی را طوری که برای n بیت

بتوانیم بهم وصل کرد یک مدار Bitslice دو قابلیت زیر را دارد:

۱- قابلیت پردازش داده یک بیتی را داشته باشد.

۲- قابلیت اتصال به خودش را داشته باشد.

جمع کننده ۳ بیتی

x	y	z	S_1	S_0
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



این جمع کننده ۳ بیتی را با هم جمع کند

حاصل روی ۲ بیت

مدار داخلی این جمع کننده.





پیچیدگی تابع از تقارن سیگنال

Subject: Year: Month: Date:

برای آنکه از استراک سخت افزاری استفاده کنید مدارها پیچیده می‌شود

اما کاری می‌کنند که از اشتراک سخت افزاری نیز استفاده کرده



$S_1 = xy + x\bar{y}z + \bar{x}yz$ Carry

$= xy + z(x \oplus y)$

$S_1 = xy + z(x \oplus y)$ مشترک

$S_0 = \overline{(x \oplus y)} \oplus z$



جمع کننده ADDER

به این جمع کننده که از اشتراک سخت افزاری استفاده کرده می‌گویند

Full ADDER

Full ADDER :

۳ تا بیت را با هم جمع می‌کند.

Subject: Year: Month: Date:

$a_3 a_2 a_1 a_0$

$b_3 b_2 b_1 b_0$



تکنیک اشتراک سخت افزار

اگر تعداد توابع بیش از یکی باشد می‌توان از اشتراک سخت افزار استفاده نمود مثلاً:

$f = ab + a\bar{b}$

$g = ab + \bar{a}\bar{b}$



مشترک بین دو تابع

Subject: ..... Year: ..... Month: ..... Date: .....



یک مقایسه کننده ۴ بیتی



در ابتدا $E_4=1$ چون در ابتدا بیتهای من همه صفرند هر دو عدد با هم برابرند.

G_4 نیز صفر چون در ابتدا هر دو با هم برابرند

هدف ای ساخت مدار n بیتی بیایید n مدار این طراحی شده را مانند BitSlice کنیم خوب چون نیازه که n بار برای n بیت مراحل

بیت

مقایسه کنیم.

بیت and و خواهد

" (Xnor) not + or

" or

Subject: ..... Year: ..... Month: ..... Date: .....

فصل دهم

مقایسه کننده بیتی Bit Slice

$a_{n-1}\ a_{n-2} \dots a_2\ a_1\ a_0$

$b_{n-1}\ b_{n-2} \dots b_2\ b_1\ b_0$

E_i = یعنی تا این موقعیت دو عدد با هم مساویند

G_i = " " " " اول بزرگتر $a_i b_i$

L_i = " " " " کوچکتر $a_i b_i$

همیشه مقایسه از پرارزشترین بیت شروع می‌کنیم.

$E_i = E_{i+1}\ \overline{(a_i \oplus b_i)}$ یعنی هم دو با هم برابر

$G_i = G_{i+1} + E_{i+1} \cdot a_i \overline{b_i}$

یا شد $G_{i+1} = 1$

G_i وقتی G_{i+1} یا است یا $E_{i+1} \cdot a_i \overline{b_i}$ یک باشد.

Subject: ..... Year: ..... Month: ..... Date: .....

فصل دهم

مدارهای ترکیبی با تکنیک Bit Slice

$a_{n-1}\ a_{n-2} \cdots a_2\ a_1\ a_0$

$b_{n-1}\ b_{n-2} \cdots b_2\ b_1\ b_0$

E_i = یعنی تا این موقعیت دو عدد با هم مساویند

G_i = " " " " " اول از رتبه $a_i b$

L_i = " " " " کوچکتر

هفت مقایسه از پایین‌ترین بیت شروع می‌کنیم.

$E_i = E_{i+1}\,(a_i \oplus b_i)'$ یعنی هم دو با هم برابر

$G_i = G_{i+1} + E_{i+1} \cdot a_i b_i'$

یا شد $= 1$ یا شد $= G_{i+1}$

G_i وقتی ۱ است یا G_{i+1} می‌باشد یا $E_{i+1} \cdot a_i b_i'$ می‌باشد.

Subject: ..... Year: ..... Month: ..... Date: .....



یک مقایسه‌کننده ۴ بیتی



در ابتدا $E_4 = 1$ چون در ابتدا بیتهای من همه صفرند هر دو عدد با هم برابرند.

G_4 نیز صفر چون در ابتدا هر دو با هم برابرند

هدف‌های ساخت مدار n بیتی بیشتر مدار این طراحی شده و شد Bit Slice یعنی چه بتوان بیشتر کاربردی n بیتی طراحی کرد.

سپس مقایسه‌کننده:

سپس A and B و خواهد.

" A (Xnor) B

" A or B

Subject: Year: Month: Date:

* فرض کنید مداری را به صورت Bit Slice طراحی کرده اید.
مدل Bit Slice به صورت زیر بدست آمده است و تاخیر آن داده است 7ns



تاخیر = نشان مشخص کرد. چون داخل □ رانش دادیم چیست.

اما اگر 7ns بابت همه کرانی ورودی و c_i ها باشد آنطور که گفت

35ns است اما اگر داخلش را اندازه نمی توانیم بگیم.



اگر داخلش همه اورگو باشد

تاخیر 14 می شد.

مدار با فرض داخلی ذکر شده



⇐ حل مدار 14ns تاخیر دارد.

$c_i = a_i b_i$

$$\begin{cases} E_i = E_{i+1}(a_i \oplus b_i) \\ G_i = G_{i+1} + E_{i+1} a_i \bar{b}_i \end{cases}$$

رابطه بازگشتی Recursive است که تاخیر کل مدار با اضافه کردن هر یک مداری، اضافه می شود.

سوال:

FA

با فرض اینکه، تاخیر هر یک از این FA برای 4 بیت همین است

آیا Bit Slice همیشه است؟

Subject: Year: Month: Date:



فرض ۹ = z

(با فرض اینکه z از سمت راستی ترین FA)

حالت دوم z ورودی H.A بالایی باشد و از مدار

تغلی به بیرون.





فرض 12 = z

(با فرض اینکه z میاز ورودی

هر FA ورودی می‌باشد اما از نظر فیزیکی تأخیری ندارند.

از این فهمیم BitSlice باعث این می‌شود که تأخیر کمتری شود در روابط Recursive شد.

(تست ۹۵ سال ۸۱ منطقی معماری)

چون خروجی به قبلی ربطی ندارد پس تأخیری ندارد. رابطه به صورت Recursive است.

Subject: Year: Month: Date:

اگر یک رابطه Recursive را کاری کنیم که از این حالت خارج شود و بازگشتی نباشد می‌گوییم
مشکل گشود و آن را Bit Slice مدار کنده می‌شود چون Recursive است برای اینکه کنترل شود باید از حالت Recursive
درب و بیرون بیاید. پس باید توابع بازگشتی را ساده کنیم.

در Bit Slice چون n محدودیت برای ما می‌توان از حالت Reco خارج کرد و آنرا بسط داد.

مقایسه کننده ..

$$E_i = E_{i+1} \cdot (\overline{a_i \oplus b_i})$$

(توضیح ۳ صفحه قبل) اول کار

$$E_4 = 1$$

$$E_3 = E_4 \cdot (\overline{a_3 \oplus b_3}) = \overline{a_3 \oplus b_3}$$

$$E_2 = E_3 \cdot (\overline{a_2 \oplus b_2}) = (\overline{a_3 \oplus b_3}) \cdot (\overline{a_2 \oplus b_2})$$

$$E_1 = E_2 \cdot (\overline{a_1 \oplus b_1}) = (\overline{a_3 \oplus b_3}) \cdot (\overline{a_2 \oplus b_2})(\overline{a_1 \oplus b_1})$$

$$E_0 = (\overline{a_0 \oplus b_0})(\overline{a_1 \oplus b_1})(\overline{a_2 \oplus b_2})(\overline{a_3 \oplus b_3})$$

Subject: Year: Month: Date:

پس E_0 از حالت Recursive خارج شد. می‌توان E_0 را با 4 Xnor و یک and ۴ ورودی ایجاد کرد. که تأخیر بسیار زیادی نمی‌شود. پیچیدگی

مدار کند است



جمع کننده CLA

همان جمع کننده Bit Slice است که روابط بازگشتی آن را بسط داده‌ایم تا از آن حالت خارج شود و سریع است.



$$\begin{cases} S_i = (\underbrace{a_i \oplus b_i}_{P_i}) \oplus c_{i-1} = P_i \oplus c_{i-1} \\ C_i = \underbrace{a_i b_i}_{g_i} + c_{i-1}(\underbrace{a_i \oplus b_i}_{P_i}) = G_i + c_{i-1} P_i \end{cases}$$

فرض ورودی‌ها P_i و g_i هستند.

اگر $g_i = 1 \Rightarrow c_i = 1$ (C_i را تولید می‌کند)

Subject: Year: Month: Date:



پس در کل 4 طبقه در این جمع کننده داریم که مستقل از تعداد بیت است. هرچی هم تعداد زیاد شود تاخیر تغییری نمی‌کند و سرعت تغییری نمی‌کند

این را یکبار با روابط بازگشتی Recc سنجیم.

Carry

Subject: Year: Month: Date:

سری ۴ بیتی CLA

می‌دانیم $C_{-1}=0$ است.

$C_{-1}=0$ $\quad C_0=G_0$

$C_1=G_1+G_0P_1$ $\quad C_2=G_2+G_1P_2=G_2+G_1P_2+G_0P_1P_2$

$C_3=G_3+C_2P_3=G_3+G_2P_3+G_1P_2P_3+G_0P_1P_2P_3$

$C_4=G_4+C_3P_4=G_4+G_3P_4+G_2P_3P_4+G_1P_2P_3P_4+G_0P_1P_2P_3P_4$

SoP

همانطور که می‌بینید SoP هست و هر ۲ طبقه هستند یعنی هر چه تعداد بیت‌ها را بیشتر کنیم کند هم نمی‌شود و تاخیر ثابت می‌ماند و زیاد نمی‌شود و حالت Recursive ندارد.

Subject: Year: Month: Date:

مطالب تکمیلی

تنوع محدودی دارند که ۲ دسته تقسیم میشوند

- ثبات‌ها
  - سریال / موازی
  - ضد حافظه
- شمارنده‌ها

ثبات (Register)

یک دسته فلیپ فلاپ را ثبات می‌نامیم. یعنی از f.f ها تشکیل شده

پس می‌گوییم ۴ بیتی f.f، ۸ بیتی f.f داریم.

که معمولاً ثبات‌ها وقتی معنی دارند که بیت‌هایشان ارزش داشته باشند

یعنی این بیت‌ها با هم معنی می‌دهند و تک تک بیت‌ها هیچ معنی ندارند.

۴ بیت ۴ بیت‌هایی که معدل را ذخیره کرده هر کدام به تنهایی معنی ندارند

نه تک تک آنها. { ضد f.f با هم = ثبات }

ثبات چیست؟

Subject: Year: Month: Date:

ثبات ها
- سریال
- موازی

ثبات‌های موازی:

مطابق شکل زیر داریم بطوریکه با خوردن clk همان موقع in_0 ... in_3 وارد می‌شوند — هرسه تا با هم وارد می‌شوند به ثبات موازی



با خوردن clk همه ورودی‌ها همزمان وارد می‌شوند.

ثبات‌های سریال:

هردفعه که clk می‌خورد هر f.f یک ورودی قبول می‌کند. که به این ثبات سریال گفتیم. که به این شیفت رجیستر نیز گفتیم.



این یعنی کلاک لازم است.

هم (Voice قسمت بم صدای ما را در تلفن)

Subject: Year: Month: Date:

Shift Register شیفت رجیستر این چپ و راست فرق نداره.

شمارنده Counter

هر FSM که نظم نوار حالتش نظم خطی باشد شمارنده ویم.

این شمارنده است چون نظم نوار حالتش خطی است.





UpCounter چون یک شمارنده‌ای است که این می

ره بالا و وقتی به بزرگترین مقدار رسید دوباره می‌رسه کوچکترین مقدار

DownCounter شمارنده‌ای که از بالاترین مقدار شروع می‌کند این می

که می‌شه تا برسه به کوچکترین مقدار و سپس دوباره از بالاترین

مقدار شروع می‌کنه...



Subject: Year: Month: Date:

** DownCounter این می‌تونه 3 بیتی چون از 7 تا 0 رو می‌شمرد

Counter بیتی باید از $2^n - 1$ تا 0 رو بشمارد که می‌تواند دو حالتی

باشد. UpCounter و DownCounter

TSG زمان‌بندی: همیشه 1 دانه 1 دارند.



و این 1 توی هر مرحله می‌ره جلو یا راست.

(TSG 4 بیتی 4 State دارد)

مراحل پیاده‌سازی TSG

روش اول

1- قرار دادن یک UpCounter 2 بیتی.

2- قرار دادن $Dec_{2\times4}$.

3- نوشتن $T_3T_2T_1T_0$ که می‌شه TSG



Subject: ..... Year: ..... Month: ..... Date: .....

اولین راه

۱- استفاده از Shift Register و آنی که آفرض یا دیزون بدیم سعت ورودی





(سنتی)
TSG در روش اول نیازبه $\lceil \log_2 n \rceil$ تا FF است

(سنتی)
TSG در روش دوم نیازبه n تا FF است.

روش اول وقتی بدردمی خوره که تعداد سلول‌ها توانی از 2 باشد

(تلف)
به هدر میره.

روش سوم حلقون (یا شمارنده جانسون)

ضرایبی هرچقدر دارد وسعی کرد معایب آنها را نداشته باشد.

۱- یک Shift_Regi ، سنتی نداشته

۲- خروجی آخری را میریم فیدبک میکنیم و می‌دیم به ورودی Shift Register

می‌بینیم حالت مثل زیر است که برای 8 حالت است و به صورت

TSG سنتی ، حال با Q ها رابطه را دربیت می‌کنیم.

$T_0 = \bar{Q}_3 \bar{Q}_0$ $T_1 = \bar{Q}_1 Q_0$ $T_2 = \bar{Q}_2 Q_1$

$T_3 = \bar{Q}_3 Q_2$ $T_4 = Q_3 Q_0$ $T_5 = Q_1 \bar{Q}_0$

$T_6 = Q_2 \bar{Q}_1$

$T_7 = Q_3 \bar{Q}_2$



Subject: ..... Year: ..... Month: ..... Date: .....



مدار اول

مدار ترکیبی شکل بالا کنترل باید clock هایش به یک جا وصل شود.

یک مدار ترکیبی شکل نیست. چون clk ها به یک جا وصل نیست.

شمارنده Up Counter



مدار سنکرون فلیپ T وقتی T=1 باشد F.F وضعیت خود را تغییر می‌کند.

O_1 جایی که O_0 به مقدار باشد تغییر می‌کند.

$\bar{Q}_1$ وقتی به مثبت باشد یعنی Q_1 به مقدار را گذرا باشد.

Subject: ..... Year: ..... Month: ..... Date: .....



همین ترتیب تقسیم

ویژگی‌های شمارنده

۱. تعداد سیگنال‌های تکمیل که می‌دهد مهم است.

۲. تعداد and و ورودی‌ها. مثلاً اگر ۳۲ تا سیگنال بگیرید ۳۲ تا and ۲ ورودی می‌خواهد.

Subject: Year: Month: Date:

می‌خواهیم یک شمارنده upcounter ۳ بیتی ایجاد کنیم

که به این شمارنده می‌گویند شمارنده از نوع کدام؟

شمارنده آسنکرون؟

شمارنده‌هایی هستند که خودشان آسنکرون هستند اما وقتی از بیرون

به آن‌ها نگاه می‌کنیم سنکرون هستند.

حال سعی شمارنده سنکرون

* حال سعی شمارنده به روش خودمان یعنی جدول حالت ...

T_2 T_1 T_0	Q_2^+ Q_1^+ Q_0^+	Q_2 Q_1 Q_0
فلیپ فلاپ T	NOS	PS
0 0 1	0 0 1	0 0 0
0 1 1	0 1 0	0 0 1
0 0 1	0 1 1	0 1 0
1 1 1	1 0 0	0 1 1
0 0 1	1 0 1	1 0 0
0 1 1	1 1 0	1 0 1
0 0 1	1 1 1	1 1 0
1 1 1	0 0 0	1 1 1

با ۳ فلیپ فلاپ T می‌سازیم. می‌بینیم که:

T_0 همیشه ۱ / T_1 همان Q_0 است

Subject: Year: Month: Date:

حال شکل شمارنده را می‌کشیم که با این روش ما تو سنتیم یک شمارنده

سنکرون ایجاد کنیم.

مدار دوم



⟸ تو کدام شمارنده سنکرون است؟

* توان مصرفی این شکل بیشتر است. *

هر ۳ با هم تغییر می‌کنند

توی آسنکرون وقتی Clock می‌خورد همه با هم تغییر می‌کنند. اما توی اولی

که آسنکرون است خروجی‌ها دارای تأخیر هستند که این باعث می‌شود که تغییرات

کمی طول بکشد تا اثر آن‌ها ضبط کند است.

مدار دوم سخت افزار بیشتری لازم دارد و هر چی بیشتر شود and

(یا زیاد تر) بیشتر می‌شود اما مدار اول سخت افزار کمتر و ساده‌تری دارد.

اگر در مدار دوم دو تا بگیریم و آخری اولی را به اول دوتی وصل کنیم یک بیت

Subject: Year: Month: Date:



مدار اول خطی ساده است و راحت تر است.

اگر $\overline{Q}$ را به ورودی وصل کنید Up Counter می شود.

اگر Q را به ورودی وصل کنید Down Counter است

Q با ورودی وصل کنید Down Counter است.

Q با ورودی وصل کنید Up Counter است.

$\overline{Q}$	+	Up.
$\overline{Q}$	−	Down.
Q	+	Down
Q	−	Up.



شکروش

Subject: Year: Month: Date:

Universal Register

می تواند هم شیفت باشد هم شمارنده.



دارای پایه های زیر است

1- ld ، برای بارگذاری مقدار در رجیستر

2- inc برای افزایش محتوا

3- reset

4- shr شیفت رجیستر

چنین کارهایی می تواند انجام دهد که برای این پایه فعال بوده، کار مربوطه را انجام می دهد.

برای مواقع

که برای کارهای مختلف نیازی mode داریم که بتوانیم آن نیازها را تعریف کنیم

حالت کارکرد

m_0	m_1	
0	0	LD
0	1	inc

Subject: ..... Year: ..... Month: ..... Date: .....

مثال: یک شیفت چپ کاره طراحی کنید که این کارها را انجام دهد. که این شیفت ۲ بیتی باشد.

	m_1	m_0
hold	0	0
ine	0	1
shr	1	0
reset	1	1

ورودی Mode ما سه حالت داریم که برای هر حالت یک ورودی داریم.

جهت این شیفت از D_FF استفاده می‌کنیم.

★ وقتی 00 است یعنی حفظ مقدار یعنی خروجی همان باشد که در ورودی بوده است پس خروجی را می‌دهیم به پایه D حالت یکسره.

★ وقتی 01 است یعنی خروجی = ورودی + 1 پس برای 1+ کامنت از H.A کمک می‌گیریم A+1 شده می‌شود B : که دقت کنید جهت گیری بیت جمع کننده باید به پایه ! حالت یکسره وصل شود.

★ وقتی 10 است حالت shr باید باشد.

★ وقتی 11 است حالت reset است پس ۳ حالت یکسره باید به زمین (0) وصل شود.

ject: ..... Year: ..... Month: ..... Date: .....

(تا سر زنبر جوابی)

Programable Logic Device = PLD

فصل جدید

وسایلی هستند که در کارخانه ساخته می‌شوند اما ساختار آن‌ها در کارخانه مشخص نمی‌شود. که کاربر می‌تواند ساختار داخل آن‌ها تغییر دهد. درواقع یک IC خام است که می‌توان داخل آن را طبق ساختار که می‌خواهیم.

۱- SPLD تا ۱۰۰ گیت می‌تواند بسازد (چند صد)

۲- CPLD تا چند هزار گیت داخلشان است

۳- FPGA Field Programmable تا چند صدهزار گیت داخلشان است. (تا میلیون)

(Field یعنی محیط بیرون از کارخانه کرنید)

Spld ها خودشان ۳ دسته می‌شوند که شامل:

۱- ROM

۲- PLA

۳- PAL

هستند.

Subject: ..... Year: ..... Month: ..... Date: .....



Subject: Year: Month: Date:

فرض کنید می خواهیم یک مالتی پلکسر ایجاد کنیم.

$S_1 = ab + ac + bc = \sum m(3,6,5,7)$

$S_0 = a \oplus b \oplus c = \sum m(1,2,4,7)$



OTP یک بار مصرف است PLD یعنی فقط یک بار از آن استفاده کرد

MTP چند بار مصرف است PLD یعنی چند بار از آن استفاده کرد

Subject: Year: Month: Date:

SPLD ها کنترل ثابت هستند یعنی چیزی که می توان تغییر داد سیم ها هستند

اساس SPLD ها برنامه ریزی کردن آنها می باشد داخل SPLD های

داریم که اتصال قابل برنامه ریزی را می توان وصل کرد یا قطع کرد که



ROM ساختارش به این صورت است که (می توان هر مدار را با $\sum min$ پیاده سازی کرد) در اینجا از Dec3x8 کمک می گیریم



اتصالات را می توان قطع و وصل کرد

معادل با



Subject: Year: Month: Date:

مثال:



$f(a,b,c) = ab + \bar{b}c$

$g(a,b,c) = a \oplus b \oplus c$

$h(a,b,c) = ab + ac$

$f(a,b,c) = ab + \bar{b}c = \sum m(1,5,6,7)$

$g(a,b,c) = a \oplus b \oplus c = \sum m(1,2,4,7)$

$h(a,b,c) = ab + ac = \sum m(5,6,7)$



ماتریس AND قابل برنامه ریزی می توان کرد

Subject: Year: Month: Date:

با داشتن جدول برنامه ریزی به کامپیوتر می توان PLA را برنامه ریزی کرد.

که جدول برنامه ریزی از آرایه اتصالات درست می آید حالتی که X است عدد ۱ و وقتی که X نیست عدد ۰ را جایگزین می کنیم. که اینها برای PLA هستند که تعداد کلیدهای کمتری دارد.

نکته: «ROM»

در ROM همان حافظه نگاه کنیم که وقتی در ROM همان آدرس خانه جدول برنامه ریزی است و آنچه در خروجی دیده می شود محتوای آن خانه جدول برنامه ریزی است. و چون غیر قابل تغییر است پس می توانیم Read only Memory.

جدول زیر ROM را استفاده می کنیم برای ذخیره داده ها که غیر قابل تغییر باشند و محتوای آن داده ها به صورت ثابت بماند.

Subject: Year: Month: Date:

ROM هدر می‌رود بصورت Σmin آن می‌دهیم ساده نشده.

و این تابع می‌ده که در داخل ROM، Dec است و Dec یک کد کننده است

پیچیده و ابعاد محاسبه زیاد است. پس ساده سازی نداریم.

و این مشکل ROM است که برای حل مشکل یک PLA وجود آورند.

که خروجی که دارد این است که داخل Dec است و توابع داخل آن به صورت

ساده سازی شده است.

<< PLA >>

PLA به این صورت است که داخلش Dec است.



$f(a,b,c) = \sum m(3,5,6,7)$

$ab + ac + bc$

$g(a,b,c) = ab + \bar{b}c$

$h(a,b,c) = \bar{a}\bar{c} + \bar{b}$



پس در PLA باید ساده سازی انجام شود.

f و g را تغییر نمی‌دهیم و 4pt می‌سازیم. اما حال برای h چه‌کار کنیم. باید h را تغییر کنیم بیشتر بسازیم. با ترکیب

حداکثر کار کنیم. باید h را تغییر کنیم بیشتر بسازیم. با ترکیب

از f و g شاید h به‌دست آید حداکثر ممکن را بررسی کنیم.

$$\bar{h}(a,b,c) = \bar{\bar{a}\bar{c} + \bar{b}}$$

$$= (a+c)\cdot b = ab + bc$$

با تغییر دو ورودی به ۲ ورودی می‌رسیم.

داریم.

در حالت قابل برنامه‌ریزی است پرسیدن ضربی با کدی صورت می‌گیرد

به گونه‌ای که داخل SPL ها افزار فکر این هستند که ضربی طبقه تا ضرب برنامه‌ریزی

Subject: Year: Month: Date:

در ROM یک طبقه قابل برنامه‌ریزی نا ضرب داریم.



PLA نیز ۲ طبقه قابل برنامه‌ریزی نا ضرب داریم. هر طبقه هم شامل or و and است.

و اینها خیلی بد است پس ما می آییم از PAL استفاده می کنیم.

PAL یک مثل سرعت PLA را حل می کند

ولی قسمت and و or را نمی توانید برنامه‌ریزی کرد و فقط ماتریس ROM یک ماتریس قابل برنامه‌ریزی دارد. PAL ماتریس and داریم



ماتریس or نداریم.

Subject: Year: Month: Date:

در PAL بازنشانی به سادگی است.

مثال

$f(a,b,c) = ab + bc + ac$

$g(a,b,c) = ab + \bar{b}c$ این را نمی توانیم توی PAL مثل قرار دارد.

$h(a,b,c) = \bar{a}\bar{c} + b$

جلسه آخر

نکته مقایسه بین ROM، PAL و PLA.

سادگی طراحی ـ سادگی مدار ـ تعداد ـ ماتریس‌های اتصالات آن

ROM	ساده	بیچیده	or
PAL	پیچیده	ساده	and
PLA	پیچیده	ساده	or + and

Pal، Pla نیاز به ساده‌سازی دارند و در بعضی مواقع می‌تواند توابع را ساده‌تر تعریف کنیم (قصد پیدا کردن مدار اشتراک)

اما در ROM مدار را همان شکل بدون نیاز به ساده‌سازی می‌کشیم

پیاده‌سازی کنیم. اما تنها سادگی مدار ROM پیچیده است.

چون Dee داریم اما در Pal و Pla مدار ساده است و دیگر

نداریم تا صفر در ROM یک طبقه قابل برنامه‌ریزی است و تا آخر آن به اندازه یک طبقه است. اما Pla ۲ طبقه قابل برنامه‌ریزی است

اما PLA ۱ طبقه برنامه‌ریزی است

از نظر ماتریس‌های اتصالات قابل برنامه‌ریزی، ROM ماتریس or ش قابل برنامه‌ریزی است. Pla هم ماتریس or دارد هم ماتریس and دارد اما Pal فقط ماتریس and دارد.

★ در Pla و Pal نمی‌دانیم خروجی‌اش را بزنیم یا $\bar{F}$ چون هدف شناسایی است تا بگوییم خواسته F را بزنیم یا $\bar{F}$ را بزنیم باید ~~and~~ not را ایجاد کنیم.

و برای اینکه کاری از بیرون مجبور به ایجاد not نباشد سازنده‌ها می‌آیند این not را داخل مدار ایجاد می‌کنند.

Subject: Year: Month: Date:

می آید یک nor می گذاریم و به ورودی برنامه پذیری 0 و 1 وصل می کنیم

اگر 1 باشد $\bar{f}$ می آید و اگر 0 باشد خود f می آید

برای پیاده سازی ثابت بودن صفر یک دستگاه nor باعث ایجاد طبقه دوم

نمی شود و تاخیر ایجاد نمی کند و طبقه قابل برنامه پذیری PAL همان یک طبقه

ماتریس and می ماند.



نکته: طبق تاخیر گیت ها از تاخیر ترین برنامه پذیری صرف نظر می کنیم.

Subject: Year: Month: Date:

کدگذاری Coding

یک مجموعه سمبل ها را داریم بنام S که گسسته و محدود است. $S=\{\dots\}$ گسسته و محدود

و مجموعه A داریم که هیچ محدودیتی ندارد.

$A \rightarrow S^*$

مجموعه مفاهیم را با رشته ای از سمبل ها نشان می دهیم که به این Coding گوینده

(کدگذاری ها همگی یکتا نباشد مثلا در ادبیات فارسی ما کلمه شیر را برای چندین شی بکار

می بریم.)

Coding چندین کاربرد دارد مانند: توان مصرفی، امنیت، کشف و تصحیح خطا.

Coding
- کشف و تصحیح خطا
- محاسباتی

Subject: Year: Month: Date:

مکمل ۲ و مکمل ۱-۲ .

مبنا $r = Radix$

در زندگی روزمره $r = 10$ ، Decimal

مبنای ۲ ، دارای ۲ رقم هستیم از ۰ تا ۱-۲ .

هم در کامپیوتر ما محدودیت تعداد خانه داریم ، خانه‌های حافظه N .

$N = 4$ $r = 10$ $r^N =$ کل اعداد

10^4 تعداد اعداد

N تعداد رقم - مبنا $= r$

کوچکترین عدد ۰

بزرگترین عدد $r^N - 1$

3763
+ 8235
(X)1998

چون صبر از تعداد $N=4$ است این را حذف می‌کنیم

عمل تفریق

راه ۱ - استفاده از مدار تفریق کننده چون حجم ↑ هزینه است از جمع استفاده می‌کنیم

راه ۲ - مکمل گیری عدد ۲ .

مکمل r ام: $C_r(A) = r^N - A$

مکمل $r-1$ ام: $C_{r-1}(A) = (r^N - 1) - A$

$r^N = 100\ldots0$ (N)

$(r^N - 1) =$ به هم $r-1$ تا $N = (r-1)(r-1)\ldots(r-1)$

مثال: $10^4 - 1 = 9999$

$2^4 - 1 = 1111$

مثال: عدد ۳۲۷۱ $r=10$ ، $N=4$ مکمل ۱۰ پذیر

(۳۲۷۱) $\xrightarrow{\text{مکمل ۱۰}}$ (۶۷۲۹)

Subject: Year: Month: Date:

0	9
1	8
2	7
3	6
4	5

مثال:

3271
6828 +
1
(6829) ← مکمل ۱۰

مکمل ۲ = مساوی ۲ = 1 + { 1 ← 0 ; 0 ← 1 }

Lookup آن مقط می‌شه (قرینه عدد)

اعداد علامت‌دار:

N

r^N عدد

000...0 → 0
(r-1)(r-1)...(r-1) → $r^N - 1$

مثال: N=2
r=10

00
01
:
99

عدد 100

حل: فرض می‌کنیم که ۹۰٪ اعداد + و ۱۰٪ اعداد - هستند

00 +0
01 +1
02 +2
:
89 +89
90 -10
91 -9
:

1 2 7 +
99 → -1
X24 →

مثال:

8291 − 3271 = 5020

8291 → 8291
6729 → 6729
5020 → 5020

مکمل ۱ معادل منفی کردن عدد است

مکمل ۲

اثبات اینکه کافی A + B̄ = A − B

A + C_r(B) ≡ A − B

$A + B \equiv A + C_r(B) = A + r^N - B = r^N + (A-B) \geq 0$

و همیشه A − B همیشه کوچکتر از A است.

$r^N + (A-B) = 1000\ldots0 + (A-B) = (A-B)$

r^N حذف شده است

مکمل ۱ = مکمل ۲ + 1

$C_{r-1}^{(A)} = (r^N - 1) - A$

$(r^N - 1)$ روابع اینها هم تفاوتی نمی‌کند

Subject: Year: Month: Date:

مبحث: اعداد

قرارداد: مثل این رقم سمت چپ ۰ تا ۸ باشد عدد نامنفی و اگر ۹ بود عدد منفی است. به رقم سمت چپ در این مثال رقم علامت گوییم.

چون!

رقم علامت

رقمی که بکمک آن می‌توان علامت عدد را مشخص کرد.

مثال:

000	0
001	+1
002	+2
⋮	⋮
044	+44
045	+45
046	-54
047	-53
⋮	⋮
099	-1

$C_{10}(54) = 46$

در این جا رقم علامت نداریم.

۰ تا ۹ حالت مختلف می‌توانیم تعریف کنیم. برای داشتن رقم علامت.

Subject: Year: Month: Date:

سیستم اعداد متقارن: سیستمی که تعداد اعداد + و - متقارن باشند.

Voice??

اعداد را به دو حالت بگیریم. بیت علامت مشخص ✓ $-50 \le x \le 49$

رقم علامت نداریم چون ← $-49 \le x \le 50$

000	0
001	1
⋮	⋮
050	+50
051	-49
052	-48
⋮	⋮

بیت علامت نامعلوم

Voice??

۱۰:۳۰

Subject: Year: Month: Date:

BCD ظاهر باینری ، مبنای ۱۰ .

مبنای ۱۰ $329 \overset{BCD}{\Rightarrow}$ 0011 0010 1001

مبنای ۲ $329 \Rightarrow$ 1010011001

هر رقم به تنهایی Binary اما روی کنار هم قرار دادن ارقام

می شود یک عدد مبنای ۱۰ .

جمع BCD همان جمع مبنای ۱۰ است .

0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

مثال : جمع BCD

①	①	
0101	0111	1000
0110	1000	0101
0000	0010	0111

Subject: Year: Month: Date:

مدار جمع کننده BCD :

از تراشه digit Slice استفاده می کنیم . که Carry هم در نظر بگیریم

که هرکس خواست بتونه Cascate کنه .

هر رقم مبنای ۱۰ BCD در واقع ۴ بیت است پس هر Ai تبدیل به ۴ بیت می شود .

Carry که یک ستون به سمت چپ می رود یا صفر یا یک چون در بزرگترین حالت 9+9 می شد 19 که 1 رقم است (یا صفر یا 1) می رسیم

بعدی می شوند 9

فرض می کنیم که می رسیم ۱ بیتی می گیریم .



Subject: Year: Month: Date:



که این جمع کننده تک رقمی BCD است.

طراحی مدار جمع کننده:

چون استفاده از جدول حقیقت خیلی طولانی می‌شد، از حالت ساده‌تر که ترکیبی است استفاده می‌کنیم.

می‌آییم از Component های دیگر استفاده می‌کنیم مثل Dec ...

چون ماهیت این جمع کننده شبیه جمع کننده باینری ۴ بیتی است

می‌آییم آن را کمک می‌گیریم.

حال می‌بینیم که جمع تا وقتی که ۰ تا ۹ است درست است اما وقتی بزرگتر از ۹ می‌شود دیگر جواب صحیح نمی‌ده چون ما Decimal هستیم در BCD.

حال بررسی می‌کنیم که در کجا جواب غلط است (برای باینری درست و BCD غلط)

Subject: Year: Month: Date:



۱۰	۰	۰۱۰۱۰
۱۱	۰	۰۱۰۱۱
۱۲	۰	۰۱۱۰۰
۱۳	۰	۰۱۱۰۱
۱۴	۰	۰۱۱۱۰
۱۵	۰	۰۱۱۱۱
۱۶	۱	۰۰۰۰۰
۱۷	۱	۰۰۰۰۱
۱۸	۱	۰۰۰۱۰
۱۹	۱	۰۰۰۱۱

پس اگر Er=1 یعنی جواب برای BCD غلط.



Subject: Year: Month: Date:

	غلط	درست
10:	0 1 0 1 0	1 0 0 0 0
11:	0 1 0 1 1	1 0 0 0 1
12:	0 1 1 0 0	1 0 0 1 0
13:	0 1 1 0 1	1 0 0 1 1
14:	0 1 1 1 0	1 0 1 0 0
15:	0 1 1 1 1	1 0 1 0 1
16:	1 0 0 0 0	1 0 1 1 0
17:	1 0 0 0 1	1 0 1 1 1
18:	1 0 0 1 0	1 1 0 0 0
19:	1 0 0 1 1	1 1 0 0 1

مثال مسئله‌ای که BCD سالم را درست

نتیجه: در هر عدد غلط با اد 6+ کنیم ← عدد درست را می‌دهد.

10001 + 0110 = 10111	10010 + 0110 = 11000	10011 + 0110 = 11001
01110 + 0110 = 10100	01111 + 0110 = 10101	10000 + 0110 = 10110
01101 + 0110 = 10011	01100 + 0110 = 10010	01101 + 0110 = 10111

Subject: Year: Month: Date:

پس اگر Cy=0 باشد باید عدد 6+ شود تا حاصل صحیح بدست آید.

مثال ۴ صفحه قبل

توجه: آموزه دکتر احمدی

مطالب ارائه شده در کلاس شریف کافی نیست

حل ۶ و ۷ و ۸

کتاب پورکا صرف می‌باشد

فقط کمی زیاد شرح می‌دهد

کتاب است

برای ریشه کلمه‌ی کلیه‌ی اسم‌ها

این ۳ صفحه مهم است

Year. Month. Date. ( )

جلسه ۲

دکتر احیایی

صدا رمضانی

روش‌های کشف و تصحیح خطا

می‌خواهیم بگویم Coding خاصیت کشف یا تصحیح آنها را تصحیح کنیم.

کسانی که بیشتر در این زمینه فعالیت می‌کرده همینگ بوده است.

Hamming.



تمرکز این است که صفحه‌ای دارای ۴ جای مشخص برای تولید این شکل است.

متناسب با جایی این شش یک انرژی تصادفی از خارج سیستم به سیستم وارد شده است.



کشف خطا یعنی سیستم در وضعیت غیر معتبر است.

اساس تصحیح در کدهای همینگ این طوری است که به نزدیکترین وضعیت معتبر می‌رود.



← خطا - حالت غیر معتبر.

تفاوت کار همینگ این است که فاصله‌ها اقلیدسی هستند، اما همینگ یک فاصله خاصی دیگری تعریف می‌کند.

Year. Month. Date. ( )

Subject:

Subject:
Year. Month. Date. ( )

« فاصله همینگ »

فرض کنید سیستم دیجیتال داریم ۵ تا ۱ ، ۱ تا ۰ شاید خطا باشد برای Noise.

اختلاف کد خراب با اصل خودش (سالم) ایت است.

۰۱۰۱۱۰ ← ایت
۰۱۰۰۱۰

اگر کد ۲ بیتش خراب شود فاصله = ۲ بیت است.

اگر قدرت باد طوری باشد که هر دو مدار کد 20cm جابجایی داشته باشد فاصله چقدر باشد که خطا را کشف کنیم. بیشتر از 20cm

اگر بخواهیم تصحیح داشته باشیم باید بیشتر از 2x20cm باشد.

کمترین کدی که فاصله min آنها ۱ است نه قدرت تصحیح دارد و نه قدرت کشف.

A ۰۰
B ۰۱ → فاصله ۱
C ۱۱
D ۱۰

نه تصحیح
نه تشخیص

اگر فاصله = ۲ باشد آنگاه :

A ۰۰۰
B ۰۰۱
C ۱۰۱
D ۱۱۰

مثلاً C صدر حفظ شود ← ۰۰۱
می فهمیم چون ۰۰۱ را نداریم پس
می فهمیم خطا داریم اما تصحیح نداریم چون :



برای کشف باید فاصله ۳ باشد.

A ۰۰۰۰۰۰ فاصله ۵ ← ۱۱۱۰۱۱
B ۰۱۰۱۰۱ " ۴
C ۱۰۱۰۱۰ " ۲
D ۱۱۱۱۱۱ " ۱ ← تصحیح ۱۱ ۱۱ ۱۱

مثال : عدد ۱۱۱۰۱۱ ← خطا داریم چون در سیستم فوق نیست.

حال برای تصحیح باید به کمترین فاصله تبدیل شود.

Subject:
Year. Month. Date. ( )

۴ Parity

Parity زوج وقتی است که تعداد ۱ها زوج است. (فاصله در هر دو ۲ تا)
Parity فرد " " فرد "

فقط یک بیت تشخیص می‌دهد که البته نمی‌تواند تصحیح کند.
(کشف کند)

000	001
011	010
101	100
111	111
⊕ ← Parity زوج	⊙ فرد Parity

۲ بیت خرابی را کشف می‌کند البته ۱ بیت که همسایگی فاصله ۳ = ۲

را می‌تواند تصحیح کند. SECDED

Sing error Corect Double error detection ←



فرض کنید

این ۳ بیت فقط است تصمیم کند اول تصمیم ۲ بیت را در غلط

Subject:
Year. Month. Date. ( )

* (تمیز اولین Voice)

Subject:
Year. Month. Date. ( )

بین بردی دارند فاصله همینگ را پیدا می‌کنند.

$d_8\ d_7\ d_6\ d_5\ d_4\ d_3\ d_2\ d_1\ d_0\ P_5\ P_4\ P_3\ P_2\ P_1\ P_0$

Parity V-H کدهای اصلی



وقتی یکی هم خودش ندارد
یعنی P ها دچار مشکل شده‌اند.
این یک

SECDED
برای داده‌های 15 تایی چند parity می‌خواهیم؟

$2\lceil \sqrt{n} \rceil = 2\lceil \sqrt{15} \rceil = 2 \times 4 = 8$

این یک کد H.V Parity است که فاصله 4 دارد درعین ۳ بیت را تشخیص (کشف) می‌دهد و ۱ تا را تصحیح می‌کند بدرستی هم تصحیح کند

نکته: یک روش ساده که با همینگ ۳ یعنی کد را ۳ بار تکرار کن.

	فاصله همینگ
00 → 00000	۳
01 → 01101	
10 → 10110	
11 → 11011	

* تعیین فاصله همینگ حالت

حداقل ضربیت d_{min} داریم تا بتوان فاصله همینگ را 3 بگیریم.

A, B, C, D

در اینجا فرض کنید 5 بیت باشد. تعداد بیت‌های فاصله‌دار شده

A 00000 $1+\binom{5}{1}+\binom{5}{2} = 1+5+10 = 16$

B $= 16$

C $= 16$

D $= 16$

تا کد مختلف $4 \times 16 = 64$ می‌خواهیم

اما با 5 بیت نمی‌توان 64 تا ساخت

$n=6$ ⟸ در نتیجه باید با 6 بیت می‌نویسیم.

حداقل ضربیت d_{min} داریم تا فاصله همینگ 3 باشد.

$\left[1+\binom{n}{1}+\binom{n}{2}\right] \leq 2^n$

برای 4 عدد.

بیت‌ها

۱ بیت‌ها ۲ بیت‌ها

Subject:
Year. Month. Date. ( )

انواع BCD

عدد	BCD ساده	Exc-3	8421	6311 BCD
0	0000	0011	0000	0000
1	0001	0100	0111	0010
2	0010	0101	0110	0101
3	0011	0110	0101	0100
4	0100	0111	0100	0110
5	0101	1000	1011	1001
6	0110	1001	1010	1000
7	0111	1010	1001	1010
8	1000	1011	1000	1101
9	1001	1100	1111	1100
		*		

* مکمل ۹ این کد می‌شد این ۰ و ۰ به ۱ شود.

که این جهت تفریق ضلی خوبه. در ضمن جمع کننده‌هایش ضلی خوب کار می‌کنه. چون وقتی ۲ تا را باهم جمع می‌کنیم در واقع حاصل را باهم جمع کنیم سپس ۳ تا از آن کم کنیم. (خودتان جمع کننده بزنید)

Subject:
Year. Month. Date. ( )

که 8421 یک کد وزنی است که باز مکمل ۹ آن از Not بدست می‌آید.

که 6311 هم مکمل ۹ آن می‌شد با Not بدست آمد.

که 4221 " " ۹ " " بدست آورد.

که 8421 ۹ بدست آورد.

⟸ کل اینها جمع وزنیها = ۹ است.

Subject:
Year. Month. Date. ( )

یک روش ساخت کد BCD دلخواه.

0	0101
1	1101
2	1111
3	1011
4	1001
5	1000
6	1100
7	0100
8	0000
9	0001

Gray

گری



16 16×9

من خواهم کد گری Self-Complement (خودمکمل) بسازم.

خودمکمل به کدی گفته میشود که مکمل 9 آن از نقطه نظر بیتی درست باشد.

کدهای انعکاسی (آینه‌ای) مارپیچی هستند.

ضرب کد BCD داریم:

$\frac{16}{0000}$ $\frac{15}{0}$ $\frac{14}{1}$ ... $16\times15\times14\ldots$

Subject:
Year. Month. Date. ( )

کد انعکاسی

1	000
1	001
1	011
1	010
1	110
1	111
1	101
1	100
0	100
0	101
0	111
0	110
0	010
0	011
0	001
0	000

انعکاسی

فاصله همینگ $D_H=1$ است.

Subject:
Year. Month. Date. ( )

یک روش ساخت کد BCD دلخواه.

0	0101
1	1101
2	1111
3	1011
4	1001
5	1000
6	1100
7	0100
8	0000
9	0001

Gray

گری



16 (16×9)

من خواهیم کد گری Self_Con خودمکمل بسازیم.

خودمکمل به کدی گفته میشود که مکمل 9 آن از نقطه نظر بیتی برعکس آید.

کدهای الفکاس (آبنای) ماریسی هستند.

ضرب کد BCD داریم.

$\frac{16}{0}$ $\frac{16}{0000}$

$\frac{2}{}$ $\frac{1}{}$ $16\times15\times14\ldots$

Subject:
Year. Month. Date. ( )

کد الفکاس

0	000
1	001
1	011
1	010
1	110
1	111
1	101
1	100
0	100
0	101
0	111
0	110
0	010
0	011
0	001
0	000

فاصله همینگ

$D_H=1$ الفکاس است.