

فصل ۱

پاسخ فرکانسی تقویت کننده های ترانزیستوری

۱-۱ مقدمه:

فرض ما در تدوین مطالب این فصل بر آن است که دانشجویان با نحوه بایاس کردن DC انواع تقویت کننده های یک و چند طبقه و همچنین محاسبات AC آنها در فرکانس میانی آشنائی کامل دارند. اگر سؤال شود که منظور از فرکانس میانی چیست؟ قطعاً شما در پاسخ خواهید گفت محدوده ای از فرکانس سیگنال ورودی که تمام خازن های کوپلاژ و بایپاس به صورت اتصال کوتاه و تمام خازن های پراکنده (parasitic) و ذخیره بار ترانزیستور (charge storage) به صورت اتصال باز عمل می کنند. بدین ترتیب در تمام محدوده فرکانس میانی مقادیر بهره، امپدانس ورودی و امپدانس خروجی ثابت خواهند ماند. اما میدانیم که محدوده فرکانسی هیچ تقویت کننده ای بینهایت نیست، با کاهش فرکانس سیگنال ورودی معمولاً خازن های کوپلاژ و بایپاس و با افزایش آن خازنهای پراکنده و ذخیره بار عملکرد خطی مدار را تحت الشعاع خود قرار خواهند داد.

در این فصل عملکرد تقویت کننده های یک و چند طبقه در فرکانس بالا مورد بررسی قرار خواهند گرفت. برای رسیدن به این منظور میبایست مدار معادل مناسبی را برای قطعات فعال در اختیار داشته باشیم. به همین منظور ابتدا مطالبی در خصوص روش ساخت ترانزیستورها (بالاخص ساخت ترانزیستور در مدارات مجتمع) ارائه خواهیم نمود، سپس با توجه به ساختمان داخلی ترانزیستورها مدار معادل نوع هایبیرید π ترانزیستورهای BJT و FET را ترسیم و در خصوص هر یک از عناصر موجود در مدار معادل مطالبی را ارائه خواهیم نمود. تعیین پاسخ فرکانسی مدارات یک طبقه با استفاده از روش های مختلف و در نهایت انتخاب مناسب ترین روش برای تعیین پاسخ فرکانسی یک مدار چند طبقه اهداف بعدی این فصل خواهند بود.

۱-۲ مراحل ساخت قطعات فعال


مراحل ساخت انواع مدارهای مجتمع و اغلب ترانزیستورهای مجزای جدید، مبتنی بر اجرای مجموعه ای از عملیات فوتولیتوگرافی (photolithography)، کشت یونی (Ion Implantation) یا نفوذ (diffusion) و رشد رونشستی (epitaxial growth) بر روی قطعه ای از ماده سلیسیم به

نام پولک (wafer) است. قبل از توصیف مراحل ساخت یک ترانزیستور، ابتدا در خصوص هر یک از مراحل فوق توضیحاتی ارائه خواهد شد.

۱-۲-۱: فوتولیتوگرافی

با قرار گرفتن یک قطعه سیلیسیم بلورین در محیط اکسید کننده، لایه نازکی از سیلیسیم اکسید شده (دی اکسید سیلیسیم SiO_2) روی سطح آن تشکیل خواهد شد (اکسیداسیون). این لایه مانند سدی در مقابل نفوذ ناخالصی ها به درون قطعه عمل می کند. به منظور وارد کردن ناخالصی به درون قطعه یا رشد لایه ای با ناخالصی متفاوت برای تولید پیوند PN میبایست به نحوی بخشی از لایه اکسید شده زدوده شود. زدودن انتخابی لایه اکسید شده در نواحی مورد نظر از طریق نقاب کشی و حکاکی انجام می گیرد. مراحل این فرایند در شکل فرضی ۱-۱ نمایش داده شده است. فرض کنید که لایه اولیه یا همان پولک از سیلیسیم نوع P باشد. ابتدا با انجام عمل اکسیداسیون لایه ای اکسید شده به ضخامت 0.2 تا 1 میکرون روی سطح فوقانی پولک ایجاد می کنیم. پولک بدست آمده بعد از این مرحله در شکل ۱-۱(الف) نشان داده شده است. برای زدودن لایه SiO_2 از نواحی انتخابی، ابتدا سطح اکسید شده پولک با لایه نازکی از ماده حساس به نور مطابق شکل ۱-۱(ب) پوشانده می شود، این لایه حساس به نور فوتورزیست نام دارد و نمونه ای از آن فوتورزیست کدک یا KPR است. اگر نور ماوراء بنفش به این لایه تابانده شود، فوتورزیست پلیمریزه خواهد شد. فوتورزیست پلیمریزه نشده (نواحی نور ندیده) در محلول شیمیائی تری کلرواتیلن حل می شود، در حالی که این محلول شیمیائی بر فوتورزیست نور دیده (پلیمریزه شده) اثری نخواهد داشت. برای انتخاب نواحی مورد نظر از نقابی نوری موسوم به ماسک استفاده می شود. ماسک عبارتست از یک صفحه شفاف که نواحی مورد نظر روی آن کاملاً سیاه شده است. این ماسک روی صفحه پوشیده شده با فوتورزیست قرار می گیرد و مطابق شکل ۱-۱(ج) به آن نور ماوراء بنفش تابانده می شود، سپس با برداشتن ماسک پولک در محلول تری کلرواتیلن قرار می گیرد و بدین ترتیب مطابق شکل ۱-۱(د) فوتورزیست پلیمریزه نشده از روی صفحه پاک خواهد شد و حال آنکه لایه پلیمریزه شده روی صفحه باقی خواهد ماند (به این عمل اصطلاحاً ظهور می گویند). لایه فوتورزیست باقی مانده در مقابل محلول شیمیائی بعدی که برای زدودن SiO_2 بکار خواهد رفت کاملاً مقاوم است. اسید هیدروفلوریک محلولی است که می تواند دی اکسید سیلیسیم را در خود حل کند، بدین ترتیب با قرار دادن پولک در این محلول لایه اکسید زدوده و مطابق شکل ۱-۱(ه) پنجره ای به روی لایه اولیه سیلیسیم باز خواهد شد. فوتورزیست باقیمانده بعداً به وسیله یک حلال شیمیائی (اسید سولفوریک غلیظ) زدوده می شود.

و نهایتاً نمونه را همراه با تعدادی حفره (دریچه) در لایه SiO_2 در مرحله‌های مورد نظر مطابق شکل ۱-۱ (و) بر جای می‌گذارد.



شکل ۱-۱ مثالی از مراحل فوتولیتوگرافی (الف) مرحله اکسیداسیون (ب) استفاده از فوتورزیست (ج) تابش اشعه ماوراء بنفش (د) ظهور فوتورزیست (ه) حکاکی لایه SiO_2 (و) زدودن لایه فوتورزیست

۲-۲-۱: کشت یونی

کشت یونی روش تزریق مستقیم اتم‌های ناخالصی به یک پولک سیلیسیمی است. پولک در یک اتاقک خلاء قرار می‌گیرد و یون‌های ناخالصی مورد نظر با سرعت زیاد به طرف نمونه پرتاب می‌شوند. این یونها، بسته به سرعت برخوردشان به نمونه تا عمق متوسطی از کمتر از ۰/۱ میکرون تا تقریباً ۰/۶ میکرون به داخل سطح پولک سیلیسیمی نفوذ می‌کنند. سپس پولک برای مدتی در حدود ۱۰ دقیقه در دمای متوسط ۸۰۰ درجه سانتیگراد قرار داده می‌شود تا یون‌ها تحریک یافته و در شبکه بلوری مستقر شوند. این مرحله را اصطلاحاً آبدیده کردن می‌نامند و برای ترمیم هر نوع آسیبی که کشت بر بلور وارد می‌کند ضروری است. لازم به ذکر است که به جای کشت یونی در مواردی از روش نفوذ ناخالصی استفاده می‌کنند، البته روش کشت یونی نسبت به روش نفوذ دارای مزیت‌هایی است که برخی از آنها عبارتند از (الف) امکان کنترل میزان نفوذ ناخالصی در واحد سطح با دقت بسیار بالا (ب) قابل تکرار بودن فرایند برای رسیدن به یک میزان ناخالصی مورد نظر.


۳-۲-۱: رشد رونشستی (Epitaxial growth)

رشد رونشستی عبارت است از تشکیل لایه ای از سیلیسیم تک بلوری (موسوم به لایه اپیتکسیال یا به اختصار لایه اپی) روی سطح نمونه ی سیلیسیم ، به طوری که ساختار بلوری سیلیسیم در حد فاصل دو قسمت پیوسته باشد. غلظت ناخالصی در لایه ی اپی مستقلاً قابل کنترل است و می تواند از غلظت ناخالصی در ماده ی زیر بنا کمتر یا بیشتر باشد. علاوه بر این نوع ناخالصی لایه ی اپی اغلب مخالف زیر بنائی است که روی آن رشد داده می شود. ضخامت لایه ی اپی که در ساخت مدارهای مجتمع به کار می روند از ۱ تا ۲۰ میکرون تغییر می کند و رشد آنها به این ترتیب انجام می گیرد که ابتدا پولک را در محیطی شامل تتراکلرید سیلیسیم ($SiCl_4$) یا سیلان (SiH_4) با دمای بالا (۱۲۰۰ درجه سانتیگراد) قرار می دهند. در این صورت واکنشی شیمیائی رخ می دهد که در آن سیلیسیم خالص تولید و بر سطح پولک می نشیند. در صورتی که شرایط به دقت کنترل شده باشند لایه سطحی سیلیسیمی حاصل بلورین و تقریباً بدون عیب خواهد بود. این لایه به عنوان ماده ی اولیه برای ساخت ترانزیستورهای دو قطبی مناسب است. رشد رونشستی در برخی از روشهای ساخت CMOS نیز کاربرد دارد.

۳-۱: ساخت مدارهای مجتمع دو قطبی

ساخت یک مدار مجتمع دو قطبی کامل شامل مجموعه ای از پنج الی هشت مرحله لیتوگرافی ، کشت یونی و رشد رونشستی از نوعی است که قبلاً توصیف گردیدند. ماده ی اولیه ساخت هر مدار مجتمع یک پولک سیلیسیمی از نوع P است که معمولاً ضخامت آن ۲۵۰ میکرون و غلظت ناخالصی تقریباً 10^{16} اتم بر سانتیمتر مکعب دارد. در این بخش مراحل ساخت یک ترانزیستور NPN مدار مجتمع را بررسی می کنیم. چنانکه در شکل ۱-۲ الف ملاحظه می کنید ، با انجام یک مرحله لیتوگرافی و کشت یونی یک لایه نوع N با ناخالصی بسیار زیاد به وجود می آید که در نهایت مسیری با مقاومت اندک برای جریان کلکتور خواهد بود. این مرحله را نفوذ لایه ی مدفون و خود لایه را لایه ی مدفون می نامند. مقاومت ورقه ای لایه در حدود ۲۰ تا ۵۰ اهم بر مربع Ω است و ناخالصی مورد استفاده معمولاً آرسنیک یا آنتیموان است. پس از نفوذ لایه مدفون ،


تمام اکسید از پولک زدوده و مطابق شکل ۱-۲ ب لایه ی اپی رشد داده می شود. ضخامت این لایه و غلظت ناخالصی نوع N آن ولتاژ



شکل ۱-۲: (الف) نفوذ لایه مدفون (ب) پولک مدار مجتمع پس از رشد لایه رونشستی

شکست ترانزیستورهای مدار را تعیین می کنند زیرا این ماده ناحیه کلکتور ترانزیستور را تشکیل می دهد.


پس از رشد لایه ی رونشستی ، لایه اکسیدی روی سطح بالایی لایه رونشستی رشد داده می شود. یک مرحله لیتوگرافی و نفوذ با ناخالصی بور (ایجاد کریستال نوع P) انجام می گیرد که از آن ساختاری نظیر شکل ۱-۳ حاصل می شود. نقش این عمل جدا سازی کلکتور ترانزیستورها از یکدیگر به وسیله پیوندهای PN با بایاس معکوس است، و آن را نفوذ ناحیه جداساز می نامند. به دلیل عمقی که برای این نفوذ لازم است ، این عمل باید به مدت چندین ساعت در یک کوره نفوذ در دمایی در حدود ۱۲۰۰ درجه سانتیگراد انجام گیرد . مقاومت ورقه ای لایه جدا ساز از ۲۰ تا ۴۰ اهم بر مربع است. با اتمام این مرحله روی لایه مدفون حوضچه ای از سلنیم با ناخالصی نوع N تشکیل می گردد که همان کلکتور ترانزیستور نوع NPN خواهد بود .



شکل ۱-۳ ساختار پس از نفوذ لایه جدا ساز و تشکیل حوضچه کلکتور


پس از این مرحله ، مجدداً عملیات فوتولیتوگرافی و کشت یونی انجام می گیرد. ناخالصی بکار رفته در این مرحله بور خواهد بود و حوضچه ای به عمق ۱ تا ۳ میکرون با مقاومت ورقه ای بین ۱۰۰ تا ۳۰۰ اهم بر مربع در داخل حوضچه کلکتور ایجاد میشود که ساختار جدید در شکل ۱-۴ نشان داده شده است. حوضچه جدید تولید شده همان بیس ترانزیستور خواهد بود . لازم به ذکر است

که این عمل نفوذ نه تنها بیس ترانزیستور، بلکه بسیاری از مقاومت‌های مورد لزوم مدار را شکل می‌دهد و بنابراین کنترل مقاومت ورقه ای در آن اهمیت به سزائی دارد.



شکل ۴-۱ ساختار پس از نفوذ ناحیه بیس


به دنبال ایجاد حوضچه بیس، با انجام یک مرحله دیگر از عملیات لیتوگرافی و کشت یونی، امیتر ترانزیستور که از نوع N است مطابق شکل ۵-۱ تشکیل می‌شود. مقاومت ورقه ای این حوضچه بین ۲ تا ۱۰ اهم بر مربع و عمق آن بین ۰/۵ تا ۲/۵ میکرون خواهد بود. این مرحله نفوذ برای تشکیل ناحیه ای کم مقاومت نیز به کار می‌رود که به عنوان محل اتصال به ناحیه کلکتور عمل می‌کند. این کار ضروری است چرا که ایجاد مستقیم اتصال اهمی بین لایه آلومینیمی و ماده روشتستی که مقاومت بزرگی دارد دشوار است.



شکل ۵-۱: ساختار پس از ایجاد حوضچه امیتر

در مرحله بعد با تکرار عملیات لیتوگرافی که به لیتوگرافی اتصال معروف است سوراخهایی در لایه اکسید روی مجموعه در محل های امیتر، بیس و کلکتور ترانزیستور ایجاد میشود تا بتوان از این طریق با آنها اتصال الکتریکی برقرار کرد. لازم به ذکر است که با انجام فرایندهای مشابه اجزاء غیر فعال (مقاومت ها) روی پولک تولید می شوند و برای برقرای ارتباط در همین مرحله پنجره های اتصال برای آنها نیز باز می شود. سپس کل پولک با لایه آلومینیمی نازکی به


ضخامت حدوداً ۱ میکرون پوشانده می شود و با انجام یک مرحله دیگر از عملیات لیتوگرافی آلومینیم های مازاد از سطح قطعه زدوده شده و بخش های که برای ارتباط اجزاء یک مدار مجتمع هستند روی پولک باقی خواهد ماند. ساختار نهایی قطعه در شکل ۶-۱ نشان داده شده است .



شکل ۶-۱ ساختار نهایی پس از عملیات لیتوگرافی اتصالها و فلز نشانی

در شکل ۷-۱ یک عکس میکروسکوپی از ساختار ظاهری قطعه تولید شده ارائه شده است. توجه داشته باشید که با مجموعه ی عملیات فوق ساخت همزمان هزاران مدار پیچیده روی یک تکه پولک امکانپذیر می شود. پس از انجام مرحله نهایی ، پولک مورد آزمایش قرار می گیرد و قطعات یا مدارهای ناسالم با نقطه رنگی مشخص می شوند. سپس با برش دادن (همانند برش شیشه) قطعات یا مدارات را از هم جدا می کنند و به هریک از تراشه های حاصل یک تاس می گویند. تاس های سالم را در محفظه هایی سوار و برای آزمایش نهایی آماده می کنند.

مراحل فوق مربوط به ساخت یک ترانزیستور NPN بود ، لکن در بسیاری از مدارهای الکترونیکی ترانزیستورهای PNP هم مورد احتیاج است که معمولاً آنها را با روش استاندارد و به صورت افقی و




شکل ۱-۷ تصویر ساختار ظاهری ترانزیستور با استفاده از میکروسکوپ الکترونی

زیر بنائی تولید می کنند. بنابراین ، قبل از ترسیم مدار معادل مطالب مختصری را در خصوص نحوه ساخت ترانزیستورهای PNP افقی ارائه خواهیم نمود . دانشجویان می توانند به منظور کسب اطلاعات بیشتر در خصوص مراحل ساخت ترانزیستورهای PNP زیر بنائی به مرجع شماره [1] مراجعه کنند.

مراحل ساخت ترانزیستورهای PNP افقی مشابه ساخت ترانزیستورهای NPN با اندک تفاوتی در محل و نوع حوضچه های ایجاد شده است. برشی از سطح مقطع ساختار یک ترانزیستور PNP افقی در شکل ۸-۱ نشان داده شده است. همانطور که در شکل ۸-۱ الف ملاحظه میکنید ، پس از رشد لایه رونشستی نوع N و نفوذ حوضچه های جدا ساز ، چهار حوضچه دیگر در داخل لایه رونشستی نوع N نفوذ داده می شود. سه حوضچه با ناخالصی نوع P که نهایتاً یکی از آنها به عنوان امیتر و دو حوضچه دیگر به عنوان کلکتور عمل خواهند نمود. حوضچه چهارم با ناخالصی بسیار بالای نوع N است که همان بیس ترانزیستور خواهد بود. نحوه عبور حاملهای اقلیت در ناحیه بیس این نوع ترانزیستور در شکل ۸-۱ ب نشان داده شده است. بر خلاف ترانزیستورهای نوع NPN که عبور حاملها از امیتر به سمت کلکتور در عمق انجام می گیرد در ترانزیستورهای PNP عبور حاملها به صورت افقی و در امتداد سطح تراشه انجام می گیرد. به همین دلیل به آن ترانزیستور افقی می گویند.

اگر ساختار این دو نوع ترانزیستور را با هم مقایسه کنیم متوجه خواهیم شد که در ترانزیستور NPN کلکتور بصورت بشقابی امیتر ترانزیستور را در خود جای داده است و به همین دلیل اغلب قریب به اتفاق حامل های خارج شده از ناحیه امیتر از ناحیه بیس عبور کرده و وارد ناحیه کلکتور خواهند شد . اما در ترانزیستور نوع PNP چنین ویژگی وجود ندارد و به همین دلیل کارائی ترانزیستورهای PNP مشابه کارائی ترانزیستورهای NPN نخواهد بود . البته تلاش فراوانی می شود تا خصوصیات هر دو نوع تا حد ممکن نزدیک به یکدیگر باشند .




شکل ۱-۸: (الف) ساختار ترانزیستور PNP افقی (ب) عبور حاملهای اقلیت در ترانزیستور افقی

۴-۱: مدل‌های سیگنال - کوچک ترانزیستورهای دو قطبی

مدارهای آنالوگ اغلب با سیگنال‌هایی کار می‌کنند که در مقایسه با جریان‌ها و ولتاژهای بایاس‌کننده مدار کوچک هستند. در این شرایط مدل‌های سیگنال - کوچک را می‌توان بدست آورد که محاسبه بهره‌ی جریان یا ولتاژ و امپدانسهای پایانه را بدون لزوم دخالت کمیت‌های بایاس امکان پذیر می‌سازد. برای یک ترانزیستور، مدار معادل با پیچیدگی‌های متفاوت را می‌توان بدست آورد که انواع پیچیده‌تر آنها برای تحلیل‌های رایانه‌ای بکار می‌روند. بخشی از مهارت طراحان در این است که بدانند در محاسبات دستی یک مدار خاص، کدام یک از اجزاء مدل را می‌توان حذف کرد. این موضوع بعداً مورد بررسی قرار خواهد گرفت.

ترانزیستور دو قطبی NPN با ساختار کلی شکل ۱-۶ را که با ولتاژهای V_{BE} و V_{CC} بایاس شده و در شکل ۱-۹ نشان داده شده است را در نظر بگیرید. این ولتاژها، سطح اتصال بیس-امیتر (J_E) را در بایاس مستقیم و سطح اتصال بیس-کلکتور (J_C) را در بایاس معکوس قرار داده و جریان ثابت کلکتور I_C و جریان ثابت بیس I_B را به وجود می‌آورند و ترانزیستور را در ناحیه فعال مستقیم قرار می‌دهند. حال فرض کنید در ورودی، سیگنال-کوچک v_i بطور سری با V_{BE} به مدار اعمال

شود. این ولتاژ تغییر کوچکی به اندازه i_b را در جریان ثابت بیس و تغییر کوچکی به اندازه i_c را در جریان ثابت کلکتور به وجود خواهد آورد. بدین ترتیب، مقادیر کل جریان های بیس و کلکتور ترانزیستور به ترتیب $I_b = (I_B + i_b)$ و $I_c = (I_C + i_c)$ است.



شکل ۱-۹: تاثیر یک ولتاژ ورودی سیگنال کوچک اعمال شده به ترانزیستور دو قطبی

حال اجازه دهید، نتیجه اعمال این ولتاژها را در داخل ترانزیستور NPN و در ناحیه بیس مورد بررسی دقیق قرار دهیم. همانگونه که می دانید در یک قطعه کریستال با ناخالصی نوع N تعداد زیادی الکترون آزاد به عنوان حامل اکثریت و تعداد کمی حفره به عنوان حامل اقلیت و در کریستال نوع P به عکس تعداد کمی الکترون به عنوان حامل اقلیت و تعداد زیادی حفره به عنوان حامل اکثریت وجود دارد. در صورتی که این دونوع کریستال مطابق روشی که قبلاً بیان شد در کنار هم قرار بگیرند یک پیوند PN را بوجود خواهند آورد. به دلیل اختلاف غلظت حامل ها و تمایل ترکیب الکترون و حفره، حاملها از سطح اتصال گذشته و ضمن ترکیب با حامل مخالف یک اتم ناخالصی را به یک یون تبدیل می کنند (با ترکیب الکترون مازاد یک عنصر پنج ظرفیتی با حفره یک عنصر سه ظرفیتی یک یون منفی بوجود خواهد آمد). با تبدیل شدن ناخالصی های موجود در محدوده پیوند به یون مثبت (در کریستال نوع N) و منفی (در کریستال نوع P)، ناحیه ای در محل پیوند بوجود می آید که فاقد حفره ها و الکترون های آزاد متحرک است و تنها یونهای ثابت پذیرنده (یون منفی) و دهنده (یون مثبت) در آن قرار خواهند داشت. بدین ترتیب در محل پیوند یک بار فضائی قابل توجه و در نتیجه یک میدان الکتریکی قوی بوجود خواهد آمد و مانع ادامه جابجائی حامل ها خواهد شد، این ناحیه را ناحیه بار فضائی یا ناحیه تخلیه (تهی) می نامند. با توجه به این مطالب، با اتمام مراحل ساخت ترانزیستور دو قطبی، نواحی تهی در پیوندهای J_C و J_E بوجود خواهند آمد و ترانزیستور را مطابق آنچه در شکل ۱-۱۰ ملاحظه می کنید در حالت تعادل قرار خواهند داد. در همین حالت (بایاس صفر)، یک ولتاژ V_o روی پیوند وجود دارد که پتانسیل درون ساخته نامیده می شود. همین پتانسیل


است که در حالت تعادل با نفوذ حفره ها و الکترونهاى متحرک در پیوند مخالفت می کند و برابر است با :

$$\psi_o = V_T \ln \frac{N_A N_D}{n_i^2} \quad (1-1)$$

در رابطه فوق N_A چگالی ناخالصی در ماده نوع P و N_D چگالی ناخالصی در ماده نوع N و واحد آنها اتم بر سانتیمتر مکعب است. بعلاوه n_i غلظت حامل های ذاتی در یک نمونه نیمه هادی خالص است و مقدار آن برای سیلیسیم و ژرمانیوم در $300^\circ K$ به ترتیب برابر است با $1.5 \times 10^{10} \text{ electron/Cm}^3$ و $2.4 \times 10^{13} \text{ electron/Cm}^3$ و مقدار V_T که به "ولتاژ معادل دما" معروف است از رابطه زیر به دست می آید.

$$V_T = \frac{KT}{q} \approx 26 \text{ mV} \quad \text{در} \quad 300^\circ K$$


در این رابطه K ثابت بولتزمن بر حسب ژول بر درجه کلوین و q بار الکترون بر حسب کولمب و مقادیر آنها به ترتیب 1.38×10^{-23} و 1.602×10^{-19} است.



شکل ۱-۱۰: وضعیت چگالی حامل ها در یک ترانزستور بایاس نشده در حالت تعادل حرارتی

با اعمال ولتاژ V_{CC} پیوند سمت کلکتور در بایاس معکوس بیشتر قرار می گیرد و بدین ترتیب عرض ناحیه تهی در آنجا افزایش می یابد، اما با اعمال ولتاژ V_{BE} و با توجه به پلاریته آن پیوند سمت امیتر در بایاس موافق قرار گرفته و عرض ناحیه تهی به مقدار ناچیزی کاهش می یابد. هنگامی که پیوند سمت امیتر با ولتاژ لازم (ولتاژی در محدوده ۰/۵۵ تا ۰/۷ ولت) در بایاس موافق قرار بگیرد حاملهای الکترونی و حفره ای از آن عبور کرده و در نتیجه تعادل بارها در نواحی کلکتور، امیتر و بالاخص بیس مطابق شکل ۱-۱۱ بهم خواهد خورد. همانطور که در این شکل

مشاهده می کنید غلظت یا تمرکز حامل های اقلیت (الکترون) در ناحیه بیس ترانزیستور در لبه منطقه تهی سطح تماس امیتر $(n_p(0))$ افزایش می یابد و در لبه منطقه تهی سمت کلکتور به صفر می رسد. این تغییر چگالی در حالتی که فقط ولتاژهای بایاس اعمال شده باشند با خطوط پر و در حالت دوم که ولتاژ V_i اضافه شده با خطوط نقطه چین نشان داده شده است. توجه داشته باشید که این موضوع در مورد حامل های اکثریت نیز صادق است.



شکل ۱-۱: تغییرات متناظر در غلظت حامل ها در بیس وقتی ترانزیستور در ناحیه فعال مستقیم قرار دارد

غلظت حامل ها در لبه منطقه تهی سمت امیتر در دو حالت مختلف به وسیله روابط زیر محاسبه می شود.

$$n_{p(0)} = n_{po} e^{V_{BE}/V_T} \quad (2-1)$$

در صورتی که V_i هم به مدار اعمال شده باشد:

$$n_{p(0)} = n_{po} e^{(V_{BE} + v_i)/V_T} \quad (3-1)$$

در روابط فوق $n_p(0)$ غلظت الکترون در لبه منطقه تهی سطح تماس بیس- امیتر و n_{po} غلظت الکترون در منطقه بیس در حالت تعادل است. حال با استفاده از این اشکال می توان عناصر مدار معادل سیگنال-کوچک ترانزیستور دو قطبی را بدست آورد.

۱-۴-۱ : هدایت انتقالی (ترانسانا)

با توجه به شکل ۱۰-۱ و ۱۱-۱ می بینیم که با اعمال ولتاژهای V_{BE} و V_{CC} جریانی در پایه کلکتور برقرار خواهد شد که وابستگی اصلی این جریان به V_{BE} است. بنابراین، هدایت انتقالی را می توان به صورت زیر تعریف نمود.

$$g_m = \frac{dI_C}{dV_{BE}} \quad (۴-۱)$$

چون

$$\Delta I_C = \frac{dI_C}{dV_{BE}} \Delta V_{BE} \Rightarrow \Delta I_C = g_m \Delta V_{BE} \quad (۵-۱)$$

و با توجه به $\Delta V_{BE} = v_i$ و $\Delta I_C = i_c$ پس می توان نوشت:

$$i_c = g_m v_i$$

با توجه به اینکه رابطه جریان کلکتور ترانزیستور بایاس شده برابر است با $I_C = I_S e^{V_{BE}/V_T}$ (این رابطه در درس قبلی الکترونیک اثبات شده است) بنابراین مقدار g_m را می توان به قرار زیر محاسبه کرد:

$$I_C = I_S e^{V_{BE}/V_T} \Rightarrow dI_C = \frac{I_S}{V_T} e^{V_{BE}/V_T} dV_{BE}$$

$$\frac{dI_C}{dV_{BE}} = g_m = \frac{I_S e^{V_{BE}/V_T}}{V_T} = \frac{I_C}{V_T} = \frac{qI_C}{KT} \quad (۶-۱)$$

برای اینکه محدودیت های موجود در آنالیز سیگنال - کوچک را مورد بررسی قرار دهیم، رابطه فوق را مجدداً با فرض اینکه ولتاژ اعمال شده به بیس ترانزیستور $V_{BE} + v_i$ است را محاسبه می کنیم.

$$I'_c = I_S e^{(V_{BE} + v_i)/V_T} = I_S e^{V_{BE}/V_T} e^{v_i/V_T} = I_C e^{v_i/V_T} \quad (۷-۱)$$

اگر $\frac{v_i}{V_T} \ll 1$ باشد رابطه ۷-۱ را می توان به صورت سری توانی زیر نوشت

$$I'_c = I_C \left[1 + \frac{v_i}{V_T} + \frac{1}{2} \left(\frac{v_i}{V_T} \right)^2 + \frac{1}{6} \left(\frac{v_i}{V_T} \right)^3 + \dots \right] \quad (۸-۱)$$

با توجه به اینکه جریان اضافه شده ککتور یا همان i_c برابر است با $i_c = I'_c - I_C$ پس:

$$i_c = I_C \left[\frac{v_i}{V_T} + \frac{1}{2} \left(\frac{v_i}{V_T} \right)^2 + \frac{1}{6} \left(\frac{v_i}{V_T} \right)^3 + \dots \right] \quad (۹-۱)$$

اگر $v_i \ll V_T$ باشد در آنصورت رابطه (۹-۱) به رابطه زیر که همان نتیجه نهائی رابطه (۶-۱) است تقلیل خواهد یافت یعنی :

$$i_c = \frac{I_C}{V_T} v_i \Rightarrow i_c = g_m v_i$$

با توجه به رابطه بدست آمده می توان استدلال کرد که اگر شرط فوق صادق نباشد ، بنابراین ، مدل بدست آمده در سیگنال-کوچک قابل استفاده نخواهد بود . بنابراین با قبول فرض فوق ، محدوده تغییرات ولتاژ بیس-امیتر پس از بایاس شدن ترانزیستور (V_i) در دمای ۲۵ درجه سانتیگراد تقریباً برابر است با :

$$\Delta V_{BE} = v_i \ll 26 \text{ mV} \quad (۱۰-۱)$$

در عمل اثبات شده است که اگر ΔV_{BE} کمتر از 10 mV باشد ، آنالیز سیگنال - کوچک دارای دقت قابل قبولی خواهد بود .

۲-۴-۱: خازن ناشی از بارگیری بیس (خازن نفوذی)

شکل ۱۱-۱ نشان می دهد که تغییر ولتاژ بیس - امیتر $\Delta V_{BE} = v_i$ باعث تغییر ذخیره بار در ناحیه بیس می شود. بار ذخیره شده در ناحیه بیس در یک ترانزیستور NPN از نوع حاملهای اقلیت الکترونیکی است و تغییر آن را با $\Delta Q_e = q_e$ نشان می دهیم . لازمه خنثی بودن الکتریکی این است که تغییری مساوی $\Delta Q_h = q_h$ نیز در بار حامل های اکثریت بیس به وجود آید. از آنجا که حامل های اکثریت به وسیله پایه بیس تامین می شوند ، اعمال ولتاژ V_i تامین بار q_h را برای بیس ایجاب می کند و بنابراین ترانزیستور یک خازن ظاهری در ورودی دارد که چنین است .

$$C = \frac{dq}{dv} \Rightarrow C_b = \frac{q_h}{v_i} \quad (۱۱-۱)$$

با توجه به این که $i = \frac{dq}{dt}$ است و با مقایسه این رابطه و شکل ۱۱-۱ می توان به این نتیجه رسید که

$$i = i_c = \Delta I_C \quad \text{و} \quad dq = \Delta Q_h = q_h \quad \text{و} \quad dt = \Delta t = \tau_f .$$

توجه داشته باشید که τ_f دارای بعد

زمان است و آنرا اصطلاحاً زمان گذر بیس در جهت مستقیم می نامند ، بعلاوه از آنجا که این کمیت برابر است با نسبت بار در حال عبور (q_h) به جریان گذرنده (i_c) ، بنابراین می توان آن را به عنوان زمان متوسطی دانست که هر حامل برای گذر از بیس لازم دارد. با در نظر گرفتن روابط فوق :

$$C_b = \frac{q_h}{v_i} = \frac{i_c}{v_i} \tau_f \quad \text{و} \quad \frac{i_c}{v_i} = g_m \Rightarrow C_b = g_m \tau_f = \frac{I_C}{V_T} \tau_f \quad (۱۲-۱)$$

همانطور که قبلاً اشاره شد τ_f زمان گذر بیس در جهت مستقیم است. قطعاً این زمان گذر با عرض ناحیه بیس که به W_B نشان داده می شود نسبت مستقیم و با ثابت نفوذ الکترون در آن ناحیه که به D_n نشان داده می شود نسبت عکس دارد. در حقیقت می توان اثبات نمود که:

$$\tau_f = \frac{q_e}{i_c} = \frac{W_B^2}{2D_n} \quad (13-1)$$

با در نظر داشتن رابطه ۱۳-۱، اولاً مقدار τ_f تا حدود زیادی مستقل از شرایط کار است و ثانیاً مقادیر نوعی آن برای ترانزیستورهای NPN مدار مجتمع ۰/۱ تا ۱ نانوثانیه و برای ترانزیستورهای افقی PNP بین ۲۰ تا ۴۰ نانوثانیه است. بنابراین، مقدار خازن C_b که در برخی منابع آن را خازن نفوذی می نامند و با C_D نشان می دهند در یک دمای مشخص مستقیماً به جریان ثابت نقطه کار (I_C) وابسته خواهد بود.

۳-۴-۱: مقاومت ورودی

در ناحیه فعال مستقیم، جریان بیس به وسیله رابطه ۱۴-۱ به جریان کلکتور مربوط می شود.

$$I_B = \frac{I_C}{\beta_F} \quad (14-1)$$

با استفاده از رابطه ۱۴-۱ تغییرات کوچک جریان بیس و کلکتور را می توان به یکدیگر مربوط کرد.

$$\Delta I_B = \frac{d}{dI_C} \left(\frac{I_C}{\beta_F} \right) \Delta I_C \quad (15-1)$$

و بنابراین

$$\beta_o = \frac{\Delta I_C}{\Delta I_B} = \frac{i_c}{i_b} = \left[\frac{d}{dI_C} \left(\frac{I_C}{\beta_F} \right) \right]^{-1} \quad (16-1)$$

در این رابطه β_o بهره جریان سیگنال-کوچک (AC) و β_F بهره جریان ترانزیستور در حالت DC است. مقادیر نوعی β_o و β_F به هم نزدیک هستند و در بسیاری از موارد این دو را مساوی هم فرض نموده و آنرا صرفاً با β نشان می دهند و از آن هم در محاسبات AC و هم DC استفاده می کنند.

معادله ۱۶-۱ تغییر جریان بیس i_b را به تغییر متناظر جریان کلکتور i_c مربوط می سازد، و مقاومت ورودی سیگنال - کوچک ترانزیستور هم از رابطه زیر به دست می آید.

$$r_\pi = \frac{v_i}{i_b} \quad (17-1)$$

با جایگزینی (۱۶-۱) در (۱۷-۱) نتیجه میشود


$$r_{\pi} = \frac{v_i}{i_b} = \frac{v_i}{i_c} \beta_o \quad \text{و} \quad \frac{v_i}{i_c} = \frac{1}{g_m} \quad \Rightarrow \quad r_{\pi} = \frac{\beta_o}{g_m} = \beta_o r_e \quad (19-1)$$

بنابراین مقاومت موازی ورودی سیگنال - کوچک یک ترانزیستور دو قطبی با بهره جریان نسبت مستقیم و با جریان کلکتور (I_C) نسبت عکس دارد.

۴-۴-۱: مقاومت خروجی

در مباحث قبل دیدیم که علاوه بر ولتاژ بیس ولتاژ کلکتور هم در تعیین جریان کلکتور نقش خاصی دارد. در همان شکل ۹-۱ فرض کنید ولتاژ V_{BE} را ثابت نگه داریم و ولتاژ V_{CC} را که به کلکتور متصل شده است را نسبت به حالت اول افزایش دهیم. با افزایش ولتاژ کلکتور تغییراتی در منطقه تخلیه سطح اتصال کلکتور و ناحیه بیس به وجود خواهد آمد که آن را در شکل ۱۲-۱ مشاهده می کنید.

همانطور که در این شکل مشاهده می کنید با افزایش ولتاژ کلکتور عرض ناحیه تخلیه در پیوند کلکتور-بیس افزایش و در نتیجه عرض موثر ناحیه بیس (W_B) کاهش می یابد (البته این تغییرات



شکل ۱۲-۱: تغییرات متناظر در غلظت حامل ها در ناحیه بیس در نتیجه تغییر V_{CE}

مربوط به حالتی است که ترانزیستور در منطقه فعال قرار دارد. در نتیجه تغییرات فوق بخشی از حامل های ذخیره شده در ناحیه بیس به سمت کلکتور رانده خواهند شد و لذا باعث افزایش جریان کلکتور می شوند. با توجه به اینکه تغییر جریان کلکتور به ازاء تغییر ولتاژ کلکتور بوده است، بنابراین:

$$r_o = \frac{\Delta V_{CE}}{\Delta I_C} \quad (20-1)$$

اما همانطور که در روابط ۶-۱ مشاهده می کنید، جریان کلکتور ظاهراً به ولتاژ V_{CE} ارتباطی ندارد. اما، پارامتر دیگری در رابطه جریان کلکتور وجود دارد که با I_S نشان داده شده و به جریان اشباع معکوس معروف است. جریان اشباع معکوس جریانی است که داخل ناحیه تخلیه پیوند کلکتور جریان دارد و مقدار آن با استفاده از رابطه زیر محاسبه می شود.

$$I_S = \frac{qAD_n n_{po}}{W_B} \quad (21-1)$$

در رابطه ۲۱-۱، q بار الکترون، A سطح مقطع ناحیه بیس، D_n ثابت نفوذ الکترون، n_{po} چگالی الکترون در ناحیه بیس در حالت تعادل و W_B عرض موثر ناحیه بیس است. بنابراین:

$$I_C = \frac{qAD_n n_{po}}{W_B} e^{V_{BE}/V_T} \quad (22-1)$$

حال از سمت چپ رابطه ۲۲-۱ به ازاء I_C و از سمت راست به ازاء W_B مشتق گیری می کنیم.

$$dI_C = \frac{-qAD_n n_{po}}{W_B^2} e^{V_{BE}/V_T} dW_B = \frac{-qAD_n n_{po}}{W_B^2} e^{V_{BE}/V_T} \frac{dW_B}{dV_{CE}} dV_{CE} \quad (23-1)$$

$$\frac{dI_C}{dV_{CE}} = -\frac{I_C}{W_B} \left(\frac{dW_B}{dV_{CE}} \right) \Rightarrow \frac{dV_{CE}}{dI_C} = \frac{\Delta V_{CE}}{\Delta I_C} = -\frac{W_B \left(\frac{dV_{CE}}{dW_B} \right)}{I_C}$$

بنابراین

$$r_o = -\frac{W_B \left(\frac{dV_{CE}}{dW_B} \right)}{I_C} \quad (24-1)$$

با توجه به رابطه ۲۴-۱ صورت کسر در سمت راست میباید یک ولتاژ باشد. به عبارت دیگر:

$$V = -W_B \left(\frac{dV_{CE}}{dW_B} \right) = V_A \quad (25-1)$$

همانطور که ملاحظه می کنید، ولتاژ به دست آمده در رابطه ۲۴-۱ را V_A یا همان ولتاژ ارلی نامیده ایم. دلیل وجود علامت منفی در این رابطه آن است که با افزایش ولتاژ V_{CE} عرض ناحیه بیس W_B کاهش می یابد و در نتیجه باعث حذف علامت منفی می گردد. پس:

$$r_o = \frac{V_A}{I_C} \quad (26-1)$$

۱-۴-۵ : مقاومت کلکتور- بیس

با توجه به منحنی رسم شده در شکل ۱-۱۲، با افزایش ولتاژ کلکتور کاهش می‌دهد در جریان I_B به علت کاهش حامل‌های ذخیره شده در ناحیه بیس خواهیم داشت که مربوط به کاهش I_{B1} می‌باشد. حاصل این تغییرات مقاومتی است بین بیس و کلکتور که آن را با r_μ نشان خواهیم داد.

$$r_\mu = \frac{\Delta V_{CE}}{\Delta I_{B1}} = \frac{\Delta V_{CE}}{\Delta I_C} \cdot \frac{\Delta I_C}{\Delta I_{B1}} \quad (27-1)$$

$$r_\mu = r_o \times \frac{\Delta I_C}{\Delta I_{B1}}$$

اگر $I_B = I_{B1}$ باشد در آن صورت :

$$r_\mu = \beta_o r_o \quad (28-1)$$

اما I_{B1} صرفاً جزئی از جریان I_B را تشکیل می‌دهد. به بیان دیگر، جریان بیس مجموع دو مؤلفه متفاوت I_{B1} و I_{B2} است. در یک ترانزیستور NPN، I_{B1} حاصل جریانی از حامل‌های اکثریت (حفره) از پایه بیس به داخل بیس و I_{B2} حاصل تزریق حفره‌ها از بیس به امیتر ترانزیستور است. در حقیقت I_{B1} در غالب موارد در حدود ۱۰ درصد کل جریان بیس را تشکیل می‌دهد و I_{B2} مؤلفه اصلی جریان بیس است. بنابراین، رابطه ۱-۲۸ بین حداقل امپدانس موجود بین بیس و کلکتور ترانزیستور است. در حقیقت این مقاومت برای ترانزیستورهای NPN مجتمع در حدود ۱۰ برابر مقاومت بدست آمده در رابطه ۱-۲۸ و در بقیه موارد بین ۲ تا ۵ برابر است. پس

$$r_\mu \approx 10 \beta_o r_o \quad (29-1)$$

۱-۴-۶ : خازن ناحیه تخلیه (خازن انتقالی)

همانطور که قبلاً گفته شده با تشکیل یک پیوند PN حامل‌های اکثریت از سطح تماس عبور کرده (انتقال به سمت مقابل) و ضمن ترکیب با اتم‌های ناخالصی طرف مقابل یونهای مثبت و منفی و نهایتاً ناحیه تخلیه را بوجود می‌آورند. بعلاوه اگر پیوند را در بایاس معکوس قرار دهیم عرض این ناحیه به دلیل افزایش یونها افزایش می‌یابد. بنابراین، در محل هر پیوند PN خازنی وجود خواهد داشت که اصطلاحاً آن را خازن انتقالی می‌نامند و مقدار آن با افزایش ولتاژ معکوس (به دلیل افزایش عرض ناحیه تخلیه) کاهش می‌یابد. لازم به ذکر است که مقدار اولیه خازنهای انتقالی را می‌توان با استفاده از خصوصیات داخلی قطعه و با استفاده از رابطه ۱-۳۰ محاسبه کرد.

$$C_T = A \left[\frac{q \varepsilon N_A N_D}{2(N_A + N_D)} \right]^{1/2} \frac{1}{\sqrt{\psi_o - V_D}} \quad (30-1)$$

$$C_T = \frac{C_{T0}}{\sqrt{1 - \frac{V_D}{\psi_o}}}$$

در رابطه ۳۰-۱، C_T مقدار خازن انتقالی در حالت بایاس شده، C_{T0} مقدار خازن انتقالی در حالت بایاس نشده، q بار الکترون، A سطح مقطع پیوند، N_D و N_A به ترتیب چگالی اتم های پذیرنده و دهنده، ε نفوذ پذیری الکتریکی سیلیسیم، ψ_0 پتانسیل درون ساخته و V_D ولتاژ بایاس روی پیوند که برای بایاس موافق مثبت و برای بایاس معکوس منفی در نظر گرفته می شود. رابطه ۳۰-۱ برای حالتی است که تغییر بار در لبه پیوند جهشی باشد، اما در بسیاری از موارد این تغییر بار جهشی نیست بلکه به علت تزریق ناخالصی بصورت تدریجی است، در چنین حالتی رابطه ۳۰-۱ به صورت رابطه ۳۱-۱ خواهد شد.

$$C_T = \frac{C_{T0}}{\left[1 - \frac{V_D}{\psi_o} \right]^n} \quad n = \frac{1}{3} \quad (31-1)$$

با توجه به ساختمان داخلی ترانزیستور سه خازن نوع انتقالی را می توان تشخیص داد. پیوند بیس-امیتر دارای یک خازن انتقالی است که با C_{je} نشان داده می شود. بعلاوه پیوند های بیس-کلکتور و کلکتور - پایه (زیر بنا) هم دارای خازن انتقالی هستند و به ترتیب با C_{cs} و C_{μ} نشان داده می شود. از سه خازن فوق، خازن C_{je} دارای پیوند تدریجی و دو خازن دیگر دارای پیوند جهشی هستند بنابراین:

$$C_{je} = \frac{C_{je0}}{\left[1 - \frac{V_{BE}}{\psi_i} \right]^{1/3}} \quad (32-1)$$

$$C_{\mu} = \frac{C_{\mu 0}}{\left[1 + \frac{V_{CB}}{\psi_i} \right]^{1/2}} \quad (33-1)$$

$$C_{cs} = \frac{C_{cs0}}{\left[1 + \frac{V_{CS}}{\psi_i} \right]^{1/2}} \quad (34-1)$$

چون پیوند بیس - امیتر در بایاس مستقیم قرار دارد بنابراین معمولاً برای تعیین مقدار C_{je} از رابطه ۳۲-۱ استفاده نمی‌کنند بلکه در غالب موارد آن را دو برابر C_{je0} در نظر می‌گیرند.


در بخش ۲-۴-۱ گفته شد که در پیوند بیس - امیتر یک خازن نفوذی (C_D) وجود دارد و در بخش ۶-۴-۱ هم وجود خازن C_{je} در این پیوند تشریح شد ، بنابراین در این پیوند همزمان دو خازن وجود دارد که مجموع آن را با C_π نشان می‌دهند .

$$C_\pi = C_D + C_{je} \quad (۳۵-۱)$$

۷-۴-۱ مقاومت های مزاحم

آخرین عناصری که باید به مدل سیگنال- کوچک ترانزیستور اضافه کرد مقاومت‌های مزاحم هستند. این مقاومت‌ها عبارتند از r_b (یا $r_{bb'}$) ، r_c و r_{ex} . r_b و r_c به ترتیب مقاومت‌هایی هستند که با اتصال‌های بیس و کلکتور سری هستند . مقدار نوعی r_b بین ۵۰ تا ۵۰۰ اهم و مقدار نوعی r_c بین ۲۰ تا ۵۰۰ اهم است . اما مقاومت r_{ex} که با اتصال امیتر سری شده است دارای مقداری بین ۱ تا ۳ اهم است. لازم به ذکر است که مقدار r_b به دلیل ازدحام جریان ، به مقدار زیادی با جریان کلکتور تغییر میکند .

با توجه به مطالب بیان شده در زیربخش‌های مختلف بخش ۴-۱ اینک می‌توان مدار معادل سیگنال کوچک یک ترانزیستور دو قطبی را ترسیم نمود . مدار معادل در شکل ۱۳-۱ نشان داده شده است .



شکل ۱۳-۱ : مدار معادل کامل سیگنال- کوچک یک ترانزیستور دو قطبی

مثال ۱ :

مدار معادل سینگال-کوچک کامل یک ترانزیستور دو قطبی را در $I_C = 1 \text{ mA}$ ، $V_{CB} = 5 \text{ V}$ و

$V_{CS} = 10 \text{ V}$ به دست آورید. پارامترهای ترانزیستور از این قرارند $C_{\mu o} = C_{j eo} = 0.5 \text{ pf}$

$r_C = 50 \Omega$ ، $r_b = 300 \Omega$ ، $V_A = 100 \text{ V}$ ، $\tau_f = 0.38 \text{ ns}$ ، $\beta = 200$ ، $C_{cso} = 2 \text{ pf}$

$r_{ex} = 2 \Omega$ و $r_{\mu} = 10 \beta r_o$. برای $\psi_o = 0.55$ برای C_{μ} و $\psi_o = 0.52$ برای C_{CS} .

حل : همانطور که قبلاً گفته شد چون پیوند بیس-امیتر در بایاس مستقیم قرار دارد ، تعیین مقدار C_{je}

دشوار است . به هر حال با تقریب قابل قبولی می توان آن را مساوی دو برابر $C_{j eo}$ فرض کرد .

$$C_{je} = 2C_{j eo} = 2(0.5) = 1 \text{ pf}$$

با استفاده از روابط ۱-۳۳ و ۱-۳۴ خازن کلکتور بیس و خازن کلکتور-پایه را به دست می آوریم.

$$C_{\mu} = \frac{C_{\mu o}}{\sqrt{1 + \frac{V_{CB}}{\psi_o}}} = \frac{0.5}{\sqrt{1 + \frac{5}{0.55}}} = 0.16 \text{ pf}$$

$$C_{CS} = \frac{C_{CS o}}{\sqrt{1 + \frac{V_{CS}}{\psi_o}}} = \frac{0.5}{\sqrt{1 + \frac{10}{0.52}}} = 0.44 \text{ pf}$$

مقدار هدایت انتقالی را با استفاده از رابطه ۱-۶ محاسبه می شود

$$g_m = \frac{qI_C}{KT} = \frac{I_C}{V_T} = \frac{1 \text{ mA}}{26 \text{ mV}} \approx 38.5 \text{ mA/V}$$

توجه داشته باشید که واحد g_m را می توان به سه روش مختلف نوشت : آمپر بر ولت (A/V) ، زیمنس

(S) یا مو (علامت وارون شده اهم) . به عنوان مثال مقدار فوق را می توان 38.5 میلی آمپر بر

ولت یا 38.5 میلی زیمنس یا 38.5 میلی مو خواند.

خازن ناشی از بار گیری بیس با استفاده از رابطه ۱-۱۲ به صورت زیر محاسبه می شود

$$C_b = C_D = g_m \tau_f = 38.5 \times 10^{-3} \times 0.38 \times 10^{-9} = 14.6 \times 10^{-12} = 14.6 \text{ pf}$$

مقدار C_{π} از رابطه ۱-۳۵ محاسبه می شود

$$C_{\pi} = C_D + C_{je} = 14.6 + 1 = 15.6 \text{ pf}$$

مقادیر مقاومت های ورودی و خروجی به ترتیب با استفاده از روابط ۱-۱۹ و ۱-۲۶ محاسبه می شوند


$$r_{\pi} = \frac{\beta}{g_m} = \frac{200}{38.5 \text{ ms}} = 200 (26 \Omega) = 5.2 \text{ K}\Omega$$

$$r_o = \frac{V_A}{I_C} = \frac{100}{1 \text{ mA}} = 100 \text{ K}\Omega$$

و بنابراین مقاومت کلکتور بیس برابر است با

$$r_{\mu} = 10 \beta r_o = 10 \times 200 \times 100 \text{ K}\Omega = 200 \text{ M}\Omega$$

مدار معادل حاصل از این مقادیر پارامتری را در شکل ۱۴-۱ ملاحظه می کنید.



شکل ۱۴-۱ : مدار معادل سیگنال- کوچک کامل یک ترانزیستور دوقطبی در $I_C=1 \text{ mA}$

۸-۴-۱ : نمونه از پارامترهای ترانزیستور های دو قطبی

در این بخش مجموعه ی نوعی از پارامترهای یک ترانزیستور NPN و یک ترانزیستور PNP افقی در جداول ۱-۱ و ۲-۱ ارائه خواهد شد (پارامترهای یک ترانزیستور مشخص را میتوان از سایر منابع و یا نرم افزارهای الکترونیکی بدست آورد). برای هر ترانزیستور دو مجموعه ی اعداد ارائه شده است یکی برای ترانزیستور با لایه اپیتکسیال نازک (۱۰ میکرون) و دیگری با لایه ی اپی ضخیم (۱۷ میکرون). لازم به ذکر است که ترانزیستور با اپی ضخیم معمولاً در مدارهایی استفاده می شود که ولتاژ منبع تغذیه تا ۴۴ ولت می رسد، حال آن که ترانزیستور با اپی نازکتر تا حدود ۲۰ ولت می تواند تحمل کند. با اینکه ابعاد ترانزیستور با اپی نازک کوچکتر است، ظرفیت کلکتور-بیس آن، به خاطر ناخالصی بیشتر در لایه اپی، زیادتر است. ظرفیت امیتر-بیس نیز بیشتر است زیرا عمق بیس کمتر، و سطح ناخالصی در بیس در محل پیوند امیتر-بیس بالاتر است.

پارامتر	مقدار نوعی اپی $10\mu, 1\Omega-Cm$ ولتاژ کار ترانزیستور ۲۰ ولت	مقدار نوعی اپی $17\mu, 5\Omega-Cm$ ولتاژ کار ترانزیستور ۴۰ ولت
β_F	200	200
β_R	2	2
V_A	90 V	130 V
η	2.8×10^{-4}	2×10^{-4}
I_S	$1.5 \times 10^{-15} A$	$5 \times 10^{-15} A$
I_{Co}	$10^{-10} A$	$10^{-10} A$
BV_{CEO}	25 V	50 V
BV_{CBO}	50 V	90 V
BV_{EBO}	7 V	7 V
τ_f	0.25 nS	0.35 nS
β_o	150	200
r_b	200 Ω	200 Ω
r_c	75 Ω	200 Ω
r_{ex}	2 Ω	2 Ω
C_{jeo}	1.3 pf	1 pf
ψ_o	0.7 V	0.7 V
n	0.33	0.33
C_{jeo}	0.6 pf	0.3 pf
ψ_o	0.6 V	0.55 V
n	0.5	0.5
C_{jeo}	3 pf	3 pf
ψ_o	0.58 V	0.52 V
n	0.5	0.5



جدول ۱-۱ پارامترهای نوعی ترانزیستورهای NPN

پارامتر	مقدار نوعی اپی $10\mu, 1\Omega-Cm$ ولتاژ کار ترانزیستور ۲۰ ولت	مقدار نوعی اپی $17\mu, 5\Omega-Cm$ ولتاژ کار ترانزیستور ۴۰ ولت
β_F	20	50
β_R	2	4
V_A	50 V	50 V
η	5×10^{-4}	5×10^{-4}
I_S	2×10^{-15} A	2×10^{-15} A
I_{Co}	5×10^{-9} A	10^{-10} A
BV_{CEO}	30 V	60 V
BV_{CBO}	50 V	90 V
BV_{EBO}	50 V	90 V
τ_f	20nS	30 nS
β_o	20	50
r_b	150 Ω	300 Ω
r_c	75 Ω	100 Ω
r_{ex}	10 Ω	10 Ω
C_{jeo}	0.6 pf	0.3 pf
ψ_o	0.6 V	0.55 V
n	0.5	0.5
C_{jeo}	2 pf	1 pf
ψ_o	0.6 V	0.55 V
n	0.5	0.5
C_{jeo}	3.5 pf	3 pf
ψ_o	0.58 V	0.52 V
n	0.5	0.5


جدول ۱-۲ پارامترهای نوعی ترانزیستورهای PNP

۵-۱: تشریح پاسخ فرکانسی ترانزیستور

بهره ی فرکانس بالای ترانزیستور به وسیله عناصر خازنی مدار معادل شکل ۱۳-۱ کنترل می شود. در عمل توانایی فرکانسی ترانزیستور اغلب با تعیین فرکانسی تعریف می شود که در آن مقدار بهره ی جریان اتصال کوتاه امیتر مشترک به یک برسد. این فرکانس، فرکانس گذر (f_T) نام دارد و معیاری است از بالاترین فرکانس مفید ترانزیستور، وقتی که به صورت یک تقویت کننده به کار می رود. مقدار f_T را می توان با استفاده از مداری AC همانند مدار شکل ۱۵-۱ محاسبه و اندازه گیری کرد. جریان سیگنال- کوچک i_i به بیس اعمال می شود و جریان خروجی i_o در حالت اتصال کوتاه کلکتور از نظر سیگنال AC اندازه گیری می شود. با استفاده از مدار معادل شکل ۱۳-۱ می توان یک مدار سیگنال- کوچک برای این حالت به دست آورد که در شکل ۱۶-۱ نشان داده شده و در آن از r_{ex} و r_{μ} صرف نظر شده است.

شکل ۱۵-۱: طرحواره AC برای محاسبه و اندازه گیری f_T شکل ۱۶-۱: مدار معادل سیگنال- کوچک برای محاسبه f_T

اگر r_c کوچک فرض شود در آن صورت r_o و C_{cs} تأثیر چندانی در محاسبات نخواهند داشت. به علاوه با صرف نظر کردن از جریان داخل C_{μ} در مقایسه با جریان $g_m v_1$ مدار شکل ۱۶-۱ به مدار شکل ۱۷-۱ تبدیل خواهد شد و در نتیجه:



شکل ۱۷-۱ مدار معادل سیکنال- کوچک برای محاسبه f_T پس از حذف r_o و C_{CS}

$$i_o = g_m V_1 \quad (۳۶-۱)$$

$$V_1 \approx \frac{r_\pi}{1 + S r_\pi (C_\pi + C_\mu)} i_i \quad (۳۷-۱)$$

با جایگزینی رابطه ۳۷-۱ در رابطه ۳۶-۱ نتیجه می دهد:

$$i_o \approx \frac{r_\pi g_m}{1 + S r_\pi (C_\pi + C_\mu)} i_i$$

$$A_i = \frac{i_o}{i_i} \approx \frac{r_\pi g_m}{1 + S r_\pi (C_\pi + C_\mu)}$$

توجه داشته باشید که A_i همان نسبت جریان کلکتور به جریان بیس است که مقدار آن به فرکانس سیگنال ورودی بستگی دارد بعلاوه $g_m r_\pi = \beta_o$ است بنابراین :

$$\beta_o(s) = \frac{\beta_o}{1 + S r_\pi (C_\pi + C_\mu)} \quad (۳۸-۱)$$

$$\beta_o(j\omega) = \frac{\beta_o}{1 + j\omega r_\pi (C_\pi + C_\mu)} \quad \text{و یا}$$

با افزایش فرکانس قسمت موهومی مخرج در رابطه فوق بخش اصلی خواهد شد و می توان نوشت :


$$\beta_o(j\omega) = \frac{\beta_o}{j\omega r_\pi (C_\pi + C_\mu)} \quad (۳۹-۱)$$

همانطور که قبلا گفته شده f_T فرکانسی است که قدر بهره جریانی اتصال کوتاه ترانزیستور در آن فرکانس برابر یک است ، بنابراین وقتی $|\beta_o(j\omega)| = 1$ است که :

$$\omega = \omega_T = \frac{g_m}{C_\pi + C_\mu} \quad (۴۰-۱)$$

$$f_T = \frac{1}{2\pi} \frac{g_m}{C_\pi + C_\mu} = \frac{1}{2\pi r_e (C_\pi + C_\mu)} \quad (41-1)$$

با رسم $|\beta_o(j\omega)|$ به ازاء فرکانس و با استفاده از رابطه ۳۸-۱، همان طور که در شکل ۱۸-۱ نشان داده شده است، می توان رفتار ترانزیستور را نمایش داد.



شکل ۱۸-۱ منحنی تغییرات قدر مطلق بهره ی جریان AC یک ترانزیستور بر حسب فرکانس

فرکانس ω_β به صورت فرکانسی تعریف می شود که در آن $|\beta_o(j\omega)|$ برابر $\frac{\beta_o}{\sqrt{2}}$ (۳db) پائین تر از مقدار فرکانس میانی) باشد. به بیان دیگر:

$$|\beta(j\omega)| = \frac{\beta_o}{\sqrt{1 + (\omega_\beta r_\pi (C_\pi + C_\mu))^2}} = \frac{\beta_o}{\sqrt{2}} \quad (42-1)$$

در نتیجه :

$$\omega_\beta r_\pi (C_\pi + C_\mu) = 1 \Rightarrow \omega_\beta = \frac{1}{r_\pi (C_\pi + C_\mu)} \quad (43-1)$$

پس :

$$f_\beta = \frac{1}{\beta_o (2\pi r_e (C_\pi + C_\mu))} \quad (44-1)$$

با مقایسه روابط ۴۱-۱ و ۴۴-۱ به این نتیجه خواهیم رسید که:


$$f_\beta = \frac{f_T}{\beta_o} \quad \text{و} \quad f_T = \beta_o f_\beta \quad (45-1)$$

اگر به رابطه ۱-۴۵ و شکل ۱-۱۸ دقت کنیم متوجه خواهیم شد که β_o بهره ی جریانی ترانزیستور در فرکانس میانی و f_β پهنای باند ترانزیستور است. بنابراین f_T را می توان حاصلضرب بهره در پهنای باند هم نامید. اندازه گیری f_T به سادگی امکان پذیر نیست، اما با توجه به نمودار شکل ۱-۱۸، اگر مقدار $|\beta_o(j\omega)|$ را در یک فرکانس $f_x > f_\beta$ اندازه گیری کنیم، با توجه به اینکه تضعیف بهره جریانی تقریباً از f_β به بعد خطی است (تضعیف 20 db/decade یا 6db/octave) بنابراین می توان با استفاده از رابطه زیر فرکانس f_T را محاسبه کرد. لازم به ذکر است که معمولاً f_x را پنج برابر f_β انتخاب می کنند.

$$f_T = f_x (|\beta_o(j\omega_x)|) \quad (۱-۴۶)$$

۱-۶ ساخت ترانزیستور اثر میدانی (JFET)


در بخش های گذشته مراحل ساخت ترانزیستورهای دو قطبی در یک مدار مجتمع را مورد بررسی قرار دادیم. با استفاده از یک مجموعه ی نفوذ یا با مراحل اضافی کشت یونی، به طور همزمان با ترانزیستورهای دو قطبی می توان ترانزیستورهای اثر میدانی را نیز تولید نمود. ساختار داخلی نوعی ترانزیستور اثر میدانی P کانالی در شکل ۱-۱۹ نشان داده شده است. با مقایسه این ساختار و ساختار ترانزیستور دو قطبی NPN متوجه خواهیم شد که ساختار داخلی هر دو تقریباً یکسان است. تنها اختلاف



شکل ۱-۱۹: ساختار درونی نوعی JFET با کانال نوع P

اساسی آن است که پایه های سازنده امیتر و کلکتور در ترانزیستور دو قطبی به یکدیگر متصل شده و پایه گیت JFET را بوجود آورده اند، محل اتصال بیس به عنوان سورس بکار گرفته شده است و با ایجاد یک محل اتصال دیگر در طرف دیگر حوضچه بیس، ترمینال سوم قطعه یعنی درین JFET درست شده است.

مشخصه های انتقالی JFET را می توان از ساختار ایده آل شکل ۱-۲۰ به دست آورد که در آن کانال نوع P با ناخالصی یکنواخت و گیت های نوع N به صورت متقارن در دو طرف فرض شده اند. اگر تمام پایه های ترانزیستور JFET (سورس، درین و گیت) به زمین وصل شوند، همان ترانزیستور دوقطبی در محل پیوند ها نواحی تخلیه وجود خواهند داشت و ولتاژ روی هر پیوند همان پتانسیل درون ساخته ψ_0 خواهد بود. عرض نواحی تخلیه در هر دو پیوند طرفین کانال و در طول آن متناسب با میزان ناخالصی یکنواخت خواهند بود. حال اگر همان طور که در شکل ۱-۲۰ الف نشان داده شده، یک ولتاژ منفی V_{DS} به درین اعمال شود، جریانی از سورس به درین برقرار خواهد شد که مقدار آن متناسب با ولتاژ اعمالی خواهد بود. به بیان دیگر، در ابتدای کار که ولتاژ V_{DS} از صفر ولت شروع به افزایش می نماید به علت باز بودن کامل کانال مقاومت آن پائین و در نتیجه با افزایش ولتاژ جریان درین-سورس (I_D) به صورت خطی افزایش می یابد. اما، با افزایش ولتاژ V_{DS} ، یون های منفی در داخل کانال در محدوده نزدیک پایه درین افزایش خواهند یافت و در نتیجه باعث عریض تر شدن ناحیه تخلیه در آن محدوده خواهند شد. به عبارت دیگر، با افزایش ولتاژ V_{DS} در طول کانال یک گرادیان ولتاژ بوجود خواهد آمد که در نتیجه باعث باریک تر شدن عرض کانال در انتهای نزدیک به درین می شود و در نهایت آن را به سمت صفر میل می دهد، این حالت را اصطلاحاً "انسداد" می نامند. در چنین حالتی به علت کاهش سطح مقطع کانال، مقاومت آن افزایش خواهد یافت و در نتیجه باعث محدود شدن جریان I_D خواهد شد.




شکل ۱-۲۰: ساختار ایده آل JFET با کانال P (الف) سورس و گیت زمین شده و $|V_{DS}|$ کوچک

است (ب) اعمال همزمان V_{GS} و $|V_{DS}|$

حال موقعیت شکل ۲۰-۱ ب را در نظر بگیرید که در آن ولتاژ مثبت V_{GS} به گیت و ولتاژ منفی V_{DS} به درین اعمال و سورس هم زمین شده باشد. ولتاژ اعمال شده به گیت باعث می شود تا نواحی تخلیه در تمام طول کانال بیشتر به داخل آن نفوذ کند. هر چه ولتاژ V_{GS} بیشتر شود (با کم بودن ولتاژ V_{DS}) عرض ناحیه تهی بیشتر خواهد شد. مقدار ولتاژ V_{GS} که باعث انسداد کانال می شود را با V_P نشان می دهند و آن را ولتاژ انسداد (Pinch Off) می نامند. وقتی V_{GS} برابر ولتاژ انسداد باشد تمام کانال تخلیه می شود و در حالت ایده آل هیچ جریانی از سورس به درین وجود نخواهد داشت. در این صورت می گویند FET در حالت قطع است.

اما اگر ولتاژ $0 < V_{GS} < V_P$ باشد در آن صورت با تغییر ولتاژ V_{DS} نمودارهای مختلف جریانی خواهیم داشت که نمونه ای از آن برای ترانزیستور P کانالی در شکل ۲۱-۱ نشان داده شده است. توجه داشته باشید که نواحی مختلف این نمودار عبارتند از ناحیه اهمی، انسداد (اشباع)، قطع و شکست که این نواحی به ترتیب متناظر نواحی اشباع، فعال، قطع و شکست ترانزیستورهای دو قطبی هستند. لازم به



شکل ۲۱-۱ نمودار ولتاژ- جریان یک JFET با کانال نوع P

ذکر است که برای مقادیر کوچک V_{DS} ، FET مانند یک مقاومت نسبتاً خطی رفتار می کند که مقدارش به وسیله V_{GS} کنترل می شود، لذا FET در این ناحیه می تواند به عنوان یک مقاومت کنترل شده با ولتاژ مورد استفاده قرار گیرد.

در صورتی که این قطعه را با استفاده از اصول حاکم بر نیمه هادیها مورد تجزیه و تحلیل قرار دهیم، رابطه ۴۷-۱ که وابستگی جریان درین (I_D) به سایر پارامترهای قطعه را مشخص می کند حاصل خواهد شد (بدون ارائه جزئیات مراحل کار).

$$I_D = G_o \left[V_{GS} - V_P + \frac{2}{3} \frac{(\psi_o + V_P)^{3/2} - (\psi_o + V_{GS})^{3/2}}{(\psi_o + V_P)^{1/2}} \right] \quad (47-1)$$

در رابطه ۱-۴۷، $G_o = \frac{2a\sigma W}{L}$ است، که $2a$ عمق، W پهنا، L طول و σ هدایت

مخصوص ناحیه کانال است. چنانچه در رابطه ۱-۴۷ مقدار $V_{GS}=0$ باشد، جریان I_D حداکثر مقدار خود را خواهد داشت که آن را با I_{DSS} نشان می دهند و برابر است با:


$$I_{DSS} = G_o \left[-V_p + \frac{2}{3} \frac{(\psi_o + V_p)^{3/2} - (\psi_o)^{3/2}}{(\psi_o + V_p)^{1/2}} \right] \quad (48-1)$$

اگر I_D را نسبت به I_{DSS} نرمالیزه کنیم و با استفاده از روابط ۱-۴۷ و ۱-۴۸ بر حسب

V_{GS}/V_p رسم کنیم منحنی شکل ۱-۲۲ به دست می آید که در آن $\psi_o \cong \frac{V_p}{3}$ فرض شده است. در

شکل ۱-۲۲ منحنی دیگری وجود دارد که برای رسم آن از رابطه درجه دوم ۱-۴۹ استفاده شده است.

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 \quad (49-1)$$



شکل ۱-۲۲: مقایسه تابع انتقال نرمالیزه شده یک FET حاصل از روابط اصلی و

رابطه درجه دوم

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 \quad (49-1)$$

همانطور که مشاهده می کنید این دو منحنی تطابق کاملاً نزدیکی دارند. به همین دلیل رابطه

۱-۴۹ معمولاً به عنوان تقریبی از مشخصه JFET در ناحیه انسداد (اشباع) به کار می رود و آن را مشخصه قانون مجذور می نامند. در ناحیه اشباع است که FET عموماً برای استفاده به عنوان تقویت کننده بایاس می شود. لازم به ذکر است که تابع درجه دوم ۱-۴۹ برای JFET هایی که دارای منحنی

ناخالصی با تغییر یکنواخت در کانال هستند تقریباً بهتری است. JFET هایی که ساختار داخلی آنها در شکل ۱-۱۹ نشان داده شد از این توصیف تبعیت می کنند.


توجه داشته باشید که در مدارهای قیاسی (آنالوگ)، JFET معمولاً در ناحیه اشباع مشخصه اش به کار گرفته می شود. بنابراین، واژه "اشباع" در مورد JFET مفهومی کاملاً متفاوت با اشباع یک ترانزیستور دو قطبی دارد. شاید مناسب تر باشد که در JFET به جای واژه ناحیه اشباع از واژه ناحیه انسداد استفاده شود.

۷-۱: مدل سیگنال-کوچک JFET

با روش هایی مشابه آنچه برای ترانزیستور دو قطبی به کار گرفته شد، می توان مدل سیگنال-کوچک JFET را به دست آورد. از آنجا که در کاربردهای سیگنال-کوچک، از JFET تقریباً همیشه در ناحیه انسداد (اشباع) استفاده می شود، مدار معادل هم برای کار در این ناحیه ایجاد می شود. بنابراین، با فرض اینکه JFET در ناحیه انسداد بایاس شده باشد، مدار معادل کامل سیگنال-کوچک شکل ۱-۲۳ بدست خواهد آمد.

با توجه به این مدار معادل و با استفاده از رابطه ۱-۴۹ هدایت متقابل سیگنال-کوچک را می توان به طریق زیر به دست آورد:

$$g_m = \frac{dI_D}{dV_{GS}} = -\frac{2I_{DSS}}{V_P} \left(1 - \frac{V_{GS}}{V_P}\right) \quad (50-1)$$



شکل ۱-۲۳ مدار معادل سیگنال-کوچک JFET

با فرض $V_{GS}=0$:

$$g_m|_{V_{GS}=0} = g_{mo} = -\frac{2I_{DSS}}{V_P} \quad (51-1)$$

بنابراین:

$$g_m = g_{mo} \left(1 - \frac{V_{GS}}{V_P}\right) \quad (52-1)$$

کمیت g_{mo} همیشه مثبت است زیرا در JFET های P-کانالی جریان I_{DSS} و در JFET های N-کانالی ولتاژ V_p منفی خواهند بود. معادله ۱-۵۱ نشان می دهد که تغییرات g_m در اثر تغییر V_{GS} خطی است. روش تجربی مفید برای تعیین V_p رسم g_m بر حسب V_{GS} و برونیابی تا محور V_{GS} است. چون از این راه، نسبت به رسم I_D بر حسب V_{GS} ، تقاطع بسیار دقیق تری به دست می آید.

۱-۷-۱ مقاومت خروجی سیگنال-کوچک JFET

نمودارهای ولتاژ-جریان شکل ۱-۲۱ نشان می دهد که JFET در ناحیه انسداد دارای مقاومت خروجی محدودی است و نمودارها همگی در نقطه یکسانی روی محور V_{DS} متمرکز می شوند. بنابراین، رابطه ۱-۴۹ میبایست به ترتیبی اصلاح گردد تا تاثیر تغییرات ولتاژ V_{DS} نیز در آن منظور شده باشد. این مشکل را می توان با اضافه کردن جمله ای به رابطه ۱-۴۹ به شرح زیر حل کرد:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 (1 + \lambda V_{DS}) \quad (53-1)$$

پارامتر λ برای JFET های P-کانالی منفی و برای N-کانالی مثبت، با قدر مطلق نوعی $10^{-2} V^{-1}$

است. توجه کنید که $\frac{1}{\lambda}$ مشابه ولتاژ ارلی V_A برای ترانزیستورهای دو قطبی است.

حال با توجه به رابطه ۱-۵۳، امپدانس خروجی JFET برابر است با:

$$\frac{1}{r_o} = \frac{\partial I_D}{\partial V_{DS}} = \lambda I_{DSS} \left(1 + \frac{V_{GS}}{V_p}\right)^2 \quad (54-1)$$

به علاوه با استفاده از رابطه ۱-۵۳ می توان نوشت:

$$\left(1 - \frac{V_{GS}}{V_p}\right)^2 = \frac{I_D}{I_{DSS} (1 + \lambda V_{DS})} \quad (55-1)$$

جایگزینی ۱-۵۵ در ۱-۵۴ نتیجه می دهد.

$$\frac{1}{r_o} = \frac{\lambda I_D}{1 + \lambda V_{DS}} \quad (56-1)$$

چون $\lambda V_{DS} \ll 1$ است، بنابراین:

$$\frac{1}{r_o} \approx \lambda I_D \Rightarrow r_o \approx \frac{1}{\lambda I_D} \quad (57-1)$$

۲-۷-۱ عناصر مزاحم

در شکل های ۱۹-۱ و ۲۰-۱ می توان دید که مدار معادل سیگنال- کوچک JFET نیز شامل ظرفیت های مربوط به لایه گیت به سورس ، گیت به درین و گیت به پایه است . تمامی این ظرفیت های خازنی از نوع انتقالی (transition) هستند. چون ناخالصی در پیوند گیت- کانال معمولاً یکنواخت است ، ظرفیت گیت- سورس (C_{gs}) و ظرفیت گیت- درین (C_{gd}) را می توان به کمک رابطه ۱-۳۱ برای یک JFET با کانال نوع P در ناحیه انسداد به صورت زیر نشان داد .

$$C_{gs} = \frac{C_{gso}}{\left(1 + \frac{V_{GS}}{\psi_o}\right)^{1/3}} \quad (58-1)$$

$$C_{gd} = \frac{C_{gdo}}{\left(1 + \frac{V_{GD}}{\psi_o}\right)^{1/3}} \quad (59-1)$$

ظرفیت C_{gss} از گیت به پایه ، متناظر است با ظرفیت کلکتور به پایه در ترانزیستور NPN و در نتیجه :

$$C_{gss} = \frac{C_{gss0}}{\left(1 + \frac{V_{GSS}}{\psi_o}\right)^{1/2}} \quad (60-1)$$

که در آن V_{GSS} ولتاژ گیت نسبت به پایه است.

بالاخره در JFET مقاومت های مزاحمی بین اتصال های سورس و درین و ناحیه فعال کانال وجود دارد. مقاومت سری با سورس مشخصه های انتقالی اندازه گیری شده JFET را بدین ترتیب تغییر می دهد که I_{DSS} و g_{mo} از آنچه انتظار می رود کمتر خواهند بود. ولی چون از داده های اندازه گیری شده برای I_{DSS} ، V_P و g_{mo} استفاده می شود تاثیر مقاومت سری سورس به سهولت در این پارامترها جای داده می شود و لازم نیست در مدار معادل منظور شود. در اغلب موارد وجود مقاومت سری سورس بر صحت تقریب درجه دوم اثری ندارد. به علاوه همانند ترانزیستورهای دو قطبی ، برای سهولت محاسبه دستی پارامترهای مدارهای طراحی شده با JFET از مقاومت درین هم صرف نظر می شود.

توجه کنید که مدار معادل سیگنال- کوچک JFET شکل ۱-۲۲، کاملاً مشابه مدار معادل ترانزیستور دو قطبی است و بخش عمده ای از مطالب ارائه شده در مورد مدارهای ترانزیستور دو قطبی برای مدارهای JFET نیز قابل استفاده است ، به شرط اینکه مقادیر پارامترها درست به کار برده شوند.

۳-۷-۱ بهره جریان اتصال کوتاه در JFET

پاسخ فرکانسی JFET را می توان همانند ترانزیستور دو قطبی محاسبه کرد. اگر روش

بکار

رفته در بخش ۵-۱ را برای JFET تکرار کنیم ، فرکانسی که در آن بهره جریان به یک می رسد محاسبه خواهد شد.

$$C_T = C_{gs} + C_{gd} + C_{gss}$$

$$i_d = g_m v_{gs} \quad , \quad v_{gs} = i_i \left(\frac{1}{SC_T} \right)$$

$$\frac{i_d}{i_i} = A_i = \frac{g_m}{SC_T} = \frac{g_m}{j2\pi f(C_T)}$$

$$|A_i|_{f=f_c} = 1 \Rightarrow f_c = \frac{g_m}{2\pi(C_{gs} + C_{gd} + C_{gss})} \quad (۶۱-۱)$$

مثال:

مدار معادل سیگنال-کوچک یک JFET از نوع P کانالی را به دست آورید که در آن

$I_D = 0.5 \text{ mA}$ ، $V_{DS} = -5 \text{ V}$ و $V_{GSS} = 10 \text{ V}$. پارامترهای JFET از این قرارند :

$\lambda = -10^{-2} \text{ V}^{-1}$ و $V_P = 2 \text{ V}$ ، $I_{DSS} = -1 \text{ mA}$ ، $C_{gss} = 4 \text{ pf}$ ، $C_{gdo} = 0.5 \text{ pf}$ ، $C_{gso} = 2 \text{ pf}$ ، $r_d = 50 \text{ } \Omega$. مقدار ψ_o برای C_{gs} و C_{gd} ، 0.7 V و برای C_{gss} برابر 0.52 V است.

حل :

$$V_{GS} = V_P \left(1 - \sqrt{\frac{I_D}{I_{DSS}}} \right) = 2 \left(1 - \sqrt{\frac{0.5}{1}} \right) = 0.586 \text{ V} \quad \text{از رابطه ۴۹-۱}$$

$$g_m = -\frac{2(-1)}{2} \left(1 - \frac{0.586}{2} \right) = 0.707 \text{ mA/V} \quad \text{از رابطه ۵۰-۱}$$

مقاومت خروجی سیگنال کوچک از رابطه ۵۷-۱:

$$r_o = \frac{1}{10^{-2} \times 0.5} = 200 \text{ K}\Omega$$

بالاخره ، برای محاسبه ظرفیتهای FET از روابط ۵۸-۱ تا ۶۰-۱ استفاده می کنیم و نتایج به شرح

زیر خواهد بود

$$C_{gs} = \frac{2}{\left(1 + \frac{0.586}{0.7}\right)^{1/3}} = 1.63 \text{ pf}$$

$$C_{gd} = \frac{0.5}{\left(1 + \frac{5.586}{0.7}\right)^{1/3}} = 0.24 \text{ pf}$$

$$C_{gss} = \frac{4}{\left(1 + \frac{10}{0.52}\right)^{1/2}} = 0.89 \text{ pf}$$