

●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه‌ی نخست



دانشگاه شهید بهشتی


دانشکده‌ی مهندسی برق و کامپیوتر

زمستان ۱۳۹۰


احمد محمودی ازناوه

## فهرست مطالب

- دیباچه
- باره بندی
- مراجع
- چگونگی اجرای یک برنامه



- عملکرد هر نره افزار به به سخت افزاری که روی آن اجرا می شود، بستگی دارد. از این رو، شناخت ویژگی های ریزپردازنده ها و تعامل سخت افزار و نره افزار برای بهبود کارایی برنامه ضروری است.
- از سوی دیگر؛ برای چیرگی بر محدودیت های موجود از نظر توان مصرفی و فن آوری ساخت، «پردازش موازی» پیشنهاد شده است.
- استفاده از GPU برای کارهایی با حجم پردازش بالا مؤیدی بر این ادعاست.



توجه: باره بندی فوق تقریبی است و با توجه به شرایط قابل تغییرات است D:

۴-۵ نمره

(۴ اردیبهشت)

۲ نمره

۴-۶ نمره

۲-۳ نمره

۶-۸ نمره

## باره بندی

• درصد نمرات

– میان ترم

– تکالیف

– پروژه

– کوییز

– پایان ترم


– دستیاران:

• آقای سینا آقاسی و آقای ممسن فاریابی

• آقایان:

سینا آقاسی و ممسن فاریابی

• زمان پیشنهادی برای کلاس مل تمرین: سه شنبه ساعت ۱۲ تا ۱۴






## تذکرات

- برای امور رسمی، شناسه‌ی ایمیل مناسبی انتخاب کنید.
- عنوان ایمیل، بیانگر محتوای آن باشد.
- متما عنوان مناسبی برای ایمیل خود در نظر بگیرید.
- در صورتی که در رابطه با مطلبی، ایمیل می‌زنید، لطفا در پایان ایمیل نام خود را هم بنویسید، به ویژه اگر از نام مستعار برای شناسه‌ی ایمیل خود استفاده می‌کنید.
- نام درس و گروه فراموش نشود.
- **از نوشتن به صورت فینگلیش بپرهیزید.**



از همکاری شما پیشاپیش سپاسگزاره!




- **Computer Organization and Design: The Hardware/Software Interface**




by [David A. Patterson](#)






& [John L. Hennessy](#)































فراگیری علوم و مهندسی کامپیوتر، افزون بر  
مفاهیمی پایه می‌باید پیشرفت‌های کنونی را  
نیز در بر گیرد.  
جمله‌ی نخت رباچهی کتاب



# مراجع (ادامه...)

Read carefully 	Read if have time 	Reference 
Review or read 	Read for culture 	


Chapter or appendix	Sections	Software focus	Hardware focus
1. Computer Abstractions and Technology	1.1 to 1.9		
	 1.10 (History)		
2. Instructions: Language of the Computer	2.1 to 2.14		
	 2.15 (Compilers & Java)		
	2.16 to 2.19		
	 2.20 (History)		
E. RISC Instruction-Set Architectures	 E.1 to E.19		
3. Arithmetic for Computers	3.1 to 3.9		
	 3.10 (History)		
C. The Basics of Logic Design	 C.1 to C.13		
	4.1 (Overview)		
	4.2 (Logic Conventions)		
	4.3 to 4.4 (Simple Implementation)		

در این کتاب، یکی از اهداف نشان دادن ارتباط نرم افزار و سخت افزار است



## مراجع (ادامه...)


- Computer Organization and Architecture:  
Designing for Performance  
by: William Stallings
- Computer Architecture From  
Microprocessors to Supercomputers  
by: Behrooz Parhami
- Computer System Architecture, Third Edition  
by: M. Morris Mano
- See MIPS Run  
by: Dominic Sweetman
- Professional Assembly Language  
by: Richard Blum





## انقلاب کامپیوتری

- پیشرفت خارق‌العاده‌ی فن‌آوری دیجیتال
  - که رشد آن از قانون Moore پیروی می‌کند، این قانون را به خاطر دارید؟
- تقریباً در همه جا می‌توان اثری از کامپیوتر یافت
  - تلفن همراه
  - خودرو
  - Xbox
  - وسایل آشپزخانه
  - اسباب‌بازی‌ها و .....
- کامپیوتر چیست؟

حضور کامپیوترها، حضوری فراگیر است و به کامپیوترهای شخصی محدود نمی‌شود



# Moore قانون



تراشگاه  
سپهر  
بهشتی

## انواع کامپیوترها

- کامپیوترهای رومیزی (شخصی)


- چندمنظوره
- امکان اجرای نرم افزارهای متفاوت
- برای استفاده‌ی یک شخص

- سرورها

- سرعت و حافظه‌ی و قابلیت اعتماد بالا
- قابل استفاده توسط چندین کاربر به صورت همزمان

- رایانه‌های درون‌کار

- بزرگ‌ترین دسته از بین گروه‌بندی بالاست
- خاص منظوره



## TOP 10 Systems - 11/2011

1	K computer, SPARC64 VIIIx 2.0GHz, Tofu interconnect
2	NUDT YH MPP, Xeon X5670 6C 2.93 GHz, NVIDIA 2050
3	Cray XT5-HE Opteron 6-core 2.6 GHz
4	Dawning TC3600 Blade, Intel X5650, NVidia Tesla C2050 GPU
5	HP ProLiant SL390s G7 Xeon 6C X5670, Nvidia GPU, Linux/Windows
6	Cray XE6, Opteron 6136 8C 2.40GHz, Custom
7	SGI Altix ICE 8200EX/8400EX, Xeon HT QC 3.0/Xeon 5570/5670 2.93 Ghz, Infiniband
8	Cray XE6, Opteron 6172 12C 2.10GHz, Custom
9	Bull bullx super-node S6010/S6030
10	BladeCenter QS22/LS21 Cluster, PowerXCell 8i 3.2 Ghz / Opteron DC 1.8 GHz, Voltaire Infiniband

<http://www.top500.org/>

• کامپیوتری که از نظر قدرت در زمان معرفی خود پیشتاز باشد.

• رتبه‌ی نخست کنونی:

– کشور سازنده: ژاپن


– حافظه‌ی اصلی: 229376 GB

– قدرت پردازش: 8.162

Petaflops

– تعداد هسته‌ها: 548352

– سیستم عامل: لینوکس





TOP 10 SUPERCOMPUTERS	
1	K computer, SPARC64 VIII fx 2.0GHz, Tofu interconnect
2	Tianhe-1A - NUDT TH MPP X5670 2.93Ghz 6C, NVIDIA GPU, FT-1000 8C
3	Jaguar - Cray XT5-HE Opteron Core 2.6 GHz
4	Nebulae - Dell EMC TC36 Blade, Intel Xeon E5-2680, NVIDIA Tesla C2050
5	TSUBAME 2.0 - HP ProLiant SL390s G7 Xeon 6C Nvidia GPU, Linux/Windows
6	Cielo - Cray XE6 8-core 2.4 GHz
7	Pleiades - SGI Altix ICE 8200EN8400EX, Xeon HT QCC on 5570/5670 2.93 Ghz, Infiniband
8	Hopper - Cray XE6 12-core 2.4 GHz
9	Tianhe-1B - Bull Bullx super node
10	Madrunner - BladeCenter QS22/LS21 Cluster, PowerXCell 8i 3.2 Ghz / Opteron DC 1.8 GHz, Voltaire Infiniband

• کامپیوتری که از نظر قدرت در زمان معرفی خود بیستاز باشد.

# اسلاید

• رتبه‌ی نخست کنونی:

– کشور سازنده: چین

– هزینه: نود میلیون و چهارصد هزار


– حافظه اصلی: 229376 GB

– قدرت پردازش: 2.566

Petaflops



– تعداد هسته‌ها: 186368

– سیستم عامل: لینوکس




<http://www.top500.org/>

# بازار پردازنده‌ها



آن چه خواهیم آموخت

- برنامه‌هایی که می‌نویسیم، چگونه اجرا می‌شود؟
  - زبان ماشین (اسمبلی) چیست؟
- ارتباط بین نرم‌افزار و سخت‌افزار چگونه است؟
- کارایی یک برنامه چگونه تعیین می‌شود؟
  - چگونه می‌توان آن را ارتقا داد؟
- پردازش موازی چیست؟ و علت حرکت از پردازش ترتیبی به پردازش موازی چیست؟



●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)


جلسه‌ی دوم



دانشگاه شهید بهشتی  
دانشکده‌ی مهندسی برق و کامپیوتر  
زمستان ۱۳۹۰  
احمد محمودی ازناوه


# فهرست مطالب

- اجزای داخلی پردازنده
- تجرید
- کارایی



## کارایی اجرای برنامه

- الگوریتم
  - تعداد دستورالعمل‌ها و تعداد عملیات I/O
- زبان برنامه‌نویسی، کامپایلر و معماری
  - تعداد دستورالعمل زبان ماشین به ازای دستورالعمل‌های زبان سطح بالا
- پردازنده و حافظه
  - سرعت اجرای هر دستور چقدر است؟
- سرعت انجام عملیات I/O



## برنامه

- برنامه‌های کاربردی

- به زبان‌های سطح بالا نوشته می‌شوند.

- برنامه‌های سیستمی


- کامپایلر

- سیستم‌عامل

- مدیریت حافظه و ذخیره‌سازی


- اشتراک منابع

- مدیریت ورودی و خروجی



- سخت‌افزار


- پردازنده، حافظه و ورودی-خروجی



# سطوح زبان‌های برنامه‌نویسی


High-level  
language  
program  
(in C)

```
swap(int v[], int k)  
{int temp;  
  temp = v[k];  
  v[k] = v[k+1];  
  v[k+1] = temp;  
}
```



Assembly  
language  
program  
(for MIPS)

```
swap:  
  muli $2, $5,4  
  add $2, $4,$2  
  lw $15, 0($2)  
  lw $16, 4($2)  
  sw $16, 0($2)  
  sw $15, 4($2)  
  jr $31
```



Binary machine  
language  
program  
(for MIPS)

```
00000000101000010000000000011000  
00000000000110000001100000100001  
10001100011000100000000000000000  
100011001111001000000000000000100  
10101100111100100000000000000000  
101011000110001000000000000000100  
0000001111100000000000000001000
```

## • زبان‌های سطح بالا


- سطحی از تجرید که به زبان طبیعی نزدیک‌تر است
- کارایی و قابلیت حمل برنامه را افزایش می‌دهد.

## • زبان اسمبلی

- نمادهایی که جایگزین زبان ماشین می‌شوند.

## • زبان ماشین

- دنباله‌ای از صفر و یک



*instruction*



# بخش‌های یک کامپیوتر

- گذشته از نوع معماری، هر کامپیوتر دارای پنج بخش پایه است:


- ورودی

- خروجی

- حافظه


- مسیر گذار داده (datapath)

- کنترل




رورنما



پدرازنده



# اجزای کامپیوتر






Hard drive Processor Fan with cover Spot for memory DIMMs Spot for battery Motherboard Fan with cover DVD drive cover



# اجزای داخلی پردازنده

- بخش محاسباتی
- واحد کنترل
- حافظه پنهانی (cache memory)



AMD Barcelona: 4 processor cores

- «تجريد» به برخورد با سيستم‌های پيچيده كمك مي‌كند.
- جزييات لايه‌های پايين را از ديده‌ها پنهان مي‌كند.
- رابطة انتزاعي ميان سخت‌افزار و نرم‌افزار

**Instruction Set Architecture (ISA)**

- ISA همراه با رابطة سيستم‌عامل

**Application binary interface (ABI)**



يكي از كليدي‌ترين واسطه‌هاى بين طوح تجريد، معماری مجموعه دستورالعمل (ISA) يا همان واسطه بين سخت افزار و نرم افزار سطح پايين است. چنين واسطه مجردی است كه اين امکان را فراهم آورده تا پياده سازي‌های متعدد با قيمت و كارآيي متفاوت از يك سخت‌افزار خاص وجود داشته باشد و همه آنها بتوانند نرم افزار واحدی را اجرا کنند.



حافظه فرار

## Volatile main memory

– در صورت قطع منبع تغذیه، حافظه پاک می‌شود.



حافظه غیر فرار

ذخیره‌سازی داده

• حافظه اصلی

(main memory)

(primary memory)

## Non-volatile secondary memory



• حافظه ثانویه

– دیسک‌های مغناطیسی


– سی‌دی و دی‌وی‌دی

– flash memory

(secondary memory)




# روند به کارگیری فناوری








## DRAM capacity

Year	Technology	Relative performance/cost
1951	Vacuum tube	1
1965	Transistor	35
1975	Integrated circuit (IC)	900
1995	Very large scale IC (VLSI)	2,400,000
2005	Ultra large scale IC	6,200,000,000







کارایی سیستم در برابر کارایی پردازنده

- **زمان پاسخ:**

- بازه‌ی زمانی که برای تکمیل یک کار صرف می‌شود، شامل پردازش، عملیات I/O و ...
- بیان‌گر کارایی سیستم می‌باشد.


**wall clock time, response time, elapsed time**

- **زمان اجرای cpu:**

- زمانی که صرف پردازش می‌شود. زمان سایر فعالیت‌ها در نظر گرفته نمی‌شود.

**cpu execution time**

- شامل user cpu time و system cpu time





●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه سوم



دانشگاه شهید بهشتی


دانشکده مهندسی برق و کامپیوتر

زمستان ۱۳۹۰

احمد محمودی ازناوه

# فهرست مطالب


- کارایی
- توان مصرفی
- پردازش موازی
- فرآیند ساخت تراشه




ظرفیت گذردهی در برابر زمان پاسخ

- زمان پاسخ (اجرا):  
– زمانی که طول می‌کشد تا یک کامپیوتر کاری را تمام کند.
- ظرفیت گذردهی (توان عملیاتی):  
– تعداد کارهایی که در واحد زمان انجام می‌شوند.
- «کارایی» به صورت معکوس زمان پاسخ تعریف می‌شود.
- $X$  از  $Y$ ،  $n$  بار سریع‌تر است اگر:


$$\text{Performance}_x / \text{Performance}_y = \text{Execution time}_y / \text{Execution time}_x = n$$







$$\begin{aligned} \text{CPU Time} &= \text{CPU Clock Cycles} \times \text{Clock Cycle Time} \\ &= \frac{\text{CPU Clock Cycles}}{\text{Clock Rate}} \end{aligned}$$

- برای افزایش سرعت cpu
  - فرکانس پالس ساعت را افزایش داد.
  - تعداد پالس به ازای هر دستورالعمل را کاهش داد.



# سرعت کامپیوترها

پایس ساعت سریع تر به معنای سرعت اجرای بیشتر نیست




## مثال

- کامپیوتر A با 2GHz clock به ده ثانیه برای اجرای برنامه‌ای خاص نیاز دارد. می‌خواهیم کامپیوتر B را به گونه‌ای طراحی کنیم که زمان اجرا را به شش ثانیه تقلیل دهد. با این فرض که در صورت افزایش سرعت پالس ساعت مجبور به تخییر طراحی خواهیم شد به طوری که تعداد سیکل‌های لازم برای اجرای دستورات ۱٫۲ برابر می‌شود. فرکانس کامپیوتر B را حساب کنید؟

$$\text{Clock Rate}_B = \frac{\text{Clock Cycles}_B}{\text{CPU Time}_B} = \frac{1.2 \times \text{Clock Cycles}_A}{6s}$$

$$\begin{aligned}\text{Clock Cycles}_A &= \text{CPU Time}_A \times \text{Clock Rate}_A \\ &= 10s \times 2\text{GHz} = 20 \times 10^9\end{aligned}$$

$$\text{Clock Rate}_B = \frac{1.2 \times 20 \times 10^9}{6s} = \frac{24 \times 10^9}{6s} = 4\text{GHz}$$



## کارایی دستورالعمل


clock cycle per instruction

Clock Cycles = Instruction Count × Cycles per Instruction

CPU Time = Instruction Count × CPI × Clock Cycle Time

$$= \frac{\text{Instruction Count} \times \text{CPI}}{\text{Clock Rate}}$$

- تعداد متوسط دستورالعمل توسط  
– برنامه، ISA و کامپایلر تعیین می‌شود
- تعداد سکیل به ازای هر دستورالعمل توسط سخت‌افزار  
تعیین می‌شود.



# مثالی از CPI

• دو کامپیوتر را در نظر بگیرید:

– کامپیوتر A با پالس ساعت 250ps و  $CPI=2$  برای برنامه‌ای خاص

– کامپیوتر B با پالس ساعت 500ps و  $CPI=1.2$  برای همان برنامه

• کدام سریع‌ترند؟

$$CPU\ Time_A = Instruction\ Count \times CPI_A \times Cycle\ Time_A$$

$$= 1 \times 2.0 \times 250ps = 1 \times 500ps$$

$$CPU\ Time_B = Instruction\ Count \times CPI_B \times Cycle\ Time_B$$

$$= 1 \times 1.2 \times 500ps = 1 \times 600ps$$

$$\frac{CPU\ Time_B}{CPU\ Time_A} = \frac{1 \times 600ps}{1 \times 500ps} = 1.2$$

کامپیوتر A سریع‌تر است

این قدر





## دستورات با سیکل‌های متفاوت


- در صورتی که یک CPU دارای دستورات با سیکل‌های متفاوت باشد، تعداد پالس ساعت برای اجرای یک برنامه به صورت زیر محاسبه می‌شود.

$$\text{Clock Cycles} = \sum_{i=1}^n (\text{CPI}_i \times \text{Instruction Count}_i)$$

- و CPI کلی با میانگین وزنی شده به دست می‌آید

$$\text{CPI} = \frac{\text{Clock Cycles}}{\text{Instruction Count}} = \sum_{i=1}^n \left( \text{CPI}_i \times \frac{\text{Instruction Count}_i}{\text{Instruction Count}} \right)$$

Relative frequency




- برای اجرای یک تکه کد، دو شیوه قابل به کارگیری است، کدامیک سریعتر خواهد بود؟

Class	A	B	C
CPI for class	1	2	3
IC in sequence 1	2	1	2
IC in sequence 2	4	1	1

- Sequence 1: IC = 5
  - Clock Cycles  
 $= 2 \times 1 + 1 \times 2 + 2 \times 3$   
 $= 10$
  - Avg. CPI =  $10/5 = 2.0$

- Sequence 2: IC = 6
  - Clock Cycles  
 $= 4 \times 1 + 1 \times 2 + 1 \times 3$   
 $= 9$
  - Avg. CPI =  $9/6 = 1.5$



# جمع‌بندی در مورد کارایی

نورنما

$$\text{CPU Time} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Clock cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Clock cycle}}$$


• کارایی یک برنامه به عوامل زیر بستگی دارد:

– الگوریتم **CPI** **IC**

– زبان برنامه‌نویسی **CPI** **IC**

– کامپایلر **CPI** **IC**

– معماری مجموعه‌ی دستورالعمل‌ها (ISA) **T** **CPI** **IC**



Op	Freq	CPI <sub>i</sub>	Freq x CPI <sub>i</sub>
ALU	50%	1	.5
Load	20%	5	1.0
Store	10%	3	.3
Branch	20%	2	.4
			Σ = 2.2

.5	.5	.25
.4	1.0	1.0
.3	.3	.3
.4	.2	.4
1.6	2.0	1.95

• چنانچه که با به کارگیری که حافظه‌ی نهان بهتر دستورات خواندن به میانگین دو سیکل برسند، سرعت تا چه میزان بهبود می‌یابد؟


$CPU\ time\ new = 1.6 \times IC \times CC$  so  $2.2/1.6$  means 37.5% faster

• در صورتی که با پیش‌بینی دستورات پرش میانگین اجرای دستورات پرش به نصف کاهش یابد، سرعت چه تغییری خواهد کرد؟


$CPU\ time\ new = 2.0 \times IC \times CC$  so  $2.2/2.0$  means 10% faster

• در صورتی که دو دستور همزمان در واحد محاسباتی اجرا شوند چه؟

$CPU\ time\ new = 1.95 \times IC \times CC$  so  $2.2/1.95$  means 12.8% faster



# رویه تغییرات توان مصرفی



## • در تکنولوژی CMOS

$$\text{Power} = \text{Capacitive load} \times \text{Voltage}^2 \times \text{Frequency Switched}$$

×30

5V → 1V

×1000




## مثال - توان نسبی



- در صورتی که در یک پردازنده طراحی به گونه‌ای تغییر کند که ولتاژ، فرکانس پالس ساعت و بار خازنی هر یک پانزده درصد کاسته شوند، توان مصرفی چه تغییری می‌کند؟

$$\frac{P_{\text{new}}}{P_{\text{old}}} = \frac{C_{\text{old}} \times 0.85 \times (V_{\text{old}} \times 0.85)^2 \times F_{\text{old}} \times 0.85}{C_{\text{old}} \times V_{\text{old}}^2 \times F_{\text{old}}} = 0.85^4 = 0.52$$


- بیش از این نمی‌توان ولتاژ را کاهش داد.
- روش‌های متفاوتی برای خنک کردن CPU به کار گرفته شده است.



# حرکت به سوی پردازش موازی






- پردازنده‌های چند هسته‌ای
  - بیش از یک پردازنده در یک تراشه
- نیاز به نوشتن برنامه‌های که قابلیت اجرا شدن به صورت موازی را دارند.
- دشواری‌های برنامه‌نویسی به صورت موازی
  - باید کارا باشد، در این حالت تنها پاسخ درست مد نظر نیست
  - توزیع بار (Load balancing)
  - کاهش ارتباط و نیاز به هماهنگ کردن





# ساخت تراشه



**300mm wafer, 117 chips, 90nm technology**

ممک آزمون برای بررسی کارایی

- بار کاری (workload):

– مجموعه برنامه‌ای که بر روی یک کامپیوتر اجرا می‌شود.


- ممک (benchmarks):

– مجموعه برنامه‌هایی که برای ارزیابی یک سیستم کامپیوتری مورد استفاده قرار می‌گیرد.

- SPEC برای ارزیابی کارایی یک سری ممک عرضه می‌کند.

– SPEC CPU2006، عملیات ورودی خروجی را در نظر نمی‌گیرد، و در نتیجه بر روی کارایی پردازنده تمرکز دارد.


**SPEC: (System Performance Evaluation Cooperative )**



# AMD Opteron X4

$$\sqrt[n]{\prod_{i=1}^n \text{Execution time ratio}_i}$$

Name	Description	ICx10 <sup>9</sup>	CPI	Tc (ns)	Exec time	Ref time	SPECratio
perl	Interpreted string processing	2,118	0.75	0.40	637	9,777	15.3
bzip2	Block-sorting compression	2,389	0.85	0.40	817	9,650	11.8
gcc	GNU C Compiler	1,050	1.72	0.47	24	8,050	11.1
mcf	Combinatorial optimization	336	10.00	0.40	1,345	9,120	6.8
go	Go game (AI)	1,658	1.09	0.40	721	10,490	14.6
hmmer	Search gene sequence	2,783	0.80	0.40	890	9,330	10.5
sjeng	Chess game (AI)	2,176	0.96	0.48	37	12,100	14.5
libquantum	Quantum computer simulation	1,623	1.61	0.40	1,047	20,720	19.8
h264avc	Video compression	3,102	0.80	0.40	993	22,130	22.3
omnetpp	Discrete event simulation	587	2.94	0.40	690	6,250	9.1
astar	Games/path finding	1,082	1.79	0.40	773	7,020	9.1
xalanbmk	XML parsing	1,058	2.70	0.40	1,143	6,900	6.0
							11.7



# قانون Amdahl

- برنامه‌ای را در نظر بگیرید که زمان پاسخ آن ۱۰۰ ثانیه است، ۸۰ ثانیه‌ی مربوط به عملیات ضرب می‌باشد، سرعت عملیات ضرب چند برابر شود تا سرعت برنامه پنج


برابر شود؟

$$T_{\text{improved}} = \frac{T_{\text{affected}}}{\text{improvement factor}} + T_{\text{unaffected}}$$

$$20 = \frac{80}{n} + 20$$

راهم: نباید انتظار داشت متناسب با بهبود یک بخش عملکرد کلی بهبود یابد شذنی نیست!

Amdahl's law



قانون Amdahl

بهبود کارایی سیستم، هنگامی که بخشی از آن بهبود یابد

نتیجه: بهترین است قیمت‌های پر کاربرد بهبود یابند

توان مصرفی


• توان مصرفی X4

– در صورت به‌کارگیری ۱۰۰ درصدی 295W

– در صورت به‌کارگیری ۵۰ درصدی 246W

– در صورت به‌کارگیری ۱۰ درصدی 180W

• سرورهای گوگل اغلب با ده تا پنجاه درصد ظرفیت کار می‌کنند و تنها یک درصد اوقات بار آن به صد درصد می‌رسد.




Energy-proportional computing

معیاری دیگر برای ارزیابی کارایی

**MIPS: million instructions per second**

$$\text{MIPS} = \frac{\text{Instruction count}}{\text{Execution time} \times 10^6}$$

- در SAهای متفاوت، توانایی‌ها فرق می‌کند.
- MIPS در یک کامپیوتر خاص برای برنامه‌های متفاوت، مقادیر متفاوتی خواهد داشت.
- برای یک برنامه با تعداد دستورات بیشتر اما سریع‌تر معیار خوبی نخواهد بود.



$$\text{MIPS} = \frac{\text{Instruction count}}{\frac{\text{Instruction count} \times \text{CPI}}{\text{Clock rate}} \times 10^6} = \frac{\text{Clock rate}}{\text{CPI} \times 10^6}$$

●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه‌ی چهارم



دانشگاه شهید بهشتی

دانشکده‌ی مهندسی برق و کامپیوتر

زمستان ۱۳۹۰

احمد محمودی ازناوه

- قانون Amdahl
- رابطه‌ی توان مصرفی و بار محاسباتی
- MIPS معیاری دیگر برای ارزیابی کامپیوترها
- آشنایی با زبان اسمبلی MIPS





# قانون Amdahl

- برنامه‌ای را در نظر بگیرید که زمان پاسخ آن ۱۰۰ ثانیه است، ۸۰ ثانیه‌ی مربوط به عملیات ضرب می‌باشد، سرعت عملیات ضرب چند برابر شود تا سرعت برنامه پنج برابر شود؟

$$T_{\text{improved}} = \frac{T_{\text{affected}}}{\text{improvement factor}} + T_{\text{unaffected}}$$

$$20 = \frac{80}{n} + 20$$

راهم: نباید انتظار داشت متناسب با بهبود یک بخش عملکرد کلی بهبود یابد  
شدنی نیست!

**Amdahl's law**



**Amdahl** قانون

بهبود کارایی سیستم، هنگامی که بخشی از آن بهبود یابد

نتیجه: بهترین است قیمت‌های پرکاربرد بهبود یابند

توان مصرفی

• توان مصرفی X4

– در صورت به‌کارگیری ۱۰۰ درصدی 295W

– در صورت به‌کارگیری ۵۰ درصدی 246W

– در صورت به‌کارگیری ۱۰ درصدی 180W

• سرورهای گوگل اغلب با ده تا پنجاه درصد ظرفیت کار می‌کنند و تنها یک درصد اوقات بار آن به صد درصد می‌رسد.



Energy-proportional computing

معیاری دیگر برای ارزیابی کارایی

**MIPS: million instructions per second**

$$\text{MIPS} = \frac{\text{Instruction count}}{\text{Execution time} \times 10^6}$$


- در SAهای متفاوت، تواناییها فرق می‌کند.
- MIPS در یک کامپیوتر خاص برای برنامه‌های متفاوت، مقادیر متفاوتی خواهد داشت.

$$\text{MIPS} = \frac{\text{Instruction count}}{\frac{\text{Instruction count} \times \text{CPI}}{\text{Clock rate}} \times 10^6} = \frac{\text{Clock rate}}{\text{CPI} \times 10^6}$$



# اصول طراحی سفت‌افزار - استفاده از ثبات‌ها


• نظم (Regularity) منجر به آرائی مدارى ساده‌تر (Simplicity) مى‌شود.



- مدار ساده‌تر معادل به دست آوردن مدارى با کارایی بالا و قیمتی پایین خواهد شد.

- سخت‌افزار برای تعداد عملوند متخیر پیچیده‌تر است.

- طرح هرچه کوچک‌تر باشد، سریع‌تر خواهد بود.



## حافظه به عنوان عملوند

- ساختارهای پیچیده‌تر در حافظه ذخیره می‌شوند.
  - مانند آرایه‌ها، ساختارها و ...
- برای اعمال دستورهای مسابی
  - داده از حافظه به ثبات متقل شده و پس از انجام محاسبات، حاصل در حافظه نوشته می‌شود.
- هر خانه‌ی حافظه به یک بایت اشاره می‌کند.
- کلمات در حافظه هم‌تراز شده‌اند، شروع هر کلمه مضربی از چهار است.
- در MIPS، خانه‌ی حافظه با آدرس کوچک‌تر، حاوی بایت پرارزش‌تر است.



**alignment restriction**

**big-endian**

بخش پرارزش‌تر در خانه‌ی اول قرار می‌گیرد

## ثبات و حافظه

- دستیابی به محتوای ثبات‌ها بسیار سریع‌تر از محتوای حافظه می‌باشد.
- برای هر بار دستیابی به حافظه، اجرای دستورات lw و sw لازم است. یعنی تعداد دستورات بیشتر است.
- کامپایلر باید تا جایی که ممکن است از رجیسترها به عنوان متغیر استفاده کند.
- در صورت در اختیار نداشتن ثبات، از بین متغیرها، آن‌هایی که کمتر مورد استفاده قرار می‌گیرند، از ثبات خارج می‌شوند.
- استفاده بهینه از فضای ثبات‌ها مهم است.




# استفاده از اعداد ثابت

- در بسیاری موارد لازم است، از اعداد ثابت در برنامه‌ها استفاده کرد. چه راهی پیشنهاد می‌دهید؟
  - به عنوان مثال در صورتی که بخواهیم به \$s3 چهار واحد اضافه کنیم؟

```
lw $t0, AddrConstant4($s1) # $t0= constant 4
add $s3, $s3, $t0
```

- با توجه به استفاده مکرر از چنین دستوراتی (بر اساس آزمون SPEC2006 نیمی از دستورات MIPS دارای عملوند ثابت هستند) و این اصل که موارد پر استفاده، باید سریع‌تر باشند.

```
addi $s3, $s3, 4
```



# قالب دستورهای MIPS



## • فیلدهای دستور:

– op: دستور را مشخص می‌کند.

– rs: ثبات منبع اول

– rt: دومین ثبات منبع

– rd: ثبات مقصد

– shamt: میزان شیفت

– funct: نوع خاصی از دستور





op	rs	rt	rd	shamt	funct
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

add \$t0, \$s1, \$s2

special	\$s1	\$s2	\$t0	0	add
---------	------	------	------	---	-----

0	17	18	8	0	32
---	----	----	---	---	----

000000	10001	10010	01000	00000	100000
--------	-------	-------	-------	-------	--------

$00000010001100100100000000100000_2 = 02324020_{16}$




# دستورهای با عملوند ثابت



• برای دستورات lw، st و دستوراتی که نیاز به استفاده از ثابت‌ها دارند، قالب دیگری مطرح می‌شود.

- rt: ثبات منبع یا مقصد
- بدین ترتیب می‌توان ثابتی از  $-2^{15}$  تا  $2^{15} - 1$  را در این گونه دستورها به کار برد.
- همچنین، برای دستوراتی که با آدرس حافظه کار می‌کنند، بخش آخر دربردارنده‌ی آدرس می‌باشد.




## Constant

- در یک طراحی خوب، معادل حل یک مسأله‌ی بهینه‌سازی است.
  - استفاده از قالب‌های متنوع طراحی را پیچیده می‌کند، در عوض طول دستورات ثابت مانده است.
  - با این حال، باید تا جایی که شدنی است، قالب‌ها مشابه باشند.



- یک بلوک پایه مجموعه‌ای از دستورهاست که
  - دارای دستورات پرش نیستند (به جز انتها)
  - دارای برچسب نیستند (به جز ابتدا)
- کامپایلر برای بهینه‌سازی بلوک‌های پایه را شناسایی می‌کند.
- پردازنده‌های پیشرفته می‌تواند اجرای بلوک‌های پایه را تسریع بخشند.



- دستورهای `blt` و `bge`
  - سخت‌افزار مدارهای  $<$  و  $\leq$  نسبت به  $=$  یا  $\neq$  کندتر هستند.
  - هنگامی که با پرش همراه شوند، به زمان بیشتری نیاز دارند و در نتیجه پالس ساعت کندتر خواهد شد.
  - بدین ترتیب تمام دستورها کند می‌شوند.
- در MIPS دستور پرش در حالتی رجیستری از دیگری کوچک‌تر باشد، تعبیه نشده است. چنین دستوری پیچیده است. استفاده از دو دستور ساده ترجیح داده شده است.




# اسمبلر (شبه دستور)

BPartami



Pseudoinstruction	Usage
Move	move regd, regs
Load address	la regd, address
Load immediate	li regd, anyimm
Absolute value	abs regd, regs
Negate	neg regd, regs
Multiply (into register)	mul regd, reg1, reg2
Divide (into register)	div regd, reg1, reg2
Remainder	rem regd, reg1, reg2
Set greater than	sgt regd, reg1, reg2
Set less or equal	sle regd, reg1, reg2
Set greater or equal	sge regd, reg1, reg2
Rotate left	rol regd, reg1, reg2
Rotate right	ror regd, reg1, reg2
NOT	not reg
Load doubleword	ld regd, address
Store doubleword	sd regd, address
Branch less than	blt reg1, reg2, L
Branch greater than	bgt reg1, reg2, L
Branch less or equal	ble reg1, reg2, L
Branch greater or equal	bge reg1, reg2, L



اسمبلر (شبه دستور)

```
not $s0 # complement ($s0)
```

```
nor $s0,$s0,$zero # complement ($s0)
```

```
abs $t0,$s0 # put |($s0)| into $t0
```

```
add $t0,$s0,$zero # copy x into $t0
    slt $at,$t0,$zero # is x negative?
    beq $at,$zero,+4 # if not, skip next instr
    sub $t0,$zero,$s0 # the result is 0 - x
```



## مقایسه و علامت

- دستورات `slt` و `slti` در مقایسه، اعداد را به صورت مکمل ۲ در نظر می‌گیرند، برای مقایسه‌ی بدون علامت از دستوره‌های `sltu` و `sltiu` استفاده می‌شود.

```
$s0 = 1111 1111 1111 1111 1111 1111 1111 1111  
$s1 = 0000 0000 0000 0000 0000 0000 0000 0001
```

```
slt $t0, $s0, $s1 # signed
```

```
-1 < +1 ⇒ $t0 = 1
```

```
sltu $t0, $s0, $s1 # unsigned
```

```
+4,294,967,295 > +1 ⇒ $t0 = 0
```



- برای فراخوانی یک روال، مراحل زیر انجام می‌شود:
  - ارسال پارامترها به روال
  - انتقال کنترل به روال
  - تخصیص حافظه‌ی مورد نیاز
  - اجرای روال
  - انتقال نتیجه‌ی به دست آمده به برنامه‌ی اصلی
  - بازگرداندن کنترل به برنامه‌ی اصلی





## ارسال پارامترها

- در MIPS، برای انتقال پارامترها از ثبات‌ها استفاده می‌شود.

### arguments

- \$a0 – \$a3:
  - برای پارامترهای (ثبات شماره ۴ تا ۷)

### result values

- \$v0, \$v1:
  - برای مقادیری فرستاده شده (ثبات شماره ۲ تا ۳)

### return address

- \$ra:
  - آدرس بازگشت در این ثبات ذخیره می‌شود. (ثبات شماره ۳۱)



## سایر ثبات‌ها

- \$t0 – \$t9: temporaries
- ثبات‌های موقت، رویه می‌تواند از این ثبات‌ها استفاده کند.
- \$s0 – \$s7: saved
- رویه‌ی فراخوانی شده، نباید مقادیر این ثبات‌ها را تغییر دهد.
- \$gp: global pointer
- اشاره‌گر عمومی برای داده‌های ایستا (شماره ۲۸)
- \$sp: stack pointer
- اشاره‌گر به پیشته (شماره ۲۹)
- \$fp: frame pointer
- اشاره‌گر قاب (شماره ۳۰)



jal ProcedureLabel

jump-and-link instruction

- با اجرای این دستور، افزون بر پرش به آدرس شروع رویه، آدرس بازگشت در \$ra قرار می‌گیرد.
- برای بازگشت به برنامه کافیست از دستور پرشی که پیش از این با آن آشنا شدیم، استفاده کنیم.

jr \$ra

program counter (PC) or instruction address

ثباتی که آدرس بخشی از برنامه را که بنامت اجرا شود، نگه می‌دارد



●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه پنجم



دانشگاه شهید بهشتی

دانشکده مهندسی برق و کامپیوتر

زمستان ۱۳۹۰

احمد محمودی ازناوه

## فهرست مطالب

- شکل‌های مختلف دستور
- شیوه‌های آدرس‌دهی



## شبیه‌های آدرس دهی

- حالتی را تصور کنید که به یک داده‌ی ثابت سی‌ودو بیتی نیاز داشته باشیم!
- یا بخواهیم به یک آدرس سی‌ودو بیتی دسترسی پیدا کنیم!
- چه راه حلی پیشنهاد می‌دهید؟
- برای نمونه بخواهیم عدد ۰۴۰۳۱۹۸۱ را در جمع ثابت استفاده کنیم.



## ثابت‌های سی و دو بیتی

- بیشتر ثابت‌هایی که مورد استفاده قرار می‌گیرند، کوچک هستند و در شانزده بیت می‌گنجد.
- به ندرت مواردی پیش می‌آید که به ثابت‌هایی بزرگ نیاز داشته باشیم.
- در این موارد می‌توان داده‌ی مورد نیاز را در ثبات بارگذاری نمود و از دستورات که دارای عملوند ثبات هستند، استفاده کرد.
- برای این منظور دستور زیر پیش‌بینی شده است:

```
lui rt, constant
```

load upper immediate



این دستور، مقدار ثابت را در شانزده بیت پردازش قرار می‌دهد و بخش کم ارزشش را صفر می‌کند.

# ثابت‌های سی و دو بیتی (ادامه...)

```
lui $s0, 61
```

```
0000 0000 0111 1101 0000 0000 0000 0000
```

برای صبر دادن بخش کم ارزش چه پشته‌های دارید؟

نظر شما درباره‌ی دستور `addi` چیست؟

```
ori $s0, $s0, 2304
```

```
0000 0000 0111 1101 0000 1001 0000 0000
```

The machine language version of `lui $t0, 255` # \$t0 is register 8:

```
001111 00000 01000 0000 0000 1111 1111
```

Contents of register \$t0 after executing `lui $t0, 255`:

```
0000 0000 1111 1111 0000 0000 0000 0000
```






## ثابت‌های سی‌و‌دوبیتی (ادامه...)

- ثابت‌های بزرگ توسط کامپایلر و یا اسمبلر به اعداد کوچک‌تر شکسته شده و در یک ثابت جمع‌آوری می‌شوند.
- کوچک بودن اندازه‌ی فیلد داده‌های ثابت، برای آدرس‌ها و به ویژه در دستورات lw و st ایجاد دشواری می‌کند.
- برای جمع‌آوری آدرس، اسمبلر به یک ثابت موقت نیاز دارد. ثابت \$at برای این منظور در نظر گرفته می‌شود.



## آدرس دهی در دستورات پرش شرطی

- دستورات پرش شرطی از نوع **a** هستند.
- آدرس شانزده بیتی میزان پرش را محدود می‌کند. در این حالت، طول برنامه برای کاربردهای امروزی معقول نیست.
- معمولاً محدودی مقصد پرش نزدیک محل دستور پرش است.



$$PC = a \text{ register} + \text{branch address}$$



# آدرس دهی نسبی بر مبنای PC

- Target address = PC + offset × 4



- بدین ترتیب، طول برنامه می تواند تا چهار گیگابایت افزایش یابد.
- هنگام اجرای هر دستور، PC به آدرس بعدی اشاره می کند.
- آدرسی که در دستورات پرش استفاده می شود، آدرس کلمه است، نه آدرس بایت



L1 ج

آدرس دهی شبه مستقیم

jal ProcedureLabel

• این دستورات از کدام نوع هستند؟

– نوع؟

• آخرین نوع دستورها در MIPS، نوع J می باشد:



$$\text{Target address} = \text{PC31...28} : (\text{address} \times 4)$$



```
while (save[i] == k) i += 1;
```

Loop: sll \$t1, \$s3, 2	80000	0	0	19	9	4	0
add \$t1, \$t1, \$s6	80004	0	9	22	9	0	32
lw \$t0, 0(\$t1)	80008	35	9	8	0		
bne \$t0, \$s5, Exit	80012	5	8	21	2		
addi \$s3, \$s3, 1	80016	8	19	19	1		
j Loop	80020	2	20000				
Exit: ...	80024						



## پیاده‌سازی پرش شرطی

- در صورتی که نیاز به پرش شرطی داشتیم که فاصله‌ی نسبی آن با آدرس فعلی به بیش از شانزده بیت نیاز داشت، چه باید کرد؟

```
beq $s0, $s1, L1
```

مثه آدرس L1 خیلی دور است!



```
bne $s0, $s1, L2  
j L1  
L2: ...
```

البته زحمت انجام این کار به عهده‌ی اسمبلر است!



# شکل‌های مختلف دستور

Category	Format	Opcode						
0-address	<table border="1"><tr><td>0</td><td style="background-color: #cccccc;"></td><td>12</td></tr></table>	0		12	syscall			
0		12						
1-address	<table border="1"><tr><td>2</td><td>Address</td></tr></table>	2	Address	j				
2	Address							
2-address	<table border="1"><tr><td>0</td><td>rs</td><td>rt</td><td style="background-color: #cccccc;"></td><td style="background-color: #cccccc;"></td><td>24</td></tr></table>	0	rs	rt			24	mult
0	rs	rt			24			
3-address	<table border="1"><tr><td>0</td><td>rs</td><td>rt</td><td>rd</td><td style="background-color: #cccccc;"></td><td>32</td></tr></table>	0	rs	rt	rd		32	add
0	rs	rt	rd		32			



# مثالی دستورات بدون عملوند

مثال: ارزیابی عبارت

$$(a + b) \times (c - d)$$

Push a	Push b	Add	Push d	Push c	Subtract	Multiply
b	a b	a + b	d a + b	c d a + b	c - d a + b	Result

Reverse Polish string: b a + d c - ×

postfix notation





# مثالی معماری تک عملوند

مثال: ارزیابی عبارت

$$(a + b) \times (c - d)$$

انباره ثباتی است که یکی از عملوندها را در خود نگه می‌دارد و همیشه پاسخ در آن ذخیره می‌شود.

Load	a
add	b
Store	t
load	c
subtract	d
multiply	t



# مثالی معماری دستورالعمل با دو عملوند




مثال: ارزیابی عبارت


$$(a + b) \times (c - d)$$

```
load      $1, a
add       $1, b
load     $2, c
subtract $2, d
multiply $1, $2
```




# قالب‌های دستور در یک نگاه





A 4-byte word sits in consecutive memory addresses according to the big-endian order (most significant byte has the lowest address)




A doubleword sits in consecutive registers or memory locations according to the big-endian order (most significant word comes first)




# مثالی از یک ساختار پیچیده

Instruction prefixes (zero to four, 1 B each)



Operand/address size overwrites and other modifiers



Most memory operands need these 2 bytes

Offset or displacement (0, 1, 2, or 4 B)



Immediate (0, 1, 2, or 4 B)

IA-32 (80x86)



Type	Format (field widths shown)	Opcode	Description of operand(s)				
1-byte	<table border="1"><tr><td>5</td><td>3</td></tr></table>	5	3	PUSH	3-bit register specification		
5	3						
2-byte	<table border="1"><tr><td>4</td><td>4</td><td>8</td></tr></table>	4	4	8	JE	4-bit condition, 8-bit jump offset	
4	4	8					
3-byte	<table border="1"><tr><td>6</td><td>8</td><td>8</td></tr></table>	6	8	8	MOV	8-bit register/mode, 8-bit offset	
6	8	8					
4-byte	<table border="1"><tr><td>8</td><td>8</td><td>8</td><td>8</td></tr></table>	8	8	8	8	XOR	8-bit register/mode, 8-bit base/index, 8-bit offset
8	8	8	8				
5-byte	<table border="1"><tr><td>4</td><td>3</td><td>32</td></tr></table>	4	3	32	ADD	3-bit register spec, 32-bit immediate	
4	3	32					
6-byte	<table border="1"><tr><td>7</td><td>8</td><td>32</td></tr></table>	7	8	32	TEST	8-bit register/mode, 32-bit immediate	
7	8	32					




## انواع نشانی دهی

### *implied addressing*

#### • نشانی دهی ضمنی:

– عملوند آشکارا گفته نمی شود، هنگامی اجرا به صورت ضمنی برای پردازنده مشخص می شود.



#### • نشانی دهی بی واسطه:

– داده ی ثابت به صورت مستقیم مورد استفاده قرار می گیرد.

### Immediate addressing



*Operand = A*



انواع نشانی دهی (ادامه...)

## • آدرس دهی ثبات:

- در فیلد آدرس شماره ثبات مورد نظر آورده می شود.



*Register addressing*

با توجه به محدودیت ثبات، فیلد آدرس کوچک خواهد بود  
روش سریع می باشد که پیاده سازی راحتی هم دارد



$$EA = R$$

Effective address




انواع نشانی دهی (ادامه...)

• آدرس دهی مستقیم:

– در فیلد آدرس آدرس خانه‌ی حافظه آورده می‌شود.

فضای آدرس دهی محدود است

Instruction



Memory




$EA = A$



انواع نشانی دهی (ادامه...)

• آدرس دهی شبه مستقیم:

– بخشی از بیت های آدرس از PC برداشته می شود.




*Pseudo-direct addressing*

برخی منابع آن را *augmented addressing* هم گفته اند.



## • آدرس دهی غیر مستقیم:

– در فیلد آدرس، آدرس خانه‌ای از حافظه آورده می‌شود که حاوی آدرس عملوند است.



فضای آدرس دهی افزایش یافته




# Register Indirect Addressing

انواع نشانی دهی (ادامه...)

- آدرس دهی غیرمستقیم از طریق ثبات: در این شیوه آدرس فانی حافظه در یک ثبات قرار دارد.

فضای آدرس دهی بزرگ است  
مراجعه به حافظه نسبت به حالت قبل کاهش یافته است




$$EA = (R)$$



انواع نشانی دهی (ادامه...)

- آدرس دهی بر اساس آدرس پایه یا جانشین سازی:
  - آدرس از دو بخش تشکیل شده است:

- بخش پایه
- مقدار جابجایی





آدرس دهی نسبی (Relative): نوع خاصی از این نوع آدرس دهی است که PC را به عنوان بخش پایه استفاده می‌کند.

# انواع نشانی دهی (ادامه...)

- آدرس دهی نسبی (نسبت به PC):  
– مانند آدرس های پرش شرطی که نسبت به آدرس دستور بعدی سنجیده می شوند

## PC-relative addressing



## Base or displacement addressing




انواع نشانی دهی (ادامه...)

## Indexed Addressing


• آدرس دهی شاخص:

– شبیه آدرس دهی بر اساس آدرس پایه است، با این تفاوت که بخش آدرس، ابتدای آدرس بخشی از حافظه را نشان می دهد در حالی که بخش شاخص اختلاف از آن بخش را نشان می دهد.




انواع نشانی دهی (ادامه...)

- در این شیوهی محتوای ثبات هر بار یکی افزوده می‌شود






# MIPS آدرس دهی در



# سایر انواع آدرس دهی



```
x := B[i]
```

```
x := Mem[p]
p := p + 1
```

```
x := B[i]
i := i + 1
```

```
t := Mem[p]
x := Mem[t]
```

```
x := Mem[Mem[p]]
```



●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه‌ی نهم



دانشگاه شهید بهشتی

دانشکده‌ی مهندسی برق و کامپیوتر

زمستان ۱۳۹۰

احمد محمودی ازناوه

- پردازش موازی، همگامسازی و نقش سخت افزار
- نقش کامپایلر در کارایی
  - اشاره گر و آرایه
- نگاهی به دو نوع معماری
- مدارهای مسابی



# Synchronization

پردازش موازی و همگام‌سازی

- در باره‌ی مزایای پردازش موازی، سخن‌های فروانی گفته شد، در این بخش به یکی از چالش‌های فراروی اجرای موازی فرآیندها خواهیم پرداخت.
- دو فرآیند را تصور کنید که بخشی از فضای حافظه را به صورت مشترک مورد استفاده قرار می‌دهند.  
– P1 می‌نویسد، P2 می‌خواند.

– P1 و P2 باید هماهنگ باشند، در غیر این صورت

«رقابت داده» پیش خواهد آمد.

## Data race

- پاسخ به ترتیب دسترسی دو فرآیند به حافظه وابسته است.



نه تنها در سیستم‌های چندپردازنده‌ای، بلکه در یک سیستم تک‌پردازنده‌ای با قابلیت multitasking نیز امکان رقابت داده وجود دارد.

# پردازش موازی و همگامسازی (ادامه...)

- سازوکارهای همگامسازی، معمولاً در لایه‌ی روال‌های کاربر انجام می‌پذیرد.
- اما این روال‌ها به پشتیبانی دستورات سخت‌افزاری وابسته هستند.
  - یکی از دستوراتی که برای همگامسازی استفاده می‌شوند، نوشتن و خواندن تجزیه‌ناپذیر است.
  - تجزیه‌ناپذیری، بدین معناست که بین این دو کار، عملیات دیگری نمی‌تواند انجام شود.
  - این دو، یک دستور انگاشته می‌شوند.
- بدون پشتیبانی سخت‌افزاری، هزینه‌ی همگامسازی بسیار بالا خواهد بود و با تعداد پردازنده‌ها نیز افزایش خواهد یافت.
- چنین دستوراتی برای برنامه‌نویسان سیستم در نظر گرفته شده است.



پردازش موازی و همگام‌سازی (ادامه...)

- یکی از این دستورات جابه‌جایی تجزیه‌ناپذیر است.

### *Atomic Swap/exchange*

- با جابه‌جایی تجزیه‌ناپذیر، محتوای ثبات و یک خانگی حافظه به صورت تجزیه‌ناپذیر جابه‌جا خواهد شد.
- با استفاده از چنین دستوری می‌توان lock را به گونه‌ای طراحی نمود که در صورت 0 بودن به معنای آزاد بودن قفل و در غیر این صورت به معنای در دسترس نبودن آن است.



انحصار متقابل: الگوریتمی است که در برنامه‌نویسی همروند برای جلوگیری از استفاده از منابع مشترک.

## پردازش موازی و همگام‌سازی (ادامه...)

- یک فرآیند، با استفاده از جابه‌جایی تجزیه‌ناپذیر اقدام به تخییر قفل می‌کند. در صورتی که پیش از این، فرآیند دیگری قفل را در اختیار گرفته باشد، مقدار 0 وگرنه مقدار 1 را برمی‌گرداند.
- در صورت رها بودن قفل، آن را مقداردهی کرده و مقدار 0 را باز می‌گرداند.
- بدین ترتیب دو فرآیند، به طور همزمان نمی‌توانند قفل را در اختیار بگیرند.
- نکته‌ای که به همگام‌سازی کمک می‌کند، تجزیه‌ناپذیری دستور است.





# چالش‌های دستورات تجزیه‌ناپذیر

- اجرای چنین دستوری، مستلزم خواندن، بررسی مقدار و در صورت نیاز نوشتن در خانه‌ی حافظه طی انجام یک دستور بی‌وقفه است.
- به جای این کار، می‌توان از دو دستور متوالی بهره جست، به گونه‌ای دو دستور بر روی هم تجزیه‌ناپذیر باشند.

ll rt, offset(rs)

load link

sc rt, offset(rs)

store conditional

در صورتی که خانه‌ی که توسط ll خوانده شده است، تغییر نکرده باشد، ll مقداردهی کرده و در ثبات  
موضیعت‌امیز انباشته شده؛ خانه‌ی حافظه را با مقدار rt مقداردهی کرده و در ثبات  
مزنبر مقدار 1 را قرار می‌دهد  
در صورت شکست، مقدار 0 در rt قرار خواهد گرفت.



## جابجایی تجزیه‌ناپذیر

```
try: add $t0,$zero,$s4 ;copy exchange value
      ll $t1,0($s1) ;load linked
      sc $t0,0($s1) ;store conditional
      beq $t0,$zero,try ;branch store fails
      add $s4,$zero,$t1 ;put load value in $s4
```





• از این دو دستور، برای پیاده‌سازی تجزیه‌ناپذیر دستورات زیر می‌توان بهره جست:

- مقایسه و جابه‌جایی
- واکنشی و افزایش






# بهینه‌سازی کامپایلر

## Compiled with gcc for Pentium 4 under Linux



# نقش زبان برنامه‌نویسی در کارایی



## آرایه در برابر اشاره گر

```
clear1(int
array[], int size)
{
    int i;
    for (i = 0; i <
size; i += 1)
        array[i] = 0;
}
```

array در \$a0، size در \$a1، i در قرار داده می شوند.

```
        move $t0,$zero    # i = 0
loop1:  sll  $t1,$t0,2     # $t1 = i * 4
        add  $t2,$a0,$t1  # $t2 =
                        # &array[i]
        sw  $zero, 0($t2) # array[i] = 0
        addi $t0,$t0,1    # i = i + 1
        slt $t3,$t0,$a1  # $t3 =
                        # (i < size)
        bne $t3,$zero,loop1 # if (...)
                        # goto loop1
```



## آرایه در برابر اشاره‌گر (ادامه...)

```
clear2(int *array, int
size) {
    int *p;
    for (p = &array[0];
p < &array[size];
        p = p + 1)
        *p = 0;
}
```

array در \$a0، size در \$a1، p در \$t0 قرار داده می‌شوند.

```
move    $t0,$a0    # p = & array[0]#
loop2:  sw  $zero,0($t0) # Memory[p] = 0
        addi $t0,$t0,4  # p = p + 4
        sll  $t1,$a1,2   # $t1 = size * 4
        add  $t2,$a0,$t1 # $t2 = &array[size]
        slt  $t3,$t0,$t2 # $t3 = (p<&array[size])
        bne $t3,$zero,loop2 # if (...) goto loop2
```



# آرایه در برابر اشاره‌گر (ادامه...)

```
clear1(int array[], int size) {  
    int i;  
    for (i = 0; i < size; i += 1)  
        array[i] = 0;  
}
```

```
        move $t0,$zero    # i = 0  
loop1: sll $t1,$t0,2     # $t1 = i * 4  
        add $t2,$a0,$t1  # $t2 =  
                        # &array[i]  
        sw $zero, 0($t2) # array[i] = 0  
        addi $t0,$t0,1   # i = i + 1  
        slt $t3,$t0,$a1  # $t3 =  
                        # (i < size)  
        bne $t3,$zero,loop1 # if (...)  
                        # goto loop1
```

```
clear2(int *array, int size) {  
    int *p;  
    for (p = &array[0]; p < &array[size];  
        p = p + 1)  
        *p = 0;  
}
```

```
        move $t0,$a0     # p = & array[0]  
sll $t1,$a1,2           # $t1 = size * 4  
add $t2,$a0,$t1        # $t2 =  
                        # &array[size]  
loop2: sw $zero,0($t0) # Memory[p] = 0  
        addi $t0,$t0,4   # p = p + 4  
        slt $t3,$t0,$t2 # $t3 =  
                        # (p < &array[size])  
        bne $t3,$zero,loop2 # if (...)  
                        # goto loop2
```



●●● مجموعه دستورات

ARM و x86





# ARM Partnership Model



ARM پر ازنده نمی سازد

معماری کامپیوتر






- پردازنده‌های ARM دو مدل دستور دارند:
  - مجموعه دستورات سی‌و‌دو بیتی
  - مجموعه دستورات شانزده بیتی (thumb)
- برخی هسته‌های ARM توانایی اجرای سخت‌افزاری java byte code را دارند.

Jazelle DBX (Direct Bytecode eXecution)

- پردازنده‌های ARM هفت اسلوب کاری دارند.



# ثبات‌ها در ARM



اسلوب system، از ثبات‌های کاربر استفاده می‌کند.

# شباهت‌های ARM و MIPS

- ARM متداول‌ترین پردازنده برای سیستم‌های درون‌کار می‌باشد.

	ARM	MIPS
Date announced	1985	1985
Instruction size	32 bits	32 bits
Address space	32-bit flat	32-bit flat
Data alignment	Aligned	Aligned
Data addressing modes	9	3
Registers	15 × 32-bit	31 × 32-bit
Input/output	Memory mapped	Memory mapped



# مقایسه و پرش شرطی در ARM

- در ARM از پرچم‌های وضعیت برای دستورات پرش استفاده می‌شود:
  - Negative, zero, carry, overflow
  - این پرچم‌ها در ثبات PSW ذخیره می‌شوند.
  - بعد از دستورات ریاضی و منطقی، مقدار پرچم‌ها می‌تواند تغییر کند.
- دستورات مقایسه، بدون نگهداری نتیجه مقدار پرچم‌ها را تغییر می‌دهند.




## مقایسه و پرش شرطی در ARM (ادامه...)

- تمامی دستورات در ARM قابلیت اجرای مشروط را دارند. چهار بیت پرارزش دستور شرط را معین می‌کند.
- بدین ترتیب برای شرطی که روی یک دستور اعمال می‌شود، نیازی به دستورات شرطی نیست.
- بسته به شرط دستور به گونه‌ای خاص و یا به صورت nop اجر می‌شود.



# قالب دستورها






# ARM

• ARM دارای دستوری است که می‌تواند گروهی از ثبات‌ها را ذخیره کند.

همچنین، محتوی ثبات دوه در دستوره‌ای حسابی و منطقی قابلیت شیفت دادن را دارد.

Name	Definition	ARM v.4	MIPS
Load immediate	$Rd = Imm$	mov	addi, \$0,
Not	$Rd = \sim(Rs1)$	mvn	nor, \$0,
Move	$Rd = Rs1$	mov	or, \$0,
Rotate right	$Rd = Rs\ i \gg i$ $Rd_{0 \dots i-1} = Rs_{31-i \dots 31}$	ror	
And not	$Rd = Rs1 \& \sim(Rs2)$	bic	
Reverse subtract	$Rd = Rs2 - Rs1$	rsb, rsc	
Support for multiword integer add	CarryOut, $Rd = Rd + Rs1 + OldCarryOut$	adcs	—
Support for multiword integer sub	CarryOut, $Rd = Rd - Rs1 + OldCarryOut$	sbcs	—



# مجموعه دستورات خانواده‌ی X86

## • روند تکامل با حفظ سازگاری

۸ بیتی	۱۹۷۴	8080	–
۱۶ بیتی	۱۹۷۸	8086	–
کمک‌پردازنده‌ی ممیز شناور	۱۹۸۰	8087	–
آدرس ۲۴ بیتی همراه با MMU	۱۹۸۲	80286	–
۳۲ بیتی، اضافه شدن مودهای آدرس‌دهی جدید	۱۹۸۵	80386	–
دارای خط لوله، حافظه‌ی نهان	۱۹۸۹	i486	–
superscaler	۱۹۹۳	Pentium	–
ریز معماری جدید	۱۹۹۵	Pentium Pro	–
	۱۹۹۹	Pentium III	–
	۲۰۰۱	Pentium 4	–

Technical elegance ≠ market success



# ثبات‌های فناوری x86

Name	Use
EAX	GPR 0
ECX	GPR 1
EDX	GPR 2
EBX	GPR 3
ESP	GPR 4
EBP	GPR 5
ESI	GPR 6
EDI	GPR 7
CS	Code segment pointer
SS	Stack segment pointer (top of stack)
DS	Data segment pointer 0
ES	Data segment pointer 1
FS	Data segment pointer 2
GS	Data segment pointer 3
EIP	Instruction pointer (PC)
EFLAGS	Condition codes



# آدرس دهی در x86

- هر دستور دو عملوند دارد:


Source/dest operand	Second source operand
Register	Register
Register	Immediate
Register	Memory
Memory	Register
Memory	Immediate



# حالت‌های آدرس دهی حافظه:

- Address in register
- Address =  $R_{\text{base}} + \text{displacement}$
- Address =  $R_{\text{base}} + 2^{\text{scale}} \times R_{\text{index}}$  (scale = 0, 1, 2, or 3)
- Address =  $R_{\text{base}} + 2^{\text{scale}} \times R_{\text{index}} + \text{displacement}$

Mode	Description	Register restrictions	MIPS equivalent
Register indirect	Address is in a register.	Not ESP or EBP	lw \$s0,0(\$s1)
Based mode with 8- or 32-bit displacement	Address is contents of base register plus displacement.	Not ESP	lw \$s0,100(\$s1) # <= 16-bit displacement
Base plus scaled index	The address is $\text{Base} + (2^{\text{Scale}} \times \text{Index})$ where Scale has the value 0, 1, 2, or 3.	Base: any GPR Index: not ESP	mul \$t0,\$s2,4 add \$t0,\$t0,\$s1 lw \$s0,0(\$t0)
Base plus scaled index with 8- or 32-bit displacement	The address is $\text{Base} + (2^{\text{Scale}} \times \text{Index}) + \text{displacement}$ where Scale has the value 0, 1, 2, or 3.	Base: any GPR Index: not ESP	mul \$t0,\$s2,4 add \$t0,\$t0,\$s1 lw \$s0,100(\$t0) # 16-bit displacement



# نمونه‌ای از دستورات x86

Instruction	Function
je name	if equal(condition code) {EIP=name}; EIP-128 <= name < EIP+128
jmp name	EIP=name
call name	SP=SP-4; M[SP]=EIP+5; EIP=name;
movw EBX,[EDI+45]	EBX=M[EDI+45]
push ESI	SP=SP-4; M[SP]=ESI
pop EDI	EDI=M[SP]; SP=SP+4
add EAX,#6765	EAX= EAX+6765
test EDX,#42	Set condition code (flags) with EDX and 42
movsl	M[EDI]=M[ESI]; EDI=EDI+4; ESI=ESI+4



# نمونه‌ای از دستورات x86 (ادامه...)


Instruction	Meaning
<b>Control</b>	<b>Conditional and unconditional branches</b>
jnz, jz	Jump if condition to EIP + 8-bit offset; JNE (for JNZ), JE (for JZ) are alternative names
jmp	Unconditional jump—8-bit or 16-bit offset
call	Subroutine call—16-bit offset; return address pushed onto stack
ret	Pops return address from stack and jumps to it
loop	Loop branch—decrement ECX; jump to EIP + 8-bit displacement if ECX ≠ 0
<b>Data transfer</b>	<b>Move data between registers or between register and memory</b>
move	Move between two registers or between register and memory
push, pop	Push source operand on stack; pop operand from stack top to a register
les	Load ES and one of the GPRs from memory
<b>Arithmetic, logical</b>	<b>Arithmetic and logical operations using the data registers and memory</b>
add, sub	Add source to destination; subtract source from destination; register-memory format
cmp	Compare source and destination; register-memory format
shl, shr, rcr	Shift left; shift logical right; rotate right with carry condition code as fill
cbw	Convert byte in eight rightmost bits of EAX to 16-bit word in right of EAX
test	Logical AND of source and destination sets condition codes
inc, dec	Increment destination, decrement destination
or, xor	Logical OR; exclusive OR; register-memory format
<b>String</b>	<b>Move between string operands; length given by a repeat prefix</b>
movs	Copies from string source to destination by incrementing ESI and EDI; may be repeated
lods	Loads a byte, word, or doubleword of a string into the EAX register




# قالب دستورها

- طول دستورها متغیر است.
- سخت افزار دستورات را به دستوره‌های ساده‌تری (ریز دستور) ترجمه می‌کند.


a. JE EIP + displacement




b. CALL




c. MOV EBX, [EDI + 45]




d. PUSH ESI



e. ADD EAX, #6765




f. TEST EDX, #42





سفسطه!

- آیا دستورات پیچیده به معنای کارایی بالاتر است؟
- آیا نوشتن برنامه به زبان اسمبلی، کارایی را افزایش می‌دهد؟



## نتیجه گیری

- نظم منجر به سادگی بیشتر می شود.
- کوچک تر یعنی سریع تر
- سرعت داده به موارد پر استفاده
- طراحی خوب یعنی مصالحه ی خوب




... مدارهای حساب



**Numerical  
Precision is the  
very soul of science**

# نمایی از واحد حساب



نوشتن نتیجه در ثبات

واکنش دستورات

دسترسی به محتوای ثبات


عملیات ALU

دسترسی به حافظه




# نیم جمع کننده و تمام جمع کننده




Inputs		Outputs	
x	y	c	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



Inputs			Outputs	
x	y	C <sub>in</sub>	C <sub>out</sub>	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



# شیوه‌های گوناگون ساخت تمام‌جمع‌کننده



●●● معماری کامپیوتر (۱۳۹۰-۱۱-۱۳)

جلسه هفتم



دانشگاه شهید بهشتی

دانشکده مهندسی برق و کامپیوتر

زمستان ۱۳۹۰

احمد محمودی ازناوه

فهرست مطالب


– جمع‌کننده‌ها

• جمع‌کننده‌های سریع





# نمایی از واحد حساب



نوشتن نتیجه در ثبات

واکنش دستورات

دسترسی به محتوای ثبات



عملیات ALU

دسترسی به حافظه




# نیم جمع کننده و تمام جمع کننده




Inputs		Outputs	
x	y	c	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0





Inputs			Outputs	
x	y	C <sub>in</sub>	C <sub>out</sub>	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



# شیوه‌های گوناگون ساخت تمام‌جمع‌کننده




# جمع و تفریق اعداد مکمل ۲




آیا به خاطر دارید چگونه می توان وقوع سرریز را تشخیص داد؟



# ساخت جمع‌کننده با FA




(a) Bit-serial adder.




(b) Ripple-carry adder.



جمع کننده با انتشار رقم نقلی




موقعیت بیت ها



# زنجیره‌ی انتقال رقم نقلی

$g_i$	$p_i$	Carry is:
0	0	annihilated or killed
0	1	propagated
1	0	generated
1	1	(impossible)




$$g_i = x_i y_i$$

$$p_i = x_i \oplus y_i$$

The carry recurrence:  $c_{i+1} = g_i \vee p_i c_i$



# زنجیره‌ی انتقال رقم نقلی (ادامه...)



تاخیر انتشار بیت نقلی در یک جمع کننده  $k$  بیتی چقدر است؟






# زنجیره‌ی انتقال رقم نقلی (ادامه...)

$g_i$	$p_i$	Carry is:
0	0	annihilated or killed
0	1	propagated
1	0	generated
1	1	(impossible)

$$g_i = x_i y_i$$

$$p_i = x_i \oplus y_i$$



جمع کننده با پیش بینی رقم نقلی

$$c_{i+1} = x_i y_i + x_i c_i + y_i c_i$$

$$c_{i+1} = x_i y_i + (x_i + y_i) c_i$$

$$c_{i+1} = g_i + p_i c_i$$

$$g_i = x_i y_i$$

$$p_i = (x_i + y_i)$$

$$c_{i+1} = g_i + p_i (g_{i-1} + p_{i-1} c_{i-1})$$

$$= g_i + p_i g_{i-1} + p_i p_{i-1} c_{i-1}$$

Generate function

Propagate function




پیش بینی رقم نقلی (ادامه...)

$$c_1 = g_0 + p_0 c_0$$

$$c_2 = g_1 + p_1 g_0 + p_1 p_0 c_0$$

$$c_3 = g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 c_0$$

$$c_4 = g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0 + p_3 p_2 p_1 p_0 c_0$$




# پیش‌بینی رقم نقلی (ادامه...)

$$c_1 = g_0 + c_0 p_0$$


$$c_2 = g_1 + g_0 p_1 + c_0 p_0 p_1$$

$$c_3 = g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2$$




$$c_4 = g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3$$




# پیش‌بینی رقم نقلی (ادامه...)




# Carry Skip



# Carry Skip



# Carry Select





●●● معماری کامپیوتر (۱۳۸۵-۱۱-۱۳۸۰)

جلسه‌ی هشتم



دانشگاه شهید بهشتی

دانشکده‌ی مهندسی برق و کامپیوتر

بهار ۱۳۹۱

احمد محمودی ازناوه

# فهرست مطالب

– جمع‌کننده‌ها

• جمع‌کننده‌های سریع

– جمع ده‌دهی




# زنجیره‌ی انتقال رقم نقلی (ادامه...)

$g_i$	$p_i$	Carry is:
0	0	annihilated or killed
0	1	propagated
1	0	generated
1	1	(impossible)

$$g_i = x_i y_i$$

$$p_i = x_i \oplus y_i$$




# پیش‌بینی رقم تکی (ادامه...)

$$c_1 = g_0 + p_0 c_0$$

$$c_2 = g_1 + p_1 g_0 + p_1 p_0 c_0$$

$$c_3 = g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 c_0$$

$$c_4 = g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0 + p_3 p_2 p_1 p_0 c_0$$




# پیش‌بینی رقم نقلی (ادامه...)

$$c_1 = g_0 + c_0 p_0$$



$$c_2 = g_1 + g_0 p_1 + c_0 p_0 p_1$$

$$c_3 = g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2$$


$$c_4 = g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3$$




# Carry Skip



# Carry Skip



# Carry Select





- برخی زبان‌های برنامه‌نویسی، مانند C بروز سرریز را نادیده می‌انگارد.

addu, addui, subu

- در برخی زبان‌ها، مانند fortran بروز سرریز باعث ایجاد استثنا می‌شود.

- استثنا (یا وقفه)، پیشامدی برنامه‌ریزی نشده است که بروز آن باعث توقف اجرای روند عادی برنامه می‌شود.

exception

– به استثناهایی که منشا خارجی دارد، وقفه گفته می‌شود.

interrupt

add, addi, sub




- در برخی کاربردها دسترسی به ارقام دهدهی به صورت مجزا اهمیت دارد.
- با توجه به این که برخی اعداد در مبنای ده نمایش دقیق دارند، قابل نمایش به صورت دودویی نیستند، لازم است برای نمایش دقیق آنها تدبیری اندیشیده شود.

- در این نمایش هر رقم دهدهی با چهار بیت نمایش داده می‌شوند.

Decimal	BCD Code
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001



BCD (ادامه...)



نمایش در بنای ۲

BCD استفاده از شیوهی نمایش

$$\begin{array}{r} 1 \\ + 9 \\ + 3 \\ \hline 2 \end{array}$$

carry



# جمع BCD

Number	C	S8	S4	S2	S1
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	0
3	0	0	0	1	1
4	0	0	1	0	0
5	0	0	1	0	1
6	0	0	1	1	0
7	0	0	1	1	1
8	0	1	0	0	0
9	0	1	0	0	1



## جمع BCD (ادامه...)

Number	C	S8	S4	S2	S1
10	1	0	0	0	0
11	1	0	0	0	1
12	1	0	0	1	0
13	1	0	0	1	1
14	1	0	1	0	0
15	1	0	1	0	1
16	1	0	1	1	0
17	1	0	1	1	1
18	1	1	0	0	0
19	1	1	0	0	1



# جمع BCD (ادامه...)


BCD adder sum

Number	C	S8	S4	S2	S1
10	1	0	0	0	0
11	1	0	0	0	1
12	1	0	0	1	0
13	1	0	0	1	1
14	1	0	1	0	0
15	1	0	1	0	1
16	1	0	1	1	0
17	1	0	1	1	1
18	1	1	0	0	0
19	1	1	0	0	1

Binary sum

K	Z8	Z4	Z2	Z1
0	1	0	1	0
0	1	0	1	1
0	1	1	0	0
0	1	1	0	1
0	1	1	1	0
0	1	1	1	1
1	0	0	0	0
1	0	0	0	1
1	0	0	1	0
1	0	0	1	1

+6



## الگوریتم جمع BCD

- If sum is up to 9
  - Use the regular Adder.
- If the sum  $> 9$ 
  - Use the regular adder and add 6 to the result



# اصلاحات مورد نیاز


Number	K	Z8	Z4	Z2	Z1
10	0	1	0	1	0
11	0	1	0	1	1
12	0	1	1	0	0
13	0	1	1	0	1
14	0	1	1	1	0
15	0	1	1	1	1
16	1	0	0	0	0
17	1	0	0	0	1
18	1	0	0	1	0
19	1	0	0	1	1

$$C = K + Z_8 \cdot Z_4 + Z_8 \cdot Z_2$$






# جمع BCD (ادامه...)



# جمع BCD (ادامه...)




## مدارهای حساب برای چندرسانه‌ای

- در کاربردهای چند رسانه‌ای، معمولا عملگر یکسانی روی بردارهایی شامل داده‌های هشت یا شانزده‌بیتی اعمال می‌شود.
- در صورتی که یک جمع‌کننده‌ی شصت و چهار بیتی در اختیار داشته باشیم،  
در عمل می‌توان هشت جمع هشت‌بیتی انجام داد.  
– هزینه‌ی چنین کاری شکستن زنجیره‌ی انتشار رقم نقلی است. در واقع یک دستورالعمل بر روی چند داده، اجرا می‌شود. این نوع اجرای موازی به SIMD معروف است.



طبقه‌بندی Michael J. Flynn





این طبقه‌بندی برای انواع معماری در سال ۱۹۹۶ توسط آقای Flynn پیشنهاد شده است، بر اساس این دسته‌بندی چهار نوع معماری وجود دارد:

- Single Instruction, Single Data stream (SISD)
- Single Instruction, Multiple Data streams (SIMD)
- Multiple Instruction, Single Data stream (MISD)
- Multiple Instruction, Multiple Data streams (MIMD)



# طبقه‌بندی Michael J. Flynn (ادامه...)

کامپیوترهای تک پردازنده‌ی معمولی (کامپیوترهای قدیمی)




پردازنده‌های آرایه‌ای و GPU



# طبقه‌بندی Michael J. Flynn (ادامه...)

معماری رایجی نیست، برخی منابع مطرح شدن چنین رستهای را به دلیل کامل بودن طبقه‌بندی بیان نموده‌اند. با این حال سیستم‌های تحمل پذیر در برابر خطا و حتی خط لوله از نمونه‌های این نوع معماری بیان شده است



سیستم‌های توزیع شده، نمونه‌ای از این معماری است



# مدارهای حساب برای چندرسانه‌ای

## Saturating Operations

### • عملگرهای اشباع‌کننده

– در صورت سرریز، به جای جمع پیمان‌های، حاصل به بزرگ‌ترین عدد مثبت و یا کوچک‌ترین عدد منفی تبدیل می‌شود.

Instruction category	Operands
Unsigned add/subtract	Eight 8-bit or Four 16-bit
Saturating add/subtract	Eight 8-bit or Four 16-bit
Max/min/minimum	Eight 8-bit or Four 16-bit
Average	Eight 8-bit or Four 16-bit
Shift right/left	Eight 8-bit or Four 16-bit



ضرب

مضروب

multiplicand

multiplier

1000

x

1001

1000

0000

0000

1000


product

1001000

حاصل ضرب

مضروب فيه ضرب کننده

طول حاصل ضرب  
برابریست با جمع  
طول عملوندها




ژانسیکاره  
تسهیلی  
بهشتی



# Dot Notation

ضرب (ادامه...)





$$z^{(j+1)} = (z^{(j)} + y_j \cdot x \cdot 2^k) \cdot 2^{-1} \quad \text{with } z^{(0)} = 0 \text{ and } z^{(k)} = z$$

|— add —|


|— shift right —|



# سفت افزار ضرب




# ضرب بهینه‌سازی شده




جمع و ضرب به صورت سری انجام می‌شود

در صورتی که تعداد عملیات ضرب کم باشد، چنین مداري کفایت می‌کند.



# ضرب‌کننده‌های سریع



به صورت خط لوله قابل استفاده می‌باشد

