فصل هفتم

حافظه‌ها

حافظه‌ها:

Programmable Arrays

Read Only Memory (ROM) :

یک $2^n \times m$ ROM مدار مجتمع از نوع LSI است که درون آن یک $\frac{1}{2^n}$decoder و یک آرایه شامل m-OR gate قرار دارد. نمودار آن‌را می‌توان به صورت زیر نشان داد:



هر یک از ترکیبات ورودی یک آدرس نامیده می‌شود، بنابراین 2^n – address متمایز وجود دارد و هر یک از ترکیبات خروجی یک word نامیده می‌شود. تعداد خطوط خروجی را word-length گویند.

تعداد کل $(2^n \times m)$ – bit که درون آن موجود است، Capacity یا گنجایش ROM گویند.

مثلا یک 4096 bit ROM را می‌توان در 2048 کلمه 2 بیتی سازماندهی نمود. به مفهوم اینکه ROM شامل 2 خط خروجی و 11 خط ورودی است که هر ترکیب ورودی یکی از $2^{11} = 2048$ کلمه را مشخص میکند.

همین ROM را می‌توان به‌صورت 1024 کلمه 4 بیتی یا 512 کلمه 8 بیتی مرتب کرد.

2^n خط خروجی رمز گشا توسط اتصال‌های فیوزدار به هر یک از OR-gate ها متصل شده است. بنابراین تعداد کل اتصال‌های $2^n \times m$ خواهد بود.

به هنگام درج یک جدول ارزش در ROM اتصال‌هایی را که مورد نیاز نیستند می‌توان با سوزاندن فیوزها از بین برد.

این عمل را برنامه‌ریزی ROM گویند. وقتی ROM برنامه‌ریزی شد دیگر نمی‌توان محتوای آن‌را تغییر داد، لذا با دادن آدرس مناسب به دفعات می‌توان محتوای آن‌را خواند به همین دلیل آن‌را Read – Only گویند.
چون اطلاعات ذخیره شده در ROM باقطع منبع تغذیه از بین نمی‌رود آن‌را حافظه غیر فرار (Non- Volatile) گویند.
ROM هایی که به‌صورت تجاری موجودند عبارتند از:

۱ـ Mask Programmable ROM:

درآن محتوای ROM به دلخواه مشتری به‌وسیله سازنده ROM به طور دایمی و به هنگام ساخت در درون ROM درج می‌شود.

۲ـ Programmable ROM (PROM):

در آن به هنگام ساخت اتصال‌های فیوزدار در درون PROM تدارک دیده می‌شود و پس از تولید به کمک PROM Programmer می‌توان محتوای آن‌را به دلخواه استفاده کننده و در محل استفاده تعیین نمود در صورت استفاده از PROM و ROM پس از درج اطلاعات محتوی تغییر ناپذیر خواهد بود. بنابراین اگر نیاز به تغییر محتوای آنها باشد، باید از مولفه‌های جدید استفاده کرد.

۳ـ Erasable PROM (EPROM) :

محتوایش توسط استفاده کننده قابل تغییر است. در این نوع حافظه نیز برنامه‌ریزی مجدد توسط EPROM Programmer انجام میگیرد و پاک کردن محتوای آن به دو طریق زیر انجام می‌شود:

روش اول: مؤلفه را برای مدتی زیر تابش اشعه ماورای بنفش قرار میدهند.

روش دوم: برای پاک کردن محتوا از سیگنال الکتریکی خاصی استفاده می‌شود.

[Electrically Alterable ROM (EPROM)]

Programmable Logic Array (PLA):

در طراحی ROM، مین‌ترم متناظر با خروجی رمز گشا آدرس کلمه مورد نظر را تولید میکند، بنابراین اگر تعداد زیادی از آدرس‌ها در ورودی مدار ظاهر نشوند به دلیل عدم استفاده از کل اتصالات درونی، استفاده از ROM مقرون به صرفه نخواهد بود. در چنین مواردی می‌توان از نوع دیگر مدار مجتمع بنام PLA استفاده نمود.
PLA همان عمل ROM را انجام می‌دهد ولی بر خلاف آن تمامی مین‌ترم‌ها تولید نمی‌شود، بلکه تنها جملات حاصل‌ضرب مورد نیاز توسط PLA تولید می‌شود.
به طوری‌که در شکل نشان داده شده است، هر دو آرایه AND و OR در PLA برنامه پذیرند. برای برنامه‌ریزی AND- Array اتصال‌های فیوزدار بین ورودی و مکملشان و AND -gate ها وجود دارد.
برای برنامه ریزی OR Array اتصال‌های فیوزدار بین خروجی AND ها و هر یک از OR ها تدارک دیده شده است.
بنابراین اگر PLA، n ورودی، p جمله حاصل‌ضرب و m خروجی داشته باشد، آن‌گاه:
شامل P And-Gate و m – OR Gate و (2np+pm) اتصال فیوزدار خواهد بود.



اندازه PLA معمولا با تعداد ورودی‌ها، خروجی‌ها و تعداد جملات حاصل‌ضرب مشخص میگردد.

PLA هایی که به‌طور تجاری موجودند شامل 16 ورودی، 48 جملهٔ حاصل‌ضرب و 8 خروجی میباشند.

در عوض یک ROM با 16 ورودی می‌تواند 2^{16} مین ترم تولید کند که در صورت استفاده از تنها 48 جملهٔ حاصل‌ضرب، آن‌گاه $2^{10}-48$ کلمه داخل آن بدون مصرف باقی می‌ماند. PLA نسبت به ROM ورودی‌های بیشتری را می‌پذیرد، بدون اینکه گنجایش حافظه افزایش یابد. برعکس اگر تنها یک بیت به ورودی ROM افزوده شود، گنجایش ROM به ۲برابر افزایش خواهد یافت.

PLA به دو صورت در بازار موجود است:

(1) Mask Programmable PLA (2) Field PLA

در اولی محتوا به هنگام ساخت با توجه به نیاز مشتری توسط سازنده در داخل PLA درج می‌شود ولی دومی توسط مصرف کننده و در محل مصرف در داخل PLA درج می‌شود.

معمولاً PLA به‌وسیله تعداد سطرها و ستون‌های آن مشخص می‌گردد.

به‌طور کلی یک $p\times q$ PLA شبکه‌ای است از هادی‌ها متشکل از p سطر و q ستون که در آن در تقاطع کلیه سطرها و ستون‌ها دیودهای فیوزدار تدارک دیده شده است. یک $p\times q$ PLA به دو زیر ماتریس چپ و راست تقسیم شده‌اند. در زیر ماتریس سمت چپ که شامل p سطر و 2n ستون می‌باشد، دیودها مانند AND–Gate عمل می‌کنند. در زیر ماتریس سمت راست که p سطر و $(q-2n)$ ستون می‌باشد، دیودها مانند OR – Gate عمل می‌کنند، بنابراین ورودی به زیر ماتریس چپ متغیرها و مکمل آن‌ها می‌باشد و خروجی‌های آن جملات حاصل‌ضرب می‌باشد.

ورودی به زیر ماتریس سمت راست جملات حاصل‌ضرب می‌باشد و هر یک از خروجی‌ها متناظر با یک تابع بولی به صورت مجموع حاصل‌ضرب‌ها خواهد بود.



به‌طور کلی به‌وسیله یک PLA p×q می‌توان $(q-2n)$ تابع n متغیری را به صورت مدار دوسطحی AND – OR متناظر با مجموع حاصل‌ضرب‌ها پیاده‌سازی نمود. مشروط بر این‌که تعداد جملات حاصل‌ضرب توابع از p تجاوز نکند.

تمرین: توابع $f_1=x_1\bar{x}_2+x_1x_2x_3$ و $f_2=x_1\bar{x}_2+x_2x_3+\bar{x}_1\bar{x}_3$ را به وسیله PLA انجام دهید.

Programmable Array Logic (PAL):

نوع خاصی از PLA می‌باشد که در آن AND Array قابل برنامه‌ریزی ولی OR Array ثابت است (برعکس ROM) بنابراین PAL ارزان‌تر و برنامه‌ریزی آن به PAL آسانتر است. درایه x اتصال کامل و دست نخورده را نشان می‌دهد.



هر چند یک خط مشترک به هر AND وصل شده است ولی این خط نشان دهندهٔ 4 اتصال فیوزدار به ورودی AND می‌باشد. به هنگام برنامه‌ریزی PAL می‌توان اتصال‌ها را به دلخواه با ذوب کردن از بین برد.

مثلا برای پیاده سازی تابع $f=x_1x_2+\bar{x}_1\bar{x}_2$ به‌وسیله PAL، می‌توان از شکل زیر استفاده کرد:



در PAL طراح مجاز به تعیین نوع جملهٔ حاصل‌ضرب می‌باشد ولی تعداد ورودی به OR ثابت و غیر قابل تغییر است. هم‌چنین بر خلاف PAL نمی‌توان جملات حاصل‌ضرب در PAL را به‌طور مشترک در OR های مختلف استفاده کرد.

چون در PAL آرایهٔ OR ثابت است، بنابراین اندازهٔ PAL نه تنها به‌وسیلهٔ تعداد ورودی‌ها، تعداد جملات حاصل‌ضرب و تعداد خروجی‌ها مشخص می‌گردد، بلکه به تعداد ورودی به OR-gate نیز بستگی دارد.

PAL تجاری موجود در بازار شامل 10 تا 35 ورودی، 1 تا 30 خروجی و2 تا 20 ورودی به هر OR-gate است.

آرایه‌های منطقی (Logic-Array) مدارهای ترکیبی همه منظوره هستند، بنابراین مدار ترکیبی هر صورت مساله‌ای را می‌توان به یکی از روش‌های زیر پیاده‌سازی نمود:

۱ـ مدار دو سطحی *AND-OR*　۲ـ مدار دو سطحی *OR-AND*　۳ـ مدار تمام *NAND*

۴ـ مدار تمام *NOR*　۵ـ با استفاده از *MUX*　۶ـ با استفاده از *Decoder*

۷ـ با استفاده از *ROM*　۸ـ با استفاده از *PLA*　۹ـ با استفاده از *PAL*

هم‌چنین هر یک از مدارهای فوق را می‌توان برای پیاده سازی قسمت ترکیبی c در مدارهای ترتیبی مدل هافمن استفاده نمود.