

معماری کامپیوتر  
پیشرفته

## سیستم حافظه :

- اجزای سیستم حافظه
- حافظه داخلی (سخت افزار، درونی حافظه)
- حافظه های نهمان (Cache memory)
- الگوریتم جایگزینی
- استراتژی های نوشتن در حافظه

## حافظه اصلی :

سریع - دسترسی تعدادی - گران - درون CPU : از این نوع حافظه ها برای ذخیره سازی برنامه و داده هایی استفاده می شود که هم اکنون به پردازش توسط CPU نیاز دارند.

## حافظه های ثانویه :

کند - ارزان - دسترسی مستقیم و به دور از CPU قرار دارند.

## مشکلات سیستم های حافظه :

- چاپ چه چیزی احتیاج داریم ؟
- چاپ حافظه ای نیاز داریم که بتوانیم مقادیر بسیار زیادی از برنامه ها را با سرعت مناسب میکرو پرو세서ها جا دهیم.
- مشکل اصلی این نوع حافظه ها :
- میکرو پرو세서 با سرعت بالای کار می کند و به حافظه خیلی بزرگی نیاز دارد.
- حافظه ها از میکرو پرو세서 ها کند ترند.


## واقعیت ها :

- حافظه های بزرگتر کند تر نیز هستند.
- حافظه های سریع تر بزرگتر از آنها هم بیت هزینه بیشتری دارند.

## یک راه حل :

این امکان وجود دارد که ما بتوانیم حافظه های سریعی در دست کنیم که این حافظه ها از ترکیب حافظه های کوچک و سریع و حافظه های اصلی کند و با حجم زیاد باشند. اجاره خناری مناسب حافظه های حجم بالا و سریع داشته باشند. برای اس دوصل حافظه و بسط این دو مدل صافی توانیم خناری از حافظه ای دیگر کنیم که مدل کلید حافظه ثانویه باشد (disk store)

## سخت افزار درونی حافظه :



برخی از ویژگی‌های عمومی:

ثبات های پرو세서 Process Register:

۱- شامل ۳۲ بیت ۳۲ بیتی = ۱۸ KB

۲- زمان دسترسی: کمتر از نانوثانیه

حافظه نهان درون CPU (L1 cache (on-chip cache memory))

- ظرفیت آن ها ۱۱۸ الی ۳۲ کیلوبایت

- زمان دسترسی: حدوداً ۱۰ نانوثانیه

حافظه های نهان بیرون CPU (L2 cache (off-chip cache memory)):

ظرفیت: در حدود ۱۰۰ KB

- زمان دسترسی: ده ها نانوثانیه

حافظه اصلی Main Memory:

ظرفیت: ده ها مگابایت

زمان دسترسی: در حدود ۱۰۰ نانوثانیه

دیسک سخت: Hard Disk

ظرفیت: ترا بایت

زمان دسترسی: ده ها میلی ثانیه

### ساختار حافظه:

- داده های که در بیت نگهداری می شوند کمتر کنترل مستقیم کامپیوتر و یا برنامه نویس قرار دارند.


- عمومی بقیه بخش های سلسله مراتب حافظه به صورت اتوماتیک مدیریت می شوند.

- کنترل مدیریت انتقال داده ها و دستورات عملی ها به حافظه های نهان به همراه قیمت اجزای بالنده.

- کنترل انتقال اطلاعات از حافظه اصلی به حافظه های پشتیبان برعهده سیستم عامل می باشد.

### حافظه نهان:

حافظه نهان که کوچک، خیلی سریع می باشد و در خود یک کپی از اطلاعات کل ذخیره صورت استفاده قرار دارد از حافظه اصلی دارد. این که کام مقدرار از نیمی در حافظه نهان نگهداری شود و با کام خارج شود بدون دخالت برنامه نویس انجام می گردد.



CPU فقط برای آیم های که در Cache قرار دارند نگهداری می شوند می توان با نرخ بالا پردازش کند. به طور کلی کارایی یک سیستم وابستگی بسیار زیادی به نحوه دسترسی به حافظه نهان توسط CPU دارد

- فعالیت ها بر دانه، زمانی بالاترین نرخ اجرا را خواهند داشت که تمامی آیت های که بر دانه بیان دارد در حافظه نفع و جود داشته باشد.  
کارایی یک سیستم وابستگی بسید زیادی با استراتژی های پیکار فته توسط بر دانه، برای دسترسی به حافظه نفع دارد.

hit : دسترسی بر آیت توسط بر دانه، در حافظه نفع

miss : عدم دسترسی به یک آیت در حافظه نفع توسط بر دانه

نسبت دسترسی به همه آیت های مورد نیاز، بر دانه در حافظه نفع را Hit Rate و عکس آن را Miss Rate گویند.

- بهترین طایفه حافظه نفع زمانی است که Miss Rate کمتر بین متوال خود را داشته باشد.

- حافظه نفع بسید که چکانست در صورت  $k$  و حافظه Ram در حد  $B$  می باشد.

یک آیت زمانی در حافظه نفع قرار داده می شود که بیان نیاز باشد.

این فرآیند چگونه انجام می شود؟

جواب فعالیت یا ن localiti می باشد.

در طی فرآیند اجرای برنامه حافظه توسط بر دانه آنکس دهنی می گردد، این آنکس دهنی هم برای دسترسی الکل ها دهنی برای داده ها می باشد.

عملیت سرعتی Temporal localiti : اگر بر دانه به یک آیت در حافظه اجرای داشته باشد به زودی همان آیت را (عملیت در زمان)

عملیت ضعیف Spatial localiti : (عملیت در فضا) اگر بر دانه به آیتی در حافظه لایح داشته باشد به آیت های نزدیک آن نیز لایح خواهد داشت.

مشکلات حافظه نفع :

- چه مقدار حافظه نفع نیاز می باشد؟

- اگر Miss یا hit داشته باشیم چه طور برنامه؟

- اگر یک Miss داشته باشیم و فضای خالی برای جایگزینی آیت وجود نداشته باشد اطلاعات چه طور باید جایگزین می گردد؟

- چه طور باید بین حافظه نفع و Ram سازگاری بر وجود آوریم.

جواب : حافظه نفع داده و دسترسی الکل :

در این روش یک حافظه نفع مستقل برای داده و یک حافظه نفع برای دسترسی الکل در نظر گرفته می شود.

مزایای جمع بودن حافظه های نفع داده و دسترسی الکل :

ترازایی بیشتری برای ای د ترازان بین دسترسی دسترسی الکل و داده ها برای اجرای پروای برنامه ها دارد.

- طراحی و پیاده سازی آن ساده تر است.

مزایای جداسازی حافظه های نفع :

رقابت بر دانه برای دسترسی دسترسی الکل و داده ها کاهش می یابد

و دسترسی داده ها می تواند به صورت سری و همزمان با دسترسی به حافظه توسط داده اجرا انجام می گیرد

## زمان دهی حافظه نفع (سخت افزار حافظه نفع)

- حافظه نفع 64 KB می باشد.
- داده های Cache و حافظه اصلی توسط بلوک های 4 byte باینری جا می کشند.
- طریقی مثال اصطلاحاً می گویند حافظه نفع با خطوط 4 باینری سازمان دهی شده است.
- حافظه اصلی ممکن 16 MB باشد.
- هم بایت با 24 بیت آدرس دهی می شود  $2^{24} = 16 \text{ MB}$

- در نتیجه:
- حافظه نفع مثل  $2^{14} (16 \text{ k})$  بلوک (خطا) می باشد.
- حافظه اصلی مثل  $2^{24} (16 \text{ MB})$  بلوک می باشد.

سؤال

- 1- وقتی می خواهیم یک بلوک را از حافظه اصلی به Cache بیاوریم. آن وقت بلوک را در کدام قسمت Cache می جست و خیزد؟
- 2- وقتی در چیزی از آدرس های حافظه به دنبال چیزی می گردیم

- در کدام خط (بلوک) Cache می بایست جستجو کنیم.

- به طوری می توانیم بفهمیم چه مقدار از اطلاعات ما Miss و چند درصد hit داشته باشیم.

### مدیریت حافظه کش به روش Direct mapping (نگاشت مستقیم)

- در این روش هم خانه از حافظه اصلی بر روی یک بلوک ثابت از حافظه نفع نگاشت می شود.
- یک خانه حافظه ترکیبی از سه میله دیگر است:

- 1- میله 1: 2 بیت (مثال فوق) 2 بیت است. یک بایت در بلوک حافظه کش می باشد 2 bit
  - 2- در مثال فوق 2 بیت دیگر شماره بلوک در حافظه اصلی می باشد.
- در منطق کش این 2 بیت عدد به دو بخش دیگر تقسیم می شود:
- کش اول: 4 بیت - یک خط کش مشخص می کند.
  - بخش دوم: 8 بیت - یک خط کش که به همراه خط کش دهنده می شود.
- از آنجا که برای مشخص کردن شماره کمی بایت در خط کش قرار گیر استفاده می شود.

### مزایای Direct mapping:

- ساده و ارزان
- میله ها بسیار کم چک کردن، از جا برای مقایسه hit و Miss استفاده می شود.

### معایب Direct mapping:

- بارها هم بلوک در حافظه فقط یک بلوک مخصوص در کش وجود دارد که این امر ممکن است باعث خالی بودن بسیار زیاد Cache شود.
- در این روش امکان بالا رفتن Miss بسیار زیاد است و به طبع آن hit پایین می آید.

## Set Associative mapping: نگاشت انجمنی مجموعه

در این روش به ازای چند بلوک در یک یا چند بلوک در Cache وجود دارد.  
یک بلاک حافظه در هم خطی لز مجموعه می تواند نگاشت شود.

اگر یک بلاک برآهه در یک خط حافظه نشان قرار گیرد لز الگوریتم های جایگزینی استفاده می شود  
آدرس حافظه با مپد در Cache تفسیر می شود مانند روش Direct mapping

چندین tag برای تعیین Miss, hit و جدید

تعداد خط های مجموعه با طبع می باشد: ۲ خط: Set Associative در طرف

۴ خط: Set Associative در چهار طرف

این روش برای Direct mapp را دارای باشد:

۱- فیلد tag کوتاه

۲- دسته کمی سریع

۳- نتایج دهی باشد

SAM در حذف کسب ها DM دارد که یکی که کسب وجود چندین خط حافظه نشان برای یک بلوک در Ram است

مدل حافظه نشان برای پیاده سازی SAM نسبت به DM پیچیده تر است.

در SAM های ۲ تایی و ۴ تایی بهترین نتیجه را داده اند. افزایش تعداد خط ها در مجموع باعث افزایش کارایی نمی گردد.

### Associative mapping

در این روش هم بلاک لز Ram می تواند برای یک خط حافظه نشان نگاشت شود

اگر یک بلاک برآهه در یک خط قرار گیرد لز الگوریتم های جایگزینی استفاده می شود.

آدرس دهی حافظه توسط فیلد در منطقی حافظه نشان تفسیر می گردد.

مزایای روشی:

این روش بالاترین انعطاف را برای جایگزینی یک خط حافظه نشان به هنگام خواندن یک بلاک جدید در Cache دارد

عیب:

پیچیده می باشد.

فیلد و tag بسیار بزرگ می باشد.

الگوریتم های جایگزینی:

وقتی یک بلاک می خواهد در Cache قرار گیرد، ممکن است در آن خط بلاک دیگری وجود داشته باشد

در روش DM با انتخاب دیگری نمی توانیم داشت

با در روش دیگر این جایگزینی نیاز به الگوریتم های خاص خود را دارد

در روش SAM یک مجموعه لز خط ها را می توانیم برای جایگزینی کمانه بر کنیم در روش AM ما می توانیم لز تمامی خود برای جایگزینی استفاده کنیم

آلگوریتم‌های جایگزینی :

جایگزینی تعدادی : یک خط به صورت تعدادی کلمه برمی‌گردد.

نمای روش‌های دیگر مبتنی بر کلمه‌ها یا بلوک‌ها می‌باشد :

LRU : Last Recently used : خطی جایگزین می‌گردد که برای مدت طولانی‌تر در آدرس بلانده باشد .

fifo : خطی جایگزین می‌گردد که برای مدت زمان طولانی در Cache مانده باشد .

LFU : Least frequently used : خطی جایگزین می‌گردد که کمتر پس از جابجایی را داشته باشد .

- آلگوریتم‌های جایگزینی با واحد بریت Cache به صورت منت‌الغزای پیاده‌سازی می‌شوند

- LRU کارایی بی‌سودی دارد و پیاده‌سازی آن ساده‌تر و نتیجه‌دهنده‌تری نیز خواهد داشت

- FIFO بسیار ساده‌ای دارد

- جایگزینی تعدادی پیاده‌سازی بسیار ساده‌ای دارد و در عین حال نتیجه بسیار شگفت‌آوری نیز در بر خواهد داشت .

استاندردهای نوشتن :

write-through : تمامی خواننده‌های نوشتن به حافظه اصلی (حاج داده) می‌شوند ، اگر آدرسی در حافظه تغییر کند بر همان آدرس بلافاصله در Cache نیز

تغییر خواهد کرد .

write-through with Buffering : در روش قبلی هر زمانه برای نوشتن ، باندی به حافظه اصلی می‌رود و در این روش داده‌ها در یک بافر سرچشمه می‌مانند

CPU و حافظه اصلی را در نوشتن می‌شود و این بافر خود را طبق انتقال اطلاعات به حافظه اصلی را برعهده می‌گیرد .

این روش سرعت بالا و پیچیدگی منت‌الغزای بی‌سودی دارد .

copy back : در این روش زمانی که نیاز به جابجایی اطلاعات در Cache نباشد ، باقی‌مانده در این روش عملیات نوشتن فقط وقتی انجام می‌شود

که انحصاری بین Cache و Ram وجود داشته باشد . این روش کارایی بالا و پیچیدگی منت‌الغزای زیادی دارد . متده انحصاری بین Cache و Ram

بسیار پیچیده‌تر و منت‌الغزای آن است که برای عمل آن نیاز به سیستم‌های پیچیده‌تری می‌باشد .

## خط لوله : Pipeline

- جرفه دستور العمل

- خط لوله دستور العمل ما


- خطرات خط لوله (Hazards)

structure hazard.

Data hazard.

Control hazard.

جرفه دستور العمل :





## خط لوله دسته العمل

- دسته العمل می تواند بسیار پیچیده باشد و شامل چندین عملی که می یابیم با موفقیت اجرا شوند. برای اجرای این چنین دسته العمل هایی به سمت افزارهای زیادی نیاز می باشد که در این قسمت فقط یکی از این بخش ها را بررسی می کنیم:
- خط لوله یک تکنیک پیاده سازی برای اجرای چندین دسته العمل می باشد که در این روش دسته العمل ها به هم پیوستن دارند. این روش بدون نیاز به سمت افزار خاصی تا به پیاده سازی است اما با توجه به بخش های مختلف سمت افزار برای دسته العمل های مختلف در همان زمان
- ساختار خط لوله در CPU ها نه خط اسب در کارخانه است می باشد. این کار باعث می شود چون در دسته العمل در چند تا کامپیوتر می گیرد همه که از کامپیوتری از نایند طول می کشد تا کامل شود و بعد از آن کامل شدن به مرحله بعدی رود.
- هر مرحله یا  $P_n$  را یک Pipe گویند.



کامپیوترهای یک خطی می سازد دیگری به هم متصل می باشند.  
 برای حرکت از یک کامپیوتر به کامپیوتر بعدی زمان سپری خواهد شد که این مقدار زمان را یک سیکل می نامند.  
 سیکل = یک پاس ساعت

## Acceleration by pipelining

برای مثال یک خط لوله دو مرحله ای را مورد بررسی قرار می دهیم. در این خط لوله دو مرحله FI و EI وجود دارد.  
 بعد از این مثال ساده ت زمان اجرای هر دسته العمل را  $T_{ex}$  در نظر می گیریم:

$T_{ex}$  = Time of Execution Time

و در این مثال ۵ دسته العمل اجرا شده است.

میزان اجرا برای ۵ دسته العمل با استفاده از فرمول زیر تا به حساب می آوریم:

$$\left(\frac{T_{ex}}{2}\right) \times 7 = 7 \times \frac{T_{ex}}{2} = 3.5 T_{ex} \rightarrow$$

بدلیل این که هر دو دسته العمل با هم اجرای شوند.

Clock cycle	1	2	3	4	5	6	7
instr i	FI	EI					
i + 1		FI	EI				
i + 2			FI	EI			
i + 3				FI	EI		
i + 4					FI	EI	
i + 5						FI	EI

حال مثال فوق را در یک Pipe با یک چرخه ۶ دسته العمل و ۶ دسته در

$$12 \times \frac{T_{ex}}{4} = 3 T_{ex}$$

۱۲ پاس مورد بررسی قرار می دهیم:

خط لوله انتهایی است و به هر دو زمان پرمی شود.

در پاس ششم هر ۶ فعالیت وجود دارند و هر فعالیت با بخش خاصی از سیستم کاری کند.

در Fetch داده به طور همزمان نمی تواند اجرا شود و راه حل رفع این مشکل جداسازی حافظه از حافظه داده را در حافظه عمل می باشد.

هر چه قدر سرانجام بیشتر شود overhead افزایش می یابد. علاوه بر overhead همزمان سازی نیز افزایش می یابد.

وقتی تعداد stage ها بالا رود level سازی افزایش پیدا می کند اما با بالا رفتن تعداد stage ها یعنی توان هر stage ها را پر نگه داشت.

پردازشگرهای خانواده Pentium 80486

۵ کامپیوتر برای دسته العمل های صحیح

۸ کامپیوتر برای دسته العمل های اعدادی

# Pipeline Hazard: مخاطره‌های خط لوله

تعریف Hazard: هازارد ها صحتی را بیان می کنند که در آن یک دستور العمل نتواند در زمانی که در پیت اجرا گردد، اجرا شود و یا به عبارتی

دستور العمل نتواند در پاس اختصاص داده شده به آن اجرا گردد.

به چنین دستور العمل هایی stalled می گویند.

متوقف شده.

وقتی یک دستور العمل stalled شد به مثبه نمی دستور العمل که بعد از آن نیز stalled خواهد شد. و در زمان روی دادن یک stalled هیچ دستور العمل نیز فقط و اتسی نخواهد شد.

انواع Hazard ها:

1- Structural Hazard (ساختی)

2- Data Hazard (داده)

3- Control Hazard (کنترلی)

هازارد ها ساختاری Data Hazard:

هازارد های ساختاری زمانی رخ می دهد که یک منبع خاص مانند حافظه در یک زمان در دست دو دستور مختلف مورد استفاده قرار گیرد.

چرخه دستور العمل ها:

FI: Fetch Instruction

DI: Decode Instruction

Co: Calculate operand Address

Fo: fetch operand

EI: Execute Instruction

wo: write Back operand

سؤال : دستور  $ADD R4, X, R6$  در  $f_0$  خط لوله عملوند  $x$ ، از حافظه واکشی می‌کند،  $f_0$  اینگونه  
 این عملوند حافظه واکشی نمی‌کند، است حافظه اجازه دستکاری به دستور العمل دیگری نمی‌دهد.

clock cycle	1	2	3	4	5	6	7	8	9	10	11	12
ADD R4, X	FI	DI	CO	Fo	EI	wo						
inst i+1		FI	DI	CO	Fo	EI	wo					
inst i+2			FI	DI	CO	Fo	EI	wo				
inst i+3				<del>FI</del>	DI	CO	Fo	EI	wo			
inst i+4												

Fo: واکشی عملوند حافظه  
 FI: واکشی دستور العمل

\* حالت بوجود آمدن یک stalled در دستور دوم  
 دستکاری همان به حافظه توسط دستور اول و دستکاری می‌باشد.

\* همانطور که مشاهده می‌شود جریمه حاصل از اجرای این دو دستور یک پالس سمت می باشد.

از حل های قوی این نوع هاردرها :

۱- افزایش منابع

۲- pipeline کردن functional unit های مانند ALU

۳- یک بک جگه گیری است : هاردرها جدا از هم می‌کنند داده و دستور العمل می‌باشد.

# Data Hazard :

این نوع هازارد زمانی اتفاق می افتد که یک دستور بعد از نیتبه دستور دیگر استفاده کند در حالی که نیتبه دستور دیگر هم چنان مشخص نمی باشد.

سؤال :

دو دستور العمل بینا  $L_1$  و  $L_2$  داریم، در یک خط لوله دست  $L_1$  می تواند قبل از پایان یافتن  $L_2$  اجرا شود. اگر در یک گام خاص از خط لوله  $L_1$  با نیتبه  $L_2$  نیز داشته باشد اما این نیتبه هنوز آماده نباشد. در آن زمان یک Data hazard اتفاق افتاده است.

$$L1: \text{mul } R2, R3 \rightarrow R2 \leftarrow R2 * R3$$

$$L2: \text{Add } R1, R2 \rightarrow R1 \leftarrow R1 + R2$$

clock cycle	1	2	3	4	5	6	7	8	9	10	11	12
MUL R2, R3	FJ	DI	Co	Fo	EI	Wo						
ADD R1, R2		FJ	DI	Co	Wo	Wo	Fo	EI	Wo			
int j+2			FJ	DI	Wo	Wo	Co	Fo	EI	Wo		


دستور ADD زمانی می تواند اجرا شود که نیتبه دستور MUL مشخص شده باشد. در نیتبه اجرای این دو دستور ما می بینیم دو پاس ساعت جریه خواهیم داشت.

راهکار: استفاده روش forwarding و bypassing

در این روش از خروجی  $M_1$  یک لینک به ورودی آن ولدر می کشیم. بین ترتیب می توان نیتبه دستور العمل قبل از خروجی نیتبه حفظ استفاده کرد.

دیگرام مشاهده

دیاگرام روئی forwarding



در این روش نتیجہ ALU همیشه عنوان ورودی خود ALU می گردد.

اگر گنت افزای تشخیص رده برای اجتناب از محبت جاری نیز به نتیجہ دستور العمل قبلی است. آن گاه به جا خواندن نتیجہ از حافظه مابین ALU خوانده می شود. در نتیجہ اجرای این فرآیند یک پالس از state ها کاهش پیدا می کند.

clock cycle	1	2	3	4	5	6	7	8	9	10
MUL R2, R3	FI	DI	CO	FO	EI	WO				
ADD R1, R2		FI	DI	CO	FO	EI	WO			

در نتیجہ این روش جمله از پالس استیک پالس سرعت کاهش پیدا می کند.

# Control Hazard

این هاردها توسط دستورات پرش ایجاد می آید که این دستورات پرش می توانند شرطی و یا غیر شرطی باشند.

دستورات پرش غیر شرطی :  
مثال :

BR target → Goto Target

target

target + 1

clock cycle	1	2	3	4	5	6	7	8	9	10	11
BR target	FI	DI	CO	FO	EI	WO					
target		<del>FI</del>			FI	DI	CO	FO	EI	WO	
target + 1						FI	DI	CO	FO	EI	WO

\* تازه می کشد دستور BR target اجرا شود آنگاه target مشخص نمی شود.

\* علت اجرا نشدن FI به نفع

FI خط خورده می شود به دستور اصلی آنگاه بعد از پرش اجرائی می شود در صورتیکه قبل از این DI به نفع تمام شود تا وقتی دانیم فعلاً پرش انجام خواهد گرفت یا خیر در نتیجه دستور FI به نفع کل حذف می شود.

دستورات پیش شرطی :

ADD R1, R2 :  $R1 \leftarrow R1 + R2$   
 BEZ Target : branch if zero  
 instruction i+1 :

مثال :

Target -----

اگر شرط انجام نشود :

Clock cycle	1	2	3	4	5	6	7	8	9	10	11	12
ADD R1, R2	FI	DI	CO	FO	EI	WO						
BEZ Target		FI	DI	CO	FO	EI	WO					
target			FX			FI	DI	CO	FO	EI	WO	

\* تا زمانی که دستور DI باس رسم دوم اجرا شود آدرس target مشخص نخواهد شد، در نتیجه دستور بعد از target واکشی نخواهد شد.

\* در انتهای باس پنجم جمع کامل جمع تمام شده و هم آدرس target مشخص می شود.

(تا زمانی که FO انجام نشود مشخص نیست پیش انجام شده یا خیر.)

اگر شرط انجام نشود :

Clock cycle	1	2	3	4	5	6	7	8	9	10	11	12
ADD R1, R2	FI	DI	CO	FO	EI	WO						
BEZ Target		FI	DI	CO	FO	EI	WO					
inst i+1			FI			DI	CO	FO	EI	WO		

\* در انتهای باس پنجم مشخص می شود که شرط انجام شده است یا خیر.

\* در پرسش‌های سطحی، پرسش طایف آلمرود و پرسش طایف آنورما جریم خواهیم داشت چون همیشه می‌بایست منتظر تغییر پرسش باشیم.

\* دستورات پرسش یکی از مسائل بسیار کوچک در زمینه‌های خط لوله CPU هستند، همان‌طور که این‌ها زاردها را به طور کامل از بین ببریم اما با یک راهی برای کاهش آنها وجود دارد.

## راه حل‌های کم کردن هازاردها:

دستورالعمل‌های پرسش به طور چشمگیری بر روی کارایی خط لوله تأثیری گذارد.

عملیات‌های کم‌تر (پرسش‌های سطحی و غیر سطحی) اجزای دستورالعمل‌های هستند که بیشتر در تمامی قسمت‌ها برنامه مورد استفاده قرار می‌گیرند.

برخی آمارها در این زمینه:

- ۲۰٪ الی ۲۵٪ دستورالعمل‌هایی که در یک برنامه اجزای نمونه خود دستورات پرسش می‌باشند. (سطحی و غیر سطحی)  
- در ۱۵٪ الی ۲۰٪ پرسش‌ها، پرسش انجام می‌گیرد.

- دستورالعمل‌های پرسش‌های بسیار بیشتر از دستورالعمل‌های غیر سطحی می‌باشند.

- در بیشتر از ۱۵٪ پرسش‌های سطحی پرسش انجام می‌گیرد.


در نتیجه کاهش جریمه‌های ناشی از دستورالعمل‌های پرسش بسیار با اهمیت می‌باشند.

## واحد‌های دستورالعمل‌ها و صف دستورالعمل: Instruction fetch units and instruction Queues

در بیشتر پردازنده‌ها و مدول‌های بلایی کم‌ترین واحد‌های دستورالعمل وجود دارد که وظیفه آنها ذخیره دستورالعمل‌های پرسش قبل از این‌که CPU به دستورالعمل‌ها پردازش داشته باشد.



این طوره با بنظیر یک صف عمل می کنند.



واحد واکنشی این توانایی را دارد که بتواند دستورات پرش از غیر پرش را از هم تشخیص دهد و در صورت پرش بودن آن آدرس پرش را بدست آورد و بنا بر این با این روش جیسکه گمان می کند پرش صواب طور صادر و جوی کاش پیدا می کند: واحد واکنشی آدرس پرش را محاسبه و دستورات عمل بعد از پرش را واکنشی می کند.

بدین ترتیب دیگر گام های خط لوله به کار خود ادامه خواهد داد، بدون توقف (به معنی stalled) جیسکه صای نامی از پرش گام های انقضی زمان به طوره کامل نماند. گرفت.

روش کاش جیسکه نامی از پرش:

روش Delay Branching (تاخیر پرش):

با به تاخیر ناختن پرش به CPU این اجازه داده می شود که CPU دقت خود را صرف کارهای سفینتری خواهد کرد.

با تکنیک تاخیر پرش CPU بلا فاصله به ساع دستورات بعد از پرش رفته و آن را واکنشی می نماید. دستوراتی که بعد از دستورات پرش قرار می گیرند اصطلاحاً branch delay slot گویند. (شکاف تاخیر پرش)

برای فهم بیشتر مناسبتی بیان می شود، در این مثال یک برنامه فرس برنامه ای به شکل زیر می نویسد:

Mul R3, R4 :  $R3 \leftarrow R3 + R4$   $\longrightarrow$  این دستور العمل تأییری در دستور العمل ندارد  
 SUB #1, R2 :  $R2 \leftarrow 1$   
 ADD R1, R2 :  $R1 \leftarrow R1 + R2$   
 BEZ TAR : branch if Zero  
 MOV #10, R1 :  $R1 \leftarrow 10$  این دستور العمل فقط زمانی اجرائی می‌شود که شرط انجام تأییرد

TAR -----  
 کما یلیر (اسمبلر) دستور العمل های رای زنانه له جای عملی آن ها تغییر دهد که اجازت من آن ها بعلت پرسش تأییری در منطق برنامه  
 نداشتن داشته.  
 جایجایی دستور العمل ها توسط کما یلیر همانند شکل زیر خواهد بود.

SUB #1, R2  
 ADD R1, R2  
 BEZ TAR  
 MUL R3, R4  $\longrightarrow$  جایجایی مثل این دستور تأییری در منطق برنامه نخواهد داشت.  
 MOV #10, R1  $\longrightarrow$  این دستور فقط وقتی اجرائی شود  
 که شرط انجام شود.

TAR -----  
 حال آنکه کما یلیر زنانه دستوری برای انتقال به بعلت پرسش میداند که کارهای انجام می دهد؟  
 در این نوع موارد کما یلیر دستور NOP استفاده می کند این دستور به CPU گوید که هیچ کاری انجام ندهد.  
 در این موارد چیزی حاصل به دست می آید، زیرا جرمه استفاده نکردن از تکلیف به دست پرسش می باشد. زیرا اگر یک دستور به توسط کما یلیر بکارچین  
 شود، کار به صورت زیر خواهد بود.

MUL R2, R4  
 SUB #1, R2  
 ADD R1, R2  
 BEZ TAR  
 NOP  
 MOV #10, R1

TAR -----

## پیش بینی پرش : Branch prediction

در مثال قبل ما این طور در نظر گرفتیم که پرش انجام نشود و ما دستور بعد از پرش را واکنشی نمی بینیم. در این مورد شرط انجام نشود دستور بعد از آن دور زخته نشود. حال ما حالت های زیر را داریم:

اگر پرش انجام گیرد (پیش بینی برآورده نشود) }  
 ۱ - جیمده حاصل از پرش  
 ۲ -

حال اجازه دهید پیش بینی همیشه انجام پرش در نظر بگیریم. ما برای این راه حل احتیاج داریم که داده واکنشی دستور بعد از آن کدس صرف (پرش) را محاسبه نکند.

Branch is taken:

Clock cycle	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰
ADD R1,R2	FI	DI	CO	FO	EI	WO				
BGEZ TAR		FI	DI	CO	FO	EI	WO			
MUL R3,R4			FI	DI	CO	FO	EI	WO		
the target				FI	DI	DO	FO	EI	WO	

جیمده حاصل : یک پاس سادست (پیش بینی برآورده نشده است)

Branch is not taken:

Clock cycle	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰
ADD R1,R2	FI	DI	CO	FO	EI	WO				
BGEZ TAR		FI	DI	CO	FO	EI	WO			
MUL R3,R4			FI	DI	CO	FO	EI	WO		
move 10,R1				FI	DI	DO	FO	EI	WO	

جیمده : دو پاس سادست (پیش بینی برآورده نشده است)

پیش بینی درست انجام پرش بسیار با اهمیت است و می تواند تأثیر بسیار زیادی در کارایی داشته باشد.

برای س نیتیم شرط دستور بعدی که واکنشی می شود به عنوان ادامه دستور بعدی ها بوده و می تواند در صف دستور بعدی قرار گیرد. اگر بعد از محاسبه شرط پرش ، پرش بواسط پیش بینی ما درست انجام نشود دستور بعدی که در صف دستور بعدی به عنوان دستور بعدی بعدی است واکنشی می شود از طرف دیگر اگر پیش بینی درست نبوده و شرط انجام نشود دستور بعدی واکنشی شده دور زخته شده و دستور بعدی صحیح به جای آن قرار می گیرد.

برای بهره بردن هر چه بیشتر از تکنیک پیش بینی پرش ما می توانیم دستور بعدی های داشته باشیم که علاوه بر واکنشی اجرا نیز شوند.

که با این نوع اجرا Speculative Execution گفته

Speculative execution اجرای حدسی با اجرای بخش های آنکه که ممکن است بعد از کامل شدن یک عمل شرطی نیاز نباشند،

اجرای حدسی دستور بعدی معمولاً موجب افزایش متوسط عملکرد می شود.

ساخته تفرقی های پیش بینی شرط به دو دسته تقسیم می شوند ،

۱ - پیش بینی استاتیک  
 ۲ - پیش بینی داینامیک

## پیش بینی استاتیک برش:

در این نوع تکنولوژی های پیش بینی هیچ گونه توجیهی به تبارخیزه برش هائمی ندارد

روش های استاتیک:

- پیش بینی شود که شرط همیشه انجام نشود مانند پردازشگرهای سری Motorola 68020: فرض بر این است که برش هرگز انجام نشود.

- پیش برش همیشه انجام گیرد: فرض بر این است که برش همیشه انجام گیرد.

- پیش بینی به جهت شرط بستگی داشته باشد: (power pc 601)

- برش برای برش های روبه عقب همیشه انجام گیرد.

- برش برای برش های روبه جلو همیشه انجام نگیرد.

## پیش بینی برش دینامیک:

این نوع تکنولوژی های پیش بینی دقت پیش بینی را ذخیره گذشته برش های شرطی بصورتی بسته.

شماره پیش بینی یک بیتی، در این روش برای نگهداری نتیجه آخرین برش یک بیت در نظر گرفته می شود و بسته براساس نتیجه


آخرین برش پیش بینی خود را انجام می دهد.

کسب: در این تکنیک اگر شرط همیشه انجام گیرد و یا همیشه انجام نگیرد ب جای یکبار پیش بینی اشتباه، مادربار اشتباه پیش بینی خواهد کرد.

loop-----  
-----  
BNZ loop  
-----

## شماره پیش بینی دوبیتی:

با پیش بینی ساخته شده براساس دوبیتی می توانیم دو اجرای اجرا صورت برداری قرار دهیم.  
در این روش شرط فقط وقتی تغییر می کند که دو پیش بینی نادرست در یک سطح انجام نشود.



مثال:


After the first execution of the loop the bits attached to BNZ will be 01 now, there will be always one false prediction for the loop, at its exit

## روش جدول گذشته پرسش Branch history Table

جمع آوری اطلاعات گذشته فقط برای پیش بینی پرسش های سه طی به کار نمی رود بلکه می تواند باعث جلوگیری از محاسبه مجدد آدرس هدف پرسش گردد. با این نوعیت استفاده نشود. برای پیش بینی آدرس هدف پرسش می تواند برای استفاده های بعدی در جدول گذشته پرسش ذخیره شود (branch history Table)

برخی توضیحات در مورد شکل:  
 - آدسی که برای دسترسی از آن گرفته شده است در جدول بنامه دستورالعمل بعدی در آدسی می شود ( $address\ PC + 1$ )

## اداره بر روی نمودار



خلاصه:

- دستورات پرسش تا زمانی که برای کارایی خطا در می توانند بکارند نه نتیجه کارش جریمه ها حاصل از پرسش بسیار با اهمیت است.
- واحد دسترسی دستورالعمل می تواند پرسش سه طی را تشخیص داده و آدرس پرسش را نیز محاسبه نماید. با ایجاد کش دستورالعمل و نگهداری دستورالعمل ها در یک صف نرخ دسترسی اطلاعات بسیار زیاد خواهد شد حتی امکان دارد جریمه های ناشی از پرسش های غیر سه طی کاهش یابد. برای پرسش های سه طی این امکان وجود ندارد زیرا کمی با قیمت تنظیم نتیجه پرسش باشد (که آن با پرسش انجام بگیرد یا خیر).
- تکنیک تأخیر پرسش (Delay branching) یک تکنیک مبتنی بر کامپایلر است و هدف آن کاهش جریمه های ناشی از پرسش با جایابی دستورالعمل ها و انتقال آن ها به قبل از پرسش می باشد (خرار دادن دستورالعمل ها در Branch Delay slot)

- کاهش کارآمدی جرمه های ناشی از پرس ها شده طی به استراتژی های پیش بینی هر مسئله نیاز دارد. تکنیک پیش بینی پرس استاتیک هیچ گونه توجهی به گسترده اجرا ندارد. تکنیک های داینامیک پیش بینی مبتنی بر ذخیره سازی گسترده پرس های سطحی می باشد.
- جداسازی گسترده پرس هم اطلاعات مربوط به تعداد پرس ها و هم آدرس هدف را در خود ذخیره می نمایند.

## مزایای Super scalar:

- معماری Super scalar چیست!

- Super Pipelining

- ویژگی های معماری های Super scalar

- وابستگی داده ها

- سیاست های اجرای موزنی دستورالعمل ها

- تغییر نام نبات ها

## معماری Super scalar چیست!

- در این معماری چندین دستورالعمل می توانند با هم شروع شوند. و به طور مستقل از هم اجرا شوند.

- خط اجاره می دهد که چندین دستورالعمل بتوانند در یک زمان (پالس ساعت) واحد اجرا شوند اما این اجرای دستورالعمل های وابسته در stage های متوالی خط لوله باشد.

- معماری های Super scalar دارای تعدادی ویژگی های خط لوله می باشد و علاوه بر این ویژگی های تفرقه اجرای چندین دستورالعمل را در یک مرحله و گزینش خط لوله تسهیل می نماید، این معماری این توانایی را دارد که بتواند چندین دستورالعمل را در یک پالس ساعت اجرا نماید.

در زیر نمونه ای از این معماری که برای کارایی مرتب شده اند بیان شده اند.

1- Super Pipelining

2- Super scalar

Super Pipelining:

این روش بر تقسیم stage های خط لوله به چندین قسمت بنا شده است که به این ترتیب تعداد دستورالعملی که در یک گام می تواند خط لوله اجرا شود افزایش می یابد.

- با تقسیم هر مرحله و گزینش خط لوله به دو قسمت دوره زمانی پالس ساعت آن به نصف یعنی  $\frac{T}{2}$  کاهش می یابد و در این روش باید افزایش ظرفیت خط لوله می خورد.

برای این که این معماری بتواند بهترین بازدهی داشته باشد می بایست ما بتوانیم تعداد بهینه گام های خط لوله را پیدا کنیم افزایش پیش رده تعداد مراحل باید کارایی کمترند.

یکی از راه حل ها برای بهبود سرعت معماری Super scalar می باشد.

اجرای دسته‌های در خط اول:

CC	1	2	3	4	5	6	7	8	9	10
i	FJ	DI	Co	Fo	EI	wo				
i+1		FJ	DI	Co	Fo	EI	wo			
i+2			FJ	DI	Co	Fo	EI	wo		
i+3				FJ	DI	Co	Fo	EI	wo	
i+4					FJ	DI	Co	Fo	EI	wo

اجرای دسته‌های در یکای Superpipelining

CC	1	2	3	4	5	6	7	8	9
i	FJ FJ	DI DI	Co Co	Fo Fo	EI EI	wo wo			
i+1		FJ FJ	DI DI	Co Co	Fo Fo	EI EI	wo wo		
i+2			FJ FJ	DI DI	Co Co	Fo Fo	EI EI	wo wo	
i+3				FJ FJ	DI DI	Co Co	Fo Fo	EI EI	wo wo
i+4									
i+5									

اجرای دسته‌های در یکای SuperScalar

CC	1	2	3	4	5	6	7	8
i	FJ	DI	Co	fo	EI	wo		
i+1	FJ	DI	Co	fo	EI	wo		
i+2		FJ	DI	Co	Fo	EI	wo	
i+3		FJ	DI	Co	fo	EI	wo	
i+4			FJ	DI	Co	fo	EI	wo
i+5			FJ	DI	Co	Fo	EI	wo
i+6								

## معماری Superscalar:

- این معماری اجازه می‌دهد که چندین دسته‌العمل در یک یا اس ساعت اجرا شوند و کامل شوند.

- یک معماری superscalar شامل تعدادی خطوط لوله می‌باشد که به صورت موازی با هم کار می‌کنند.

- بسته به تعداد واحدهای موازی در دسته‌ها، تعداد خاصی از دسته‌العمل‌ها می‌توانند به صورت موازی اجرا شوند.

- در مثال زیر یک واحد شش‌ه‌تایی و دو واحد چهارتایی می‌توانند همین‌جا با هم صادر شده و کامل شوند هر واحد خط لوله می‌تواند چندین دسته‌العمل را به صورت

موازی در Stage‌های مختلف اجرا نماید.

دیگرام معماری superscalar



## فهرست های اجرای مولزی:

- شرایطی که مانع اجرای دستورالعمل ها به صورت مولزی در معماری Super Scalar می باشد بسیار شبیه به شرایط مانع از اجرای دستورالعمل ها در خط لوله است (هارزادهای خط لوله)

- عواقب این شرایط در معماری های SC بسیار بیشتر از خط لوله می باشد زیرا که پتانسیل مولزی بسیار زیاد SC ها بیشتر می باشد لذا قیمت های بیشتری را در دست داده می شود.

سه گروه از فیدریت در SC در زیر لیست شده اند:

- تداخل منابع: زمانی رخ می دهد که در دستورالعمل برای گرفتن یک منبع مانده حافظه نزدیک زمان با هم به رقابت بپردازند که حتی شبیه هارزاد های سختی در خط لوله می باشد که با مولزی سازی لوله ها SC نمی تواند این تداخل را کاهش دهد
- وابستگی کنترل: همانند هارزادهای کنترلی در خط لوله ساده می باشد
- اگر طول دستورالعمل ها متغیر باشد، نمی توان به طور مولزی را کشف نمود و صادر نمود، برای این که یک دستورالعمل بهترند Decode شود ابتدا می بایست واکشی کرد به همین دلیل تکنیک ریاضی سازی SC ها RISC می باشد که طول در دستورات را در دستورالعمل ها تا آنجا ثابت است.

## تداخل داده ها Data Conflict:

تداخل داده ها در اصل وابستگی چینه بین دستورالعمل ها Data می باشد یعنی در برنامه بوجود می آید. معماری های SC گزاردی بیشتری برای تغییر ترتیب دستورالعمل های صادره و کامل شدن دارند.

دوین معماری به عنوان مثال، که اولویت مولزی را یکا می گیرد دستورالعمل صادر می شود.

- معماری های SC نیز پتانسیل اجرای مولزی دستورالعمل در سطح برنامه بهره برداری می تواند

یکی از ویژگی های مهم SC های پیشرفته، می توان زمان بندی پویای دستورالعمل است:

- دستورات، بصورت دینامیک برای اجرا صادر شده و بدون رعایت ترتیب اجرا شده و خارج می گردند.

- صدور خروجی از ترتیب: دستورالعمل ها با اولی ترتیب خود صادر نموده و تنها بواسطه وابستگی در دست بودن منابع خارج می گردند.

منابع می بایست بازه نامی دستورالعمل ها بر اساس ترتیب اجرای شوند یکسان باشد:

- وابستگی داده ها به وقت در نظم گرفته شود

- وابستگی داده ها فقط زمانی که پتانسیل مولزی سازی دستورالعمل ها را شامل می شود.

- برای میزبانان ترتیب صدور دستورالعمل ها در تراشه مولزی سازی، هرگزانه تعدادی کافی از دستورالعمل ها را انتخاب می کند که برای اجرای این تعداد دستورالعمل نیاز به یک منبع بزرگ می باشد.

بعضی اجرا:

بعضی اجرا:

مجموع دستورالعمل های که برای اجرا در یک زمان خاص در نظم گرفته می شوند، هر دستورالعمل در بیخوره هر زمانه برای اجرای مولزی در نظم گرفته شود، در صورتی که وابستگی دارد و منابع مصرفی آن است که می بایست در یک بیخوره در نظم گرفته شود.

- تعداد دستورالعمل های عمل داده شده در یک بیخوره می بایست زیاد باشد: - افزایش نرخ ظرفیت را کشفی اطلاعات - شده شده ها - مشکلات

```


for (i=0; i<=last; i++){
if a[i]>a[i+1]{
temp=a[i]
a[i]=a[i+1]
a[i+1]=temp
chang++
}
}

```

```

r7: a[i] ذخیره جریک آره
r3: a[i+1] ذخیره جریک آره
r5: تغییر; r4: last, r6: i
l2 mov r3, r7
lw r8, (r3) R8 ← a[i]
add r3, r3, 4
lw r9, (r3) r9 ← a[i+1]
ble r8, r9, L3
move r3, r7
sw r9, (r3) a[i] ← R9
add r3, r3, 4
sw r8, (r3) a[i+1] ← R8
add r5, r5, 1 chang++
l2 add r6, r6, 1 i++
add r7, r7, 4
bgt r6, r4, L2

```



بنجهدا با استفاده از سبزه های block کمترش داده می شود. (اگر عددی) -  
 با یک اجرای عددی سبزه های که دارد بنجهد می شود و پیش بینی که در دسترسه ها برای پیش بینی سبزه صورت آزمونهای اجرائی شود.

وابستگی داده ها


همه دستورات قرار داده شده در بنجهد اجرائی نه انده به هم مشغول شوند به طوری که بین آن ها وابستگی داده وجود داشته باشد.  
 سه مدل وابستگی داده در یک بنجهد می تواند وجود داشته باشد:

- 1- True Data Dependency
- 2- output Dependency
- 3- Antidependency

True Data Dependency

یعنی اشتقاق از لفظ خود می یک دستوره به وردی دستورات مثل از فردی نیاز داشته باشد.  
 این وابستگی داده ها به طوری ذاتی به برنامه کار بر بستگی دارد و با تکنیک کامپایلر اجرائی  
 و یا کامپایلر نمی توان مشکل آن را حل کرد. این وابستگی تخصیص داده شده و قابل برطرف شدن نیست. م. د. تریس را. عمل استفاده از یک `forall` در `for`

add: ای که قبلاً mul معنی می‌دهد و



### output Dependency

زمانی استخفاقی گفته که دو دستور هم بخوانند در یک جا ممکن نوشتن انجام دهند.

### Anti Dependency

اگر دستوری بخواند یک عملی نداشته باشد یعنی بخواند که دستوری دیگری بخواند در آن بخواند.

### Anti Dependency, output Dependency and

این دو وابستگی ذاتی دارد. یعنی این که تداخل در استفاده از عملی ذخیره می‌کنند.

این وابستگی فقط لیبله می‌شود برنامهنویس استفاده از لیبله‌ها توسط کامپایلر می‌کنند.

### سیاست‌های اجرای دستورات:

ترتیبی را با SC توسط دو معیار زیر تعیین می‌شود

#### ۱- تعداد خطوط اولی مطابقت

۲- مکانیزم‌هایی که پردازنده برای پیدا کردن دستورات وابسته استفاده می‌کند.

### سیاست‌های اجرای دستورات توسط دو نکته تعیین می‌شوند

۱- ترتیب صدور دستورات برای اجرا

۲- ترتیب کامل شدن دستورات

۳- ترتیب سیاست اجرای دستورات بر اساس ترتیب آن‌ها می‌باشد

سیاست دوم تغییر ترتیب دستورات برای همساز کردن دستورات وابسته و برای اجاب صورت می‌دهد.

### سیاست‌های اجرا:

۱- به همان ترتیب که صادر می‌شوند کامل می‌گردند

۲- به ترتیب صادر شده و خارج از ترتیب کامل می‌شوند

۳- خارج از ترتیب صادر می‌شوند و خارج از ترتیب نیز کامل می‌گردند.

# فصل نهم کتاب مودیس سازو

پردازش مولزی

پردازش مولزی به معنی بکارگیری تکنیک‌های گسترده در پردازش هر زمان داده‌ها است که به منظور افزایش سرعت حساب است. کامپیوتری مورد استفاده و ترکیب آن‌ها. یک سیستم پردازش مولزی به جای پردازش متوالی دستورات ساده پردازش هر زمان داده‌ها را برای رسیدن به سرعت پردازش بیشتر انجام دهد. مثلاً همین اجزای دستوری در  $MIPS$  دستوری بعدی تا قبل از خواندن از حافظه می‌باشند. یک سیستم ممکن است دلای دو یا چند  $MIPS$  باشد و لذا ساده‌تر خواهد بود یا چند دستوری به طور همزمان اجرا می‌شود.

بعلاده سیستم ممکن دو یا چند پردازنده داشته باشد که هر یک با هم عمل می‌کنند. در هر صورت همانطور که اشاره شد هدف از پردازش مولزی بالا بردن سرعت پردازش کامپیوتر و افزایش دفعات پردازش در طول بازه معین از زمان است. (توان عملیاتی  $throughput$ )  
بکارگیری تکنیک‌های پردازش مولزی حجم منت افزای افزایش می‌یابد و هر چه با آن قیمت سیستم نیز بالا می‌رود. با این وجود توسعه تکنولوژی برای منت افزای با تعدادی پایین آورده است که در پردازش مولزی کاملاً محسوس است.

پردازش مولزی را می‌توان از نظر ایای مختلفی بررسی کرد. ساده‌ترین سطح، پردازش مولزی دستوری را از نظر بیانات که با کارفرما بررسی می‌کنیم. بیانات سیستم دهنده به طور سری و به مقدار یک بیت در هر بار عمل به شرط خود انجام می‌دهند؛ در حالی که بیانات با بار بلند پردازش در هر لحظه قادرند روی تمام بیانات عمل کنند. در سطح بالاتر، پردازش مولزی دلای ساده‌های عملیاتی ( $functional unit$ ) چنانچه گفته است که اعمال یک یا چند داده را بطور همزمان انجام می‌دهند. در این حالت پردازش مولزی با توزیع داده‌ها در میان این واحدها صورت می‌گیرد. مثلاً ساده حساب، منطقی و کیفیت تا قبل از تکلیف به سه راه برود و عملوندها تحت نظر واحد کنترل به سه راه رانده می‌شوند.

شکل (۱-۹) یک راه تکلیف واحد اجزای به سهت واحد تابعی (عملیاتی) که به طور مولزی با یکدیگر کاری گفته را نشان می‌دهد. عملونده بیانات وابسته به دستورات الهم به یکی از راه‌ها محمول می‌گردند. عملی که در هر واحد انجام می‌شود در داخل چهارگانه‌های دیاگرام مشخص شده‌اند. جمع گفته و ضرب گفته. عدد صحیح روی اعداد صحیح عمل می‌کنند. اعمال سینوس و کسینوس. عملی که در هر واحد عمل می‌کنند. تقسیم شده‌اند. اعمال منطقی، کیفیت و افزایش در روی داده‌های مختلف بطور همزمان عمل می‌نمایند. کلیه واحدها از یکدیگر مستقل بوده و لذا یک عدد، کیفیت و در پی افزایش داده می‌شود. سازمان چنانچه تابعی محمول به یک واحد کنترل پیچیده نیاز دارد تا کلیه فعالیت‌ها را در میان قسمت‌های مختلف هماهنگ نماید.

روش‌های مختلفی برای طبقه‌بندی پردازش مولزی وجود دارد. می‌توان از دیدگاه سازمان داخلی یا از نظر اتصالات درونی بین پردازنده‌ها و یا از نظر جریان اطلاعات درون سیستم آن‌ها را طبقه‌بندی کرد. یکی از این دسته‌بندی‌ها توسط  $Jnn$  انجام پذیرفته و گردیده که ملی آن سازمان یک کامپیوتر را با توجه به تعداد دستورات داده‌های دستکاری شده در یک زمان مورد بررسی قرار می‌دهد.

روان محمول یک کامپیوتر بردار منت دستورات از حافظه و اجرای آن در پردازنده است. دستورات خوانده شده مولزی از حافظه رشته دستورات را تشکیل می‌دهند. داده‌هایی نیز که رشته اعمال روی آن‌ها انجام می‌شود رشته داده‌ها را تشکیل می‌دهند. پردازش مولزی ممکن است روی رشته دستورات یا روی رشته داده‌ها یا هر دو باشد.

دسته بندی  $Jnn$  کامپیوتر را به  $n$  گروه مجسم مطابق زیر تقسیم می‌کنند:

- $SISD$ : رشته تک دستوری، رشته تک داده‌ای
- $SIMD$ : رشته تک دستوری، رشته چند داده‌های
- $MISD$ : رشته چند دستوری، رشته تک داده‌ای
- $MIMD$ : رشته چند دستوری، رشته چند داده‌ای

منظور از  $SI\&S$  سازمانی از یک کامپیوتر است که در آن یک واحد کنترل، یک واحد پردازنده و یک واحد حافظه وجود دارد. دستورات به ترتیب اجرا می شوند و وسیله ممکن است توانایی پردازش مولزی داخلی داشته باشد یا داشته باشد. در این حالت پردازش مولزی می تواند توسط واحدهای چند تابعی یا پردازش خط لوله صورت گیرد.

$SIMD$  سازمانی را نشان می دهد که دارای چند واحد پردازش گت یک واحد کنترل مشترک است. هر پردازنده ها دستورات را به طور موازی و توسط واحد کنترل دریافت می کنند و می روی داده های مختلفی عمل می نمایند. واحد مشترک حافظه باید از چند ماژول (بخش) تشکیل شده باشد تا در یک زمان بتواند با تمام پردازنده ها ارتباط برقرار کند.

$MISD$ : فقط از نظر تئوری حائز اهمیت است چون عملاً هیچ سیستمی با چنین سازمانی ساخته نشده است.

$MIMD$  به کامپیوترهایی اختصاص دارد که توان پردازش چندین برنامه را در یک زمان دارند. اغلب سیستم های چند پردازنده ای و سیستم های چند کامپیوتری در این دسته طبقه بندی می شوند.

دسته بندی  $nn$  امکانی به اختلافات بین عمل واحد کنترل و واحد پردازش داده دارد. این دسته بندی بیشتر به مشخصات رفتاری سیستم کامپیوتری پردازش با به اتصالات درونی آن، یک نوع پردازش مولزی که منطبق بر تقسیم بندی  $nn$  نیست روش خط لوله است. در نمونه موجود در این طبقه بندی یکی پردازنده های آرآی ای  $SIMD$  است شده و دیگری چند پردازنده  $MIMD$  می باشد.

انواع پردازش های مولزی:

۱- پردازش خط لوله

۲- پردازش بردی

۳- پردازنده های آرآی ای

پردازش خط لوله یک تکنیک پیاده سازی است که در آن جزو (بخش) اعمال و محاسبه ها یا فازهای سیکل دسته العمل بطور هم پوشانده می شوند. پردازش بردی در برهه محاسبات بردارها و ماتریس های بزرگ است. پردازنده های آرآی ای هم بردی آرآی ای های بزرگی از داده ها عمل می نمایند.

**خط لوله:** خط لوله تکنیکی است که یک پردازش سری را به عملیات جزئی تکنیک می نماید و هر عمل جزئی در مقطع خاصی همزمان با سایر متعلقه اجرا می گردد. خط لوله ای توان به عنوان مجموعه ای از قطعه پردازش کننده هایی تصور کرد که در آن ها اطلاعات درودی جریان دارد. هر قطعه بخشی از پردازش را که به آن دیکته شده است انجام می دهد. نتیجه حاصل از محاسبات در هر قطعه به قطعه بعدی در خط لوله منتقل می گردد. هر خط لوله بر جویانی از اطلاعات در بسته های به با خط تولید در کارخانه اتلاف می شود. از مشخصه های خط لوله این است که چندین محاسبه در یک زمان در قطعات مختلف در حال پیشروی است. هم پررنگی با اصطلاح همزمانی (بر این ترتیب تعلق می یابد که به هر قطعه در خط لوله تباری تعلق می گیرد. این تبارت ها نوعی جداسازی را در هر قطعه ایجاد می نماید بطوری که هر قطعه می تواند روی داده های جداگانه ای بصورت همزمان عمل نماید.


شایسته ترین راه در شناخت یک ساختار خط لوله این باشد که تصور کنیم هر قطعه از یک تبارت ورودی و پردازش آن یک مدار ترکیبی ساخته شده است. تبارت داده را تغییر داد و مدار ترکیبی جزو عملی را در تبارت با قطعه انجام می دهد. خروجی مدار ترکیبی در یک قطعه منفرض به تبارت ورودی قطعه دیگر تحویل می گردد. به تمام تبارت ها یا بساز می اعمال می شود تا زمان کافی برای تعالیست تمام قطعات تأمین گردد. سازمان خط لوله توسط مثال سازمانی بیان می گردد. فرض کنیم که می خواهیم یک عمل ترکیبی ضرب و جمع را با روشی از اعداد (انجام دهیم.  $1, 2, 3, 4, \dots, 7$   $f_0, f_1, f_2, f_3, f_4, f_5, f_6, f_7$   $A_i * B_i + C_i$

هر جنبه (در برعکس) در یک قطعه از خط لوله می‌دهد. همه قطعه‌ها را با یک یا دو ثابت و یک مدار ترکیبی می‌بندد.  $R_1$  تا  $R_5$  ثابت‌های هستند که داده‌های جدید را به پاس ساعت دریافت می‌کنند. ضد بک‌کنند و جمع‌کننده مدارات ترکیبی هستند. زیر عملی که هر هم قطعه از خط لوله اجرایی شود مطابق زیر است:

دریافت  $A_i$  و  $B_i$        $R_1 \leftarrow A_i$  و  $R_2 \leftarrow B_i$   
 ضرب و دریافت  $C_i$        $R_3 \leftarrow R_1 * R_2$  و  $R_4 \leftarrow C_i$   
 جمع  $C_i$  با حاصلضرب       $R_3 \leftarrow R_3 + R_4$

پنج ثابت به (از به پاس ساعت) های جدیدی با می‌شوند. از همه پاس در جدول ۱-۹ دیده می‌شود. اولین پاس ساعت  $A_1$  و  $B_1$  را به داخل  $R_1$  و  $R_2$  انتقال می‌دهند. پاس ساعت دوم حاصلضرب  $R_1$  در  $R_2$  را به  $R_3$  و  $C_1$  را به  $R_4$  منتقل می‌کنند. همان پاس ساعت  $A_2$  و  $B_2$  را به  $R_1$  و  $R_2$  انتقال می‌دهند. سومین پاس ساعت به طور هم‌زمان بردی همه قطعه عمل می‌کند. بدین ترتیب که  $A_3$  و  $B_3$  را به  $R_1$  و  $R_2$  می‌گذارد، حاصلضرب  $R_1$  و  $R_2$  را به  $R_3$  منتقل و  $C_2$  را به  $R_4$  و به علاوه حاصل جمع  $R_3$  و  $R_4$  را به  $R_5$  می‌دهد. بنابراین برای پر کردن خط لوله در دریافت اولین خروجی از  $R_5$  سه پاس ساعت زمان لازم است. از این پس یک خروجی تولید و داده را در یک قدم به پایین خط لوله می‌راند. این اعمال مادی که داده‌های ورودی جدید به داخل سیستم جریان داشته باشد ادامه دارد. وقتی دیگر داده‌ای وجود نداشته باشد، اعمال پاس باید تا آخرین خروجی از خط لوله ادامه یابد.

مثالی از نحوه کار یک خط لوله




## جدول معنوی نجات ها مثال قبل کی

Clock Pulse Number	Segment 1		Segment 2		Segment 3
	R1	R2	R3	R4	R5
1	A <sub>1</sub>	B <sub>1</sub>	—	—	—
2	A <sub>2</sub>	B <sub>2</sub>	A <sub>1</sub> × B <sub>1</sub>	C <sub>1</sub>	—
3	A <sub>3</sub>	B <sub>3</sub>	A <sub>2</sub> × B <sub>2</sub>	C <sub>2</sub>	A <sub>1</sub> × B <sub>1</sub> + C <sub>1</sub>
4	A <sub>4</sub>	B <sub>4</sub>	A <sub>3</sub> × B <sub>3</sub>	C <sub>3</sub>	A <sub>2</sub> × B <sub>2</sub> + C <sub>2</sub>
5	A <sub>5</sub>	B <sub>5</sub>	A <sub>4</sub> × B <sub>4</sub>	C <sub>4</sub>	A <sub>3</sub> × B <sub>3</sub> + C <sub>3</sub>
6	A <sub>6</sub>	B <sub>6</sub>	A <sub>5</sub> × B <sub>5</sub>	C <sub>5</sub>	A <sub>4</sub> × B <sub>4</sub> + C <sub>4</sub>
7	A <sub>7</sub>	B <sub>7</sub>	A <sub>6</sub> × B <sub>6</sub>	C <sub>6</sub>	A <sub>5</sub> × B <sub>5</sub> + C <sub>5</sub>
8	—	—	A <sub>7</sub> × B <sub>7</sub>	C <sub>7</sub>	A <sub>6</sub> × B <sub>6</sub> + C <sub>6</sub>
9	—	—	—	—	A <sub>7</sub> × B <sub>7</sub> + C <sub>7</sub>

کری های کلکی :

هر عملی که بتواند بر اثر تری از جزه عمل ها با پیچیدگی یک بی تمیز بشود می تواند توسط پروازنده خط لوله پیاده سازی شود. این تکنیک برای آن دسته از مدار برد ها مفید است که نیاز به تکرار عملیات یک بی بر روی مجموعه مدارهای لزرزاده های مختلف دارند. ساختار عمومی یک خط لوله 4 قطعی در شکل زیر نشان داده شده است. عملونده ها از تمام قطعه ها با ترتیب آجین عبور می کنند. هر قطعه از یک مدار ترکیبی S<sub>i</sub> تشکیل شده که جزه عمل خاصی را روی جریان داده درون لوله انجام می دهد.

سایت



قطعات توسط نجات های R<sub>i</sub> که نتایج حیاتی قطعات را نگه می دارند از هم جدا شده اند. اطلاعات بین قطعات توسط پاس سست مستر می که به تمام نجات ها به طور همزمان اعمال می شود جریان می یابد. جایگزین تکلیف را به عنوان کل یک عمل که با جلی شده تمام قطعات خط لوله انجام می شود تعریف می کنیم. رفتار خط لوله را می توان توسط یک نمودار خاصه - زمان شرح کرد. این نمودار استفاده از قطعه را به صورت آجین از زمان نشان می دهد. نمودار خاصه - زمان یک خط لوله 4 قطعی در شکل صفحه بعد نشان داده شده است. نمودار انقی نمودار زمان را بر حسب پاس های سایت و نمودار نمودی هر قطعه را در آن نشان می دهد، نمودار مشخص تکلیف R<sub>i</sub> الی و آرا نشان می دهد که در هر قطعه اجرا شده است.

در نتیجه تکلیف R<sub>i</sub> توسط قطعه انجام می شود. پس از پاس سایت اول، قطعه 2 مشغول اجرای R<sub>2</sub> است و در همان زمان قطعه 1، R<sub>1</sub> را انجام می دهد. به همین ترتیب، تکلیف R<sub>i</sub> پس از نجات i پاس سایت تکمیل شده است. از این به بعد خط لوله در هر پاس

یک تکلیف را کامل می‌کنند. تعداد قطعات در بسته همیشه ندارد، به معنی این که خط لوله پر شود در هر پاس ساعت یک خروجی بدست خواهد آمد. حال خط لوله ای مشکل از  $k$  قطعه را در نظم بگیریم که در آن پاس ساعت  $k$  برای انجام  $n$  تکلیف بکار رفته است اولین تکلیف  $k$  زمانی برابر با  $k \cdot t_p$  را می‌گذارد تا پایان یا به زودتر در تعداد  $k$  قطعه وجود دارد.  $(n-1)$  تکلیف باقی‌مانده در لوله با ساعت یک تکلیف در هر پاس ساعت خارج می‌شوند و پس از زمانی برابر با  $t_p \cdot (n-1)$  کلیه تکلیف‌ها پایان می‌یابند. بنابراین برای تکلیف  $n$  تکلیف با  $k$  قطعه در لوله،  $k + (n-1)$  پاس لازم است. به عنوان مثال در یک برنامه ۶ قطعه در چهار قطعه و شش تکلیف را نشان می‌دهد. می‌بینیم که زمان لازم برای تکلیف ۴ عملیات  $9 = (6-1) \cdot 4 + 1$  پاس ساعت است.

حال یک راه غیر خط لوله را در نظم بگیریم که همان اصل را انجام دهد. اگر زمان تکلیف  $t_n$  باشد زمان کل لازم برای  $n$  تکلیف برابر با  $n \cdot t_n$  خواهد بود. افزایش ساعت پررازش خط لوله نسبت به یک پررازش غیر خط لوله با رابطه زیر تعریف می‌شود.

$$S = \frac{n \cdot t_p}{(k+n-1) \cdot t_p} \quad \text{راندها}$$

دایگرام نامه - زمان برای خط لوله

قطعه	۱	۲	۳	۴	۵	۶	۷	۸	۹	پرده‌ها ساعت
۱	$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$				→
۲		$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$			
۳			$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$		
۴				$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$	

هر چه تعداد تکلیف‌ها افزوده شود،  $n$  از  $k-1$  بسته می‌شود و  $k+n-1$  به سمت  $n$  میل می‌کند. تحت این شرط رابطه فوق برابر است با  $S = \frac{t_n}{t_p}$

اگر فرض کنیم که زمان لازم برای غیر خط لوله همان زمان در خط لوله باشد داریم  $t_n = k \cdot t_p$  را رابطه نسبت ساعت برابر است با:

$$S = \frac{k \cdot t_p}{k \cdot t_p} = 1$$

رابطه فوق نشان می‌دهد که حداکثر نسبت ساعت تشریحی در خط لوله می‌تواند  $k$  باشد که در آن  $k$  تعداد قطعه در خط  $t_p$  لوله است.

برای یک مهارت نسبت افزایش سرعت مثل عددی زیر در نظم بگیریم فرض کنیم زمان پررازش در هر قطعه  $t_p = 20$  ons باشد.

اگر خط لوله دارای  $k = 4$  قطعه باشد و کلاً ۱۰ تکلیف پررازش کرد، بسته خط لوله زمانی برابر  $t_p \cdot (4+9) = 20 \cdot 13 = 260$  ons برای تکلیف پررازش نیاز دارد. فرض این که  $k = 4$  و  $t_p = 20$  ons  $k \cdot t_p = 80$  ons باشد یک بسته غیر خطی لوله‌ای زمانی برابر با  $800 = 10 \cdot 80$  ons برای تکلیف ۱۰ تکلیف نیاز خواهد داشت. نسبت ساعت برابر است  $260/800 = 0.325$ .

نسبت ساعت به سمت ۰ میل می‌کند که با تعداد قطعات در خط لوله برابر است. اگر  $t_p = 60$  ns در نظم گرفته شود، نسبت افزایش ساعت به سمت  $60/200 = 0.3$  خواهد شد.


برای تأکید بر مزایای یک پررازش خط لوله توسط یک طرفه چند تابعی، لازم است که در ادامه ما به راسختابه مولدات

معمول کنند. به این ترتیب که می‌توان انتظار داشت تا  $k$  قطعه خط لوله، همانند  $k$  مدار همان غیر خطی لوله‌ای تحت شرایط یک

به مولدات بسته شده‌اند. هر مدار معادل با یک مدار خط لوله کاری‌کننده محسوب در یافت داده‌های متوالی، همچنین مدار خط



خط لوله، مدارات موازی چه مداره همزمان ارد بافت می‌کنند و چهار کاره اند یک زمان انجام می‌دهند. از نظر سرعت این عملکرد معادل با عملکرد یک لوله ۴ قطعه ای است. توهم داشته باشید چهار مدار زیر یک زمان SIMD را تشکیل می‌دهند چون دستورات یک برای عمل روی داده‌های مختلف بطور موازی عمل می‌کنند.



دلایل متعددی برای علت عمل کردن خط لوله در وضعیت حد اکثر سرعت تشبیهی اش وجود دارد. قطعات مختلف ممکن است دارای زمان کار اجرائی مختلفی باشد. در نتیجه سایر قطعات غیر در وقت خود را تا پاس ساعت بعدی بیهوده تلف می‌کنند.

بعلاوه هیچ نیست تصور کنید که خط لوله در ای زمان تا آخر زمان با مدار غیر خط لوله است. بسیاری از نیت ها واسطه مدار تکمی واحدی که مدار می‌تواند است لازم نیستند. با این وجود تکنیک خط لوله امکان پردازش سریعتری را در مقایسه با یک پردازش سری فراهم می‌آورد، حتی اگر سرعت ماکزیمم تئوری هرگز بر دست نیابد.

در طراحی کامپیوتر دهنه صیغه برای کاربرد خط لوله وجود دارد. خط لوله حسابی اجمالی را بصورت جزء عمل‌ها برای اجزاء در قطعات خط لوله تقسیم می‌کنند. خط لوله دستورات عملی روی رشته‌ای از دستورات عمل می‌کنند و ضمن آن فازهای برداشت، دریکه طراحی میکن دستورات را از ابتدا اجرائی می‌نند. دونه خط لوله فوق در زیر توضیح داده شده‌اند:


**خط لوله حسابی**

خط لوله حسابی محموله کامپیوترهای بسیار سریع یافت می‌شوند و برای پیاده سازی افعال همبسته در، ضرب اعداد با همبسته ثابت و سایر حساباتی از این قبیل که در ماشین عملی یافت می‌شوند به کار می‌روند. یک ضرب کننده خط لوله ای در اصل یک ضرب کننده آرایه ای مانند شکل صفحه خط لوله بود که در آن جمع کننده های خاصی برای کاهش زمان تاخیر است در محاسبه حاصل ضرب های جزئی طراحی شده‌اند. افعال همبسته در بارگی به جزء عمل‌ها چنین آنیم در بخش ۵-۱۰ آمده تکنیک می‌گذرد. در این جا ضمای از یک خط لوله برای جمع و تقیم بق نشان می‌دهیم. ورودی های خط لوله چهارگانه همبسته در دو دردی همبسته در در زمان همبسته هستند:

$$X = A \times 2^a \quad Y = B \times 2^b$$

A و B دو عدد که جکتر از یک هستند که مانع از تشکیل می‌دهند و a و b توان های آن‌ها می‌باشند. جمع و تقیم بق همبسته در در ای توان در چهار قطعه انجام داد. شکل ۶-۹. نیت های که با R مشخص شده‌اند بین قطعات قرار گرفته‌اند تا نتایج حسابی را ذخیره کنند. جزء عمل‌های اجرائی در قطعات عبارتند از:

- ۱- مقایسه نیتها
- ۲- هم دریف کردن مانع ها
- ۳- جمع یا تقیم بق مانع ها
- ۴- ذخیره نیتها کردن نیتها



این اعمال در شکل بالا با کمی تغییر به منظور کاهش زمان اجرای زیر عمل‌ها آورده شده است. زیرا هر دو روش تفریق مقایسه شده تا اختلاف آن‌ها پیدا شود. نه‌ای بزرگتر به عنوان نه‌ای نتیجه انتخاب می‌شود. تقاضای نه‌ها نشان می‌دهد که چقدر بار ما نیتس مربوط به نه‌ای که چقدر باید به راست شیفت داده شود. به این ترتیب دو ما نیتس هم دریف می‌شوند. باید توجه داشت که برای کاهش زمان شیفت مدار شیفت دهنده به صورت ترکیبی تهیه می‌شود. دو ما نیتس در قطعه سوم جمع یا تفریق می‌شوند. نتیجه در قطعه چهارم از ما نیتز می‌شود. وقتی که یک سه بزرگ رخ دهد تعداد عنصرهای جلوی ما نیتس بیایم تعداد شیفت به چپ در ما نیتس برده و کردی که باید از نه‌ها کم شود را همین می‌کند.

مثال عددی زیری ترانه زیر عمل‌های انجام شده. در هر قطعه را مشخص نماید. به منظور سادگی، هر چند که در شکل ۶-۹ اعداد در دوی به کار رفته‌اند، برای اعداد ده‌دهی استفاده می‌کنیم. دو عدد صغیر نشان داده شده زیر در رقم بگیرد.

$$X = 0.9504 \times 10^3$$

$$y = 0.8200 \times 10^2$$

دو مدار این قطعه از یکدیگر می‌شوند تا  $1 = 2 - 3$  بدست آید. نمی‌بزرگتر یعنی 3، به عنوان نمی‌نقشه انتخاب شده است. قطعه بهتری مانعش لا ابراهیمت کیفیت می‌دهد تا رابطه زیر بدست آید:

$$y = 0.0820 \times 10^3 \quad x = 0.9504 \times 10^3$$

برین ترتیب دو مدار ریغ و دارای نمی‌یکم می‌شوند. جمع دو مانعش در قطعه ۳ حاصل جمع زیراتر تولید می‌نمایند:

$$Z = 1.0324 \times 10^3$$

حاصل جمع بازنه‌نیز کردن آن تنظیم می‌گردد بعدی که دارای اولین رقم غیر صفر در قسمت اعشاری باشد این عمل توسط کیفیت بهرات واخراجش می‌باشد می‌آید.  $Z = 0.10324 \times 10^4$

متابسه که کیفیت دهنده، جمع کتبه، تغیری کتبه، افزایش دهنده و کاهش دهنده در خط لوله همبند شده در بر سیم مدارات ترکیبی ساخته می‌شوند. فرض کنیم که تأخیر در چهار قطعه  $t_1 = 60 \text{ ns}$ ،  $t_2 = 70 \text{ ns}$ ،  $t_3 = 100 \text{ ns}$ ،  $t_4 = 80 \text{ ns}$  و نجات مدار واسط  $t_r = 10 \text{ ns}$  باشد. با سرعت  $c = 3 \times 10^8 \text{ m/s}$  انتظاری شود. یک مدار غیر خط لوله همبند شده در جمع و تغیری معادل، زمان تأخیری برابر  $t_n = t_1 + t_2 + t_3 + t_4 + t_r = 320 \text{ ns}$  دارد. در این حالت جمع کتبه خط لوله همبندی برابر با  $320 / 110 = 2.9$  باشد.

## very large instruction word : VLW

افزایش کارایی پردازنده لزوم جهت است: ۱- تکنولوژی نسل‌های پیشرفته ۲- پردازش موازی

CPU های قدیم‌تر از دستورهای بلوک‌های بزرگ برای کارایی بیشتر برای ILP : Instruction level parallelism و یادماندگی می‌شوند.

VLW یکی از روش‌های طراحی است که تلاش به سطح بالای موازی سازی با استفاده از طراحی دستورالعمل‌ها و گولان دست یا به

Super Scalar ، پردازنده‌هایی هستند که دارای چند واحد عملیاتی باشند، به طوری که تقسیم‌گبری برای اجرای دستورالعمل‌ها برعهده قسمت‌های مختلف است.

Dynamic scheduling : وقتی که پردازنده در زمان اجرا تقسیم‌بندی کرده که کدام دستورالعمل روی کدام واحد عملیاتی می‌بایست اجرا شود

out of order : اغلب برای کارایی بیشتر اجازه داده می‌شود دستورات مستقل بعدی زودتر اجرا شوند.

speculative prediction : وقتی که شکی در انتهای اجرای دستورالعمل‌ها در زمان اجرا وجود ندارد، بنابراین می‌تواند پیش‌بینی کند

و دستورات را ادامه دهد. اگر خروجی اشتباه پیش‌بینی شده عملیات انجام نشده و Undo می‌شود.

Data Dependency : اگر یک دستور، دستور قبلی را نیازمند استفاده می‌باشد این دو دستور به هم وابستگی دارند، پس :

نمی‌توانند با هم اجرا شوند

مزایای Super scalar ها :

مزایا : قسمت‌های موازی سازی بین دستورات را شناسایی می‌کنند

تقسیم‌نامه به‌جایگاه‌ها را هم قسمت‌های موازی می‌دهد

سنگین‌تری ، اگر واحد جدیدی CPU اضافه شود و یا معماری CPU تغییر کند برنامه‌های قدیمی می‌توانند با CPU جدید

کار کنند.

معایب : معماری پیچیده و در یافتن دستورات

محدودیت به‌خبره اجرا

مزایای معایب VLW :

مزایا :

- قسمت‌های ساده : واحد‌های جدید بدون نیاز به قسمت‌های اضافی برای شناسایی دستورات اضافه می‌شوند

- کامپایلری تراشه‌های رایج کل دستورات انجام دهد.

معایب :

- تعداد زیادی به‌جایگاه برای نگهداری عملوندها و نتایج لازم است .

- حجم تبادل اطلاعات بالا : بین CPU ها و به‌جایگاه‌ها

- بعضی‌ها به بالا بین واحد fetch و Instruction cache

- بزرگ بودن که دستورات و گاهی‌ها فای برد opcode ها

- تناسب کارایی با انرژی

در VLW این که کدام دستورات می‌بایست به صورت موازی اجرا شوند به‌نحوی که کامپایلری با آن

کامپایلر برنامه‌ها را تحلیل کرده و عملیات را برای اجرا در موازی سازی کشف می‌کند ، سپس عملیات بدون یک دستورالعمل بزرگ یک می‌شود

Issue packet ، بزرگ‌ترین دستورالعمل‌ها که در یک packet قرار می‌گیرند و در یک کلاک صادر می‌شوند

تفاوت های Super scalar و VLSM :

روش کار SSC دایناتیک و در زمان اجرای هر برنامه، عدد VLSM روش کار به صورت ایستا و مدت کمتری است. کامپایلر است.

در SSC تعداد قطعه های بطری در هر یک دستورات تأخیری ندارد و هر دستور تنها یک عمل را بیان می کند و در VLSM هر دستور می تواند چندین عملیات می باشد.

### تکنیک Loop unrolling :

با داشتن منابع موجود و یک حلقه تعداد تکمله های که می توان unroll کرد محدودیت دارد.

این روش فضای حافظه مورد نیاز را افزایش می دهد.

یک کامپایلر خوب باید بتواند یک مقدار بهینه برای هر حلقه پیدا کند.

تعداد رجیسترهای زیادی لازم است و تکنیک بالایی دارد.

### Trace scheduling :

تکنیک کامپایلر است که برای اجرای دستورات آنهایی که جنبه ی پیشگویی است کار می کند.

مرجع کار :

### Trace selection -

### Instruction scheduling -

### Replacement and compensation

وقتی که یک ورتش به وجود آید کامپایلر با اسن نتایج آمارها بررسی می کند که ام پرش العمل خود را بدین ترتیب دارد پس دستورات عملی ها را برای آن میبرد.

اجرای گشته اگر عددی پرش اشتباه باشد دستورات قسمت دوم پرش، عملیات دستورات را جابجایی به طوری که تراجم می شود.

- این روش یک بهینه سازی کامپایلر است به طوری که پیشتر معنی براتفاق رفتن دستورات زودتر اجرا می شود.

- اجرای دستورات اضافی در حالت باختم کمتر ممکن است.

- مسیر صحیح همیشه اتفاق خواهد افتاد هم چند اگر این پیشگویی توسط کامپایلر صحیح نباشد اجرا خواهد کرد که جبران کننده تر می شود.

- هم موارد در زمان کامپایلر انجام می گیرد.

### Branch prediction :

- یک تکنیک کامپایلر بسیار رایج برای تولید دستورات عملی در سطح مولدی می باشد.

ایده : اجازه دهیم دستورات لازم در زمان به حالت مولدی بردند قبل از این که وضعیت آن مشخص شود.

- زمان لازم دست رفتن برای شکست پیش بینی وجود دارد.

### Branch prediction :

فرض برای یک آنش به و پس همراه کردن آن یکی اگر فرض اشتباه بود تمام کار را خنثی می کنیم.

Branch prediction هم در آنش به شرطی شود وقتی رجیستر جنبه ی آنکه دستورات در دست اجرا می شود و بقیه دور.

دریخته می شوند.



