

Subject:

Date:

Time:

ارزیابی درس

میان ترم ۵ نمره


پایان ترم ۱۰ نمره

کوئیز تکلیف پروژه ۵ نمره

مباحث درسی

۱- معاری کامپیوتر سید رضی

۲- Logical computer design
Fundamental



مباحث یک کامپیوتر ساده (مبدا)

زبان ماشین - زبان اسمبلی - برنامه نویسی

پردازشگر Arm

مباحث بر اساس قطعات


VLSI - LSI - MSI

روش التوریتی


RTL یا جارت ASM

جواب مسئله ترتیبی

آنانیز: عنصر حافظه در فیدبک نداشته باشد.



FA ذاتی ترکیبی است مثلن برای 8bit جدول کارنو منطقی نیست به راه استفاده از 8 FA یک بیته است یا راه حل ترتیبی به FA 1bit داشته باشیم به شکل زیر




Subject:

Date:

Time:

ترکیبی } رعایت پارامترهای الکتریکی قطعات
 رعایت تاخیر



مدار ترکیبی - خروجی همیشه اعتبار نیست
 تاخیر همه کپیتهای بی اعتبار است اما یک تاخیر ماگنیم داریم.

مدل اسکرون




اسکرون } مدار ترکیبی
 کلاک مد
 پالس مد
 کلاک منتقل شده

در مدارهای بزرگ اسکرون استفاده نمی‌شود چون اگر جفتشون ! ! باشن با هم نوسان می‌کنن ناپایدار می‌شن -> کلاک می‌ذارن -> اسکرون

مدل اسکرون

چه تاخیر مدار ترکیبی




برای این که خروجی معتبر بشه باید تا نیمه خفا از پرورد
 $T_{delay} < T_{clk}$
 $(\frac{1}{2} T_{delay}) < T_{clk}$

اطلاعات توی مدارها باشه -> دردی سطح level
 تغییر از 0 به 1 یا برعکس -> دردی پالس Pulse
 اینده کنیم به لامپ چند روشن بوده سطح
 چندبار روشن شده پالس


نمایش در چارت د RTL

$A_{n-1}, \dots, A_2, A_1, A_0$



روش ترکیبی


- 1- روش کلاسیک جدول کارنور $n=2, 3$
- 2- جمع دستی $n=8, 16$ n^2 AND, $(N-1)$ FA nbit A_2, A_1, A_0



Subject:

Date:

Time:




$2^{2n} \times 2n \text{ bit}$

3. جدول ضرب ROM

a_5	a_4	a_3	a_2	a_1	a_0	d_5	d_4	d_3	d_2	d_1	d_0
B_2	B_1	B_0	A_2	A_1	A_0	P_5	P_4	P_3	P_2	P_1	P_0
1	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	1	1	0	0	0	0	1
63	1	1	1	1	1	1	0	1	0	0	1

$2^6 \times 6 \text{ bit}$ اطلاعات که به صورت 6 bit قابل دسترسی

از هر پست در n ها بزرگترین جمع دیشیت 0



1FA, 1CNT

روش ترتیبی
4. جمع دستخارش

1FA, 1CNT

از این FA با شیفست استاندارد می‌توانیم به جای $FA(n-1)$

5. جمع دیشیت ترتیبی
روش

برای $n \text{ bit}$ روش 4 حداکثر $2^n - 1$ بار می‌شوند روش 5 حداکثر n بار می‌سر می‌شود.

- ⊕ Read A, B
- ⊙ $P = 0$ کنترلی شده
- ⊙ $P = P + A$ جملات کنترلی (به هم زدن تووالی) (غیر مستقیم)
- ⊙ $B = B - 1$

stop if $(B = 0)$ goto L1

goto L1 کنترلی غیر مستقیم

میکرو عملیات (بردار مشترکها) در خطه از این برنامه به ریزر عملیات micro operations

الگوریتم
جملات کنترلی
جملات غیر کنترلی - پردازشی

شرکت - flag - condition bit - status bit

Subject:

Date:

Time:


de-op timing

ترتیب اجرا
نقطه شروع
توالی
علامت ترتیب
مدار ترتیبی

عملیات غیر ترتیبی / پردازشی
رجیسترها یا قابلیت لازم
مدارهای ترتیبی لازم
مسیرها

تتابع

برای گرفتن B از می تویم از رجیستر RAM استفاده کنیم این رجیستر بهتره چون همیشه نشانه همین اطلاعات RAM کلمه به کلمه قابل دسترسیم که به دو از اطلاعاتش همزمان بخوایم دسترسی داشته باشیم باید باز از رجیستر استفاده کنیم چون نمی شه مثل A دو گرفت رو خوانده داشت.



کلید	عملکرد
0 ↑	R ← R
1 ↑	R ← I

clk مانند یک هم در میانه


این مدار 6 تا

Dec LB LP
له فرمان این شماره که مدار
بیاور Dec فعال باشه چیزی
که تو رجیستر load شده یکی هم
می شه.

کد	LA	LB	LP	cl	DEC
1	1	1	0	0	0
2	0	0	0	1	0
3	0	0	0	0	0
4	1	0	0	1	0
5	1	0	0	0	1
6	0	0	0	0	0

شروع

مدار ترتیبی



کامپی (ایف) می ده

Subject: 10, 2

Date:

Time:

op: زیر عمل

مقدار $L: R$

با clk انجام می شود یک رجیستر مقدار می گیرد، فرمان دارد. مقدار تابعی است از ورودی ها، ثابت ها، مقدار خود رجیستر یا سایر رجیسترها

برنامه در بر حسب $\mu\text{-op}$ ها می نویسیم.

$T_1: RA \leftarrow A, RB \leftarrow B, \mu\text{-op}, \text{goto } T_2$ RTL


$T_2: RP \leftarrow 0, \text{goto } T_3$ d $\mu\text{-op}$

$T_3: \text{if } (z == 1) \text{goto } T_3 \text{ else goto } T_4$

$T_4: RP \leftarrow RP + RA \text{ goto } T_5 \text{ OR } \mu\text{-op}$


$T_5: RB \leftarrow RB - 1 \text{ goto } T_6 \text{ Dec } \mu\text{-op}$

$T_6: \text{goto } T_3$



حالت از

نمودار حالت پیش کنترلی (ساز ترتیبی) $P/LA/LB/PA/DE$






تایمینگ حالت های واحد کنترلی هستند.

Subject:

Date:


Time:

SM chart



$\frac{P}{LALBLC}$


حالت اول



Subject:

Date:

Time:



حالت منتهی

حالت بعدی

00	T ₁	T ₂
01	T ₂	T ₃
10	T ₃	T ₄
11	T ₄	T ₁

حالت منتهی

Q ₁ ^t	Q ₀ ^t	Q ₁ ^{t+1}	Q ₀ ^{t+1}
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0


جدول حالت

جدول تحریف


LA	LB	LC	T ₁	T ₂	T ₃	T ₄
1	0	0	1	0	0	0
0	1	0	0	1	0	0
0	0	1	0	0	1	0
0	0	0	0	0	0	1

$T_{ff1} = Q_0$
 $T_{ff0} = 1$
 $LA = Q_1' Q_0'$
 $LB = Q_1' Q_0$
 $LC = Q_1 Q_0'$

Counter-decode





این مثل به شماره است



نمایشی از ترکیب ها و دردی ها هستند

آنچه برای 24 هم داشتیم B را RB + B و LB + T2, T4 دردی مشترک با کلاک که می کند دردی آسانترین هر وقت فعال شده عمل می کند

Johnson Counter






Subject:

Date:

Time:

Ring Counter




فاز شماره اولی عبور

(edge trigger)


این latch ها چون در آپست من به master به slave تا فضا را

آه دیگرام اینجوری بود چی ؟



آه توی یه بلوک دو تا فرکانس باشه با هم من لبه ادا تا یکت
 هر دو فرکانس با هم انجام می شن. شون آه توی یه بلوک باشه
 یعنی جمع تیبیای A و B
 قبل قبل فقط A یا B
 AND می شه بعدی به تو LD

$$\begin{matrix} A=0 \\ B=3 \\ C=A+B \end{matrix}$$






دقتی کلک می آید به نیک باشه

Subject:

Date:

Time:


S.M chart



یک بگرد
ASM
که توی یک زمان
بهم انجام می شه فرمای
هاش توی بازه T0
(تایم T0)
باید کلاک بشه با هم
انجام می شه
ترتیبی نیست

$T_0: \mu_1, \mu_2; \text{if}(x) \{ \mu_3 \} \text{ else if}(y) \{ \mu_4 \} \text{ else goto } T_0$
goto T1 goto T2


این حالت پایین غلطه چون توی یک تایمیک نمی شه به μ -op در بار انجام شه.



داخل decision box ها ورودی ها

اما که تمرزه باشه درسته.
با هم ادا R3 مقادیر قبلی R1 و R2
در حساب می کنه چون ترتیبی نیست
همه با هم حساب می شن




بهمه با کلاک باید بره توی حالت توی به توی loop بیرون



Subject:


Date:

Time:




$T_1: M_1, M_2, \text{if } (x) \text{ if } (y) \{ M_5, \text{goto } T_1 \},$
 $\text{else } \{ M_4, \text{goto } T_2 \}$
 $\text{else } \{ M_3, \text{goto } T_1 \}$

حالت اوله




حالت
LALBLPCLDec

کاهش حالت



این فقط نزدیکی T_2, T_5 یکدیگر ولی
 به حالت یکسان فرقی در نتیجه کاهش
 حالت نداریم
 اما می‌شود به کارایی کرد مثلاً
 بریم تو الگوریتم ببینیم می‌شود
 RA, RB, RP با هم عملیاتشون کار کنه
 هر دو بذاریم توی یک تا می‌تواند
 یا مثلاً ببینیم می‌شود هم‌مدار با هم
 انجام دار یا نه

حالت اوله



ASPL به شکل زیر در می‌آید
 اما در T_1 لا نه می‌شود حذف کرد
 که حذف شده به چیک z به به حالت نوره
 بعد بزرگ اول z و افقی توی می‌شود z
 در نمونه B لود شده در چیک کنه B قبلی z چیک کنه


Subject:

Date:

Time:

ی‌شده جارت رو به شکل زیر م‌کشید حاصل $P = A \times B$ م‌درسته .



درسته چون ازینا که قوی‌گدر هستن همه باهم قوی
 یک timing انجام ی‌شده تنها فرق که داره قبلی
 وقتی کار تموم ی‌شده $B = 0$ و دلی (یا) وقتی تموم ی‌شده
 $B = -1$ اما تک $RP \leftarrow RP + RA$ در نمی‌شده آورد
 بالا چون بیرون بیشتر می‌شود .



با جارت قبلی می‌یم جلو



فرکانس min, max

کرن کار این مدار ضرب این مورد که مدار خاموش می‌کنیم قوی پایه‌های A و B اون عددی که می‌خوایم
 رو می‌سازیم بعد مدار رو در باره روشن می‌کنیم که بیرون به حالت اولیه. برای روشن خاموش کردن به یک پایه
 اضافه می‌کنیم .



درآمدی S و Z رو داریم .

دو تونه به شکل زیر باشد ولی Z نه چون Z به RB ربط داره
 RB م‌حقن با تکاگ تغییر کنه ← Z درآمدی سسترون
 ← S درآمدی آسترون




Subject:

Date:

Time:

بلکه دیدن ورودی های آشکارساز باید دره کلاک و ورودی روی هم بیرونش که بین مدار ورودی رو




$T_{clk} < T_{min} = 1ms$
 $\Rightarrow f_{clk} > 1KHz$

تقلین کلاک
 پالس روی بینه

برای داشتن فرکانس پایینم در ورودی آشکارساز یا حافظه دنیا یک


یا کمینه کلاک 1MHz باشد و 1KHz هزار بار کلاک می داری 5 هزار بار



ضرب کلاک 50 یا ضرب کلاک که قوی تر پالس دیده بار ضرب کلاک بعد از ضرب کلاک تا 5 دوباره یک شده یعنی هر بار که 5 کلاک به بار ضرب کلاک هر بار کلاک یک دفعه ضرب دیده بود




فرکانس مانتریم (تا فرم مدار ترکیبی) تواند با چند برود رعایت شود

به تاخیرها برود فرکانس مانتریم و همچنین به تاخیر غالب شدن قوی مثل خودمون کیت AND بیشتر تاخیر رو داره نسبت به A و B دانه



$T_{clk} > T_{max} = 100ns$
 $\Rightarrow f_{clk} < 10MHz$

که اون که P, A, AND شدن جا state box, condition box تاخیر بیشتر شده
 دکل 10MHz نیست 20MHz



برای اینکه بشه 30MHz state box دکل 20MHz

$2f_{clk} > 100ns$
 $\Rightarrow f_{clk} < 20MHz$

زیر

اما جهت این مدارها ضرب رو با سرعت یکسان انجام دادن حاصل ضرب (قوی) به عنوان بودن

Subject:

Date:

Time:

دانش کامپیوتر

IFF حالت


ROM-Reg

PLA-Reg

MUX-Register

طرح کنترل


دانش کامپیوتر



حالت میانی

	00	01	11	10
T ₀	0	0	1	1
T ₁	1	0	0	0

$$D^t = Q^{t+1} = QZ' + Q'S$$



دانش کامپیوتر

2 FF-D حالت

حالت اولیه توقع روشن شدن T0

هنگامی که خروجی تری T0


باشیم (که تا یک باشد؟)

تری تا باشیم S هم ضربه

تری تا باشیم Z هم ضربه!

کی می خواهیم تری تا باشیم؟

آورد! باشن یا تری تا باشیم زح ضربه.



حالت JK-FF

Q' Q

T0: if (S') goto T0

else (RA ← A, RB ← B, RP ← 0, goto T1)

T1: if (Z') (RP ← RP + RA, RB ← RB - 1, goto T1)

else goto T0


Q

هر وقت بخوایم فردی باشه S=1

K=1 ← Q'

بعد برای ثابت بودن هم داریم

چیزی اصل نیست






Subject:

Date:

Time:

روش ROM-Reg



این روش کایس جدول 4 سفرد 8 ستون
 4 باره

$$f_{T1} = T_0 + T_2 y'$$

$$f_{T2} = T_0$$




$$f_{T3} = T_0 x' + T_1 z$$

$$f_{T4} = T_1 z$$

مندی هاری خونی



OFF

JK-FF



برای هر سه تغییر حالت ما در
 بررسی میکنیم یا توی به ادن بشود در مداریم توی ج ک توی



میراست Q1 و Q2 بشه Q0
 توی میریپ Q0 بشه Q1



Subject:

Date:

Time:



ROM به تعداد 2x AND دارد بدست آوردن
 با در حالت 00 بدون 2=2, 2=0
 مدارات ترکیبی اینها را میزنیم
 مدارات ترکیبی که بیاید از مدارات ترکیبی اینها را میزنیم
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 اینها را میزنیم بدست میزنیم بدست میزنیم بدست میزنیم
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.

حالت منطقی	Q ₄	Q ₃	Q ₂	Q ₁	Q ₀	f ₇	f ₆	f ₅	f ₄	f ₃	f ₂	f ₁
00	0	0	0	0	0	0	1	0	0	0	0	1
01	0	0	0	1	0	1	0	0	0	0	0	1
10	0	1	0	1	0	0	1	0	0	0	0	0
11	0	1	0	1	1	0	1	0	0	0	0	0
...
31	1	1	1	1	1	1	0	0	0	0	0	0

با این مدارات میزنیم
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.
 مدارات استاندارد به خاطر نویز به مدار از مسیر خودش خارج می کند.



Subject:

Date:

Time:

اما PLA به تعداد سیرها AND می فرماید به تعداد فرد تیرها OR می سازم مدار رو .


جدول حالت خلاصه شده .

PLA-REG

از همین جایی که تیرها رو op-ها رو هم
مستقیماً نوشت .

$Q_1 Q_0$	Z	Y	X	I_4	I_3	I_2	I_1	I_0	Q_1^{t+1}	Q_0^{t+1}	f_7	f_6	f_5	f_4	f_3	f_2	f_1	f_0	
$I_4 I_3 I_2 I_1 I_0$									0	0	0	0	0	0	0	0	0	0	0
$Q_1' Q_0' X T_0$	0	0	x	x	0				1	1	0	0	0	0	0	0	0	0	0
$Q_1' Q_0' X$	0	0	x	x	1				1	0	0	0	0	0	0	0	0	0	0
$Q_1' Q_0 Z T$	0	1	0	x	x				0	1	0	1	0	0	0	0	0	0	0
$Q_1' Q_0 Z$	0	1	1	x	x				0	0	1	1	0	0	0	0	0	0	0
$Q_1 Q_0 Y T_2$	1	0	x	0	x				1	0	1	0	0	0	0	0	0	0	0
$Q_1 Q_0 Y$	1	0	x	1	x				1	0	1	0	0	0	0	0	0	0	0

جدول PLA (دانش)



تدی ROM ، PLA به 2 FF به حالت استفاده شده .

اینجا که به حالت استفاده شده چون برایش AND ایست ختم (برای 11) AND نیاریم

در نتیجه عددی هرش هنر کرده به حالت منفرجه و دردی هم صفرن .


آه به جای Q_1^{t+1} از C این استفاده می کردیم و درنت درحالت استفاده شده یعنی 0 به 10 با و درهای منفرجه (له مدار)

Subject:


Date:

Time:


$0LZ$
 $1LZ$ } خروجی
 Hz شمار }
 MUX }
 به خروجی سر حالت } به جای



$i = 0 - (n-1)$




* انتقال دو خروجی مجزا نیست نوعاً بی معنی و بهم صدمه می زند مگر در موارد استثنای






Subject:

Date:





Time:



فردی سه حالت به جای MUX



دوتا LZ فردی سه به هم وصل کرد
 اما نه سه تا HZ با به LZ به هم وصل
 شدن سه فردی با LZ تعیین
 می شه چون HZ شدن سه (فردی سه قطع) فردی HZ




Subject:


Date:

Time:

حاله جبری روی ترمیم سه حالت نیم NAND سه حالت




حاله مدار با سه با خروجی سه حالت



$i = 0 \text{ to } n-1$

Data in - g

$2 \times n \times m \text{ bit}$



دردی ها و خروجیها زبان خواندن (دوربین و سیل آنها)


استایل حافظه RAM
 سطل حافظه است (متناوب است) SRAM & DRAM
 Access time رعایت
 نقش حافظه و (I/O) است Static Dynamic

عرض پالس هم باید به حد است
 این دوگ master-slave نیست از slave (مدارات) بگیرم بهترین master بودم ترکیب نیم تا نیمه بودم
 رعایت Access time هم

Subject:


Date:

Time:



موازی
سرک
باینری
انتقال
حافظه
سکین خواندن و نوشتن
نقشه حافظه $1/6$
حساب
نقشه
شیتت
op



$T_1: AR \leftarrow^{10} adr1, T_2: DR \leftarrow m[AR]$
 $T_3: AR \leftarrow^{20} adr2, DR \leftarrow^{30} data, T_4: m[AR] \leftarrow DR$



Subject:

Date:

Time:



و نه تا آخر داشت RAM می بود به تعیین نمی بود در این حالت اما نه این wait در تغییر رخ T2 در هم این بود

T: DR ← M[AR], {if wait = 1} goto T2, else goto T3

T₁: R₁ ← 10, R₂ ← 20, R₃ ← 30, R₄ ← 40


T₂: DR ← M[R₁], R₁ ← R₁ + 1, if (wait) goto T2, else goto T3

T₃: M[R₃] ← R₂, R₃ ← R₃ + 1, R₂ ← R₂ - 1



T₄: R₅ ← M[R₄], R₅ ← R₅ - 1, R₄ ← R₄ + 1

T₅: M[R₄] ← R₅

این مقدار می که رجیسترهای R₁ و R₃ و R₄ به ترمینال آدرس میزنند
 $R_1 \leftarrow 10$ $R_1 \leftarrow R_1 + DR + M[AR]$




همه اینها به شرطی درسته که Tacc از 10 کمتر باشه



Subject: _____

Date: _____

Time: _____



$$S_1 = T_2 + T_3 + T_4 + 0$$


$$S_0 = T_2 + 0 + T_4 + T_5$$

(wait time)


تا آنکه به پرورد نیوراید به من قبل بریم ولی آنه فرستوری بنویسیم غلطه چرا که هر بار که
برگردیم به T2 مقدار R1 عوض شده پس R1 ← R1 + R2 و میزاریم تو state (مبار)

Memory Mapping


نمونه حالت (I/O)



مجموعه 16bit
مجموعه 4bit



مجموعه 4x1
مجموعه 16x1




0	Ic0	0	2
1	Ic0	1	3
2	Ic0	2	3
3	Ic0	3	3
4	Ic1	0	2
5	Ic1	1	3
6	Ic1	2	3
7	Ic1	3	3
8	Ic2	0	2
9	Ic2	1	3
10	Ic2	2	3
11	Ic2	3	3
12	Ic3	0	2
13	Ic3	1	3
14	Ic3	2	3
15	Ic3	3	3

Subject:

Date:

Time: 1



به ترتیب هر R_i ها در پنداریم
 R پیشونش می تونه خونده بشه
 در نهایت خاطر MUX یکیش میاد ترفردی


A_3	A_2	A_1	A_0	a_1	a_0
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	1	1

می تویم به جای MUX از نردجی سه حالتی
 استفاده می کنیم

Subject:


Date:

Time:



بیا ده سازی عدد تعیین با فردی سه حالت
DBUS

حال بیا ده سازی این



- 1- رفع آدرس هر IC بر حسب Hex
- 2- خطوط آدرس IC ها
- 3- CS ها ؟


8K → 13 خط

	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	Hex	
000	0	0	0	α	α	α	α	α	α	α	α	α	α	0000	IC ₀
001	0	0	1	α	α	α	α	α	α	α	α	α	03FF		
010	0	1	0	α	α	α	α	α	α	α	α	α	0400	IC ₁	
011	0	1	1	α	α	α	α	α	α	α	α	α	07FF		
100	1	0	0	α	α	α	α	α	α	α	α	α	0800	IC ₂	
101	1	0	1	α	α	α	α	α	α	α	α	α	0BFF		
110	1	1	0	α	α	α	α	α	α	α	α	α	0C00	IC ₃	
111	1	1	1	α	α	α	α	α	α	α	α	α	0FFF		

Subject:

Date:

Time:




CS دفاع به طور کلی تابع ABUS


حالتی خواهیم مینیم سازی کنیم و CS ها رو بسازیم

	$A_n A_{10}$	00	01	11	10
A_{12}	0	CS ₀	CS ₁	CS ₂	CS ₁
	1	CS ₂	CS ₂	CS ₃	CS ₂

حالتی خواهیم ساده سازی کنیم اما باید شروع تواری در هم خط کنیم به شکل CS₂ ها قوی در 2، 4، 5، 7، 6، 5، 4، 3، 2، 1، 0
باشند. برای اینکه CS ها ساده شدن ترتیب آنک ها را عوض می کنیم. (به خاطر از بین رفتن توالی اولی و نباید ترکیب کنیم.)



$A_3 A_2 A_1 A_0$



هر ترتیب 4 تایی باشد

توالی باشد 0000 و 0001

به آدرس چون هم حالت ها در پوشش می ده

$A_2 A_1$

به 0000
0001
0100
0101
1000
1001
1100
1101

Subject:

Date:

Time:


41 20 2, 1000 0100 0010 0000
3 ردیفی سه بار bit آدرس ساخت با چیب گت می سازیم.

	CS	a ₁ a ₀
0	1	0 0
2	1	0 1
4	1	1 0
8	1	1 1
سایر	0	α α

op حسابی - حسابات عدد و شرط ها

$T_1: R_3 \leftarrow R_1 + R_2$ $T_2: R_3 \leftarrow R_1 - R_2$ $T_3: R_3 \leftarrow R_1 * R_2$ $T_4: R_3 \leftarrow R_1 / R_2$
 $T_5: R_3 \leftarrow R_3 + 1$ $T_6: R_3 \leftarrow R_3 - 1$ $T_7: R_3 \leftarrow -R_3$

مکانه حد عملکرد مدار ترکیبش تو Ram نباشه
 مثلن جای تفریق تو یه کلاک تو سه کلاک انجام
 بشه وقتی جورید مثل بالا نوشته باید با 1 کلاک
 انجام بدید. آه مثل بالا نوشته یعنی ترکیبش



آه کانت قوی $R_1 \leftarrow R_3 + R_2, T_1$ اذن مرقه باید به FA اضافه می کردیم اما آه داشتیم

$T_8: R_4 \leftarrow R_3 + R_2$

ی مثل مدار 11

Subject:

Date:


Time:

$T_1: R_1 \leftarrow R_2 \wedge R_3 \rightarrow$ selective clear $\begin{matrix} 1010 \\ 1100 \\ \hline 1000 \end{matrix}$

$T_2: R_1 \leftarrow R_2 \vee R_3 \rightarrow$ selective set $\begin{matrix} 1010 \\ 1100 \\ \hline 1010 \end{matrix}$ r bit, bit, bit and, or

$T_3: R_1 \leftarrow R_2 \oplus R_3 \rightarrow$ selective comp $\begin{matrix} 1010 \\ 1100 \\ \hline 1110 \end{matrix}$ or, and

$T_4: R_1 \leftarrow \bar{R}_1$




انتقال
حسابی
منطق
شیت } 4-op
پردازش های غیر عددی دست ها
پردازش های عددی دست ها

selective comp - selective set - selective clear

$R \begin{matrix} R_3 & R_2 & R_1 & R_0 \end{matrix} \Rightarrow R_3 R_2 R_0 = R \wedge 1101$

$R_3 R_2 R_0 = R \vee 0010$

$R_3 R_2 R_1 R_0 = R \oplus 0010$



اون تیکه های از R1 و R2 که می خایم selective clear کنیم به R1 و شیت می ده


تا غیر این مدار اندازه AND و به کمک AND انجام میشه.

Subject:

Date:

Time:

int A, B
فرمت برداری
ASCII



ورودی - خروجی
فرمت برداری ASCII - 12: 00000000
با طیفها دارد می بینم
دستی
12: 00000000
-12: 11111111

سریبازینه اعداد اعشاری

0.12
+2
-12

ALU

decimal → octal

scanf("%d %o", &A, &B)

دستور تبدیل با scanf
عدد خالی میسازد ده با Hex و 0 با اکتال

C = A + B;

printf("%d", C)

	Hex	BIN	OEC
A	41	01000001	65
B	42	01000010	66
...
a	61	01100001	97
b	62	01100010	98
...
z			


اگر حرف بزرگ در جابجایی
نیم +32 می کنیم

if (C1 > 'A' && C1 < 'Z')
C1 = C1 + 32

چون حرف بزرگ دو بیت تری bit از پیش 32
ورودی

یا کار تری در اینست
C1 = C1 | 0x20
Hex ← 0010 0000 ← 20


ASCII → BCD unpacked → BCD packed → BIN



دره ASCII اعداد
لاشون سه بده
خود عدد

ورودی تبدیل به BIN یا BCD packed می شه خروجی


BCD packed → BCD unpacked → سه سون ششیت می دم 4 تا اول بیره (تأثیر) تبدیل به BIN نیاز به محاسبات داره.



Subject:

Date:

Time:




این واحدها به واحد کنترل عملند بی نهایت تکرار داشته باشند

$A > B \Rightarrow A - B > 0 \Rightarrow Z = 0, S = 0, C = 0$

کامل عملیات status bitها را در وقت اراده می کند.


$A = B \Rightarrow A - B = 0 \Rightarrow Z = 1$

سه نوع شیفت داریم



$R \leftarrow shl R$
 $R \leftarrow shr R$

شیفت منطقی



ضرب در 2
تقسیم بر 2

$R \leftarrow A shl R$
 $R \leftarrow A shr R$

شیفت حسابی



به شیفت راست حسابی با بقیه فرق داریم ولی این شیفت چپ حسابی و منطقی یکی هستند.





$R \leftarrow cir L R$
 $R \leftarrow cir R R$

شیفت دایره ای

در شیفت حسابی علامت خفای شده روی شیفت راست bit علامت تکراری شده. هرگز در شیفت چپ حسابی زدن اتفاق افتاده بود بیت چپ به هم نماند باشن چون موده دگ آمد به شیفت به هم نماند اتفاق افتاده.



این Processor به general purpose باشه





برای ایند چند عملیات

در پردازش انجام بدم باید

چندتا ALU بدام

چون ALU برای دوتا کار

لدوام عملیات حسابی



چون بمنزله عمل منقعی و حسابی رو نمی توانیم selector های MUX را می توانیم بکار ببریم.

و در آنجا می توانیم MUX را به شیوه مختلف کنیم 3 دربریم به Ai+1 و 2 دربریم به Ai (فرز)

$$\boxed{1 \dots 1 = 1} \Rightarrow A_{n-1} - A_0$$

$S_3 S_2 S_1 S_0 C_0$	R
0 0 0 0 x	$A \wedge B$
0 0 0 1 x	$A \vee B$
0 0 1 0 x	$A \oplus B$
0 0 1 1 x	\bar{A}

حسابی	عمل
0 1 0 0 0	$A + B \rightarrow \text{ADD}$
0 1 0 0 1	$A + B + 1$
0 1 0 1 0	$A + \bar{B} = A - B = 1$
0 1 0 1 1	$A + \bar{B} + 1 = A - B + 1$
0 1 1 0 0	$A \rightarrow \text{NOT}$
0 1 1 0 1	$A + 1 \rightarrow \text{INC}$
0 1 1 1 0	$A - 1 \rightarrow \text{DEC}$
0 1 1 1 1	A

1 0 0 0 x	shl A
1 0 0 1 x	shr A
1 0 1 0 x	ashr A
1 0 1 1 x	lshr A

Subject:

Date:

Time:



$RI \leftarrow 0 \rightarrow$ ماشه پیش روی داریم $RI \leftarrow 111 \dots 1$ در انتاب $A+B$ می گیریم
 حال آنکه شش processor 6 بایت بود و ورودی ها 32 bit می شود و در هر دو می گیریم.



Long int A, B
 واسه ایند کول این ورودی ها زیاده تو چند کلمه ذخیره می شه مثل توی جمع باید کتری ضمیمه کاره صغینه اول معا ها ارجع می کنیم به کتری رزنده می داریم برای High ها و اورد هم جمع می کنیم SBB هم برای صغینه متبر برای تفریق

$SUB A, B \quad A - B$ دی برای 8 هم نیست فرق نه از سها شروع شده باز
 $SBB A, B \quad A - B - borrow$ High دی نیست هم وابسته اند و بیت خودی باید صغیه شده

فلک کتری
 در تفریق یاد خودی
 در جمع کتری خودی
 در اشتیاق هم اکتا خودی



دسته بندی دستورات
 انتقال، پردازشی، مقایسه
 ورودی، خروجی، کنترل برنامه، کنترل ماشین

Subject:


Date:

Time:


فرمت دستورات (ساختار) $address$ field
 $op-code$ AF_3
 آدرس عمل

۱- تعداد AF های یک دستور و انتخاب


	تعداد آدرس مورد نیاز	تعداد AF در هر دستور
انتقال	2 - مقدار	
پردازش بیتی	2 - چیکار کن	
پردازش باینری	3 - داده اول داده دوم دوم کجا بریزه	موازن بسترهای $RISC$ عمومی 0, 1, 2, 3 آکونتر از هر یک موازن AC میزنه پیشته
کنترل بزرگ مقیاس	1	
مشروع	2	



۱ موازن AC



در $RISC$ آدرس ها، آدرس های رجیستران (مثال جمله قبل)



5	3	3	3
$op-code$	AF_1	AF_2	AF_3
ADD	R_1	R_2	R_3
00001	001	010	011

$$R_3 \leftarrow R_1 + R_2$$

که آدرس نولد 3 در حذف کنیم متن می شه $R_1 \leftarrow R_1 + R_2$

پردازش بیتی می خوانیم طریقی کنیم از این موازن ها باید انتخاب شه ما موازن AC در انتخاب می کنیم

Subject :

Year . Month . Date . ()

2- مد های آدرس دهی و انتخاب (نمود تفسیر AF است) .
 ادن آدرس فیلدهایی که غیر از انتخاب شدن فیلد شده است یعنی مدش فنی است ،
 مستر است .

op	AF
20	20
30	
30	-5

$$AC \leftarrow AC + R20$$

1- مد فنی

2- مد با فصل $AC \leftarrow AC + 20$

3- مد حافظه ای مستقیم $AC \leftarrow AC + M[20]$

4- مد حافظه ای غیر مستقیم $AC \leftarrow AC + M[M[20]]$ (pointer حافظه)

5- مد رجیستری مستقیم $AC \leftarrow AC + R20$

6- مد رجیستری غیر مستقیم $AC \leftarrow AC + M[R20]$

7- اندیس

8- نسبتی ، 9- بیسی

بسته به بازدهی و کاربرد این یا چند نوع انتخاب کرد ما چون بازدهی مصرفیت دامنون در general purpose بودن همه 3 و 4 دارد انتخاب می کنیم . برای اینکه بنده کدام را اذیم به 3 یا 4 به bit لازم داره که بنده مد حافظه مستقیم مقصود یا غیر مستقیم . (آدرس مد معنی 1bit)

mode $\rightarrow M$




3 مراجعه به حافظه $M[M[AF]]$

$$\Rightarrow AC \leftarrow AC + M[AF]$$

توی RISC زمان بالاست چون دک استورات تو حافظه نیست مقادیر رو از رجیسترو می داره .

3- طول دستور و طول کلمه

همه دستورات طول آدرس ها شون یکنان نیست . از نظر تئوری طول دستور کماتر هر تعدادی از یک یا چند کلمه باشد از هر جایی شروع شده ولی تو پروسورها ایگوری نیست دانندمان داغون شده ف توی پروسورها دستورات رو مفردی از کلمه می گیرن از یه جای مشخص هم شروع می نشن .



Ariyan

بعضی دستورات یک کلمه و انتخاب می کنیم

Subject :

Year .

Month .

Date .


()

4 - جدول کده چند بیت (مغربی byte)


4Kx16

MRI	7	op-code 12 bit
RRI	12	op-code 12 bit
I/OI	6	op-code 12 bit

تعداد بیت های آدرس فیلد به تعداد آدرس های 12 بیت
حافظه ربط داده، اینده گیی حافظه روی خوام آدرس
بدیم اینده ما 4K می خوام. فرض کنیم کل حافظه تلفات
4K هست. پس اینده ما 16 می تونه باشه



2 byte می گیریم. 3 bit op-codes
3 bit هست دستور تولیدی کنه.
پیچیده گیی بیشتره. یعنی بهتر بودن نیست.
ما می خوام 25 دستور بدیم 3 bit که




می شه مثلن 2 بیت آدرس رو بدیم تو op-code
نمی توینیم اینجوری کنیم 5 تا با بالایی تولید کنیم 19 پایی
چون حافظه نمی فهمه کدم op-code اش کجاست.

از طرفی همه دستور ها آدرس می خوانن کلمه Inc, Dec, اینا.

برای همین به کلمه بدیم فقط برای op-code. برای ادایگی که آدرس نمی خوانن ما باید تمایز قائل
شیم و اینا رو تفکیک کنیم و اب حافظه یا باید bit اضافه کنیم یا چند بیت اول رو اختصاص
بدیم برای فهموننن به حافظه مثلن آنه 3 bit آدرس همه با یه معنی پیش op-code ه.
یا باید فرمت دگ تبدیل کنیم به کار تک کنیم آدرس فیلدها فرق کنن یعنی می توینیم تلفات دلم
دبانه دهی دزد یاد کنیم ولی پیچیده گیی لا بیشتر کنیم

Reference memory Registers

MRI	7	op-code 12 bit
RRI	12	op-code 12 bit
I/OI	6	op-code 12 bit
	25	



دستورات

- 1- انتقال
- 2- پردازشی
- 3- کنترل برنامه
- 4- ورودی ورودی
- 5- کنترل ماشین


5
10
15
20
25

Subject :


Year . Month .

تاریخ دستور کد نام اثر

تاریخ	دستور	کد	نام	اثر
2	AND	3	data	$AC \leftarrow AC \wedge M[EA]$
2	ADD	3	data	$AC \leftarrow AC \vee M[EA]$
1	LDA	3	data	$E \rightarrow AC \leftarrow AC + M[EA] \rightarrow E$
1	STA	3	data	$AC \leftarrow M[EA]$
3	BUN	3	data	$M[EA] \leftarrow AC$
3	BSA	5	data	$PC \leftarrow EA$
2, 3	RRI / IO	2, 3	data	$M[EA] \leftarrow M[EA] + 1$ $\% (M[EA] = 0) PC \leftarrow PC + 1$
2	CLA	7	800	$AC \leftarrow 0$
2	CMA	7	400	$AC \leftarrow \bar{AC}$
2	CLE	7	200	$E \leftarrow 0$
2	CME	7	400	$E \leftarrow \bar{E}$
2	INC	7	80	$AC \leftarrow AC + 1$
2	CLF	7	40	$E, AC \leftarrow \bar{C} \vee E, AC$
2	CLL	7	20	$E, AC \leftarrow \bar{C} \vee E, AC$
3	SZA	7	10	$\% (Z) PC \leftarrow PC + 1$
3	SZE	7	08	$\% (E) PC \leftarrow PC + 1$
3	SFA	7	04	$\% (AC > 0) PC \leftarrow PC + 1$
3	SNA	7	02	$\% (AC < 0) PC \leftarrow PC + 1$
5	HLT	7	01	توقف سیکل دستور




این 4 بیت از 12 بیت I₀₋₇ برن
 3 بیت 3 بیتی نام داشته های I₀₋₇ و RRI
 در دستور قده به 4 سی اول ترقه
 داده تر MRI، AF و
 دنگواه
 نوع دستور RRI با بقیه بیت
 خاصیت
 دستور حافظه ای 7
 غیر حافظه ای 7




تاریخ	دستور	کد	نام	اثر
4	INP	F	800	
4	OUT	F	400	
3, 4	SKI	F	200	$\% (IFG) PC \leftarrow PC + 1$ input flag
3, 4	SKO	F	100	$\% (OFG) PC \leftarrow PC + 1$ out put flag
5	ION	F	030	فعال کردن دنگه
5	IOF	F	040	غیر فعال شدن دنگه

این 4 بیت از 12 بیت I₀₋₇ برن
 3 بیت 3 بیتی نام داشته های I₀₋₇ و RRI
 در دستور قده به 4 سی اول ترقه
 داده تر MRI، AF و
 دنگواه
 نوع دستور RRI با بقیه بیت
 خاصیت
 دستور حافظه ای 7
 غیر حافظه ای 7



EA عملی نه از آن مخلونه برداشته می شود.
 غیر مستقیم
 مستقیم
 AF
 M[AF]



Subject :

Year . Month . Date . ()

Fetch برداشت دستور از حافظه تشخیص ← همه جا به جوره ^{سیکل ماشین}

IND بین EA ← دستورهای فرجافته ای این مرحله را ندارند فقط F و E دارند → اجرا

EXE اجرای دستور ← 25 دستور ← 25 سیکل منتف

← 27 سیکل ماشین + 1

که INT سیکل دقیقه

← 23 سیکل ماشین

برداشت دستور و تعیین EA برای همه به اجرا انجام می شن اما EXE ها هر کدام به جوره

در کرده دستورات

3- کنترل برنامه ← تغییر ترتیب اجرا

5- کنترل ماشین ← تغییر رفتار پرده سور

هر پرده سور به نقطه شروع fix

دارد که از ادبی شروع می تونه دستور

رو از ادبی در می داره

اطلاعات لازم برای کاربر از پرده سور

1- حافظه 4Kx16

2- رجیسترهای پردازش و فلک ها AC, E, S, Z

3- دستورات (فرمت) که اثر

4- ترتیب اجرا [توانی تمایز داد ← بعد از اجرا انجام می شه دستورهای کنترل برنامه این رو بهم می زنه

دستورات کنترل برنامه ← برای هم زدن توانی توانی میباید تشکیل مدها
که تغییر PC


مانند بدیم در که ام مرحله از اجرای دستور هستیم در هر لحظه ← این شماره باید ضبط شه حتی شدن

ما می خوانیم به گاری انجام بدیم یا یادمون می مونه یا به جا یادداشت می کنیم که الان توی این مرحله هستیم

پس باید نگه داره و ضبط کنه که چه دستوری

و در داشته تا وقتی کارش تمام شه بعد برود

دستور بعدی



Subject :

Year . Month . Date . ()

IR ← M[PC]

تعداد شروع مقدار اولیه PC

Fetch


مقدار شروع مقدار اولیه PC
 $M[PC]$ → $M[PC]$
 $PC ← PC + 1$

به هم خواندن توانایی مقدار جدید PC

انتقال به حافظه، حافظه به رجیستر، رجیستر به حافظه
 رجیستر به رجیستر

EA ← AF
 AR ← M[AF] } IND


انتقال معلوم شده، برداشتن مقدار به رجیستر یا حافظه تغییر می کند، کنترل برنامه هم PC در عوض می کند
 (مثل goto)



AC ← M[100]
 AC ← AC + M[101]
 M[102] → AC

int A=15, B=-30, C=0;
 C=A+B;

goto L1 ;
 L1 200



int A=0x123
 A++;
 Load A ⇒ inc A ⇒ store A
 20000 7080 30000


Subject :

Year .

Month .

Date .

()




انشعاب غیر مشروط (BUN) go to 100

مثال انشعاب مشروط (نیاز است)

if (CC0) go to 100

else go to 200



M[AD1] ← M[AD2] ∧ M[AD3]

Load ← LDA AD2


∧ ← AND AD3

store ← STA AD1

پس بجای انجام می دهم

skip Z AC ← SZA ← zero flag ← if (AC=0) go to 100

else go to 200




بقیه skip خواهد شد مثل همین

ISZ دو کار می کند یکی اینکه آدرس خودش را در 2 می کند آنه حاصلش بجزر افشانده که در آن شده بدونه می پرد
به بخش پردازش و به بخش کتر می کار Inc این که انجام می ده کاره نسبت به دستور
انه بود باید Load می شد تو Inc AC می شد دوباره store می شد استفاده در تشکیل حلقه


مثال می خواهم از خونه 10 برو تا آدرس 20 و 30 بار به از حلقه بیاید بدون (for)

به خونه 20 به عنوان متغیر می گیرم تا که باهاش بشروع (تو خونه 50 مثلن)



Function → توانایی زیرین → BSA → Branch save address (call) → RET^{return} (مدیریت برنامه‌های بزرگ) → تمامی هم نیست

مثلی توی C هم داریم call می‌کنیم به function رو Pow(x,y)



باید آدرس ما save شدن (کمی بزرگ) (کمی بزرگ) که روشش معلوم است، باید. return address به save نشود. ذات call در واقع return به آدرس.


دستور تابعی RET نداریم ولی تابعی BSA (برای است)؛ return, call, return

صفتی

Subject:

کل فایب

Year: Month: Date:




return address register
return
call
ARM
پشته جا فایب
BSA
RAR ← PC
PC ← EC
RET PC ← RAR

first in - first out
اول فایب بر پشته اول
هم استفاده می شه
ازین که نیاد تو اول بر پشته


ترتیب فایب و یاز یا بی در RAM

- 1- تصادفی
- 2- صف (queue) FIFO
- 3- پشته (stack) LIFO

که ادرسی به آخر
ضبط شده اول
استفاده می شه




کاربرد پشته توی call های تودرتود



پامر call روی پشته گذاشته می شه با هر RET برداشته می شه
stack

Subject: _____
Date: _____

وقتی گذاشتیم SP بر نشون به 0 دگ همیشه باید پر نشون به 0



SP ← پویتری به بالای stack رو
فقط نشون می دهد هر چند آپشنه می تویم داشته باشیم
دیس به تعداد نشون پویتری خواهیم . (می تونه جای پر نشون به 0 یا جای خالی) به انواع stack داشته بویگرده
آدرس پشته
آدرس نزدیکتر آدرس بزرگتر
کدام برای ترمیم


Call, Ret, Branch some address BSA → Branch some address
جمله قبل رو می بینیم
پشته حافظه

```

Call      RAR ← PC      SP ← SP - 1      M[EA] ← PC
          PC ← EA      M[SP] ← PC      PC ← EA + 1
          PC ← EA      PC ← EA

Ret      PC ← RAR      PC ← M[SP]      PC ← M[]
          PC ← SP + 1
    
```

مثال از BSA



این دستور قوی تره همیشه می شه برگشت

Ret ذاتی یک آدرسه باید توی Ret آدرسه پیش بریم

حالا جمله توی به پر دستور Ret نباشه به چیزی باشه
هین کار کنه شدن اسمش mov باشه ما اینی BUN
این کار رو می کنه واسمون

PC ← AF / M[AF] BUN 4 ما اینی C لای خواهیم
PAPCO
که تابع recursive باشه باید فرم انفرادی پشته تشکیل بدم تا آدرسی برگشت
از بین نره

Subject: _____
Date: _____

ویژگی های یک پردازنده (از دید کاربر = برنامه نویسی به زبان ماشین)



1- حافظه $4K \times 16$

2- رجیسترها AC, S, E, E

3- دستورات (فرمت - که - مه - اثر) (بدون) 25 دستور

4- ترتیب اجرا / نقطه شروع / دستورات تکراری

PC




زبان سطح بالا به ترجمه شده به زبان ماشین (در نهایت زبان ماشین اجرا می شود Fetch و Decode می شود)


زبان اسمبلی
LDA B
ADD C
STA A

حال بیرون سطح طرح پردازنده

- طرح پردازشگر با ویژگی‌های که بیان شده:
- 1- توابع دستورات - رجیسترهای گسلی
 - 2- میزبان (باس)
 - 3- ساختار کنترل (دورده‌ها - فرجه‌ها)
 - 4- جزئیات بر حسب RISC
- برنامه نویسی برای پردازشگر و لیست دستورات رو داده.



تا الان داریم می‌خوانیم طرحش کنیم.



خونه 200 می‌شود 4 - PC م

حالا بیسیم واسه اینکه این اتفاقا بیوفته چیکو باید کنیم

اینکه در مرحله اول می‌خوانیم که (دوره) لازم داریم به این نمونه ضابطه شده شن E100 باید آفریادمون باشه ← از IR استفاده می‌کنیم 200 هم باید یادمون بخونه چون تو آخرین مرحله پیش نیاز داریم به جایی که AR

- 1) اول آدرس منورمان R می‌دیم + PC بشه
- 2) بعد از گذشتن 100 تو ALU دوباره R می‌دیم
- 3) 200 می‌آفریادون R +
- 4) به 5- یکم افندی کنیم
- 5) 200 می‌آفریادون -1 می‌آفریادون + W
- 6) 3 هم منوره بره دم اجرایی شده

اما مشن 7800 ، ALU و رجیستر

SOBHAN

گلی می‌خواد. هیچ دستوری ام بیشتر از این دنیا رجیستر گسلی، رجیستر گسلی بیشتر می‌خواد.

5- م ردها نمیشه زیاد کرد باید بیره توی R اری Inc نمیشه ← RDR

(EA رو نگه‌دارن)

نه برای این انتقال ها میریم لازمه یا می شه میریم گذاشت با Bus نه جزا باشه


طرح پروسیسور مینا

1- رجیستر های کس لازم IR, DR, AR


2- میره های لازم (باس)

3- ساختار کنترل

4- RTL برای 28 سیکل ماشین



نر این! ترنز




این [M[EA]] میاد تو DR از دیکای 0
تو ALU

ماشه تغییرش داد آدرس از یه بانه

بیره یا از DR آدرس بیره ما فرض می کنیم از AR می بیره بکنیم رجیسترها Inc, cl, Inc, خوان ما افعول می داریم

باشه

واحد کنترل




چرا flag ها (PC, PC+1, Z, A, S, Z, A) پس باید به Z, A, S, Z, A

Subject :

Year . Month . Date . ()

ورودی های کنترل از IR میار





برای دستورهای حافظه ای پیش از آنکه لازم نیست

باید برای دستورهای رجیستری اینها را op باید بیاورد


mode هم قوی هم اینست .

Reg 0 1 1 1
memory reference →
NMR → not memory reference

AND غیر مستقیم D.I
D.I' مستقیم
CLA D.I' I' R_n



حالتی توینیم که دستورات در اینست




داده از رجیستری جدا کردن

نگرده (مقدارهای قرمز تیره هستند)

برای DR هم می داریم که پیشیم منفرجه

اما اینا گاهی نیست باید آینه یک ما دویم که هر مرحله تا منگ مندم ؟ باید کلاک ها در بشیرج

سینک دستور سینک دستور



تیمینگ های این تا حالا چندتا کلاک اوده
یه کانتری داریم بشیرج کلاک ها در فرضی کنیم برای اینجا 4 بیتیه با کلا تا آینه یک بشیرج
اینجا کلاک های خروجی Inc, Cl, داشته باشیم به بعد دو تا ش با هم عینت یا کلا 0 یا کلا 1 پس آنه
همه داریم بشیرج

فرمان دستور آخر بدون فرمان کلا هم هست .

در شیرج PC مقدار اولیه دارن و بقیه نیخاردد SE چون باید تو T₀ بشیرج یعنی اولین کلاک میخواد بیاورد

مقدار اولیه PC در SE رو معرفی کنیم .

Subject : انجمنی شده (دبالتی شده)
 Year : Month : Date : بنویسیم باینه کلاک (انجمنی شده) ساعت و دقیقه و ثانیه

RTL fetch $\rightarrow IR \leftarrow M[PC]$
 $PC \leftarrow PC + 1$

$T_0 : AR \leftarrow PC, PC \leftarrow PC + 1, SC \leftarrow SC + 1$

$T_1 : IR \leftarrow M[AR], SC \leftarrow SC + 1$

$T_2 : I \leftarrow IR_{15}, D_0 \sim D_7 \leftarrow dec(IR_{(12-14)})$ و $SC \leftarrow SC + 1$

$AR \leftarrow IR_{(9-11)}$

مقدار $D_0 - D_7$ بعد از T_1 بعد از dec آمادهست چون FF نیست و کلاک می خواد یعنی op هر نسبت تا کلاک داده که تشخیص دستور داده انجام شده. اما چون FF سرراشته با کلاک T_2 فعاله. مصرفیت
 AR هم باید کلاک MUX دوری شده تو AR (0-11) به دستور مفروض هم هست که دک نمی نویسیم دک (قرنزا) به جاش cl در قطعی نویسیم.
 پس هر وقت سر شد می نویسیم هر وقت سر شد یعنی داده اضافی شده.

T_0 یعنی مدار شروع به کار کرده T_1 یعنی PC ارائه تو AR و T_3 یعنی AF تو AR دستور تو IR و dec هم شده.

15 T_3 شروع میکن اجرا هست برای این از دستورها $P_0 \sim P_3$ دستور که برداشته شده بود آدرس گذارشته شده بود AND بود (25 جور T_3 داریم) $T_3 D_7 \sim IR_8, T_3 D_0, T_3 D_1, \dots$

$AR = EA = \begin{cases} AF & \text{ی دریم توش AF (چون تو T_2 گذاشتیم)} \\ M[AF] & \text{و کلاک می خواد یعنی op هر نسبت تا کلاک داده که تشخیص دستور داده انجام شده. اما چون FF سرراشته با کلاک T_2 فعاله. مصرفیت} \end{cases}$
 $AR \leftarrow M[AF]$

$T_3 I D_7 : AR \leftarrow M[AR], SC \leftarrow SC + 1$

حالتی ای که AR که فرستیم شده دستور و آدرس برداشته شده

EXE شروع اجرای دستورات حالتی که T_4 دستور برداشته شده EA هم تو AR شده



انتر $CLA EXE$ به 7800 $AC \leftarrow 0$
 $CLA T_3 D_7 \sim IR_{11} : AC \leftarrow 0, SC \leftarrow 0$
 که 12 جور

$T_4 D_0$ دستور برداشته شده آدرس و فرستیم هم با AND بود

دستورهای رجیستری AND نمی خوانن با باینه کلاکم انجام میشه.

Subject :

Year . Month . Date . ()



Fetch $IR \leftarrow M[PC], PC \leftarrow PC + AR \cdot AF$

$T_0 : AR \leftarrow PC, PC \leftarrow PC + 1 \quad SC \leftarrow SC + 1$

$T_1 : IR \leftarrow M[AR] \quad SC \leftarrow SC + 1$

$T_2 : I \leftarrow IR_5, D_0 \sim D_7 \leftarrow dec(ZR(12-7)) \quad SC \leftarrow SC + 1$

$AR \leftarrow ZR(0-11)$
 AF در حقیقت 1

T_3

Subject :


Year . Month . Date . ()

دستور	عدد	دستورات پیوستگی	سینک
CLA	7800	AC ← c	T ₃ I'D ₇ IR ₁₁ : AC ← c, SC ← c
CMA	7400	AC ← AC	T ₃ I'D ₇ IR ₁₀ : AC ← AC, SC ← 0
CLE	7200	E ← c	T ₃ I'D ₇ IR ₉ : E ← c
CME	7100	E ← E	IR ₃ : E ← E
INC	7080	AC ← AC+1	IR ₇ : AC ← AC+1
CLR	7040	E, AC ← C ₀ E, AC	IR ₆ : E, AC ← C ₀ E, AC
CLL	7020	E, AC ← C ₁ E, AC	IR ₅ : E, AC ← C ₁ E, AC
SZA	7010	if (Z) PC ← PC+1	IR ₄ : if (Z) PC ← PC+1 C ₀ P ₃ T ₃ I'D ₇ IR ₄ Z
SPA	7008	if (Z') PC ← PC-1	IR ₃ : if (Z') PC ← PC-1
SNA	7004	if (S) PC ← PC-1	IR ₂ : if (S) PC ← PC-1
SZE	7002	if (E) PC ← PC-1	IR ₁ : if (E) PC ← PC-1
HLT	7001	توقف سینک دستور	IR ₀ : توقف سینک دستور

الان می‌تونیم تابع INC(PC) رو بنویسیم

$$INC(PC) = T_0 + T_3 I'D_7 IR_4 Z + T_3 I'D_7 IR_3 Z' + T_3 I'D_7 IR_2 S + T_3 I'D_7 IR_1 E'$$

نشان CLC و CLR و Comp و اینا قوی AC نیست قوی ALU اذیاتی نه اینا در این هم به L و AC و 0 هم به ALU



T₃ اگر غیر حاکمه ای باشه نه نمونه حالا اگر غیر حاکمه ای باشه که سینک تراشه

Subject :

Year . Month . Date . ()

IND $T_3 D_1 I: AR \leftarrow \underset{AF}{M[AR]}, SC \leftarrow SC + 1$

$T_2: AR \leftarrow AF$
 $SC \leftarrow SC + 1$

$T_3 D_2 I: AR \leftarrow M[AR]$
 $SC \leftarrow SC + 1$

$AR = EA \leftarrow \begin{cases} AF \\ M[AF] \end{cases}$ ← EA محاسبه می شود

نخستین T_4 یعنی همه آدرسها دایما آماده است و ضمن دستور حافظه ای برده شود
← EA و AR در $PC + 1$ شوند (دستور قوی IR)

$T_4:$

T_3 25 فورورد T_4 هفت جوره
0. - 05

AND $AC \leftarrow AC \wedge M[EA]$ آنز

$T_4 D_0: DR \leftarrow \underset{EA}{M[AR]}, SC \leftarrow SC + 1$

$T_5 D_0: AC \leftarrow AC \wedge DR, SC \leftarrow 0$

ADD $E, AC \leftarrow AC + M[EA]$

$T_4 D_1: DR \leftarrow M[AR], SC \leftarrow SC + 1$

$T_5 D_1: E, AC \leftarrow AC + DR, SC \leftarrow 0$

LDA $AC \leftarrow M[EA]$

$T_4 D_2: DR \leftarrow M[AR], SC \leftarrow SC + 1$

$T_5 D_2: AC \leftarrow DR, SC \leftarrow 0$

STA $M[EA] \leftarrow AC$

$T_4 D_3: M[AR] \leftarrow AC, SC \leftarrow 0$

BUN $PC \leftarrow EA$

$T_4 D_4: PC \leftarrow AR, SC \leftarrow 0$

BSA $M[EA] \leftarrow PC, PC \leftarrow EA + 1$

$T_4 D_5: \underset{EF}{M[AR]} \leftarrow PC, AR \leftarrow AR + 1, SC \leftarrow SC + 1$

$T_5 D_5: PC \leftarrow AR, SC \leftarrow 0$

Ariyan

Subject :

ف ف

Year . Month . Date . ()

ISE $M[EA] \leftarrow M[EA] + 1$, $(M[EA] = 0) PC \leftarrow PC + 1$

T4 O6 : $DR \leftarrow M[AR]$ $SC \leftarrow SC + 1$

T5 O6 : $DR \leftarrow DR + 1$ $SC \leftarrow SC + 1$

T6 O6 : $M[AR] \leftarrow DR$, $(Z) PC \leftarrow PC + 1$, $SC \leftarrow 0$


$DR \leftarrow M[AR]$
 $AC \leftarrow DR$
 $AC \leftarrow AC + 1$
 $M[AR] \leftarrow AC$
 $(Z) PC \leftarrow PC + 1$

این خواستیم AC انداز
 برای DR که مشخص اینه
 که AC عوضی شده پس ندان
 برنامه نویسی بر AC دسترسی داره .

انجای تویم همزمان از DR بریزیم تو AC و از AC بریزیم تو DR

دستورات I/O

دستور	آدرس	Input Pkg
INP	F800	$AC(0-7) \leftarrow INPR$, Input Register $IFG \leftarrow 0$
OUT	F400	$OUTR \leftarrow AC(0-7)$, output Register $OFG \leftarrow 0$
SKI	F200	$(IFG) PC \leftarrow PC + 1$
SKO	F100	$(OFG) PC \leftarrow PC + 1$
ION	F080	$IEN \leftarrow 1$
IOF	F040	$IEN \leftarrow 0$



IFG و OFG هم هفت بیتی کنترول

AC است 8bit

Ariyan

Subject :

Year . Month . Date . ()

IMP F800 AC(0-7) ← INPR, IF6 ← 0

T3 ID7 IR11 : AC(0-7) ← INPR, IF6 ← 0, SC ← 0

OUT F400 OUTR ← AC(0-7), OFG ← 0

T3 ID7 IR10 : OUTR ← AC(0-7), OFG ← 0, SC ← 0

SKI F200 (IF6) PC ← PC+1

" " " IR9 : (IF6) PC ← PC+1, SC ← 0

SKO F100 (OFG) PC ← PC+1

" " " IR8 : (OFG) " " " " "

IEN F080 IEN ← 1

" " " IR7 : IEN ← 1, SC ← 0



IOF F040 IEN ← 0

" " " IR6 : IEN ← 0, SC ← 0

↳ Interrupt enable

شان پرینتر می تونه با سرعت کلک چاپ کنه
کار داره که همیشه اینا رو مدیریت کنه
کاربر هم می تونه

مدارهای داره که به چیستری دارن که بشون می تونیم Port





سرعت انتقال داده و اینا تغییر می کنه

Subject :

Year . Month . Date . ()

استفاده از یک سیستم } کاربرد خاص
 کاربرد عام }
 زبان ماشین برنامه نویسی → زبان اسمبلی
 نیازهای برنامه نویسی بر حسب اسمبلی




کاربرد عام به سائی مختلف داخلند.

Fetch , eue از حافظه اصلی

Subject :

Year . Month . Date . ()



کاربرد نظام

با حفظ نوع منتهی قبل رو در نظر می‌گیریم (کاربرد خاص)

زبان های برنامه نویسی (دسته بندی به ماشین و استاندارد نیست) - دستورات
 ابتدایی - خوانایی

زبان اسمبلی (سخت‌نویس)
 ADD = 1
 یک متن (با اسمبل‌های با اسمبلی - خوانا تر شده - استاندارد نیست - دسته بندی به ماشین - دستورات ابتدایی) مترجم زبان اسمبلی به اسمبلر

اسمبلی برای هر یک دستور مترجم
 زبان منبع بالا
 (استاندارد است) (مستقلاً از ماشین) خوانا - به زبان طبیعی نزدیکتر - دستورات گام‌آورد
 مترجم زبان منبع بالا نمک پایلر چه به زبان ماشین کامپایل می‌کند

دستورات رجیستری

دستورات اسمبلی در یک سطر

آیتمی → [comment] اسمبل op [Lab] → label
 له اختصاره

[comment] اسمبل آدرس اسمبل op [Lab] → حافظه ای مستقیم

[comment] [] اسمبل آدرس اسمبل op [Lab] → حافظه ای غیر مستقیم
 اسمبل

25 دستور

0101
1011

Subject :

Year . Month . Date . ()



int A = 0x12, B = -5, C = -0x12, D = 0

0 = A - B

به زبان ماشین و اسمبلر بنویسیم

راهنای مترجمی نمونه ترمینال صحیح

int A = 0x12, B = -5, C = -0x12, D = 0

Hex	Hex
000	2 101
004	7 400
008	7 100
00C	1 100
010	3 103
014	7 001
018	0012
01C	FFFF
020	
024	
028	
02C	
030	
FFF	

$A - B = A + (\bar{B})$

فرمان HLT استفاده نمی‌شود.

$0x12 = (12)_{16} = 18$

اگر بنویسیم $C = 022$ به اکتال

$C = (22)_8 = 010010$



توی حافظه باید Hex وارد شده به این کار دو مترجم انجام می‌دهد.

مربوط به عددی شده مکمل 2

$-0x12 = FFE$

دستور	آدرس	دستور	آدرس	دستور	آدرس
AND	0000	CLA	F300	INP	F300
ADD	1000	CMA	F400	OUT	F400
ISE	6000	HLT	F001	IOF	F040

برای یفراشی توی op های bit 3 می‌باشد AF ها در صورتی می‌توانیم که 16 بیت باشد (I هم همین کار می‌کنیم).



حالا خوبی این کار چه؟ ترمیم دستور می‌شود یا این ترمیمها (مطلقا سبیل‌ها دردی ندارند).

Subject :

Year . Month . Date . ()

جدول سمبل آدرس ها	توضیح
A	0100
B	0101
C	0102
D	0103
L1	0001

برای نشان L →

اسمبلر در جدول این ردی توابعی که در جدول دستورات روی مین.

```

ORG 0
LDA B      / AC ← M[101]
L1, CMA    / AC ← AC̄
INC        / AC ← AC + 1
ADD A      / AC ← AC + M[100]
STA D      / M[103] ← AC
HLT
BUN L1     / نوبت نهاره سبقت دوم قبل ORG 0 یا 1
ORG 100HEX
A, HEX 12
B, DEC -5
C, HEX -12
END
    
```

حالا به زبان اسمبلی نویسیم:

کامنت برای خود مونه. مترجم میزنه در

table us پیدا شدن که بعد HLT

توی حلقه خونه 6 برد 4001

BUN ← برای خونه 001

باید اسم بنویسیم (اسم خونه ای که دستور نوشته)

ترتیب

اونایی که میخوان پیشون رو جمع کنیم براتون بیل میزنم.

این همه چی زمان ماشین رو داده می کنی که اون - A, B, C بیان؟

نمیخیم دستورا بیان از origin استفاده کنیم بعد

origin دک تواری داریم.

از ORG 100 بنه 200 ← A میاره 200, B 201, C توی 202, D توی 203

Mem	Mem	Mem
AND 8000	CLA 7800	INP F800
...
ISZ 6000	HLT 7001	IOP F040

Mem	Mem	Mem
I 8000	A 0100	ORG
	L1 0102	Mem
	B 0104	DEC
	C 0200	END

سمبل آدرس ها

شبه دستور

Ariyan

کامل و ساده و صفرهای مست است با بی بودن
 اولین غیر صفر از ۴ کم ی شده بعد از ۴
 Subject : Year . Month . Date . ()

آدرس Hex	محتوای Hex
0 RG 100	FF F0
A, Hex - 10	E 900
ISZ A I Comment	7 800
L1, CLA	7 001
HLT اینها که برود یعنی کاری نداریم فقط ترفه می کنیم.	FFF 6 → -10 Hex
B, DEC - 10	0 104 →
AND B	3 200 →
OR B 200	0 00 A
C, STA C	- 00 10
END	FFF 0

استان اد با کدی
 نیازهای برنامه نویسی
 حسابی [ADD - SUB - ADC - SBB]
 منتهی [INC - DEC - MUL - DIV]
 [AND - OR - XOR - NOT]
 کلاسیت
 مقده ها
 کاربرد ها
 تغییرات ها
 ورودی - خروجی

اد با بی هم 2000 بود توی خونه
 200 مقدار STAC روی ایزه
 این به این ایزا بر کن نمی آونیم چون خونه اول حاقله
 صفره ما از 100 شروع کردیم انترم بینه PC=100
 نمی شده چون مقدار خونه 100 (FFF0) توی
 بیست دستورات نیست.

A=B { از قاطعه به رجیستر
 LDA A / AC=A
 از رجیستر به قاطعه
 STA B / B=AC

int A, B, C = A + B { LDA A
 AND B
 STA C
 C = A - B { LDA B
 CMA
 INC / AC = -B
 ADD A
 STA C

++A { LDA A
 INC
 STA A
 -A { LDA A
 STA A

Subject :


Year . Month . Date . ()

long int A, B, C = 0x12345678


حالت اول

A = B + C


Carry
BH BL
CH CL
AH AL



```
LDA BL
ADD CL / E, AC = BL + CL
STA AL
```




A - B = A + \bar{B} + 1



```
int C = A & B
LDA B
AND A
STAC
```

```
A = ~A
LDA A
CMA
STA A


A = B | C = (B & C)
LDA B
CMA / AC = B
STAT IT = B
LOAC
CMA
AND T
CMA
STA A
```



int A, B

```
A = shr B    A = ashl B
A = shl B    A = cir B
A = ashr B   A = cil B
```

Ariyan




Subject :

Year . Month . Date . ()



```

A = A shr B →
┌ LDA B
│ CLR / E = B15 → B14 --- B0 E
│ LDA B → B15 --- B0 AC
│ CLR / AC = A shr B
│ STA A
└
    
```

CLE دارم
 در ۳۲
 در ۳۲



int A = 0x12, B = 0x34, P = 0
 P = A * B
 8bit 8bit 16bit



ORG 200

ORG 0

P, Hex 0 L1, LDA B

A, Hex 12

CLR / E = B0, B1, ..., B7

B, Hex 34

SZ

CNT, DEC -8

BUN ONE

BUN ZER

له چون ۸ بیت است

one, LDA P

ADD A

STA P

صفر باشد یعنی انجام شده اما باید شیف بود

همه ترا کرد A عوض شده STA می‌کنیم
 ای اولش A رو هم تو خروجی می‌کنیم

LDA A
 STA x

CLE

LDA A

CLR

STA A

ISZ CNT

BUN L1


HLT

Subject :

Year . Month . Date . ()

$$P = \begin{cases} PL \\ PH \end{cases}$$

حالت 16x16 بیت بینه P 32 بیت بینه



P, Hex $\begin{cases} PL \\ PH \end{cases}$
A, Hex $\begin{cases} AL \\ AH \end{cases}$

$$0 \dots A_{15} A_{14} \dots A_0 \times B_1$$

B, Hex

$$A_{15} \dots A_1 A_0 \times B_{15}$$

CNT, DEC - 16

تغییر علامت در دست تغییر می کند چون 32bit است
ASHLA

این مدار برای ضرب unsigned در دستری برای signed عمل می کند چون $P = A \times B_0 + A \times 2B_1 + A \times 2^2 B_2 + \dots$
اگر می خواهیم ضرب signed باشد به A کاری نداریم که B مثبت باشد همین که منس شده هم B هم A در تغییر علامت می دیم. دوباره تعین.

```

در زبان C:
int A = [10] = {1, 2, 3, ..., 10};
s = 0; P = A
for (I = 0; I < 10; I++)
    S = S + A[I];
    
```

انتقال حسابی
نیازهای برنامه نویسی
منطق
تغییر علامت
برجای
زیربرنامه
درودی - جزئی

```

توی اینجا 100
&A[0] = A = 100
توی آن اسمبلی
ORG 100H
&A[9] = A + 9 = 109
A[0] A, DEC 1
DEC 2
A[9] DEC 10
S, Hex 0
CNT, DEC -10
PT, Hex 100
CLA AC=0
Lop ADD(A[0])
ISZ CNT
BUN Lop
STA S
ISZ CNT
BUN Lop
CLA STA S
Lop LDA S
ADD(P) I/A[0]
STA S
ISZ CNT
BUN Lop
LOA PT
INC
STA PT
    
```


برای علامت سوال به پیوسته ترین کنیم. که می شود صفر بده

Subject :

Year . Month . Date . ()

ORG 100H	CLA	100H	این هر جمله باید Pt INC بشه
A, DEC 1	Lop, ADD Pt I	101H	که بخایم باید INC, LDA, STA کنیم
DEC 2	ISZ Pt	102H	توی نحوه نوشتن قرمز مثل نزنه
	ISZ CNT		
109 DEC 10	BUN Lop		ولی اینجا نمی شه. برای ISZ استفاده
10A S, Hex 0	STA S		می کنیم. چون P آدرس و مثبت صفر نمی شه
10B CNT, DEC -10			هیچ وقت skip نمی شه. مگر اینله خونه
10C Pt, Hex 100			های آخر باشه.

حال برای مقدار اولیه می ؟
 ثبت های برنامه در ROM بنویسیم



می شه؛ مد مستقیم هم نوشتن.

CLA
 Lop, ADD A → 1100 (بدری) → 1101 (بدری) → 1102 ...
 ISZ Lop دی این مطلب نیست
 ISZ CNT دی به شکل توری درست میشه. دی مجموع دستور
 BUN Lop در جین اجرا عوض کنیم و نامطلوب می شه.
 STA S

A, DEC 5
 Negate A → NA, Hex 0 یه علامت به زیر برنامه بنویسیم
 B, Hex 20 A رو بفرستیم
 NB, Hex 0

یک آدرس } فرس برنامه ها
 مبدل پارامترها }
 global external }
 آدرس بود }
 پارامترها }
 پشته

Subject :

Year .

Month A
STA X

Date .

()

(سم یا آدرس)

ن یاد داری

10 BSA NEG

آدرس شروع روی 15100

ORG 100

11 LDA Y
STA NA

NEG, Hex 0 / 11

20 LDA B
STA X

این سند مبادله این پارامترها است که A در لیست A و B در لیست B

LDA X

CMA

INC

STA Y

21 LDA Y
STA NB

متغیرهای در دسترس
تکریم روشن و توی همون

BSA OR

لیست استفاده می شدن متغیرهای
local, global

BUN NEG I / C100 = PC = 100

ORG 200

global
extern
متغیرها

متغیرها

در سری های متغیرهای global هستند

OR, Hex 0

این اینجا A, B, local هستند

BUN OR I

سازنده به یه جایی انجام بشه بیشترن دستور دارن ← متغیرها به global هستند

ORG 300

GLOBAL

X, Hex 0

Y, Hex 0

معمولا متغیر در دسترس توی فرقی
توی Y

مقاله C

OR رو به عنوان تکریم بنویسیم

دو تا در دسترس خواهد بود

int x, y;

int main ()

به طور کلی استفاده از extern مطرح نیست

(مثل goto)


```
{
  int A, NA, ...
  x = A; NEG(I); NA = y;
  x = B; NEG(I); NB = y;
}
```

حالت دیگر استفاده از ویرگها

```
void NEG ( )
{
  y = -x;
}
```

Subject :
Year . Month . Date . ()

```
int NEG(int x)
{
    return -x;
}
```



ما اینجا چون به رجیستر داریم میزنیم. هایی که نیاز به به پارامتران روی تویم بنویسیم

راه دل آزرسی بود با مقترحا

```
ORG 100  
AB1, Hex 100
```

```
A, _____  
B, _____  
OAB, _____  
C, _____  
D, _____  
OCD, _____
```

```
AB2, Hex 103  
LDA AB1 / AC=100  
BSA OR  
LDA AB2  
BSA OR
```

```
OAB = A ^ B  
ORG 200 H  
OR, Hex 0  
STA P  
LDA PI / AC=A, C  
CMA  
STA T
```

تعدادی از آدرس شرح
SUM(A, 5)X

```
ORG 50
```

```
AA, Hex 100  
LA, Dec 5  
SA, Hex  
AB, Hex 200  
LB, Dec 15  
SB, Hex 0  
AB1, Hex 50  
AB2, Hex 53
```

```
LDA AB1 / AC=50  
BSA SUM  
LDA AB2 / AC=103  
BSA SUM
```

```
ISE P  
LDA PI / AC=B, D  
CMA / AC=B, D  
AND T  
CMA  
ISE P  
STAP I  
BUN ORI 102, 105  
101, 104  
P, Hex 0 / 100, 103  
T, Hex 0 / A, C
```

ab بر ضربه

Subject :

Year . Month . Date . ()

OR 6 300

SUM, Hex 0

STA P

LDA P I / AC = 100, 200

STA AAR

ISZ P

LDA P I / AC = 5, 15

CMA

INC / AC = -5, -15

STA CNT

CLA

==

→ ادا به Lop, ADD AAR I

ISZ AAR

ISZ CNT

BUN Lop

ISZ P


STA P I

BUN SUM I

CNT, Hex 0

P, Hex 0

AAR, Hex 0



text file

ASCII

int A, B, C;

scanf("%d %d %d", &A, &B, &C);

printf("%d", c)

به ترتیب 5 کلاک برای هر دستور

clk 1 MHz 200 KIPS → kilo Instruction per second

clk 10 MHz 2 MIPS

درددی و خروجی کنده با کلاک انجام می شود یعنی تونه نکلون باشه.

توی درددی و خروجی دستورات ASCII توی حافظه بایزی

در ورودی تبدیل از ASCII به بایزی مکن 2 - float

در خروجی تبدیل از بایزی (بایزی) به ASCII



Ariyan

مطلب تمام باشه

Subject :

Year	Month	Date	()	نوشته خواندن	پیک آداکی	مقاله
ارشد و دکتری	فروردی	فروردی	استان بیف	مردمی	مردمی	I/O
مردمی	تبدیل	تبدیل	CPU	CPU	OTTR INPR OFG CPU IFG	Prog I
دانشکده	ADD-AND	LDA	STA	OUT INP	SRO SKI SUN BUN	دستور
CPU	"	"	"	"	سینال	INT driven
واحد	"	واحد	واحد	واحد	دوره	DMA
"	واحد	"	"	"	IOFION	Direct memory Access
"	"	"	"	"	"	I/O processor

در مدار واسطه توسط CPU هم نمی شود.



بجوری ایجاب می‌کند تا تبادل مطمئن داشته باشد چیزی هم نشد.

Hand shake یعنی ۱ bit که یعنی گذاشتیم در مدار (کنترل) گیرنده هم باید ۱ bit بدهد در داشتیم (مدار)

Access time که به معنی تایم گرفتن اطلاعات هست یا مثل delay است؛ سیگنال wait هر وقت wait فرستنده آمد دست اما که بدویم بپنداریم می‌گفته دستور آماده شده و می‌داریم بعد از آن زمان

اما برای هم دردی فرجی نمی‌کند بیت Hand shake صرف کرد چون این بیت‌ها به واحد کنترل برای همین استفاده نمی‌شود؛ از به فرار دادی استفاده می‌کنیم که کار Hand shake بود

IF6: به فلک توی مدار داسه که پشتش به بنای آماده بودن درودی است.
در دم که CPU دری داره IF6 رو فیزیکی کنه پس هم درودی هم خودی باید به IF6 دسترسی داشته باشن
پس IF6 که ضروری درودی میخوره و آله! بر CPU دری داره.

فرستنده: اگر IF6 ضروری فرسته ر IF رایب کنه. (وردی)
گیرنده: اگر IF6 یک بد بری داره و IF را ضروری کنه. (CPU)

می تونه 0 یا در برعکس کنیم تا با بودن می تونه
می تونه CPU

OF6 هم ستاب IF6
فرستنده: اگر OF6 یک بود فرسته ر OF6 را ضروری کنه. (CPU)
گیرنده: اگر OF6 ضروری بری داره و OF6 رایب کنه. (خودی)

L1, SKI / if (IF6=1) PC ← PC+1

BUN L1 → صب ی کنی تا کله بزنه

INP / AC(0-7) ← INPR, IF6 ← 0

STA 200 / میخوره تو بنای (درودی)

⋮

L2, SKI

BUN L2

INP

STA 201

می تونه بیرون توی loop تابه که اکثر بنای وارد شده
به ادامه بی (تو بنای سازیم که آدرس اون نوشته می کنه)

بنای خودی هم به شکل ستاب


L3, SKO / if (OF6=1) PC ← PC+1

BUN L3

LDA 300

OUT / OUTR ← AC(0-7), OF6 ← 0

اما بازم چند درودی باشه باید Register و flag هر کدام برن به CPU بازم باید به کار دک انجام بدم.



Port رجیسترهای مدار واسطه در CPU
 رجیسترهای پردازش
 رجیسترهای کنفی

بیت های status port باید قابل چک کردن باشه.
 نوع سوم که اینجا هست بهش می‌گن Control port مگر در دستگاه واسطه رو عوض می‌کنه.
 (مدار واسطه قابل برنامه پذیر باشه و دردی باشه خودی باشه با توجه به پنخ تبادل کنترل کرد جدول واسطه.
 همه بیت های واسطه رو می‌شه چک کرد که بتونی بگوئی و بتویی (تشکیل) های تو AC می‌ذاریش به مای واسطه مارتون هر کدای
 رو بخونی بتویی)

دستورات INP, OUT و I/O

حل مسائل I/O قابلیت خواندن و نوشتن Port ها

دستورات LD و ST memory mapped I/O

سگنال دقت کار OF6, IF6 رو انجام می‌ده

مثان صحت بسیار داریم دم که بشیم کنی میار OF6, IF6

باید زنگ می‌ذاریم می‌دیم کار خودمون بود می‌کنیم هر وقت زنگ زد می‌فهمیم ادرسه (آنگاه وقت حذف می‌شه به INT می‌ره کارها رو انجام می‌ده بر دردی از هم هم سرویس می‌ده.

DMA, مثال رئیس دانشمند


لکه اول مدار واسطه مثل منشی هست که کارها رو مرتب کنه برای رئیس

چون راجعات زیادی داره به منشی می‌زازه اول این کار رو بلنه

I/O processor

مثال رئیس جمهور

لکه خلاصه هم می‌کنه یعنی قسمتی از پردازش هم انجام می‌ده.



دفعه‌های پشت هم مثل call خود ترمیم داری کتاب می‌خواند تلفن زنگ می‌کند و دفعه‌تر کتاب داری بلند حرف می‌زنی زنگ می‌خورد و دفعه توی تلفن می‌کند در باز کردی می‌روی تلفن به بی‌بی می‌روی سرگب (دبانه).


اما فرض با call اینده می‌جویم بی call اتفاق می‌افته یکی دفعه همون call ۰ که اینی دک SR2 BUS داریم.

برای حالت DMA تمام کلاه برداشتن اطلاعات و واسطه‌دن و اینار می‌خواند انجام می‌دهد.

(مدار واسطه توسعه پیدا می‌کند) (اندا) INPR و Pack می‌کنه می‌چینه توی OR بعد باید فرستد تو حافظه.

اما نمیشه هم CPU وصل باشه هم DMA به ADR

به سیگنال می‌فرستد BUS-Req که CPU از حافظه بیرون CPU هم به BUS-Ack می‌فرستد که یعنی درخواست قبول شده من رنتم کنار (به اندازه به نوشتن تو حافظه باید از حافظه بیرون کنار).





I/O بیشتر توسعه پیدا می‌کنه و روی می‌شده به برد مسور (ترن)


Isolated I/O

memory mapped I/O

ورودی / خروجی به توانایی خواندن و نوشتن بجای جارت‌ها ساده می‌شود.



سایر مدارها مثل همین mem map تعداد کمتر



همون بحث mapping بتدائیس کمتر. STA
 آدرسان 4- به Port خروجی به port (دری) آدرس بخواد. فقط INP داره

Isolated I/O { INP port-addr
 OUT port-addr
 mem mapped I/O { INP و OUT نیار
 IOR و IOW نیار

فقط (دری) نزدیک و حافظه جوامتن
 I/O map , memory map

IOW جدا و mw, mR هست. (تقریبا) اما به آدرس 100
 بیم توکی جفتش آدرس 100 مایه با IOR نزدیکه

ان میگن SKI د اینا نباشه IF6 شدن بیت سمت چپ آدرس 20 باشه DEF6 بیت راست آدرس 40

```


4, SKI          zer, INP 20
BUN L1         AND mask / mask=10
                SZA
    
```

BUN ore
 BUN zer




فصل از حالت می به دامنه واسط ورودی و دارا فروری


ZER , LDA 32000		Rom	هسته مرکزی
AND MASK	32000	RAM	نه نقشش
SZA		ZER	
BUN are		و پیکار فروری	
BUN ZER	64000	دارا فروری	
LDA 32000			



دقت بیت الویت دو تا کار هست هم بهتره
 اینه IEN یک باشه ION هم یک باشه دقت فعال باشه (اوی می نه الویت ورودی فروری بیشتره ION یه
 ممکنه بین دو تا دقت هم الویت قائل شیم)



IBP, Hex 500 OBP, Hex 600



هر موقعی که تونه فعال شه پس زمان اوردن
 کتبات معلوم نیست ای زمان پیخ بعد از اتمام
 به سبیل دستوریه که توش بورع .
 تنظیم طول نمی کشه دردی کننده طولانی ترین
 دستور هم هفت تا آینه است .

فیدبک وضعیت
 تشخیص
 زمان درخواست ؟
 زمان پاسخ ؟
 اعمال اولویت
 سرویس
 بازبانی وضعیت
 و برگشت

اطلاعات وضعیت
 رجیستر `AC` ← `AC` (آدرس) یا `AC` (محتویات)
 فلپ ها `E`
 ترتیب اجرا `PC`
 رجیسترهای کنکلی `IR`, `AR`, `DR`, `PC`
 چنانچه حل می شود .
 یا شده استیم یا نشده یا کنکسین حل کرد .
 ضعیف و بازبانی (به شرطی که عوض نشوند) `PC` که قبلاً عوض می شود .
 چون تراز دار کردیم بعد از سبیل دستور با پیخ بهیم لازم نیست ضعیف بشه
 با مشکلات لازم افزاری حل می کنیم (به مدار اضافه نمی کنیم مگر اینکه مجبور باشیم) .
 این تراز سرویس چون معلوم نیست و قهقه می طار .


جدید از سبیل گرفته
 102 توش
`ORGO`
`ISR, Heno / 102`
`STA TA 200`
`CLR 201`
`STA TE`
`SKI`
`BUN LI`
`IMP BSA` → `ISR`
`STA IBP I`
`ISZ IBP`
`SKO LI`
`BUN L2`
`LDA OBP I`
`OUT`
`ISZ OBP`
`LDA TE`
`CL`
`LDA TA`
`BUN ISR I`

دو تین سرویس و قهقه
 معونه دردی اولویت بیشتر
 بین در عددی اون که تبادل اطلاعات
 بیشتر داره .
 اما قراین مثال می شه
 E رد ضعیف کنیم


STA	$PC \leftarrow M[EA]$
BSA	$PC \leftarrow M[EA]$
	$PC \leftarrow EA + 1$

در حالت کلی اینها امکان مکنه
 خودش دردی ذراع
 این چیزی بودیم تا من سوم
 به بین آخرین دستور قبل و قهقه
 و اولین دستور و قهقه `PC` عوض شه
 آدرس برگشتیم `save` شه
 که در سبیل و قهقه
 به کار می رود که با `EA` و `PC` و `PC` اینها مجبوریم
 افزاری حل کنیم ← سبیل و قهقه (مدار)

مشکل کارای را هم توی سیکل وقت انجام داد.



اولی همیشه از 1 و می شده بعدش از 200 شروع شده توی ما می داریم 200 BUN




اما این به اشکال داره ما لغتیم نقطه شروع صفر واسه حل این مشکل فرض می کنیم نقطه شروع رو بگنیم


برای اینکه هیچ ربطی به E و D نداشته باشه فرض می کنیم تو T8, T9, T10 ابراشه

سیکل وقت

T8 T9 T10



اما مشکل اینجاست که هر بار بعد از T8 ما فرض می کنیم دستور پشت دستور باشه اما وقتی وقت داریم بعدی دستور یا سیکل وقت دک توی T8 9C منوشه



چون توی تایمینگ آخر گذاشتیم و ما دستور می پریم

IFG=0



اما باریه مشکل دک هست لان سیکل IEN (IFG, OF, IF) یک می مونه تا INP

برای همین توی سیکل وقت به کار اضافه دک هم انجام می شه (قرن)


می شه توی ادین دستور درتین وقت هم گذاشت اما چون باید توی خود سیکل وقت صفر می بینم

اولیت دادن به برون IOF و IOF

اما وقتی دوباره برکتیم وقت باید فعلی شده دوباره به آه وقت می پریم به برکتیم هم وقت می پریم (وضعیت زمانی هم نباید)



اگ ION انتر برگرده دم دک دقت پذیر نیست شده یبار معروف
 اما اینم مشکله که بعد ION و قبل BUN دقت بیاد آدرس بر پشت ازین هه. اما آله تر 2 دقت بیاد
 هیچ مشکه نیست من این می خونه نه توی همون * دقت بیاد.



Iof

ماهی خواب بعد Iof وقفه نیا اندک

اینها نباشند $sc \neq 0, IEN \leftarrow 0, IR6, IR7, IR3$
 $sc \leftarrow 8 (IEN \dots)$

Iof مثل ترنزه باشد آنه بلاگ

بعرض وقفه زیاد چون IEN قوی نیست

else sc ← 0

بعد 50 شه ممکنه sc شده بروه وقته

بعد 50 وقته دوباره ION داریم اتمام در نظر فرستیم Iof می تویم مثل آبی بیوسیم 1 قرمز قوی T4 بیوسیم

سنا در اولیه هم مهمه
چون نه چیزی تویش داریم
IEN ← 0
Iof اگر روشن شده به خاطر OF6 و وقته روشن می شه

IEN ← 0
عوامل وقته
mask اختصاصی برای IF

IF6
لاش نمی شه
چیزی تویش نیست
می شه فرستاد

IF6
اختصاصی برای
مثل وقته اختصاصی

به این فرستاد

$IEN (INT1 \wedge M1) \vee (INT2 \wedge M2) \vee (M3)$

باید بتواند تداوم دهد شود
باید بتواند جاب شود

$IEN (IF \vee OF) \wedge IM$

این پر سیورمانه اون IM, OM

آنه فقط بخواب به ورودی سردیس بدیم OM سردیس کنیم

در نتیجه اون اول بزانه فردی نمی تونه باشه وقته


آنه اول IM رو یک کردیم OM رو منفر بعد وقته هم باید همین بون

اون باید سردیس رو تغییر بدیم نه OM مثلش منفر بود پیش سردیس نه mask در play


باید سردیس بدیم

- SKIM
- BUN L1
- SKI
- BUN L2




IEN قوی Control port



اینوی دور استور می رینی خواب



واحد فردی



$$M[SP] \leftarrow PC, SP \leftarrow SP - 1$$


$$INT_Ack \leftarrow 1$$

$$PC \leftarrow ADR_ISR$$

$$INT_Ack \leftarrow 0, IEN \leftarrow 0$$


سینال دقت

$$IEN \wedge (I_1 \wedge M1) \vee (I_2 \wedge M2) \dots$$



PC ←
 حال اینکه نوی ۱ می داریم BUN به جای
 در دقتن وقتد اجتناب شده است.

شرح کامپیوتریبا




Fetch

$$R' T_0: AR \leftarrow PC, PC \leftarrow PC + 1, SC \leftarrow SC + 1$$

$$R' T_1: IR \leftarrow M[AR], SC \leftarrow SC + 1$$

$$R' T_2: I \leftarrow IR_{15}, AR \leftarrow IR(0-11), SC \leftarrow SC + 1$$



سینال

$$R' T_0: AR \leftarrow 0$$

$$R' T_1: M[AR] \leftarrow PC, PC \leftarrow 0$$

$$R' T_2: PC \leftarrow PC + 1, IEN \leftarrow 0, SC \leftarrow 0, R \leftarrow D$$

$$D, T_4: DR \leftarrow M[AR]$$


$$D, T_5: EAC \leftarrow DR + AC, SC \leftarrow 0$$

برای ایله اینها نشن بیت R تعریف می کنیم.

لازمه fetch هستیم نباید بریم تو وقتد چون fetch


در R داشته باش

سینال دقتد HLT نم از راه بن عمل نیستند




$[O_7 T_3 IR_5: s \leftarrow 0, sc \leftarrow 0$

فرضی از HLT هم نیاز میسر نیست باید به کین نزدیک میاد



تعداد اوله $R \leftarrow 0$
 $RT_2 \leftarrow 0$



$IEN \leftarrow 0$


$RT_2: IEN \leftarrow 0$

$[O_7 T_3 IR_6: IEN \leftarrow 0$

$[O_7 T_3 IR_7: IEN \leftarrow 1$

$T_3 IO_7 IR_7$

$RT_2 + T_3 IO_7 IR_6$



$d(sc) = D_7 T_3 + D_0 T_5 + D_1 T_5 + D_6 T_6 + RT_2 + \dots$

$L(PC) = R' T_0 + R' T_2$

$U(PC) = R T_1$

$INC(PC) = R' T_0 + RT_2$

$S_2 = R' T_2 + R' T_1$

$S_1 = R' T_0 + R' T_1 + RT_1$

$S_0 = R' T_2 + R' T_1$


برای fetch و کین دونه

$R = R' T_1$

$w = RT_1$

$LLIR = R' T_1$

CLA	$I D_7 T_3 I R_{11}$	$X_1: AC \leftarrow 0$	$C(AC) = X_1$
Inc		$X_2: AC \leftarrow AC + 1$	$INC(AC) = X_2$
CMA		$X_3: AC \leftarrow \overline{AC}$	$L(AC) = X_3 + X_4 + \dots + X_9$
Cir		$X_4: E, AC \leftarrow Cir E, AC$	
Cil		$X_5: E, AC \leftarrow Cil E, AC$	
ADD	$D_1 T_5$	$X_6: AC \leftarrow AC + DR$	
AND	$D_0 T_5$	$X_7: AC \leftarrow AC \wedge DR$	
LDA	$D_2 T_5$	$X_8: AC \leftarrow DR$	
INP	$D_7 I T_3 I R_{11}$	$X_9: AC(0-7) \leftarrow INPR$	



دستور CPU از سه کاربر

0 تعداد AF ها

1 در دستور بوتی است

2 به های آدرس دهی

3

دستور

op که ها

نقد ها و تفسیر

تعداد $AF=1$ سازبان AC

فردا "آدرس حافظه" \rightarrow general Register


به مراجعه به حافظه به کمک می‌شود.

سازبان GR به عملیات با رجیستر سریعتر می‌پردازد. تعداد ترکیب آدرس حافظه از $store$ و $load$ در این اجزای می‌گردد.

تعداد $AF=2/3$


سازبان RISC به همون GR بدون آدرس حافظه

برای



سخت افزار کم از آن شده
هم رجیستر امانا نه شد.


GR



در GR می‌شود از همه آدرس حافظه استفاده کرد مثل نمونه 100 و 200 جمع کن بذار تو 300
ان همون این کار نمی‌شود به خاطر کم شدن سرعت و از آن به بعد ترکیب آدرس حافظه

تعداد آدرس صفر ($AF=0$) فقط نوع دستور گفته شده

سازبان



$X = (A+B) * (C-D)$

بیمالشی ما

AC سازگار (تلفظی)

GR سازگار (تلفظی)

RISC سازگار

LDA A

LD R1, A

A, R1, LDA
R2 ← R1 + B

LD R1, A

ADD B

ADD R1, B, R2

LD R2, B

STA T

LD R3, C

آدرس حافظه را پرورش

ADD R1, R2, R3

LDA C

SUB R3, D, R4

LD R4, C

SUB D

MUL R2, R4, X

LD R5, D

MUL T

SUB R4, R5, R6

STA X

MUL R6, R3, R7

ST R7 X

AC سازگار

GR سازگار

RISC سازگار

سازگار =


تعداد AF دستورات

سختی آدرس دهی

تنوع op

فقط حافظه آدرس دهی

CPU



سازگار =

$X = (A+B) * (C-D)$ infix notation

A+B

u u

AB+

Post fix u

+AB

Pre fix u

AB+ CD- *


$x = A + B * C - D \rightarrow ABC * + D -$

قوی سازگار پشته ورودی ها روی دایره برای پشته به علامت در حساب می آید حاصل روی دایره پشته


$(A+B) * (C-D) \rightarrow AB + CD - *$

ABCDE + - * /

A / (B * (C - (D + E)))



لذا شدن در پشتی نشه (push) برداشتن همیشه pop



$$x = (A+B) * (C-D) = AB + CD - *$$

دستورهای این آدرس

- Push A
- Push B
- ADD**
- Push C
- Push D
- SUB**
- MUL**
- Pop X

توضیح ده های آدرس دهی (نحوه تفسیر AF) و اندکان و ترمینال (معمولاً EA) و ترمینال (معمولاً EA) و ترمینال (معمولاً EA)

1- در ضمنی AF نداریم عمل نمائید در سایر مشخصات دستورات. به این تری AF

2- به فعلی ترمینال AF خود نمائید ترمینال دارد.

3- حافظه ای سیستم آدرس حافظه EA خود AF

4- حافظه ای غیر سیستم " M[AF] M[CAEF]

5- رجیستری سیستم آدرس رجیستری (R)

6- رجیستری غیر سیستم آدرس رجیستری (R) M[R]

7- Auto inc (R) M[R], R ← R+1


8- Auto dec (R) M[R], R ← R-1

9- شی PC+AF عدد صحیح با علامت PC+AF

10- اندیس آدرس حافظه IX+AF

11- آدرس حافظه BR+AF

لایسنس رجیستری



00
01
10
11
Auto inc
Auto dec

آمدهای از اینده بخوایم استفاده کنیم باید دی که بخوایم از هر 4 مده بستری که فضا نه کنیم (دبیت می خوایم و فریز)

6 بیت آخر:

call 00 → R1 ← R2 + R3 ADD R1, R2, R3

call 01 → R1 ← R2 + M[R3] ADD R1, R2, [R3]

call 10 → R1 ← R2 + M[R3], R3 ← R3 + 1 ADD R1, R2, [R3] +

call 11 → R1 ← R2 + M[R3], R3 ← R3 - 1 ADD R1, R2, [R3] -

ORG 100H	2	LDA AA	LD R1, #100H	1	برای به فضا
A, :	2	STA PT	LD R2, #-20D	1	
AA, Hex 100	2	LDA LA	CL R3	1	M[R3]
LA, DEC 20	1	CMA	lop, ADD R3, [R1]+, R3	2	
PT, Hex 100	2	INC	ISZ R1	1	
CNT, DEC -20	3	STA CNT	ISZ R2	1	
	3	CLA	BUN lop	1	
	3	lop, ADD PT I		1	
	3	ISZ PT		1	
	3	ISZ CNT		1	
	1	BUN lop		1	
	2	STA SUM		1	

برای به فضا
مهرجانه
کد خط دستور
همیشه چون آدرس
بسیتره نوشته


Auto inc : شده فریز

بدرستی نسبی در بین ← جایجایی پذیری + طول دستور کو آخری شود (AF)

ADD M 120	→ AC ← AC + M[120]	مهری مد نسبی اینده جایجایی پذیره
ADD M +19	AC ← AC + M[PC + 19]	شکل این المان از به بخوایم به
BUN مستقیم 110	→ BUN (شبی) + 8	از 200 (OR 200) باید کرد
		عوض کنیم چون آدرس عوض شده
		و تو نسبی لازم نیست عوض بشن هینار از 200 ایم
		جایجایی پذیره ←
		توی بستری هام عوض می شده
		له مده اند از آدرس استفاده کنیم


دستگاه

عملونه ؟	EA	AF	تعداد AF	CPU
برداشتن از حافظه $M[AF+IX]$	$AF+IX$	آدرس حافظه	مدهای آدرس دهی	
ذخیره کردن در حافظه $M[AF+BR]$	$AF+BR$	آدرس حافظه	تنوع op	
دانش طول AF			تفسیر تک ها	



$$[A] = A + [IX]$$


آدرس 32 بیت بود تقسیم کنیم شدن به 16 بیت



تنوع code op: $MOV R_1, R_2$; $R_2 \leftarrow R_1$; $MOV R_1, [R_2]$
 انتقال
 LD, ST, MOV, xch, push, Pop, Pushall, Popall
 به جای می آورند جایی

حسابی: ADD, Inc, CL, SUB, MUL, DIV, ADC, SBB, DEC, NEG
 چند نوع داده: ADDOP, ADDFL, ADDBO, ADDI, INT, BCD, float
 double precision ← بیت 01
 منطقی: CMA, NOT, AND, OR, XOR, Set, clear

عملونه و تعدادش: shr, shl, cir, cil, Ashr, Ashl



Subject: _____
Date: _____



کنترل برنامه

• I/O Isolate \rightarrow I/O \rightarrow بخش مشخص \rightarrow مدار است \rightarrow مثن \rightarrow I/O \rightarrow بخش مشخص \rightarrow مدار است \rightarrow مثن \rightarrow I/O

شماره‌ها که میسر تر است به رجیستر داشتیم \rightarrow نکت فارم از خودش \rightarrow $E, S = AC(15), Z = NORAC(0-9)$ \rightarrow تقسیم \rightarrow status رجیستری دارند \rightarrow برای جایی که رجیستر ندارند نکت فارم دارند

if (CD) PC \leftarrow EA

1	BUN	adr	P	B padd	adr \rightarrow parity
1	BC	adr	P'	BPEV	adr
S'	BNC	adr	ov	BOV \leftarrow over flow	
S'	BPOS	adr	ov	BNOV	adr
S	BNEG	adr			
Z	BZ	adr			
Z'	BNZ	adr			



if (CD) {
 $ME[SP] \leftarrow PC$
 $SP \leftarrow SP - 1$
 $PC \leftarrow EA$
}

if (CD) {
 $SP \leftarrow SP + 1$
 $PC \leftarrow m[BP]$
}

CD

1	Call	adr	P	C padd	adr
C	CC	adr	P'	CPEV	adr
C'	CNC	adr	ov	COV	adr
S'	CPOS	adr	ov	CNOV	adr
S	CNEG	adr			
Z	CZ	adr			
Z'	CNZ	adr			

CD

1	RET	P	R padd
C	RC	P'	RPEV
C'	RNC	ov	ROV
S'	RPOS	ov	RNOV
S	RNEG	ov	RNOV
Z	RZ		
Z'	RZ'		

if (CD) PC \leftarrow EA

CD	>	BGT
	>=	BGE
	<	BLT
	<=	BLE
	=	BEQ
	!=	BNEQ

$A > B \Rightarrow (A - B) > 0$

تاییدها بر اساس ترتیب (مدار تایید نمره‌ها را می‌خواند)
 به این تاییدها نکت آدرس می‌خواند
 چنانچه تاییدها نکت آدرس نمانند
 حاصل ترتیبها \rightarrow SUB A,B,C \rightarrow ترتیبها مقدارهاست
 ترتیبها نکتهاست \rightarrow CMP A,B \rightarrow ترتیبها مقدارهاست
 نکت جایی نتیجه را نکت می‌دارد

این به پرده‌سور مرس داشت از آن استفاده می‌کنیم جای SUB

Subject: _____
Date _____

AND $A \wedge B \wedge C$ / $C = A \wedge B$

خوایم بیت های A و B را بگیریم.

TEST $A \wedge \text{mask}$

یعنی چون A و B را میزنیم و با mask مقایسه می کنیم حاصل " ذخیره نمی کند".

مقدارگیری - نوعاً برای دستورات پردازش تعدادی کپی در جدول دستورات مشخص شده است. کنترل بر اساس از تک ها استفاده می کنند.

تفسیر: $Z = (R_0 + R_1 + \dots + R_{n-1})$ (مجموعه بیت ها)
 $S = R_{n-1}$ (بیت علامت)
 $P = (R_0 \oplus R_1 \oplus \dots \oplus R_{n-1})$ (تقریباً خردی)

$OV = (ADD) \cdot (C_n \oplus C_{n-1}) + (SUB)(b_n \oplus b_{n-1}) + (ASHL)(A_{n-1} \oplus A_{n-2})$



(Div) - به برضرت تقسیم شده به معنی تقسیم شده به بیت اولی برتر از بیت علامت.

int A, B

تفسیر تک ها: برای بیت علامت معنی ندارد. جمع دترقی علامت -> PV -> اعداد با علامت

unsigned int

برای جمع دترقی بدون علامت. C_n و b_n -> اعداد بدون علامت. که برای با علامت بی معنی هستند.



اگر تمیزیت با جمع و مکمل باشد $C_n = b_n$

بارر از بدون علامت یعنی عدد اول از دم کوچکتر بود.

PAPCO

① 5 < 7

$$\begin{array}{r} 5 \\ 7 - \\ \hline 8 \end{array} \quad \begin{array}{r} +5 \\ +7 - \\ \hline -2 \end{array}$$