

★ زبان و درگاه : توصیف سخت افزار و کاربرد سخت افزار FPGA

★ اولین اراد FPGA ها نسبت به IC ها اینست که ابعاد خیلی بزرگ و سرعت کم است.
 عامل اصلی محدودیت سرعت در CPU ها شریخته است.

PLD → Programmable Logic Device

FPGA → Field Programmable Gate Array

ASIC Design → Application Spec Integrated Circuit

★ کوچک شدن ابعاد در الکترونیک به معنی افزایش سرعت است.

فشرده سازی : نیاده سازی : نثری برای تست ایده آل : Field

★ کاربرد ها : ۱- کاربرد های نظامی (برنامه ، مکانیزم شنود تلفظ)

۲- پروژه های شامل چند نوع پردازش مختلف

★ مثال (پردازش تصویر ، ارتباط مختبرات و ماهواره ای ، ارتباط تلفن ها ، تنظیم سوخت ، سرعت ، فشار خون ، ...) حساسه های که نیاز به یک پردازنده مرکزی دارند.


در مثال پردازش تصویر ، مداره صدی و وصلی کند و در جای به هدف بخوره.

پردازش تصویر → پردازنده بر قدرت

ارتباط مختبرات و ماهواره → مارتول های GPS و ...

۳- سیارنده

تولید سیگنال های دیجیتال برای تست در آزمایشگاه




★ اصل ①: هر تابع منطقی ترکیبی را می توان بصورت مجموع حاصلضرب ها نوشت. (مجموع صین ترم ها) Sum of products (sop)

★ اصل ②: هر تابع منطقی را می توان بصورت حاصلضرب مجموع ها نوشت. products of sum (pos)

$f(A, B, C, D) = B + B'D$


★ مثال

D	C	B	A	f
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1



$f = B + D \Rightarrow x + x'y = x + y$

★ جمع کننده (Full Adder):



Cin	B	A	Sum
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Cin	B	A	Cout
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



$Sum = A \oplus B \oplus C_{in}$


$Cout = AB + BC + AC_{in}$

توانیم Full Adder را به گونه‌ای تغییر دهیم که:

(۱) فرض کنید Cout ورودی قرار دارد و Sum را بر حسب چهار ورودی A و B،

Cout	Cin	B	A	Sum
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	X
0	1	0	0	1
0	1	0	1	X
0	1	1	0	X
0	1	1	1	X
1	0	0	0	X
1	0	0	1	X
1	0	1	0	0
1	1	0	0	X
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1


Cout, Cin سازید.



$$Sum = C_{in}' C_{out}' + B C_{out}' + A C_{out}' + A B C_{in}$$

(۲) Cout را بر حسب چهار ورودی Sum, Cin, B, A سازید.

Sum	Cin	B	A	Cout
0	0	0	0	0
0	0	0	1	X
0	0	1	0	X
0	0	1	1	1
0	1	0	0	X
0	1	0	1	1
0	1	1	0	1
0	1	1	1	X
1	0	0	0	X
1	0	0	1	0
1	0	1	0	0
1	0	1	1	X
1	1	0	0	0
1	1	0	1	X
1	1	1	0	X
1	1	1	1	1




$$Cout = A C_{in} + B Sum'$$

☆ (نکته) دو تابع زیر را با PLA ساده سازی کنید.

$$F_1 = x_1 \bar{x}_2 + x_1 x_2 x_3 + \bar{x}_1 x_2$$

$$F_2 = x_1 x_2 \bar{x}_3 + \bar{x}_1 x_3 + \bar{x}_1 x_2$$



$f = A \oplus B = A'B + AB' \Rightarrow$ ☆ (نکته) $A \oplus B \oplus C$ را با PLA ساده سازی کنید.

$$A \oplus B \oplus C = (A \oplus B) \oplus C = (A'B + AB')'C + (A'B + AB')C'$$

$$= [(A+B')(A'+B)]C + [A'B'C + AB'C'] =$$

$$[\underbrace{AA'} + A'B + AB + \underbrace{BB'}]C + A'B'C + AB'C' =$$

$$A'B'C + ABC + A'B'C' + AB'C'$$

سؤال ۱۰، در صورتی ۹ رسم شده است.

1. SSI Tech (Small Scale Integration Tech)

تعداد گیت ها < 100

2. MSI Tech (Medium Scale Int. Tech)

تعداد گیت ها $< 10^4$

3. LSI Tech (Large Scale Int. Tech)

تعداد گیت ها $> 10^4$ احساس نیاز به زبان توصیف سخت افزار

4. VLSI Tech (Very Large Scale Int. Tech)

HDL (Hardware Description Language)


5. PLD (Programmable Logic Device)

صهارف منطقی قابل برنامه ریزی
 { PLA
 PAL
 CPLD
 FPGA
 بعضی از منابع خود این نسل را جزو نسل های اصلی می دانند.

مفضل اول (صهارف منطقی قابل برنامه ریزی از نوع PLA)

PLA: Programmable Logic Array

★ برای مدل اول SOP:







۱- ساخت ورودی ها، invert شده آنها

۲- ساخت product ها با آرایه AND

۳- ساخت sum ها با آرایه OR


۴- سوئیچ های قابل برنامه ریزی





- ★ ایرادها: ۱- دو طبقه سوئیچ قابل برنامه ریزی (توان مصرفی بالا)
- ۲- تنها مدارهای منطقی ترکیبی را می توان پیاده سازی کرد.
- ۳- سوئیچ ها از جنس فیوز بودند و تنها یکبار program می شوند.
- ۴- خروجی PLA ها قابل استفاده مجدد نبود.

★ رفع ایرادها:



مشابه یک "صاکروسل پایه" (PLA های اصلاح شده)


★ در PAL ها و PLA ها پایه های یعنی استفاده AND ها، باید! باشند و پایه های OR ها، صرفاً باشند.



★ PLA ها دارای نقطه ضعف سوئیچ دوگانه است که توان مصرفی را زیاد می کند.


★ PAL ها (Programmable And Logic) :

یک طبقه سوئیچ وجود دارد که در طبقه AND است.
(تنها طبقه AND قابل برنامه ریزی است.)




★ نکته TFF در این درس ورودی ندارد. (بجز clk)

★ خصوصیات TFF




① خاصیت نصف کنندگی فرکانس دارد.




② خاصیت اینورتر دارد. یعنی ورودی ندارد و فقط خروجی را با Duty Cycle نات می کند.

$$\text{Duty Cycle} = \frac{T_{on}}{T}$$



★ مثال) فرکانس زیرا به TFF برسد.




③ از این مثال متوجه می شویم هر فرکانس به TFF داده شود فرکانس خروجی

Duty Cycle = 50% خواهد داشت.


* سلسله زنجیره حلقه (Ring Counter)

بیت 1 و سه بیت 0



* تمیز (D یا D' را به ورودی I و به صورتی که D در خروجی Q ظاهر شود.)

سنت حسیت زیر را باید سازی کنید.




تابع Cout را باید سازی کنید. (با سل اول 1)

$$C_{out} = AB + B C_{in} + A C_{in}$$


تابع Sum را باید سازی کنید.

$$Sum = A \oplus B \oplus C_{in}$$




Counter ($\frac{1}{2^n}$)

★ تنها ریزه‌ای که فرکانس تقسیم بر ۴ شود نه تقسیم بر توانی از ۲ :




★ CPLD : شکل سه از چندین هزار PAL

★ FPGA :




- ۱- سلول های منطقی قابل برنامه ریزی (Configurable Logic Block)
 - ۲- اتصالات مناسی (Inter connection)
 - ۳- بافرهای ورودی / خروجی (I/O Buffers)
 - ۴- آرایه سوئیچ های قابل برنامه ریزی (Switch Array)
 - ۵- هسته های ساخته شده (IP Cores)
 - ۶- پردازنده بر قدرت مرکزی (Power PC Processor)
- ★ ساختار داخلی IB ها در FPGA :

- ۱- FPGA های مبتنی بر Mux (شرکت Actel)
 - ۲- FPGA های مبتنی بر LUT (شرکت های Altera, Xilinx)
- ★ نحوه سازی گیت های منطقی با Mux :






★ نحوه سازی تابع $F = Z + xy$:



این مدار باید طراحی شده و پس برای حالت کلی توسط شرکت Actel می باشد.

★ ایراد عمده: عدم توانایی خروجی نسبت به ورودی های متفاوت


: (Look Up Table) LUT في FPGA, واولاً *




9, 8, V, 19

4 مداخل


: Xilinx Parent *




CE = 0





دائمی تکی را حفظ می کند





$\begin{cases} CE=0 & \text{تبدیل به لatch} \\ CE=1 & \text{تبدیل به DFF} \end{cases}$



\Rightarrow $CE \sim \text{تبدیل به DFF}$






$\begin{cases} CE=0 & \text{تبدیل به لatch} \\ CE=1 & \text{تبدیل به TFF} \end{cases}$





\Rightarrow $CE \sim \text{تبدیل به TFF}$

(نکته)




ایراد: برای ساده سازی مدارها
 از تریستر به جای TFF استفاده نکنیم!






☆ زبان برنامه نویسی در بلات :

HDL → VHDL
→ Verilog



★ مثال) کو شمارنده استی را با استفاده از DFF ها و گیت های منطقی بسازید.



★ module (مادل): واحد انجام برده در زبان دریاگ که با استفاده از پورت های ورودی و خروجی ما دنیا می بینیم در اینجا است.

این پورت های خروجی

```
③ module DFF (Q, CLK, D);
```

```
DFF output Q;
```


```
input CLK, D;
```

```
reg Q;
```

```
always @ (posedge CLK)
```

```
Q <= D;
```

```
endmodule
```



سطح معماری - نگاه ریاضی

```
② module TFF (Q_TFF, CLK_TFF);
```

```
TFF output Q_TFF;
```

```
input CLK_TFF;
```

```
wire N1;
```

```
DFF DFF1 (Q_TFF, CLK_TFF, N1);
```

```
not NOT1 (N1, Q_TFF);
```

```
endmodule
```



سطح معماری - نگاه ساختاری
سطح Logic - نگاه ساختاری


①
4Bit Counter

```

module Counter_4Bit (Q , CLK);
output [3:0] Q;
input CLK;
TFF TFF1 (Q[0] , CLK);
TFF TFF2 (Q[1] , Q[0]);
TFF TFF3 (Q[2] , Q[1]);
TFF TFF4 (Q[3] , Q[2]);
endmodule
    
```

Top-module & Sub-module : ساختار سلسله مراتبی

www.opencores.com
لبره های درون



☆ فراخوانی (Instantiation) : روش اتصال پورت ها با ترتیب
روش اتصال پورت ها با نام

```

TFF TFF1 (.CLK_TFF(CLK) , .Q_TFF(Q[0]));
    
```

جلسه 1 ۹۵, ۷, ۲۶

☆ مفاهیم اولیه در درون:

- ۱- حروف کوچک و بزرگ دارای معانی متفاوت در درون هستند.
- ۲- اسم گذاری باید کامل باشد و در تعداد حروف محدودیتی ندارد.
- ۳- نام‌های خالی در زبان درون بین n, t, b تفاوتی وجود ندارد.
- ۴- کامنت های تک خطی (//) و چند خطی (/* */) برای توضیح دادن کد داریم.

د. انگیز عدد نویسی در درلاک
 با تعداد بیت مشخص
 بدون تعداد بیت مشخص (32 بیت فرض می‌کنند)

< مقدار عدد > < مبنا > < تعداد بیت‌ها >
 ↓
 b → 2
 h → 16
 o → 8
 d → 10

یک عدد 4 بیتی در مبنا 2: 1011 4'b

یک عدد 4 بیتی در مبنا 10: 10 4'd

10 - 4'b → معادل 10 - 4'b

26'b 1 اگر بیت MSB صفر یا یک باشد. بقیه بیت‌ها یا صفر می‌شوند یا یکی می‌شوند.

اگر X باشد. هر بیت‌ها یا X می‌شوند.

اگر Z باشد. هر بیت‌ها یا Z می‌شوند.

۶- سطوح گیتان در درلاک

- 0 ← سطح Low در منطق دیجیتال / تعبیر غلط بودن یک عبارت منطقی
- 1 ← سطح High در منطق دیجیتال / تعبیر درست بودن یک عبارت منطقی
- X ← تغییر داران مقدار است اما مقدار آن برای ما مبهم است. / به معنای don't care هم هست.
- Z ← به معنای high impedance است. / اگر متغیرهای خاراده wire net مقدار داده نشود Z فرض می‌شود.

* اگر متغیرهای خاراده‌ای reg مقدار داده نشود، X فرض می‌شود.

۷- انواع متغیرها در درلاک

net*: فقط برای اتصالات فیزیکی بین الیاف فیزیکی استفاده می‌شود.



باید دارای درایو کننده فیزیکی باشد.




خروجی گیت منطقی باید جنس wire تعریف شود.

wire - wand - wor - tri - triand - trior

tri^o - tri¹ - supply^o - supply¹ - tri^{reg}

قابل سنتز نیستند.

★ سوال) ساختار اول یک FA تک سیتی را بنویسید.



time scale 1ns/1ps

```
module FA (Cout, Sum, A, B, Cin);
```

```
output Cout, Sum;
```

```
input A, B, Cin;
```

```
wire w1, w2, w3, w4, w5;
```

```
xor x1 (w1, A, B);
```

```
xor x2 (#10 Sum, w1, Cin);
```

```
and A1 (w2, A, B);
```

```
and A2 (w3, A, Cin);
```

```
and A3 (w4, B, Cin);
```

```
or O1 (w5, w2, w3);
```

```
or O2 (Cout, w4, w5);
```

```
endmodule
```

۹۵, ۸, ۲

جلسه ۹


★ خواص متغیرهای net :

```
wire [31:0] DataBus;  ۱- تعریف بصورت برداری
```

- ۲- قابلیت حفظ اطلاعات را ندارد. در هر لحظه مقدار خود را از یک درایو گذشته فیزیکی قبل از خود دریافت می کند.

wire [7:0] Bus [0:1023];

۳- تعریف صورت آرایه




در این حالت با 1024 سطر که هر سطر 8 بیت است؛
 wire [7:0] Bus_3D1 [0:1] [0:1023];

در این حالت با 1024 سطر که در هر سطر یک واحد استند.
 wire Bus_3D2 [0:1][0:1023][7:0];

... = Bus_3D1 [1] [510]

wor	0	1	X	Z
0	0	1	X	0
1	1	1	1	1
X	X	1	X	X
Z	0	1	X	Z



WOR




trio { if En=1 → out=In
 else if En=0 → out=1'b0

① wire out;

tri1 { if En=1 → out=In
 if En=0 → out=1'b1

② trio out;
 (pull down)




tri reg { if En=1 → out=In
 if En=0 → out=مقدار قبلی

③ tri1 out;
 (pull up)



④ trireg out;



* اگر به متغیری از خانواده net مقدار داده شود، مقدارش Z در نظر گرفته می شود.

* اگر به متغیری از جنس trio مقدار داده شود، مقدار پیشین مقدارش در نظر می گیرد.

.. " " 1 " " " " " " " " trio " " " " *

.. " " X " " " " " " " " trireg " " " " *


time - real - integer - reg : reg *

قابل پیاده سازی روی FPGA (سختن) نیستند.

* خواص reg :

- ۱- دارای حافظه است و آخرین مقدار را تا تعریف بعدی در خود نگه می‌دارد.
- ۲- به صورت برداری و یا آرایه‌ای می‌توان تعریف کرد.
- ۳- مقدار دهی حتماً به صورت مستقیم (با علامت مساوی) باید انجام شود.

```
reg [7:0] Memory_3D [0:8][0:269];
```



استاندارد 95 `A = Memory_3D [3][4];`

```
reg [7:0] A;
```

```
reg B;
```

```
B = A[0];
```

استاندارد 2000 `B = Memory_3D [3][4][0];`

* نوع reg : ابعاد اختیاری - می‌تواند بردار یا آرایه باشد - بیت علامت ندارد. (مستقیم تعریف کرد)

* نوع integer : طول 32 بیت - نگاه علامت دار (بیت آخر علامت است) -

بصورت بردار یا بل تعریف نیست، تنها بصورت آرایه تعریف می‌شود.

* کاربرد های integer :

۱- برای محاسبات در حلقه‌های For


۲- کار با فایل‌ها

۳- برای ذخیره اعداد علامت دار

* نوع real : طول 64 بیت (32 بیت برای صحیح و 32 بیت برای اعشار)

جلسه ۱۵ ، ۸ ، ۹۵

reg	net
<p>حتماً نیاز به دایره فیزیکی دارند. (مثل گیت منطقی)</p> <p>مقدار اولیه داده می‌شود، X فرض می‌شود.</p> <p>می‌تواند بردار و آرایه تعریف شود.</p>	<p>حداً نیاز به دایره فیزیکی ندارند.</p> <p>مقدار دهی عددی به هر متغیر دلخواه می‌تواند انجام شود.</p> <p>مقدار اولیه داده نمی‌شود، X فرض می‌شود.</p>




در فصل سطح انتقال داده سطح‌کیت‌های منطقی کاربرد دارند. در فصل توصیف رفتاری بسیار به کاربرد هستند.
 انواع tri0, tri1, trireg, time, real و غیره هستند.

* پورت‌ها در وریدلایک: [input - output - input]


قانون: پورت ورودی باید از جنس wire تعریف شود.

reg Q;

always @ (posedge clk)



Q = D;



* در کلمه ماژول‌های تست بجای پورت‌های ورودی

سینال‌های تست را در متغیرهای ارجحی reg

می‌سازیم. برای مساهموی سینال‌های خروجی در


ماژول تست، متغیرهای ارجحی wire ساخته می‌دهیم

خروجی ماژول اصلی وصل می‌کنیم.


#10 clk=1b0
#10 clk='b1

DUT: Device Under Test

* خود ماژول تست نیاز به پورت ورودی / خروجی ندارد.



* تست بیج نیاز به تستر ندارد.



ماژول‌های تست که پورت ندارند قرار است سینال تولید شود.

در ماژول‌های طراحی پورت ورودی

parameter Data_Width = 8;

* پارامترها:

reg [Data_Width-1:0] Mem_3D [0:1023];

{ defparam
define
قابل تست نیستند.


```

module DFF;
parameter Delay=1, Delay2=4;
always @ (posedge CLK)
    #Delay Q=D;
endmodule
    
```

```

module ---;
    # (2,3) -----> به ترتیب
DFF # (2) DFF1 (---);
    # (.Delay (3), .Delay2 (2)) -----> با نام
DFF # (4) DFF2 (---);
    
```

- * بلوک های سازنده ماژول :
- ۱- نام ماژول + کلمه کلیدی ماژول
- ۲- ترتیب های ورودی و خروجی
- ۳- انواع متغیرها و پارامترها
- ۴- توصیف بدنه اصلی ماژول
- ۵- توابع
- ۶- کلمه کلیدی endmodule


* ماژول ای که دو عدد ۴ بیتی را با هم جمع کند. (از FA تک بیتی استفاده کنید.)

```

module FA_4Bit ( Cout, Sum, A, B, Cin);
    
```

```

input [3:0] A;
input [3:0] B;
input Cin;
output [3:0] Sum;
output Cout;
wire w1, w2, w3;
    
```



```

FA FA1 (w1, s[0], A[0], B[0], Cin);
    
```

```


FA FA2 (w2, s[1], A[1], B[1], w1);
FA FAB (w3, s[2], A[2], B[2], w2);
FA FA4 (cout, s[3], A[3], B[3], w3);
endmodule
    
```

جلسه 11 9d, 1, 9

★ دستورات سیستمی :

- \$ display \$ finish ← شروع دستورات سیستمی با علامت \$
- \$ monitor \$ time ★ دستور display تنها یکبار در زمانی که مشخص کرده ایم
- \$ f display \$ strobe اجرامی شود و اجزای آن بیان می‌پذیرد. اما دستور
- \$ f monitor \$ f open monitor یکبار زمان سازی شده و تا پایان اجزای آن
- \$ stop \$ f close مرتباً حسیت حساسیت خود را بررسی می‌کند. در صورت هر تغییری در حسیت حساسیت، حباب در خروجی انجام می‌شود.

- زمان انجام و اجزای تمام دستورات سیستمی به هم‌ردی کار برابر است.



```

$monitor ("a = %b, b = %b, c = %b, w1 = %b, f = %b", a, b, c, w1, f);
    
```

معمولاً داخل ماژول تست استفاده می‌شود.

- هیچ‌یک از دستورات سیستمی قابل سنتز نیستند.

```

$monitor ($time, " --- ", ---);
    
```

- نمایش رشته‌ها و کاراکترهای خاص (% , \ , ")

کاراکترهای خاص را بصورت %b یا \% یا \" نمایش می‌دهیم.

%b	باینری
%o	اکتال
%d	دسیمال
%h	هگزادسیمال
%m	حباب سلسله مراتبی
%b	فواصل
%t	تب
%n	خط جدید

- دستورات `fdisplay` , `fmonitor` برای نمایش در فایل هستند.
- دستور `stop` صفتاً از همه اجزا خارج شده و وارد مد محامون می شود تا با کاربر مبادله دستور نماید.
- دستور `finish` به طور کلی اجزا را متوقف کرده و کاملاً از `simulation` خارج می شوند.
- ★ دستور `stop` تا در به ابصری اجرا هست ولی در `finish` امکان ندارد.
- دستورات `fopen` , `fclose` برای باز بسته کردن فایل به کار می روند.

★ شناسنامه ها :

- ساده : حروف + اعداد + `_` + `+` `$` شروع با عدد `$` غیر ممکن
- مرکب : `***Hello***` شناسنامه که ساده نباشد مرکب است.

فصل دوم (سطح اتصال داده)

به علت اتصال بودن با سطح گیت های منطقی ، از نظر فیزیکی درایورهای برای نخونه خروجی ها وجود دارند. بنابراین خروجی ها در این سطح همواره از جنس `wire` هستند.


★ مگر گیتی `assign` حاوی گیت است ؛ `assign out = a & b;` `wire out;`
 حاوی گیت است حساست

① بلافاصله پس از ارزیابی شدن در `Continuous Assignment` (انتساب پیوسته)

گیت حساست یکبار خروجی ارزیابی شود و نتیجه مشخص می شود.

② امکان تعریف تأخیر گیت های منطقی در دستور `assign #1 out = a & b;` وجود دارد.

$\left\{ \begin{array}{l} a \& b \text{ بلافاصله پس از هر نوع تغییر در گیت حساست ، بدون تأخیر انجام می شود. : ارزیابی} \\ out = \text{نتیجه ارزیابی ، پس از تأخیر تخصیص داده می شود. : تخصیص} \end{array} \right.$



③ `wire out;`
`assign #10 out = In1 & In2;`

با در نظر گرفتن این خاصیت از گیت های منطقی که تغییرات ورودی با عرض کمتر از تأخیر گیت ، در خروجی دیده نمی شود

عملگر assign نیز مابلاً شبیه به گیت های منطقی است.

انواع اسباب:

Explicit Continuous Assignment \rightarrow $\begin{cases} \text{wire out;} \\ \text{assign \#1 out = in1 \& in2;} \end{cases}$

Implicit Continuous Assignment \rightarrow $\text{wire \#1 out = in1 \& in2 ;}$

Wire Definition \rightarrow $\begin{cases} \text{wire \#1 out;} \\ \text{assign out = in1 \& in2;} \end{cases}$

انواع عملگرها در ورلگات:

- ۱- تک بولونی
 - ۲- دو بولونی
 - ۳- سه بولونی
- از لحاظ تعداد بولون

ریاضی (+ , - , * , / , % , ^{توان}) از نظر سخت‌افزاری FPGA ممکن است بسیار پرهزینه باشد و فضای زیادی اشغال کند. توصیه می‌شود برای بار سازی این دستورات از IP cores سی ساخته استفاده شود. منطقی (& , | , !) نیاز به دو بولون تک سی در دو طرف خود دارند، بنابراین بولونها بر دوازده باشند، به نمایندگی از هر بردار تک بیت انتخاب خواهد کرد.

- مقایسه ای
 - تساوی و تساوی حلقی
 - بی
 - کاهش
 - ادغام و تکرار
 - شرطی
 - سفید
- از لحاظ نوع عملگر

ال بیت X در بردار وجود داشته باشد. 1'bX

ال بیت Z در بردار وجود داشته باشد. 1'bZ

ال تمام بیت ها صفر و یک باشند. \leftarrow همه بیت ها صفر باشند. 1'b0

همه بیت ها صفر نباشند. 1'b1

$A = 4'b\ 1101$ $1'bX\ 1'b1$
 $B = 4'b\ 1X1X$ $1'b1\ 1'b1 = 1'b1$

$C = 4'b\ 0000$ $1'b0\ 1'bX$
 $1'b0\ 1'b0 = 1'b0$

$!B = 1'bX$

سعی کنید ابعاد بولونها در تمام عملگرهای ریاضی با آگاهی و دقت انتخاب شود.

حد اکثر (m+n) بیت \rightarrow m بیت * n بیت

حد اکثر (n+1) بیت \rightarrow n بیت + n بیت

استفاده از عملگرهای سفید به جیب و راست می‌تواند برای ضرب، تقسیم بر 2^n بسیار مفید باشد.

برای جایی استفاده از یک تقسیم کننده یا ضرب کننده بچیده، از عملیات ساده سفید استفاده می‌کند.

تعیین عملگرهای منطقی تنها یک بیت خواهد شد.

* عملگرهای مقایسه‌ای: $<$ \leq $>$ \geq
 خروجی آنها تنها یک بیت خواهد بود.

B	A	Q_1	Q_0
0	0	1	1
0	1	1	0
1	0	0	0
1	1	1	1



* مقایسه کننده یک بیتی: Q_1, Q_0

1 0 $A > B$


0 1 $A < B$

1 1 $A = B$

$$\begin{cases} Q_0 = \bar{A} + B \\ Q_1 = A + \bar{B} \end{cases}$$



↓
توسعه



- ① ماژول ورودی و خروجی 1-bit Comp را در سطح گیت منطقی می‌سازیم.
- ② یک ماژول پایه شامل دو عدد صانعی یکسره + XOR (در سطح انتقال دارد)
- ③ یک مقایسه کننده یک بیتی برای سلسله آخر همراه با معادله ② می‌سازیم.

$A = 4'b\ 1120$

$B = 4'b\ 1000$

$\Rightarrow A > B = 1'b\ 1$

* مثال

$A = 1x01$

$B = 1101 \Rightarrow (A < B) = 1'bX, (A <= B) = 1'b1$

★ عملگرهای تساوی و تساوی حالتی: $! =$ $==$ $! =$ $===$

تساوی حالتی $\leftarrow 1, 0$ $\rightarrow X, 1, 0$ تساوی

$A = 4'b 1x11$

$B = 4'b 1x11 \Rightarrow (A == B) = 1'bX, (A === B) = 1'b1$

★ عملگرهای سببی: $XNOR \sim \wedge, NOR \downarrow, NAND \sim \&, NOT \sim, XOR \wedge, OR |, AND \&$

$4'b 1011 \& 4'b 0x10 \rightarrow 4'b 0010$

★ عملگرهای منتهی: $\&A; \sim A; \sim \wedge, \sim |, \sim \&, \wedge, |, \&$

★ عملگرهای شیفت: تعداد \gg عدد, تعداد \ll عدد, \lll, \ggg

$A = 4'b 1101 \rightarrow A \gg 2 \Rightarrow 4'b 0011$

$\rightarrow A \ll 2 \Rightarrow 4'b 0100$

$B = 4'b 0010 \rightarrow B \ll 2 \Rightarrow 4'b 1000 \text{ (A)}$

$X = 4'b \underline{1110} \rightarrow X \ggg 1 \Rightarrow 4'b 1111 \text{ (B)}$

$\rightarrow X \lll 1 \Rightarrow 4'b 1100 \text{ (C)}$

★ بیک عملگر ادغام می توانیم شیفت کردنی را نیز بسازیم.

$\{out, sum\} = A + B + cin;$

★ عملگر ادغام: $\{\}$

```
reg [3:0] A, B;
assign out = {A, B};
wire [7:0] out;
```

شیفت کردنی

```
reg [7:0] A;
wire [7:0] out;
assign out = {A[3:0], A[7:4]};
```


assign out = {4(A)} → out = {A, A, A, A} ★ عملگر تکرار:

این عملگر غیر قابل شرط است.

<condition> ? <True> : <False> ★ عملگرهای شرطی:

In ———> Out
 |
 En
 assign Out = En ? In : 'bZ;

A ———> Out
 |
 B ———> MUX
 |
 sel
 assign Out = sel ? B : A;

A ———> Out
 |
 B ———> MUX
 |
 C ———> MUX
 |
 D ———> MUX
 |
 S1, S0

S1	S0	Out
0	0	A
0	1	B
1	0	C
1	1	D


assign Out = S1 ? (S0 ? D : C) : (S0 ? B : A);

A ———> Out
 |
 B ———> MUX
 |
 C ———> MUX
 |
 D ———> MUX
 |
 E ———> MUX
 |
 F ———> MUX
 |
 G ———> MUX
 |
 H ———> MUX
 |
 S2, S1, S0

S2	S1	S0	Out
0	0	0	A
0	0	1	B
0	1	0	C
0	1	1	D
1	0	0	E
1	0	1	F
1	1	0	G
1	1	1	H

assign Out = S2 ? (S1 ? (S0 ? H : G) : (S0 ? F : E)) : (S1 ? (S0 ? D : C) : (S0 ? B : A));

★ تغییر روند طراحی دیجیتال بر پایه سبب سبب، سرعت، توان، مساحت و ... :



جمع کننده 4 بیتی :



التره FA به مقدار n

نازکانه تا آخرین داشته باشد، در کل n نازکانه تا آخرین خواهیم داشت.


★ طراحی سیستم Pipeline :

Latency : مدت زمانی که طول می کشد تا اولین داده دیجیتال بصورت پردازش در خروجی قرار گیرد.

Update rate ← وابسته به کمترین بلوک دیجیتال است.




★ برای طراحی این Adder
 4 بیسی و به 24 عدد DFF
 نیاز داریم!



مدارات ترکیبی
 Combinational
 Combinatorial

★ توصیف رفتار :

- زمان نثر به هم در برنامه نویس است.
- نزدیک ترین سطح به دور آسانسور
- always, initial x
- اجزای تمام بلوک ها initial, always همزمان است.



- متغیرها در این سطح توصیف معمولاً از جنس `reg` هستند.
- در این سطح نیاز به مدل‌سازی فیزیکی برای بارها بارها نیست، می‌توان به راحتی به متغیرها مقدار عددی داد.

```

initial begin
    CLK = 1'b0;
    #10 CLK = 1'b1;
    #5 CLK = 1'b0;
end
    
```

جلسه ۱۷ ۹۵، ۹، ۱

★ توصیف رفتاری:

- ۱- `initial` اجرای آن در زمان صفر آغاز شود و پس از زمان بندی پایان می‌یابد. X غنچه سنتز
 - ۲- `always` اجرای آن در زمان صفر آغاز شود و تا پایان شبیه سازی ادامه دارد. \checkmark غنچه سنتز
- سمپل چپ ستاوی در این سطح از جنس `reg` تعریف می‌شود.
 - امکان اجرای موازی بلوکها در این سطح ها وجود دارد.
 - در این سطح توصیف، زمان بندی باید جداگانه تعریف شود.

```

begin { fork
end   { join
    
```


```
reg Reset;
```

```
initial begin
```

```
Reset = 1'b0;
```

```
#20 Reset = 1'b1;
```

```
#100 Reset = 1'b0;
```



```
initial CLK = 1'b0;
```

★ مثال ایجاد فرکانس 50MHz در CLK:

```
initial begin
```

```
forever #10 CLK = ~CLK;
```

```
end
```

```
reg CLK = 1'b0;
```

```
always
```

```
#10 CLK = ~CLK;
```


* زمان بندی در سطح رفتار:

۱ X - بر اساس تأخیرها (#)

① - تأخیر معمولی

② - تأخیر در رخ استیجی

initial #0 a=1'b0; ← ③ - تأخیر صفر

الویت اول
initial a=1'b0;

④ (اسم رخداد)

۲ ✓ - بر اساس رخدادها

① - رخداد فنونی ← مدارهای ترکیبی
② - رخداد مجازی ← مدارهای ترکیبی


③ - رخداد مجازی

④ - رخداد ترکیبی

۳ X - بر اساس سطح سیگنال (دستور wait)


```

a, b {
    initial begin
        a = 1'b0; b = 1'b0;
        #10 a = 1'b1; b = 1'b1;
        #10 a = 1'b0;
    end
}
    
```




```

Out1 {
    initial begin
        #1 out = a | b;
        #12 out = a & b;
    end
}
    
```



```

Out2 {
    initial begin
        #1 Out = a | b;
        Out = #12 a & b;
    end
}
    
```



```

initial clk = 1'b0;
initial forever #10 clk = ~clk;
initial begin
    @(clk) Reset = 1'b1;
    @(clk);
end
    
```

★ سوال) تا آخر با رخداد :

★ رخداد مندرجی :

```

always @ (a, b)
    out = a & b;
    
```

۱- مدار ترکیبی : نسبت حسابی نباید شامل کلیت تمام ورودی ها باشد.

۲- مدار ترکیبی : باید از کلیت استفاده شود.




@(posedge clk)

@(negedge clk)

- 0 → 1
- X → 1
- Z → 1
- 0 → X
- 0 → Z

- 1 → X
- 1 → 0
- 1 → Z
- X → 0
- Z → 0



```

always @ (a, b, sel)
    out = sel ? b : a;
    
```

module FA

★ سوال) یک جمع کننده ۵ تک سویی با دستور always :

```

(Sum, Cout, a, b, Cin);
output Sum, Cout;
input a, b, cin;
reg sum, cout;
always @ (a, b, cin)
    {Cout, sum} = a + b + cin;
end module
    
```


* گام‌های برنامه نویسی هارول‌های محدودی :

① بک‌ها را تعیین وضعیت می‌کنیم، اگر ترکیبی بود؛ قانون حضور تمام ورودی‌ها در لیست


حساسیت آن را وصل می‌کنیم. اگر ترکیبی بود، از کلمات {posedge, negedge} استفاده می‌شود.

② اگر هارول در بلاک تلفیقی از بک‌های ترکیبی و ترکیبی بود، ابتدا به بخش‌های کوچکتر ترکیبی می‌رویم

و ترکیبی خالص، تا رسیدن به ترکیبی خالص و ترکیبی، یک بک `always`

تشکیل می‌دهیم.

③ تست و احوال هر زمانه بک‌ها را اطمینان از عملکرد صحیح برنامه.



output out;

* مثال حالتی بکس ۴ به ۱

input [3:0] In;

ترکیبی خالص

input [1:0] sel;

reg out;

always @(In, sel)

out = sel[1]? sel[0]? In[3]: In[2]

: sel[0]? In[1]: In[0];

reg Q;

* مثال TFF

always @(posedge clk)

Q = !Q;



* مثال سینت جستر ۴ بیتی

output [3:0] Q;

input D;

reg [3:0] Q;

always @(posedge clk)

begin

Q[3] = Q[2];

Q[2] = Q[1];

Q[1] = Q[0];

Q[0] = D;

end

begin

Q[0] <= D;

Q[1] <= Q[0];

Q[2] <= Q[1];

Q[3] <= Q[2];

end

Non-Blocking

Assignment

Blocking Assignment

* سوال) حجابی دو متغیر A, B با استفاده از آسب Non-Blocking :


always @ (posedge clk)

A <= B;

always @ (posedge clk)

B <= A;

* سوال) ساختن یک Mux 4x1 با سرعت Mux 2x1 (pipeline)



reg [3:0] In_st1;

reg [1:0] S_st1;

reg Out0_st1, Out1_st1, Out_st2, Out0_st2,
Out1_st2, S1_st2, Out;

always @ (In_st1, S[0]-st1)

begin

Out0_st1 = S_st1[0] ? In_st1[1] : In_st1[0];

Out1_st1 = S_st1[0] ? In_st1[3] : In_st1[2];

end

always @ (Out0_st2, Out1_st2, S1_st2)

Out_st2 = S1_st2 ? Out1_st2 : Out0_st2;

always @ (negedge clk)

begin

In_st1 = In;

S_st1 = S;

end

always @ (negedge clk)

begin

Out0_st2 = Out0_st1;

Out1_st2 = Out1_st1;

S1_st2 = S_st1[1];

end


```
always @ (negedge clk)
```

```
out = out_st2;
```


```
event parity;
```

```
always @ (posedge clk)
```

```
if (last_bit_recived)
```

```
wait (Enable)
```

```
#10 clk = !clk;
```



* رخداد صحابی :

تعریف event

→ مدلسازی

تحریک @ (---)

* سطح سیگنال : دستور wait

```
if (<Cond>)
    <true_st>;
```

X

```
if (~<Cond>)
    <true_st>;
else
    <false_st>;
```

```
if (<Cond1>)
    <st1>;
```

```
else
    if (<Cond2>)
        <st2>;
```

```
else
    :
    if (<Cond n>)
        <st n>;
    else
        <st>;
```

* نکته (شرط قابل تست) :

۹۵، ۹، ۱۴ حالا ۱۶

```
case (<exp>)
    alt 1: <st1>;
    alt 2: <st2>;
    :
    alt n: <stn>;
    default: <def_st>;
endcase
```

```
case x (<exp>)
```

↓ در alt ها اگر x یا z
باید بصورت
Don't Care
در نظر می آید.

```
case z (<exp>)
```

↓ در alt ها فقط
z می تواند بیاید
نه x.

حق نداریم
z, x افعال
کنیم.

* همه نند Switch, case های زبان C, در اینجا هر alt که اول برقرار شود، بقیه بررسی نمی شوند.

module Stream_Dec (flag1, clk, Data);

(Stream Decoder) (الترجمة)

output reg flag1;

input clk;

input [7:0] Data;

parameter A1=8'h FA, A2=8'h BD;

reg [1:0] Count=2'b00;

always @ (posedge clk)

if ((Data==A1) && (Count==2'b00))

begin Count = Count + 2'b01; flag1 = 1'b0; end

else

if ((Data==A1) && (Count==2'b01))

begin Count = Count + 2'b01; flag1 = 1'b0; end

else

if ((Data==A2) && (Count==2'b10))

begin Count = Count + 2'b01; flag1 = 1'b0; end

else

if ((Data==A1) && (Count==2'b01))

begin Count = Count + 2'b00; flag1 = 1'b0; end

else

if ((Data==A2) && (Count==2'b11))

begin flag1 = 1'b1; Count = 2'b00; end

else

if ((Data==A1) && (Count==2'b11))

begin Count = 2'b01; flag1 = 1'b0; end

else

begin Count = 2'b00; flag1 = 1'b0; end

end module



A₁A₁A₂A₂

A₁ = 8'h FA

A₂ = 8'h BD

A₁A₁A₂A₁A₁A₂A₂

always @ (flag1)

if (flag1 == 1'b1)


Count2 = Count2 + 3'b1;

Finite-State Machine : ماشین حالت (FSM)

ترکیبی ۱- پس بینی حالت بعدی (ورودی ها + حالت فعلی)



ترکیبی ۲- پس بینی مقدار خروجی \rightarrow فقط وابسته به حالت فعلی Moore
 وابسته به حالت فعلی + ورودی ها Mealy

ترکیبی ۳- جایابی بین حالت ها (انتقال بین رجیسترها)



★ اگر به FSM برسیم هرگز برمیگردیم مگر اینست که همیشه با دستور always باید سازی کرد.

★ مثال) طراحی Stream Dec ریست دار (مثال جلسه قبل)



★ ترتیب کد نویسی: $A_1 A_1 A_1 A_2 A_2 A_1$

Moore

parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010, S3 = 3'b011, S4 = 3'b100;

reg [2:0] State, Next_State;

always @ (state, Reset, Data)

if (Reset == 1'b1)

Next_State = S0;

else

case (state)

پس بینی
حالت بعدی

```
s0: Next_state = (Data == A1) ? s1: s0;
```

```
s1: Next_state = (Data == A1) ? s2: s0;
```

```
s2: Next_state = (Data == A1) ? s2 : ((Data == A2) ? s3: s0);
```

```
s3: Next_state = (Data == A1) ? s1 : ((Data == A2) ? s4: s0);
```

```
s4: Next_state = (Data == A1) ? s1: s0;
```

```
default: Next_state = s0;
```

```
endcase
```

```
always @ (state)
```

```
case (state)
```

```
s0: flag1 = 1'b0;
```

```
s1: flag1 = 1'b0;
```

```
s2: flag1 = 1'b0;
```

```
s3: flag1 = 1'b0;
```

```
s4: flag1 = 1'b1;
```

```
default: flag1 = 1'b0;
```

```
endcase
```

```
always @ (posedge clk)
```



```
state = Next_state;
```

```
parameter A1 = 8'hFA, A2 = 8'hBD;
```

```
initial clk = 1'b0;
```

```
always @ #10 clk = !clk;
```

```
⋮
```

Mealy → چون برسی سوسه! quiet

parameter IDLE = 3'b000, Preheat = 3'b001, Load = 3'b010
 , Cook = 3'b011, Unload = 3'b100;

reg [2:0] state, Next_state;

always @ (state, start, temp_ok, done)

case (state)

IDLE: Next_state = start ? Preheat : IDLE;

Preheat: Next_state = temp_ok ? Load : Preheat;

Load: Next_state = Cook;

Cook: Next_state = done ? Unload : Cook;

Unload: Next_state = IDLE;

default: Next_state = IDLE;

end case

always @ (state, quiet)

case (state)

IDLE: {Heat, Load, Unload, Beep} = 4'h0;

Preheat: " = 4'h8;

Load: " = 4'hC;

Cook: {Heat, Load, Unload, Beep} = 4'h8;

Unload: " = quiet? 4'h2 : 4'h3;

default: " = 4'h0;

endcase

always @ (posedge clk)

state = Next_state;

★ تمرین (۱) - انجام لیست خود را تلفظ
 (۲) - دستگاه فروش نوشیدنی

- 1 500
- 2 1000
- 3 1500

جلسه ۲۳ ۲۸، ۲۹، ۳۰

★ تقسیم کننده فرکانس به عدد فرد:

Local clock ← از بخیره TFF به عدد فرد

Global clock ← TFF هر مجز به CE

← از بخیره از DFF و برداشتن Q آخرین Cell به $\frac{f}{2^n}$




reg [2:0] state, Next_state;

parameter s0 = 3'b000, s1 = 3'b001, ...;

always @ (state, Reset)

if (Reset)

{out, Next_state} = {1'b0, s0};



else

case (state)

s0: {out, Next_state} = {1'b0, s1}

s1: {out, Next_state} = {1'b0, s2}

s2: {out, Next_state} = {1'b0, s3}

s3: {out, Next_state} = {1'b1, s4}

s4: {out, Next_state} = {1'b1, s5}

s5: {out, Next_state} = {1'b1, s0}

default: {out, Next_state} = {1'b0, s0}

endcase

always @ (clk)

state = Next_state;

★ تکرار (تکرار) $\frac{F}{5}$ با 10% Duty Cycle

★ ساختار حلقه ها در وردکاپ:

for ✓ ① تعداد دفعات اجرای حلقه باید مشخص باشد.

while ✓ ② حلقه زمانی تا زمانی که feedback ترکیبی ما باشد. (در این لحظه به یک تغییر میزنند و ادامه نمیدهند)

Forever \leq for (index = low_range; index < high_range; index = index + step)

repeat ✓ for (index = high_range; index > low_range; index = index + step)

always @ (posedge clk)

for (i=1; i<128; i=i+1)

← feedback ترکیبی Data = Memory[i]; → #1 Data = Memory[i]

← feedback ترکیبی برابر Data Memory[i] = Data; ← feedback ترکیبی ندارد.

از این دست. اما قابل سنتز نیست.

parameter Mem_Width = 1024;

always @ (posedge clk)

if (Reset)

for (i = 0; i < Mem_Width; i = i + 1)

mem[Mem_Width - 1 : 0] = 8'h00;


else ... با اینکه دورن فیدبک ترنس داریم ولی این ساختار قابل استفاده است.

always @ (posedge clk)



while (X > Y)

Y = Y + 1; →

دورن فیدبک ترنس داریم.



★ سوال) اتوماتون متقاطع با مرغی



parameter G = 2'b11 , Y = 2'b10 , R = 2'b00;

parameter S0 = 3'b000 , S1 = 3'b001 , ...;

parameter Y2R = 10000 , R2G = 5000;

always @ (state, X, Reset)

if (Reset)

Next_state = S0;

else

case (state)

S0: Next_state = X ? S1 : S0;

S1: begin

X repeat (Y2R) @ (posedge CLK);

Next_state = S2;

end

S2: begin

X repeat (R2G) @ (posedge CLK);

Next_state = S3;

end

S3: Next_state = X ? S3 : S4;

S4: begin

X repeat (Y2R) @ (posedge CLK);

Next_state = S0;

end

default: Next_state = S0;

endcase

always @ (state)

case (state)

s0: {HW, CTY} = {G, R};

s1: " " = {Y, R};

s2: " " = {R, R};

s3: " " = {R, G};

s4: " " = {R, Y};

default: " " = {G, R};

endcase

always @ (posedge clk)

state = Next_state;

always @ (posedge clk)

if (state == s1)

count = count + 14'b1;

if (count == 10000)
flag1 = 1'b1;

else if (state == s2)

count = count + 14'b1;

if (count == 5000)
flag2 = 1'b1;

else if (state == s4)


count = count + 14'b1;

if (count == 22R)
flag3 = 1'b1;

★ کاربرد فایل ها :

- \$ fopen ۱- باز کردن فایل
- \$ fdisplay, \$ fmonitor ۲- نوشتن در فایل
- \$ fclose ۳- بستن فایل

```
integer handle1;
handle1 = $ fopen ("output.txt");
handle2 = $ fopen ("out2.txt");
$fmonitor (handle2, $time, "----", "لیست حساسیت");
desc1 = handle1 | handle2 | 32'b1;
$fclose (handle1);
```



initial

```
handle1 = $ fopen ("...");
```

initial

```
$fmonitor (----);
```

initial

```
#1000000 $fclose (handle1);
```

★ کاربرد توابع :

- 1- task ← ورودی نداشته باشد.
- ← بیش از 1 خروجی داشته باشد.
- ← دارای زمان بند باشد.
- 2- function ← باید دارای حداقل یک ورودی باشد.
- ← تنها یک خروجی دارد.
- ← نمی تواند شامل زمان بند باشد.

★ تعریف توابع: باید در داخل بدنه اصلی ماکروول انجام شود.
 - احضارش در داخل بلوک های زمانی (always/ initial) انجام می شود.