

به نام خدا

# KONKUR.IN



**Forum.konkur.in**

**Club.konkur.in**

**Shop.konkur.in**


www.maxim-ic.com

Application note 638

selecting the right emos analog switch







# (Analog switch)

کاربردها: آنالوگ سوئیچ: Multiplexing demux




در داخل FPGA ها

IC 4007 دارای ۳ nmos و ۳ pmos است. توسط این IC می توان گیت ها و آنالوگ سوئیچ را ساخت در VCO ها، A/D ها، ...



برای pmos




برای nmos

در ناحیه فعال Nmos →

$V_{DS} > V_{GS} - V_T$   
 $V_D - V_S > V_G - V_S - V_T$

این کابل ظرفیت کابل (با دقت کم) در ناحیه فعال  
 $I_D = \frac{1}{2} (M_n) (C_{ox}) \left(\frac{W}{L}\right) (V_{GS} - V_T)^2$   
صنایب K طول کابل



مطالعه IC CA3140  
مطالعه فصل 1 کتاب مدار مجتمع CMOS آنالوگ بزرگ پاور  
2 " "

نکته: تمام آنالوگ سوئیچ ها در ناحیه تراو در عمیق کار می کنند.

$$V_{DS} < V_{GS} - V_T$$

$$I_D = k \left[ 2 (V_{GS} - V_T) V_{DS} - V_{DS}^2 \right]$$

$$I_D \approx \mu_n \text{ Cox } \frac{W}{L} (V_{GS} - V_T) V_{DS}$$

$$R_{DS} = \frac{V_{DS}}{I_D} = \frac{1}{\mu_n \cdot \text{Cox} \times \frac{W}{L} (V_{GS} - V_T)}$$

↑  
پهنای کانال

موبیلیتی الکترون کم تر از ذرات دیگر

↑ مقدار خازن در واحد سطح

↑ طول کانال

↑  $(V_{GS} - V_T)$


$$V_T = V_{T0} + \psi \left[ \sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right]$$

ولتاژ سوپرسیم بادی (بدنه)

$$V_{T0} = \phi_{ns} + e\phi_f + \frac{Q_{dep}}{Cox}$$

$$\phi_f = \left( \frac{kT}{q} \right) \ln \left( \frac{n_{sub}}{n_i} \right)$$

تکنولوژی 200 nm (نانونمتر) یعنی قدرت ساخت CMOS با طول 200 نانومتر  
 حداقل طول کانال که توانسته از بارند 80 nm است. طول موج سبز 450 nm  
 تکنولوژی 100 nm یعنی عرض کانال 100 نانومتر.



**\* مشخصات آنالوگ سوئیچ :**

- 1- سوئیچ وقتی وصل گردد باید مقاومت آن صفر باشد
- 2- باید دو طرفه باشد
- 3- تابع ولتاژ نیست.

in ————— out




\*  $V_{DS}$  باید تا می تواند کم باشد اگر مقاومت زیاد باشد خازن شارژ می کند

بنا بر این در آنالوگ سوئیچ به کانال با مقاومت پایین احتیاج است. برای پایین آوردن مقاومت کانال باید  $\left(\frac{W}{L}\right)$  بزرگ باشد. برای بزرگ کردن  $\left(\frac{W}{L}\right)$  در عمل تعدادش زیاد mosfet را بهم موازی می کنیم. همین کار تعداد نداشته کار استفاده در آنالوگ سوئیچ زیاد است. برای بالا بردن ولتاژ ورودی  $\left(\frac{W}{L}\right)$  را بزرگ می کنیم. این کار توانسته از تا 200V ولتاژ را افزایش دهند.


آر  $\left(\frac{W}{L}\right)$  را بزرگ می کنیم. برای بالا بردن ولتاژ بزرگ کنیم،  $\left(\frac{W}{L}\right)$  را بزرگ می کنیم. ولتاژ را افزایش می دهند.

طول قطعه بزرگ می شود.

\* کار که ما می خواهیم  $R_{DS}$  می توانیم کم کنیم افزایش  $V_{GS}$  با بالاترین حد مجاز است.






$P \leftarrow V_i = \text{high}$  در تریاورد عمیق  
 $N \leftarrow V_i = \text{low}$  در تریاورد عمیق



$V_D = 10 - 100 \text{ m}(10^{-9})$

\* در آنالوگ سوئیچ بار هم P هارا به +VDD و بار هم N هارا به -Vcc وصل می کنند



در آنالوگ سوئیچ چرا دوتا mosfet باید نیکر موازی می شنوند

- ۱- بایولار بودن (دو جهت بودن) آنالوگ سوئیچ
- ۲- نوتا مقاومت در ناصیه تریاورد موازی شود تا مجموعش ازین مقاومت کمتر گردد. تا تقریباً نصف شود. on resistance کم شود.

۱۳۳ نوزاد مرتباً ~ mux 9601, mux 9602 در صورت

جلسه دوم ۷، ۱۲، ۱۵

$$R_{on(N)} = \frac{1}{\frac{1}{\mu_n} C_{ox} \left(\frac{W}{L}\right) (V_G - V_S - V_T)}$$

$\downarrow$   $\downarrow$   
 $V_{DD}$   $V_{in}$

$$R_{on(P)} = \frac{1}{\frac{1}{\mu_p} C_{ox} \left(\frac{W}{L}\right) (V_G - V_S - V_T)}$$

$\downarrow$   $\downarrow$   
 $V_{DD}$   $V_{in}$

$$R_{on} = R_{on(N)} \parallel R_{on(P)}$$

توجه:  $V_{DD}$  باید تراشود  
 $R_{on}$  هم کمتر است

هر چه  $V_{DD}$  (یا  $V_{+}$ ) بیشتر باشد،  $R_{on}$  کمتر است. بنابراین بارها با آتلوگ نویج باید بالا آید

ص ۷۵۵ را انتخاب کنید.

۱- مشکل اول: آثر لایتنه  $V_{in} \leq V_{DS}$  (ولتاژ سیگنال یا ورودی) عوض شود  $R_{on}$  برعکس می آید

۲- مشکل دوم

$$V_t = V_{T0} + \gamma \left[ \sqrt{2\phi_p + V_{SB}} - \sqrt{2\phi_p} \right]$$

برابر حل مسطحات فوق به ص ۱۱۲ رجوع شود

$V_c$  را high بعد low می کنید.  $n_1$  و  $p_1$  روشن، بنابراین  $p_2$  و در نهایت  $n_2$  روشن می آید

سیگنال in از طریق  $n_2$  و  $p_2$  به بادی  $n_1$  می آید، بنابراین  $V_{SB}$  (ولتاژ سوئس به بادی) در  $n_2$  و  $p_2$  صفر می آید

$n_1$  و  $p_1$  خاموش و  $n_2$  روشن دیده  $n_1$  به زمین چسباند

ص ۱۱۳ ماتریس  $4 \times 4$  آتلوگ نویج

ص ۱۱۴ کار داخل قطعه را ببینید


ص ۱۱۲ دو سوئیچ با هم ارتباط دارند ولی بسیار ضعیف شد به این ارتباط crosstalk

\* برگویند یعنی ارتباط اطلاعات از یک کانال به کانال دیگر وقتی که چند تا سوئیچ در داخل یک مدار


کار می رود

مدار محافظت از mosfet ها :

ورودی mosfet ها باید حتماً محافظت شوند. برای این کار جوی هر گیت mosfet یک مدار حفاظت دور نصب شده است. در حقیقت ریمپ گیت کار cmos این کار می شود. ص ۱۱۴



ص ۱۱۴ : مشخصات یک سوئیچ 4051 آورده شده است که در آن پارامتر  $t_{ak-before-make}$  اشاره شده. بار هم این مشخصه به ص ۱۳۲ می رود.



ص ۱۳۴  $\Delta$

وضعیت ۱- 
$$A_v = 1 + \frac{R_1}{R_2 + R_3}$$


وضعیت ۲- 
$$A_v = 1 + \frac{R_1 + R_2}{R_3}$$

\* باید سوئیچ کار رفته شده در مدار بالا  $t_{make-before-break}$  باشد زیرا در غیر این صورت گسیل سیگنال بوجود می آید و خروجی به اجتماع می رود. اما سوئیچ کار نکرده رفته شده در حالتی بکرها باید  $t_{break-before-make}$  باشند


① make before Break

② break before make


\* مدار زیر یک Sample and hold می باشد  
یعنی نمونه گیری و نگه دار می کند.




وقتی سوئیچ وصل شود سیگنال ورودی داخل hold شده و هنگامی که سوئیچ باز می گردد یعنی قطع می شود اطلاعات ناخواسته ناشی از فرآیند کلید زنی در داخل خازن قرار نمی گیرد. برای جلوگیری از این کار و معمولاً سیگنال بصورت تفاضلی به داخل یک تقویت کننده دیفرانسیل هدایت می گردد بدین ترتیب سیگنال ناخواسته به ورودی دیفرانسیل به عنوان واحد مشترک داده شده و سیگنال اضافی حذف می گردد. در حقیقت برای غلبه بر اثر charge injection در آنالوگ سوئیچ سیگنال بصورت دیفرانسیل مثلاً به شکل زیر به ورودی تقویت کننده دیفرانسیل وارد می گردد.



در حقیقت یک اثر کلید زنی مثلاً روی پایه منفی خودمان ایجاد کردم. (ص 137 مطالعه گردد)  
(فصل 12) بزرگ رصورت مطالعه شود!




در فرکانس های بالا وضع و هم بر است. چون مقاومت لحکم بر است. بنابراین انتقال دیتای (Data) ناخواسته از خازن C بیشتر خواهد بود برای این کار از T switches استفاده می گردد. ولی قبل از معرفی T سوئیچها یک نمونه مدار track & hold که در آن از بروز پدیده charge injection جلوگیری به عمل آمده را مثال می زنیم:



(توضیحات مدار در ص 137)

T-Switches for higher Frequency


یک نمونه T سوئیچ در زیر آمده. جهت انتقال لینا (Data) ،  $S_1$  بسته می شود ، لینا وارد Sample & hold می گردد. در موقع hold ،  $S_1$  باز گردیده و  $S_3$  بسته می شود. بین حرکتی نشستی در charge injection از طریق  $S_3$  زمین می آید.



ص ۱۳۸ :


ص ۱۳۵ Signal handling

سوال: یک آنالوگ سوئیچ که  $V_c$  کنترل آن فعال شده (مثل زیر) آیا کار می کند؟




چند، چون باید ابتدا بایس شود تا بتواند راه بیفتد.

سوال: آیا مدار زیر کار می کند؟




در آنالوگ سوئیچ هرگاه لینا آنالوگ  $V_{DD}$  برسد، Mosfet داغ کرده و جریان زیادی نمی کشد. دامنه لینا ورودی زیاد است. بین مدار کار نمی کند. (صحیح)




اگر  $V_c$  حد اکثر  $V_{DD}$  باشد مدار جواب می دهد.

اگر  $R_L$  بزرگتر یا کوچکتر از  $R_{on}$  باشد تطبیق امپدانس نداریم و در آن  $R_{on}$  و  $R_L$  اهم برابر است. بهترین حالت است.

نصفه ۱۱ بجای رهنظر مطالعه گردد.




مدار قابل چون تک تقطبه ای است بایس می خواهد ولی آن دو تقطبه ای بود بایس احتیاج ندارد.




مدار رده دو بایس می خواهد زیرا دو تقطبه ای است و سطح  $V_{in}$  کمتر از  $V_{DD}$  است.




اعمال یا لس فرمان :




یک سوئیچ وقتی موفق عمل می کند که اگر زمین است باید پای فرمان زمین باشد و به اندازه سطح  $V_{DD}$  هم فرمان کنترلی بگیرد.



در مدار رویه رو برای داشتن فرمان موفق باید پای کنترل سوئیچ به کمترین مقدار  $V_{DD}$  باشد و سطح فرمان به اندازه  $+V_{DD}$  بالا باشد.



در مدار رویه رو چون پای کنترلی توسط خروجی میکرو تغذیه می شود و سطح خروجی میکرو TTL (0-5V) است بین مدار کار نمی کند. برای حل مشکل مذکور باید سطح تحریک  $V_c$  را به 12V برسانیم تا آنالوگ سوئیچ عمل کند.



وقتی  $V_{c1} - low$  است Q خاموش بون و در نهایت خروجی 12V به ورودی  $V_c$  از آنالوگ سوئیچ وارد و روشن می گردد.

در صفحه Logic Level Conversion (صفحه 117) تبدیل سطح لاجیک داریم -  
فصول ۲ و ۱۲ بصورت زمانی مطالعه گردد.  
به سایت زیر جهت برداشت اطلاعات تکمیلی مراجعه کنید.

- www.vishay.com
- www.onsemi.com
- www.pericom.com
- www.advancedlineardeviceinc.com
- www.intersil.com application note AN1034

(comprators)

جلسه سوم ۸۵، ۱۲، ۱۴

مقایسه کننده ها :

Voltage comprators ۹۰


مناسب با مقدار  $V_1$  و  $V_2$  ورودی خود  $low \leq high$  می شود. برای حلقه باز یک مقایسه کننده معمولاً چند بزرگ است گرچه کمتر از بزرگ یک op-Amp است.  
بزرگ؟ برای حلقه باز تعداد op-Amp را بدست آورید.



برای ولتاژ منکاشن پائین در رنج 3000 تا 1000 است. در نتیجه ولتاژ ورودی که لازم است تا در تغییر وضعیت ایجا کند ۳۷ میلی‌ار. تا 3 میلی‌ار است.  
یک مقایسه کنید. یک مدل A/D یا D/A است.  
از op-amp می‌توان به عنوان مقایسه کننده نیز استفاده کرد.


ص ۹۱  
یک op-amp همواره تقریباً در یک حله به کار می‌رود. می‌توان op-amp را به عنوان Comparator استفاده کرد. ولی Comparator را می‌توان به عنوان op-amp استفاده کرد.  
op-amp ها دارای جریان سازی از (مثلاً 741)

ص ۲۵  
یک op-amp همواره تقریباً  
یک مدل D/A است از نوع DAC 801  
در ورودی آن یک op-amp موجود است.  
اگر خازن جریان ساز را اضافه کنیم در نگاه A/D شما نابینا خواهد شد.  
در اینجا خازن جریان ساز قطب غالب می‌باشد.



از بیرون خازن وصل می‌کنیم

ص ۹۱  
در این مشخسه مقایسه کنید. عموماً زمان پاسخ یا زمان تأخیر باشد.  
این زمان است بین ولتاژ ورودی و ولتاژ خروجی  
delay time  
مطالعه IC op-amp CA3140 که یک قطعه کلاسیک mos-fet است.



$$\frac{dv_o}{dt} = 2\pi f V_m \cos \omega t$$

$$\left. \frac{dv_o}{dt} \right|_{t=0}^{max} = 2\pi f V_m$$


sllew Rate : (سرعت خروجی)

مدار روبرو در نظر بگیرید.  
در خروجی یک ولتاژ  $v_o = V_m \sin \omega t$

میزان در دسترس کمتر از  $\frac{dv_o}{dt}$  قطعه باشد.

$$\left. \frac{dv_o}{dt} \right|_{sllew} = \text{sllew Rate}$$

$$\left. \frac{dv_o}{dt} \right|_{max} < \left. \frac{dv_o}{dt} \right|_{قطعه}$$



www.konkur.in  
 $S.R \leq \int \frac{dv_o}{dt}$

$V_x = 10 \text{ Vm} \sin \omega t$

$S.R (CA3140) = 9 \text{ V}/\mu\text{sec}$



$9 \text{ V}/\mu\text{sec} = 2\pi \times 10 \times f_{max}$

$f_{max} = \frac{2 \times 10^6}{2\pi \times 10} = 150 \text{ KHZ}$



(مش)

150 kHz فرکانس ماکزیمی است که قطعه می تواند در آن کار کند ولی در عمل 100 kHz جواب می دهد.  
 حد اکثر دامنه 10V ورودی آف ستیم با فرکانس بالاتری می تواند کار کند.  
 (توجه) آف امپ پیدا کنید که بتواند بدون جریان از کار کند.

offset : اگر روی آف امپ به هم وصل شود و آنرا با زمین مقید کنیم باید خروجی صفر گردد و اگر نبود که در اغلب آف امپ ها نسبت باید با استفاده از پایه offset گیری و فونش را صفر کرد. مثل CA3140




اگر op-amp با offset زیاد باشد می توان از روش زیر برای حذف offset استفاده کرد : اگر از offset



در جدول درج شده سطح ولتاژ ورودی در فونش را در نظر بگیرید \*

$V_o (\text{LSB}) = \frac{1024}{2^{N-1}} = 10 \text{ mV}$

توجه: این سطح ولتاژ خروجی ما ممکن است یک ورودی 10 بیتی را در نظر بگیرد.



در این مدار نیز ممکن است offset داشته باشیم. پس باید آن را حذف کنیم چون ممکن است offset بار ورودی خروجی به حد که با  $V_{LSB}$  اشتباه بگیریم و آن را به عنوان یک بیت LSB ورودی قرار کنیم.

ص ۹۱

منحنی بار ورودی \*

$V_1$ : مجموع پایینی =  $V_H$  جمع بالا می آید.

$V_{offset} - (V_1 - V_2)$

انتظار داریم در خروجی بدون سیگنال ورودی high انتظار داشته باشیم یا low در OP-Amp ها معمولاً خروجی  $2^7$  تا  $3^7$  تعداد  $V_{CC}$  خواهد بود. (چون پوشش قبول است)

امداد OP-AMP ها با تکنولوژی Rail to Rail که جدیدتر است خروجی می تواند تا  $1/2 V_{CC}$  زیر  $V_{CC}$  کار کند (ولتاژ به حد) بیشترین مقاصد صرف این OP-AMP ها در دستگاه های رابط است البته این OP-AMP ها با بسط فرکانس وسیعی ندارند. (زیر 100 MHz)

www.st.com Search about Rail to Rail op-amps


بیشتر Comparator ها خروجی شان open-collector است. برای اینکه آنها را بتوانیم با مدارات دیگر تطبیق دهیم

بررسی یک مدار عملی با خروجی open-collector :

ص ۹۳ : ICLM139  
این IC دارای دو ورودی طلکوف - مستقیم که یک تقویت کننده دیفرانسیلی می رود می باشد.  
(مثل LM124 - LM180)  
Q8 یک ترانزیستور در وضعیت open collector است که به آن (طلکوف Q8) یک مقاومت pull up (بالا برنده) وصل شده است.

ص ۱۰۳ : بررسی Comparator شماره NE 529 :

خروجی IC از نوع پوش پول نیست بلکه از نوع open collector است که باید یک مقاومت pull up کرد تا بتوان آن را با TTL یا IC ها دیگر تطبیق داد.



ص ۹۱ : کاربرد های Comparator ها :

پالس ژنراتور ، مولد موج مثلثی ، آشکارساز سطح ، PWM ها و ...

www.liner-tech.com LT1719  
Single or supply 4.5V  
3 to 5V comparator with Rail to Rail out put  
Ultra fast 415 nsec at 20mV over drive  
" 7 nsec at 5mV overdrive  
internal hysteresis 4mV

در مورد LT1720 dual ، LT1719 ، LT1721 quad بحث کنید

IC TC 1031

$V_{DD} = 1.8V$  قابلیت  $shot\ down$  دارا و ولتاژ ورودی داخلی

LM 306 differential Comparator with strobe

ص ۱۰۳

آی سی NE 529 در این دو پایه  $StrobeA$  و  $StrobeB$  می باشد که عملکرد این پایه ها بصورت زیر است: که اگر پایه  $StrobeA$  را  $low$  کنیم خروجی قطع ( $low$ ) خواهد شد و اگر  $StrobeB$  را  $low$  کنیم خروجی ( $high$ ) قطع خواهد شد.

لازم به ذکر است که IC 140 هم دارای این پایه  $Strobe$  است. دلیل این است که از IC می توان به عنوان یک Comparator هم استفاده کرد.

۸۵۱۱۲، ۲۱

جلسه چهارم

ص ۹۴ \*

منحنی Figure 10.7

منحنی  $a$ : منطقی که خروجی از وضعیت  $high$  به وضعیت  $low$  تغییر وضعیت می دهد به افزای  $100\text{mV}$  ولتاژ ورودی  $over\ drive$  مدت زمان که برای این تغییر وضعیت صرف می شود کم است. اگر ولتاژ  $overdrive$  را به  $20\text{mV}$  کاهش دهیم در زمان بیشتر برای تغییر وضعیت صرف می شود. همین طور اگر این ولتاژ به  $5\text{mV}$  برسد زمان پاسخ طولانی تر خواهد شد.

منحنی  $b$ : همانند منحنی  $a$  است، با این تفاوت که در این منحنی تغییر وضعیت از  $low$  به  $high$  منظر است.


با مقایسه منحنی های  $a$  و  $b$  (میستریس) خواهیم دید که سرعت  $high$  به  $low$  از سرعت  $low$  به  $high$  بیشتر است. یعنی اگر پایه  $+$  را به زمین و پایه  $-$  را به ورودی وصل کنیم سرعت بالاتر خواهیم داشت.

ص ۱۰۳ :

در کل Comparator ها به دو جور مصروف می شوند:

- ۱- یکی از پایه ها رفرنس (Reference) و دیگری ورودی
- ۲- یکی از پایه ها هم به عنوان رفرنس و هم به عنوان ورودی استفاده می شود.

روش دوم ۲ برای بررسی این روش مستقیماً از مدار ص ۱۰۳ را بررسی می کنیم.




چون خروجی IC از نوع open-collector است در مقاومت  $510 \Omega$  به عنوان یک pull up استفاده شده است.  
 اگر جریان یا به نسبت که ناشی از جمع در جریان کشیده شده فرکانس است به سمت بیرون باشد خروجی high است. یعنی اگر مجموع RAMP به قدری منفی شود که جریان (1) به (2) غلبه کند خروجی را از high به low وارد کند. یعنی یک صورتی را رعایت کرده (خروجی high)

Figure 11

در این شکل نیز بصورت باید عمل شده است. یعنی دو تا سیگنال در یک نقطه با هم جمع شده است به عبارت دیگر از یک یا به OP-Amp جهت انجام عمل تقایم استفاده کرده است. فقط در مدار در این نوع Comparator ها باید دو سیگنال نسبت به هم معکوس باشند.  
 هر نسبت یک اثر دیگر را ضعیف کند.  
 \* مطالعه گردد (بیت open-collector)

ص ۹۴، رابطه ۱۰.۷  
 تغییرات ولتاژ ورودی دیفرانسیل لازم برای اینکه خروجی تغییر وضعیت دهد.  
 $\Delta V_i$



$V_1 - V_2 = \Delta V$

$r_{e1} = r_{e4} = \frac{25 \text{ mV}}{315 \mu\text{A}} = 714 \text{ k}$

$G_m = \frac{1}{\frac{r_{e1}}{\beta} + \frac{r_{e4}}{\beta} + r_{e3} + r_{e2}}$

$r_{e2} = \frac{25 \text{ mV}}{50 \text{ mA}} = r_{e3} = 520 \Omega$

$G_m = g_f = \frac{1}{2 \times 600 \Omega} = \frac{1}{2 \times 74 \Omega + 2 \times 520 \Omega}$


$\frac{100 \mu\text{A}}{\beta_7} = \frac{2}{2 \times 600} \times V_i \Rightarrow V_i = \Delta V_i = \frac{60 \text{ mV}}{\beta_7}$

Storage time مطالعه گردد + Figure 10-9

ص ۹۶: (خواند شود) علت کمتری ترانزیستور در اشباع، چون در داخل طولی بیس بار زیادی قرار می‌گیرد.

ص ۹۷:

برای تبدیل TTL به CMOS هزینه ترازیستور استفاده کنیم که باعث به اشباع رفتن آن ترازیستور می‌گردد. به اشباع رفتن سرعت ترانزیستور را کاهش می‌دهد یا به عبارت دیگر زمان پاسخ را افزایش می‌دهد.




Response Time

کنند کاهش پاسخ:

برای کاهش زمان پاسخ کلاً ۴ روش (کنند) موجود است. ما در اینجا می‌توانیم روی دو تکنیک (۱ و ۲) کار کنیم. تکنیک ۱ از ۳ را مانع می‌توانیم استفاده کنیم. چون ابزار کنده آن را نداریم و پس از تکنیک ۲ از ۴ می‌توان استفاده کرد.

تکنیک ۲ = جریان ریورس (Reverse) بیس را افزایش می‌دهیم. برای این کار از مدار زیر استفاده می‌کنیم.




تکنیک ۴ = استفاده از دیود شانتی


تکنیک ۲: در این روش در AC ولتاژ ۶- ولت

وضعیت ندارد و در طبق خازن به زمین می‌رسیم. ولت در DC ولتاژ ۶- ولت در حقیقت جریان معکوس بیس را افزایش می‌دهد و بدین ترتیب زمان پاسخ را کاهش می‌دهیم.

ص ۲۹ و ص ۳۰ و ص ۳۱ مطالعه شود. توجه کنید که علت اینکه ۶- ولت یا بیشتر نگذاریم محدودیت موجود در  $V_{BE}$  معکوس است.



تکنیک ۴ = استفاده از دیود شانتی جهت کاهش Storage time




$$I_B \text{ فعل} < \frac{10 - V_{CE}(\text{Sat})}{R_C}$$

$I_B$  فعل حدود ۱mA است  
ولت  $I_B$  ما حدود ۱۰۰mA است. پس مدار در اشباع است.



حال مدار زیر را بررسی می‌کنیم




می‌بینیم که دیود ژرمانیوم باعث می‌شود:

در صورت روشن بودن دیود  $V_{CE} \approx V_{CE(sat)}$  خواهد بود. در صورت خاموش بودن دیود  $V_{CE} \approx V_{CE(sat)}$  خواهد بود.

$$V_G + V_{CE(sat)} - 0.7 = 0 \quad V_G = 0.7 - V_{CE(sat)}$$

$$V_C = 0.15 \text{ V} > V_{CE(sat)}$$

البته می‌توان بجای دیود ژرمانیوم از دیودهای سریع شائکی نیز استفاده کرد که ولتاژ حالت روشن آنرا حدود 0.3 است.



$$V_{CE} - 0.17 + V_G = 0$$

$$V_G = 0.17 - V_{CE}$$


$$V_C = 0.14 > V_{CE(sat)}$$

ترازیستور شائکی: ترازیستورهای ساخته شده است که یک دیود شائکی بین بیس و کولکتور آنها قرار داده شده است که بصورت زیر نمایش داده می‌شوند.



ص ۱۰۲ پابین صفحه ۲ (Q, شکل)

جهت جلوگیری از اختراع ترازیستور برای بالا بردن سرعت آن از ترازیستورهای شائکی استفاده می‌گردد.



$$\frac{10 - 10}{10} + I_B + I_{D1} = 0$$

$$I_C = \frac{10 - 0.17}{10k} + I_{D1}$$

$I_C \approx 116 \text{ mA}$  بین Q روشن است

اگر  $\beta = 100$  باشد داریم  $I_B = 16 \text{ mA}$

ولی با این حساب  $D_2$  مشغول دارد.

$$V_D = \eta V_T \ln \frac{I_D}{I_S}$$

بنابراین  $D_2$  روشن نمی‌شود و Q هم روشن نمی‌شود. بین مقاومت  $R_{14}$  و مدار اضربه می‌کنیم (بین بیس و امیتر) بین ترازیستور فعال می‌شود به علاوه مشکل ذخیره بارها را نخواهیم داشت. ابتدا فرض کنیم  $U_{38}$  از طریق  $C = 16 \text{ pF}$  به سرعت ترازیستور  $Q_1$  یک پالس روشن کرده و در نهایت از طریق  $R_{12}$  و دیود  $R_5$  جریان لازم برای روشن ماندن ترازیستور را به  $Q_1$  می‌رساند. بعوضر که به اختراع هم زود.

روکش دیگر نیز خوانده شود.



مدل‌ها: A/D ، D/A

ص ۱ :

- ۱- ولتاژ مربع
- ۲- جریان وارشیع (مقاومت‌ها توزیع شده)
- ۳- سوئیچ
- ۴- آی-امپ

اگر کید وصل باشد  $I = \frac{V_{REF}}{R}$  و ...


اگر D/A ها جریان تولید کنند. برای اینکه ولتاژ داشته باشیم باید خودش در داخل op-amp داشته باشد یا از بیرون به آن یک op-amp وصل کنیم.

DAC - AD 561

current out put	17.17
ص ۲	17.9
ص ۳	17.1.03

کتاب مدار مجتمع گوی. ولتاژ Refrens برای op-amp ها و A/D ها خوانده شود.  
کتاب بناد هوی

ص ۱ (مجموع جریان‌های فرودی)  $\alpha$  مقاومت فیدبک -  $V_o$



$00000001 \Rightarrow \text{LSB} \Rightarrow V_{P, \text{LSB}} = 5K \left[ \frac{1}{5K} \text{ mA} \right]$

Low offset یا op-amp پس. offset ای داشته می‌تواند بر این حوض باشد یا offset  $\alpha$  گیری شود.

$10000000 \Rightarrow \text{MSB} \quad V_{o, \text{MSB}} = 5K \times 1 \text{ mA} =$

1000...1 در MSB هم اگر offset داشته باشد

11111111 max  $V_{o, \text{max}} = 5K \times \left( 2 \text{ mA} - \frac{1}{5K} \text{ n} \right)$  یا داریم

$V_{\text{offset}} = 2 V_{\text{MSB}}$  همواره مقدار ماکزیمم ~ اندازه یک LSB کمتر از مقدار واقعی است

Full scale

www.fairchildsemi.com

DAC SPTS 240 10 bit DAC > 400 mVps current out put DAC

$T_s$  (settling time) = 7.5 nsec

Resolution 10 = ۱۰ بیتی

1 LSB error


Te 1322 microchip 12 bit DAC

Voltage out  $T_s = 10 \mu sec$

Current out

در current out زمان  $T_s$  کاهش میابد.

اما باید یک op-amp ~ آن وصل کرد که زمان  $T_s$  را افزایش دهد ص ۱۲



: settling time

اگر تغییر در Data از Latch ما

به DAC ارسال شد به اندازه

$t_s$  صبر کنیم تا مقدار data ی بعدی به آن ارسال کنیم.

$\frac{1}{T_s}$  ما کنیم فرکانس تئوری که باید clk Latch بدیم. سرعت که میگرد است.

ص ۲

۱۷.۱۱

ص ۳ پاراگراف

R.R.R

ص ۴ شده

فاصله بین ورودی و Latch ، settling است.

ولتاژ مرجع :

ولتاژ‌های مرجع (Reference) قابل برنامه ریزی

ولتاژ‌های مرجع امروز در کنار تمام محصولات الکترونیکی پیشرفته دیده می‌شوند مشخصاتشان مانند

دقت ، داینامیک رنج ، جریان مصرفی راه اندازی ، پایداری زمانی ، نویز ، مطلوبتری

دارند.

در مدارهای داده - data cam ، در رگولاتورها ، در مقایسه کننده های ولتاژ ،

مبدل های DIA و AID نقش ولتاژ مرجع عمده این بخش سیستم است .


انواع ولتاژهای مرجع :

دو نوع ولتاژ مرجع موجود است :

۱- ولتاژهای مرجع زیمری (دو پایه ای) در توپولوژی موازی بکار می‌رود.

۲- ولتاژ‌های مرجع Band-gap (مقاومت پایه) توپولوژی سری بکار می‌رود.

نوع زیمری : از نوع Buried zener مدار مجتمع است.



لقبوت رویه رو عایشن می‌دهند.

در اینجا نوع ولتاژ های رفرنس همواره  $R_s$  (در تمام ولتاژ های Band gap) می باشد  $R_s$  است

$$R_s \geq \frac{V_{in(max)} - V_{shunt(min)}}{I_{shunt(max)} + I_{lead(min)}}$$


$$R_s \leq \frac{V_{in(min)} - V_{shunt(max)}}{I_{shunt(min)} + I_{lead(max)}}$$

آی سی 6037 از نوع adjustable می باشد

۲- ولتاژ رفرنس از نوع Band gap

www.maxim-ic.com  
shunt Voltage Reference  
Band gap

دیتا شیت	رقیق
Lm 4040 - 2.1	output = 2.048
Lm 4040 - 2.5	2.500 v
Lm 4040 - 3.0	3.000
" - 4.1	4.096
" - 5.0	5.000



در هر درجه یک قیمت  
۱۰۰۰ قیمت جای خود

$$\frac{\Delta VR}{\Delta t} = \pm 100 \text{ ppm}/\text{C}$$

۱۰۰۰ واحد در یک  
میلیون باشد

$Z_R$  مقاومت نزدیک ۰.۳


یک ولتاژ مربع Band gap از دو نوع ولتاژ سر هم شده است.

- ۱- ولتاژ صریح ولتاژ +
- ۲- ولتاژ صریح ولتاژ -

که می تواند جمع ولتاژ های رفرنس Band gap ~ مقاومت  $R_s$  نیز ندارند.

مدل خلاصه Band gap از نوع Bjt

willer bandgap  
voltage reference



$\alpha = 1$

$V_{BE1} = V_{BE2} + I_2 R_1$

$V_T \ln \frac{I_1}{I_{S1}} = V_T \ln \frac{I_{C2}}{I_{S2}} + I_2 R_2$

$I_C = \frac{1}{R} V_T \ln \frac{I_1}{I_2}$


$V_t = \frac{k}{q} (273^\circ + T_c^\circ)$

$V_o = V_{BE3} + R_3 \cdot I_2$

$V_o = V_{BE3} + \frac{R_3}{R_2} V_T \ln \frac{I_1}{I_2}$

صنید دپاس منب  
صنید دپاس منب

نمونہ دیگر ولتاژ رفرنس Bandgap :



$V_B = V_A$  صنید منب

$V_o = V_{BE1} + I_1 R_1$

$V_{BE1} = V_{BE2} + I_2 R_3$

$I_2 = \frac{V_o - V_{BE1}}{R_2}$


$I_1 = \frac{V_o - V_{BE1}}{R_1}$

$V_{BE1} = V_T \ln \frac{I_{C1}}{I_{S1}}$

$V_{BE2} = V_T \ln \frac{I_{C2}}{I_{S2}}$

improved band gap voltage reference

یک ولتاژ رفرنس Bandgap most bet 0




دوبہ دورہ رووم  
آئینہ جانتے

$27^\circ C$

$V_o = 1.261V$

$I_{S1} = 3.9521 \times 10^{-15} A$

$I_{S2} = 31.66 \times 10^{-15} A$



$I_{C V} < 5.7 \text{ PPM}/^\circ\text{C}$  for  $0-70^\circ\text{C}$   
 coefficient  
 $T_{C V} \approx 0$  at  $37^\circ\text{C}$   
 $T_{CR} = 2000 \text{ PPM}/^\circ\text{C}$   
 $D_1, D_2 \rightarrow n=2$

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)^2$$


$$V_{GS1} + I_1 R_1 + V_{D1} = V_{GS2} + I_2 R_2 + V_{D2}$$

تغییرات دما باید یکسان باشد.  $I_1 R_1 + I_{D1} = I_2 R_2 + I_{D2}$

معرف چند نوع  $I_C$  مربوط به ولتاژ رفرنس:

$V_{REF}$ 1.2V	ADS891	$\pm 3\%$	100 ppm/ $^\circ\text{C}$
	TCL 8096 (intercel)	$\pm 2\%$	100 ppm/ $^\circ\text{C}$
	AD589K	$\pm 3\%$	50 ppm/ $^\circ\text{C}$
	AD589K	$\pm 3\%$	10 ppm/ $^\circ\text{C}$
$V_{REF}$ 2.5V	AD580j	$\pm 3\%$	85 ppm/ $^\circ\text{C}$
	MC1403A	$\pm 1\%$	25 ppm/ $^\circ\text{C}$
	AD580m	$\pm 0.4\%$	10 ppm/ $^\circ\text{C}$
$V_{REF}$ 5V	REF-02C	$\pm 1\%$	65 ppm/ $^\circ\text{C}$
	LM 336-5.0	$\pm 4\%$	48
	AD584j	$\pm 0.3\%$	30
	AD584L	$\pm 0.06\%$	5

IC SWR 200 precision sine wave Reference:  
Linear Variable Differential transformer LVDT




برای اندازه گیری دما

$V_{output} = 7.071 \text{ V}$  (پیک به پیک) at  $-25^\circ\text{C}$  to  $125^\circ\text{C}$


$$f_0 = \frac{10^{-5}}{\sqrt{C_1 C_2}}$$

15 ppm/ $^\circ\text{C}$




ص 4 ش 10-17

مفروضت سوئیچ بکار برده شده این است که یا سوئیچ این سوئیچها در حالت ON و OFF یکسان است. مقاومت روی پایه مثبت op-Amp جهت حذف جریان بیاس op-Amp می باشد.



input Bias current  $I_B = \frac{I_{B1} + I_{B2}}{2}$   
 input offset current  $I_{OS} = I_{B1} - I_{B2}$   
 Voltage

$\frac{0 - V_o}{R_F} = I_B$        $V_o (\text{offset}) = I_B \cdot R_F$



KCL قطب منفی  $\Rightarrow \frac{I_B \cdot R}{R_1} + \frac{I_B \cdot R - V_o}{R_2} + I_B = 0$   
 برای آنکه  $V_o$  برابر صفر شود باید:  
 $R = R_1 \parallel R_2$



input offset Bias cancellation

مقاومت R :

op-Amp های با ورودی Fet : input offset voltage زیاد است

op-Amp های با ورودی Bjt : input Bias current زیاد است

ولی اگر یک op-Amp دارای پایه تنظیم ولتاژ باشد می توان به جای مقاومت R از این دو پایه استفاده کنیم که روش استفاده از پایه های op-Amp را باید از کاتالوگ بدست آورد



ص 4 : AD561

اگر Bipolar را زمین کنیم،  $1 \text{ mA}$  خوب گوی من دهد

اگر  $R_{in}$  ,  $R_{out}$  ←  $215 \text{ k}$  از بیرون وصل کنیم جریان خروجی می شود  $0.5 \text{ mA}$



و اگر موازی نشود و خود  $215 \text{ k}$  داخلی را استفاده کنیم جریان خروجی می شود  $1 \text{ mA}$



در صورتی که



A<sub>1</sub> خروجی

اثر اضافه شدن جریان 2 mA می شود



دستور جریان

بنابراین می توان با تغییر میزان جریان 1/5 و 1/2 و 1/4 هر مقدار دیگر مقدار MSB را تعیین کرد



$$V_{BE1} = V_{BE2}$$

$$V_T \ln \frac{I_{C1}}{I_{S1}} = V_T \ln \frac{I_{C2}}{I_{S2}}$$

$$\frac{I_{C1}}{I_{S1}} = \frac{I_{C2}}{I_{S2}}$$


سوال ارشد :

$$V_{BE} = 0.15$$

$$\beta \rightarrow \infty$$


$$I_o = 1.145 \text{ mA}$$

$$\frac{20 - 0.15}{39} = 0.15 \text{ A}$$



قطعات مشابه


\* در AD561 دیگر از  $\frac{I_5}{8}$  می توان کوچکتر گرفت پس بین Q6 تا Q10 را بصورت



$$V_{BE5} = V_T \ln \frac{I_5}{I_{S5}}$$

$$V_{BE6} = V_T \ln \frac{I_6}{I_{S6}}$$

$$\Delta V_{BE} = V_T \ln \left( \frac{I_5}{I_6} \right) = 18 \text{ mV}$$



درست 2

$$I_{LSB} = \frac{I_{MSB}}{2^{n-1}}$$


مهره شش 17-12

یکی از کلیدهای که در بالای AD561 ص 4 آمده رسم شده.  
کلید دینفازینی:

اگر بیس  $Q_B$  از 112 ولت کمتر باشد  $Q_B$  روشن می شود.  
و ایامی آمپد از طریق کلکتور  $Q_D$  به زمین می فرستد ولی  $Q_C$  هنوز خاموش است.  
کلیدهای دینفازینی نباید در حالت روشن اشباع کار کند چون سرعت آن کم می شود. باید حتماً در حالت روشن فعال کار کند.

ص 4 کلیدهای دینفازینی  
نقاص کلیدهای روی کلکتور آمده که در نهایت با هم جمع می شوند. خروجی جریان ها روی DAC out  
رکته می شود و به ما تقوید می دهد. متناسب با جریان ورودی خروجی کریک و...  
قابلیت این DAC با بیولار بودن آن است.

یعنی اگر بخواهیم جریان خروجی بالاتر رود می توان یک ورودی به آن بدهیم  
MSB را به ما بدهد صفر ولت باشد ولتاژ دیگر در هر  $V$  این نکته را ببینید.




ص 7 شکل A, B (17-4)

ص 11  
ص 11 می توان با تغییر ولتاژ مبدع یا تغییر مقدار مقاومت ها جریان ورودی را تغییر داد.  
یا به IC جریان سازی op-Amp (قطب غالب یا خازن دان صورت گرفته است) آن دستگاه رفتار  
یک قطبی داشته باشد وگرنه overshoot خواهیم داشت.

ص 3 غالب اجزای مدار DAC 800 مثل غالب اجزای ص 3 است.  
ص 11 8A, 4A, 1A, ... را توضیح دهید.


منابع جریان روی کلیدهای دینفازینی رفتی با هم جمع شده ورودی پایه را به ما تقوید می دهند.  
دوتا دایود به عنوان ولتاژ (trash hold) (آستانه) داده می شود یعنی از 112 ولت  
به بالا به عنوان ولتاژ حساب می کند. وگرنه خند.

سوال ارتقا




PNP ها مشابه  $\beta$  ص 11  
بزرگ  
 $V_e = ?$   
 $V_R \frac{R_1}{2R_1}$

در قطعات با مشخصات یکسان و جریان کاریان =  $\bigcirc$  برابر هم خواهند بود



مدار تضعیف کننده دیجیتال :



Programable gain Amplifier  
or Digital Attenuator

$$V_o = \left[ \frac{V_{ref}}{R_{14}} + \frac{V_S}{R_5} \right] (R_F) [A]$$

$$A = \frac{A_1}{2} + \frac{A_2}{4} + \dots + \frac{A_8}{256}$$

می توان با دادن ولت  $V_S$  (که حتی می توان یک بیت سیویر با  $V_{dc}$  ثابت باشد) و تغییران میزان گیتها خروجی را تغییر داد.

مدار خازن دیجیتال:


$$C_{eq} = C_1 \left( 1 + \frac{256}{A} \right)$$

$C_2$  بار جریان ساز است.

$$A = \frac{A_1}{2} + \frac{A_2}{4} + \dots + \frac{A_8}{256}$$



هر چه بیت ورودی بالاتر رود (کم ورودی)

خازن  $C_{eq}$  بیشتر می شود.




$C_{eq}$

خازن معینا ورودی دیجیتال



phase shifter :

این مدار یک تغییر دهنده فاز با تغییر خازن است. در مدار بالا جای خازن C مدار که با DAC کار کند استفاده کنید.




$$\phi = 2 \tan^{-1} R.C.\omega$$

$$v_{i'} = v_m \sin \omega t$$


۱۳ : Analog to digital convertor :

خطا زراتر داخل هر سیستم را خطا کوانتیزه می گویند. تفاوت مابین ولتاژ آنالوگ معادل خروجی دیجیتال معادل یک مدار سیگنال آنالوگ را به یک دیجیتال تبدیل کرده و سپس به آنالوگ. تفاوت سیگنال بیت آید با سیگنال اصلی را خطا کوانتیزه شده گویند.

هر سیگنال آنالوگ جای صفر تا یک واحد، صفر تا نیم واحد، صفر تا یکم واحد کوانتیزه می گردد. برای این کار سیگنال آنالوگ را به اندازه  $1/2$  LSB به آن ولتاژ اضافه کنیم.




با  $1/2$  LSB احاطه




با  $1/2$  LSB خطا کوانتیزه شده


مثال) مداری برای تولید  $1/2$  LSB اضافه کردن آن به سیگنال آنالوگ ورودی جهت کاهش خطا کوانتیزه  $1/2$  LSB



در AID سیگنال با فرکانس بالا مدار Sample & hold و Track & hold احتیاج است که از بین رفتن قسمتی از اطلاعات جلوگیری می کند. Sample & hold تکمیل شده از کدهای آنالوگ، خروجی را سمپلینگ




مدارها Sample & hold معمولاً این شکل هستند:



Sample & hold.

در هر ۲۳ یک بار داشت هست تا این



1- Flash از نوع

Flash ها به تعداد  $2^{n-1}$  comparator نیاز دارند.

Conversion Rate =  $\frac{1}{T_c}$

که (n تعداد بیت خروجی است.)

AD 9066 DAUL 6 bit 60msps

2<sup>n-1</sup> compator لازم

۲۳

۲- Successive Approximation

تعیین متوالی

AD 0808, 809

8 bit

Conversion time Tc = 100 μsec

AD 574 A

$\frac{1}{100} = 10^{-4}$  msps

فرض کنید می خواهیم سگنال با فرکانس 100 KHZ را در هر ثانیه 10 sample per second نمونه برداری کنیم.

Conversion Rate (min) =  $10 \times 100^k = 1 \text{ mSPS} \Rightarrow T_c = 1 \mu\text{sec}$

اولین نکته در انتخاب A/D ها فرکانس آن است.

۳- DUAL integration :

نوع اشتغال AVR

مناسب برای سگنال های


کم فرکانس - ولت - ام - آپر - IC 7107

رطوبت - فشار - سطح مایعات - سرعت مایعات

F-V to F

ADVFC 32


V to F, F to V  
ولت به فرکانس, فرکانس به ولت



Sample & hold در اهم

سگنالی را که می خواهیم نمونه برداری شود به داخل

کلید باز است. زمانی که می خواهیم کلید را بازمی کنیم و اطاعت داخل خازن ذخیره می شود



در وقت مناسب کلید زده می شود، اطاعت


در داخل حافظه ذخیره می شوند تا sample بعدی

maxim

32 Chanal Sample/Hold Amplifier with output clamping diode

Max 5167

Acqisitime 2.5 μsec



۱۷

سیگنال دارد سوئیچ گیت شده . اگر گیت گیت در نور  $C_{K4}$  روشن شود اطلاعات روی

ورودی  $R_{K4}$  گیت می گردد .

در حقیقت با روشن شدن Fet ، سیگنال به طرف مقابل می رود .  $V_{DS} = 0$  می شود و در نتیجه  $R_{DS}$  بسیار کم می شود و اطلاعات با فرشته فوراً از آنجا را شارژ می کند .

دیود در موقع Sampling خاموش  
در موقع hold روشن است .

با روشن شدن ترانزیستور  $(Q_3)$  نور دیود افتاد و دیود خاموش می شود .

(sample & hold)  
سر  $R_4$   $17V$


مقاومت روی امپدانس گیت را کم کرده است اثر  $C_{\mu}$  کم می شود و به اثر  $C_{\pi}$  را کم می کند .  
۳- بصورت cascode وصل شده بین پاسیج و کانن خوب می دهد .

$Q_3 - Q_3$  مدار  $K_{tar}$  است .

لبه همین موج ورودی به عنوان خروجی نیز عمل می کند .

در حقیقت فت (fet) باید روشن شود که سیگنال به fet رسیده باشد . برای این کار  
سیگنال زودتر از زمان دریا دریا ترزند

برای این کار Engineering change ECN استفاده می کنیم .



این کار همانند latch ها در ورودی DAC است .

۱۳ : شروع A/D : یک A/D دارای یک خطا ذاتی است به آن خطا ذاتی (کوآنتیزه) که دست بعد از گذشت است .

۱۴ : روشن یا پس آوردن خطای ذاتی : دالان و لغات آفست هر سیگنال به اندازه 5B یا و لغات مدراج را کم کنیم .



Fig 17.26 از نوع Flash

سیگنال آنالوگ به  $V_A$  اعمال می شود. در صورتی که  $V_A$  از  $1.5V$  (مثلاً) بالاتر رفت  $C_1 \leftarrow Low$  می شود. اگر از  $1.5V$  ولت بالاتر رفت  $C_2, C_3, C_4 \leftarrow Low$  می شود. اگر از  $2V$  ولت بیشتر شد  $C_1, C_2, C_3, C_4 \leftarrow Low$  می شود...


سیگنال آنالوگ به ورودی اعمال شده دنیا به اینج در حرکت می آید.  $C$  ها مقادیر مختلف دارد. بین در آن کی باید خروجی هر Latch (c) را ببینیم و در خروجی Encoder بصورت digit نشان دهیم که در آن می شود.

LM 3914 :

نشان از نوع Flash :

برای دستا چهار رقیق نور استفاده می گردد.  
Dot bar display Drive.

- LM 3914 : خطی
- LM 3915 : لگاریتمی
- LM 3916 :  $\sqrt{x}$




چون مزگانس بالاست پس از نوع Flash استفاده می کنیم. حداکثر دامنه  $2^7$  است. بین حداقل دامنه ولتاژ رفرنس  $2.5V$  می شود.



$$V_{LSB} = \frac{2.5}{2^7 - 1} = 0.017$$

هر اول جزوه = 0.017

بنابراین اگر سیگنال کم از  $0.017V$  ولت شد مثلا 6، دیگر نمی توان سیگنال را شناس کرد.



$Q_3$  کلکتور می شود است. که به عنوان بافر استفاده شده و بافر همواره بای dc دارد.




جهت تقویت آن منفرد می باشد.

اما با زخم به ازای جریان‌ها متفاوت و متفاوت و باید در مدار و خروجی خواهد داشت. بنابراین اثر دایود در حلقه فیدبک استفاده می‌کنیم. هرگاه دایود در حلقه فیدبک واقع شود ولتاژ آستانه‌اش به اندازه  $AB$  سقوط می‌کند.



حل ۲۴، ۲، ۲۴

۲۸ :  $v_i$  موج سینوسی با دامنه یک ولت است.  
 $V_0$  کدام گزینه است؟  
 $V_D = 0.7$




$+v_i \Rightarrow +v_A \Rightarrow D_1 (ON) \Rightarrow$  حلقه فیدبک بسته  
 $\Rightarrow v(+)=v(-)$   
 از طریق مقاومت  $R$  فریب  $B$  را (-) می‌کند.

$-v_B \Rightarrow D_4 (ON) \Rightarrow$  حلقه فیدبک بسته  
 $v(-)=v(+)$   
 $A_2$



$\frac{V_0}{V_i} = 1 + \frac{2R}{R} = 3$

$-v_i \Rightarrow -v_A \Rightarrow D_2 (ON) \Rightarrow$  حلقه  $A_1$  بسته  $\Rightarrow v(-)=v(+)=v_i$



$\frac{V_0}{V_i} = -\frac{3R}{R} = -3$

۲۸  
 سگنال آن لوگ بین از دست شدن وارد هست تا مقایسه کنه و شده است.  
 All TP6

هرکه به بیسی است.  $1-2^3 = 7$  مقایسه کنه در  $AID$  بیسی نیاز است.  
 All-TP7 و سماع که در این مدار 2.5 ولت است.

در این مدار مقایسه ولتاژ مرجع و ولتاژ ورودی در صورتی که ولتاژ ورودی از کار ولت بالاتر باشد خروجی USB فعال می شود. و به همین ترتیب خروجی ولتاژ ورودی بالاتر رود مقدار خروجی ها زیاد تر می شود.


سیگنال خروجی به یک بار  $V_{15}$  و  $V_{24}$  می رود.  
ولتاژ مرجع: TP7 به یک قطعه با چهار آپ امپ داخلی که به آن PRAM می گویند.

(programmable Amplifier)

HA-2406

چند نمونه PRAM:

۲۸ کانال PRAM  
سیگنال ورودی را به رینگ A/D وصل می کنیم، سیگنال باید بالای خط صفر قرار گیرد تا اطلاعات از این نمودار از کار توسط یک clamper که توسط  $Q_2$  م و ولتاژ مشخص می شود. سیگنال آن بعد از آن به هاف بافرها می رود.  $Q_3$  می آید و از آنجا دارد  $C_4$  می آید. پس از روشن شدن سیگنال از خازن  $C_4$  به اندازه شارژ خازن به سمت بالا می آید. ولتاژ خط صفر از  $Q_4$  م و هرگاه ولتاژ در حلقه فیدبک وارد شود ولتاژ باید به اندازه  $A/B$  می آید.



$D_0$	$D_1$	$E_N$	Selected channel
0	0	1	1
0	1	1	2
1	0	1	3
1	1	1	4
X	X	0	None

$SIR = 20 \text{ V}/\mu\text{sec}$   
 $A_V = 150000$   
 $CMRR = 80\text{dB}$   
 $PSRR = 90\text{dB}$

AP: output Amplifier

قابلیت خروجی 15 mA جریان را دارد  
 باورها: سه نوعند  
 کلکتور مشترک  
 درین مشترک  
 op-Amp

$N_{diod} = \frac{1}{1+AB}$   
 امید این دردی زیاده  
 خروجی 4  
 جریان خروجی بالا  
 این (سین) ولتاژ ترکیب یک

با ولتاژ مذکور در این مدار استوانه ها می آید. در این مدارها ولتاژ از  $I_C$

استفاده می شود. مثل output current  $LH00002$

$D_c = 100 \text{ mA}$

$Pulse = 400 \text{ mA}$


$S_{tr} = 400 \text{ V/nsec}$

$gain \text{ BW} = 300 \text{ MHz}$

$A_v = 0.98$

$R_i = 10 \text{ M}\Omega$


$R_o = 6 \Omega$



$R_o = R_E \parallel (r_e + \frac{R_S}{1+\beta})$



$= R_S \parallel \frac{1}{g}$




مدار مجتمع موزولیتیک (معدنی)

سایرید (درازیستور روی قطعه باید درست کرد)

علت استفاده از BJT جریان بالار طرفی ماست. از  $R_{et}$  بستن در کارمان نوعی استفاده داریم.

$R_o = \frac{1}{2}(2\Omega) + (\frac{5k}{1+\beta} \parallel (r_{e1} + \frac{R_S}{1+\beta}))$

$I_c$  چهار لایه یا یکج metal قابل است.



۲۸۷

1- سگنال آنالوگ تا  $10^{16}$  Search.  $D_0$

2- سگنال آنالوگ حد اکثر تا  $10^{16}$  track

در قد search فقط آب آب شامه 4 در Pram کار کند. بنابراین ولتاژ 2.5

از خروجی  $\phi$ -Amp چهار تا TP7

U3A یک کامپراتور است که در  $over\ flow$  و سرریز استفاده می‌کند.

در پایه مثبت این U3A ولتاژ 1.25 ولت جمع (تقسیم مقاومت) قرار دارد. پایه منفی 3A

به سگنال آنالوگ وصل است. وقتی ولتاژ آنالوگ از 2.5 ولت افزایش یابد  $V_{BA} \leftarrow low$

و دراززیستور  $Q_5$  خاموش می‌شود. در نتیجه کلکتورش باز شده و در  $CR12$  فعال می‌گردد و ولتاژ

به پتانسیومتر  $R_{22}$  اضافه شده و در نتیجه ولتاژ جمع را از 2.5 ولت به بالا می‌برد.

در نتیجه سگنال از بین می‌رود.



minimum convention time =  $T_C = 1 \mu\text{M sec} (12) = 12 \mu\text{sec}$

در حقیقت کلان بار هم EOC را فعال می کند.


راجع به ADC در 19 عددی آن استرال نیز صحبت می کنیم.

۳۱، ۲، ۱۶

phase-locked

۳۲

برای فصل موضوع به فصل ۱۵ مدار مجتمع emas (برادر هون) مراجعه کنید.




تغییر در آن یعنی فرکانس  $V_{CO}$  مثل فرکانس ورودی خواهد شد با فاز جردو یکی خواهد بود.

آشکار ساز فاز (ولت رادیان)

یعنی فازشان در هم منطبق است.

حلقه فیلتر تشکیل شده است.



با این فیلتر می شود سطح dc استخراج می شود بدون  $K_f(s)$

اختلاف فاز بوسیله آشکار ساز اندازه گیری می شود و نتایج بدون مرده.

در حلقه فیلتر  $\leftarrow$  گین فیلتر

$$A_{\phi} = \frac{A}{1 + AB}$$

$$\frac{\theta_{osc}(s)}{\theta_{REF}} = \frac{K_P \times K_F(s) \times K_V(s)}{1 + K_P + K_F(s) \times K_V(s)} = W(s)$$

$$K_V(s) = \frac{K_V}{s}$$

یا است  $\rightarrow$  که همان بسیل فاز به فرکانس است.

رابطه 2.1 و 2.2 را مشاهده کنید در ۳۲


رابطه 2.3 را هم ببینید

یک حلقه PII جوش زانای یک دستفایند قفل است.



مبدل فرکانس - تلفن (رایج) مدل 4-2

یک فرکانس خوب جمع داریم - تعداد کثیر فرکانس که آن استخراج می کنیم که از جمله PLL  
با یک مقسم فرکانسی در جمله  $\beta$  بنام سینتی سائز یا مولد فرکانس (استفاده می کنیم)  
با استفاده از جمله PLL می توان سیگنال کم نویز را به سیگنال خوب تبدیل کرد  
(سازگاری سیگنال) یعنی یک فیلتر بیار خوب ساخته ایم.



(اگر  $N=1$  باشد در جمله  $\beta$ )

اگر  $VCO$  هم سینوسی باشد می شود یک فیلتر بیار مقدر.  
به وسیله جمله PLL با داشتن یک تقسیم کننده به این نتی می رسم که کاربرد کم این دستگاه چیست  
۲- از کانال های مقدر در آن استفاده می شود.

۱- یک فرکانس خوب جمع است.

مثلاً تلفزیون دارای فرکانس یسیتی را از است.

از PLL ~ عنوان (مدلاتور  $K_M$ ) سیزده می توان استفاده کرد.  
در حقیقت همان 2-3 است که جای  $N = \frac{1}{N}$

رابطه 2-6 رابطه اصلی PLL است.  
سند استیم.

مدلاتور  $K_M$  : همان داران جمله PLL هستند.

۳۴ : مدخل کنید در یک جمله PLL ،  $f_0$  را  $M$  بار تکرار کنید. فرکانس ورودی زیاد  
می شود هنگامی که فرکانس ورودی  $f_1$  رسید فرکانس  $f_0$  سریعاً روی  $f_1$  می آید تا  
وقتی  $f_2$  برسد  $f_0$  اسلاتور خود می خواند سیگنال ورودی را دنبال خواهد کرد و از  
 $f_2$  به بعد دیگر قفل نخواهد بود.  
در درگت هم همین ظاهر را با  $f_3$  و  $f_4$  داریم.

فیلتر Computer Range را محدود می کند.

فرض کنید روی  $f_0$  هستیم. دقیقاً یک فرکانس زیادتر که  $f_0$  وارد شود. حدوداً آشتاباز فاز  
شده و اختلاف فاز را تعیین می کند. و این اختلاف فاز فیدبک شده تا زمانی که  $f_0$  با  $f_{in}$  برابر  
شود و اختلاف فاز صفر برسد.

\* زمان که سیگنال در حوزه Computer می آید زمانی که طول می کشد تا Lock رخ دهد را  
lock up time می گویم. براساس سرعت بالا باید در حد ms باشد.

lock up time رصی در آن محاسبه فیلتر است. زمانست که سیگنال می آید در حوزه Capture Range

تا زمانی که Lock اتفاق نیفتد فیدبک عزیز حفظ است (در زمان lock up time)

وقتی Lock اتفاق افتاد حلقه فیدبک حفظ می شود.



اگر فیلتر که نصب می کنیم مرتبه دوم باشد با توجه به حلقه ذاتی (S) پس مجموع درجه ۳ می شود

ص ۲۴ (شکل)

عقلد حلقه PLL : فرکانس از سرعت چپ داخل می شود. اگر فرکانس  $f_1$  در بد حلقه قفل می کند.  $f_2$  در می آید و روی  $f_1$  و فرکانس مادرسال می کند.  ~~$f_1$  موجود است~~  
فرکانس زیاد می شود تا رسید به  $f_2$  ، اگر فرکانس  $f_2$  در بد ، قفل می شود. نشان  $f_2$  در می آید ، منتظر است تا طعمه بعد دریافت کند.

فاصله بین  $f_1$  و  $f_2$  را با  $\Delta f_2$  که بنا به Capture Range است.  
فاصله  $\Delta f_1$  در داخل Lock Range



نکته مهم:

\* فیلتر Capture Range باید درگیر کند \*

وقتی Lock اتفاق افتد خط خواهد شد. در زمان Lock up time عین حلقه است


2: لوکر بلوک PLL ، اثبات می کند : pull function blocks  
VCO یک نوسان ساز است که فرکانس خودی به وسیله دلتا ورود کنترل می شود.

مشخصات :  
الف)  $K_V$  : در حسب ولت / راد یا راد / ثانیه  $\leftarrow$  گین بیست می آید. تقریباً در در بیست به تحسین ندهد.  
ب) خطا باشد.  
ج) راحت بتوانیم تنظیم می کنیم.

ص ۳۵ به سبب اینکه اعمال هم این موارد قفل است لذا یک نوسان ساز فید بک  
کاربرد آنتاب می کنیم. می شود همه خواص را از یک مدار اکترونیک استقارداست.  
نوسان سازها می که بصورت متعارف استفاده می شوند:

- (۱) crystal oscillator : دارای یک فرکانس ثابت
- (۲) LC oscillator : فرکانس ثابت
- (۳) RC oscillator : دامپ و از کنترل کرد

FIGURE 1 - CIRCUIT Schematic VC0 با سیم پیچ




نوشتن  $f = \frac{1}{2\pi \sqrt{L(C+6p)}}$


نوشتن با دیود در کثرت  $f = \frac{1}{2\pi \sqrt{L(C+Cp+6pK)}}$

نوشتن گویا نسبت جیب یک ضیف فرکانس است که این ضیف در آن نقشه بعد دست اثر است که این نقشه مدار مجتمع MC1648 است

www.mini-circuits.com  
این سایت اطلاعاتی معرفی می کند



دیودها در کثرت با اعمال دلتا معکوس به هر دیود مقدار ظرفیت خازنی آن عمل می شود و در کثرت دیودها را به همین منظور دلتا با دقت بالا می سازند



۱۲ نگاه به دیودها را کثرت  
۱۳ BB 405 منحن در ۱۵ نژاد است

ص ۱۱ یک تقسیم فرکانس نسبتی سازنده است. ولتاژ خروجی از سمت چپ مدار LC - لا بود  
D<sub>3</sub> که BB505 استفاده کرده. از نوع Clapp است. LC ها سینوس گوی را دهند  
اگر ۷۰۰ بخواهد بازند سینوس، حتماً باید به نوسان سازها LC متونک شوند.

ص ۳۵ به نوسان ساز غیر RC استفاده می شود.



ص ۴۵ آی سی ICL8038 که نمونه XR2206 است که از همین غایب است. هم زمان  
هم سینوس هم مربع هم مثلثی می دهد.

یکی از خصوصیات این است که آن دسان باشد.


منبع جریان خازن را شارژ می کند.

مقایسه کننده ها آن ولتاژ خازن را مقایسه می کند با ولتاژ درجش  $CV = IT$   
هنگامی که ولتاژ را دید، منبع جریان دوم را به مدار می آید و ولتاژ را شارژ کن. هنگامی که  
ولتاژ  $V_c$  به مقدار  $V_r$  از مقایسه کننده دوم رسید. متن مقایسه کننده باعث تحریک  $K \cdot F$  در  
محافظت باعث از شدن  $I_2$  در نهایت شارژ مجدد خازن می شود.

دقت ریزند به ولتاژ Converter، تغییر وضعیت می دهد. توضیح سیمه می شود. با  $I$



ص ۴۵ از سمت خازن یک مدار مثلثی با فرکانس گوی می دهد.



IC 8038 ۴۷۰

در سمت چپ مدار تقسیم مقادیر  $R_1$  و  $R_2$  است که (در سطح نوشته پایه ۷)  
پایه ۷ را به پایه ۸ وصل کن. اگر می خواهی ولتاژها را مختلف دریافت کنی می توانی مقادیر  
 $R_1$  و  $R_2$  را تغییر دهی.

پایه ۷ ← قابلیت تولید  $V_c$  ها را مختلف در در پایه ۸

پایه ۸ به دلخواه خود ولتاژ می تواند را می دهی.


ولتاژ دوسر REX18 می شود جریان ای برشته (منبع جریان در می)

به پایه 8 ولتاژ دارد که این ولتاژ در بین  $Q_1$  تا  $Q_4$  از امپدانس  $Q_1$  تا  $Q_4$  می آید  
 در امپدانس  $Q_2$  . در تقریباً هر دور این ولتاژ برابر خواهد بود این ولتاژ در امپدانس  $Q_1$  تا  $Q_5$   
 از بیس  $Q_5$  به امپدانس  $Q_3$  رفته ، هر دور در پایه 4 . در امپدانس  $Q_3$  و  $Q_6$  یک نوبت کشیده  
 در امپدانس هستند که  $Q_9$  یک خازن شروع به شارژ کردن می کند . در امپدانس  $Q_9$  بصورت  
 یک دیود است .  
 یک خازن در پایه 10 وصل است .

$Q_{15}$  ،  $Q_{16}$  ،  $Q_{17}$  ،  $Q_{18}$  وقتی معی رفت به هلد بالا رسیده این را در هر گرداندن  
 $Q_{19}$  ،  $Q_{20}$  ،  $Q_{21}$  ،  $Q_{22}$  بار وقت است که معی به پایین رسیده آن را به بالا برمی گرداند  
 $Q_{23}$  در امپدانس شارژ است .  
 $Q_{24}$  ،  $Q_{27}$  ،  $Q_{28}$  فلیپ فلاپ  $Q_{25}$  را روشن می کند . (  $Q_{25}$  را خازنتر می کنند )

$Q_{10}$  نوعی است .  
 در قطب وقتی Competter فعال شد  $Q_{20}$  خازنتر می شود .  $Q_{10}$  بیس اثر از زمین  
 برداشته می شود .


$Q_{12}$  ،  $Q_{13}$  آینه جریان هستند با مقادیر هم مساوی  
 خازن  $C_{EXT}$  ، جریان  $Q_5$  شارژ شده (  $R_{EXTA}$  )  
 RAMP بر روی خازن  $C_{EXT}$   $5V$  دارد . اگر  $V_{CC} = 5V$  باشد در هر معیبه کشیده بالا  $5V$  در پایه  
 $5V$  .  
 وقتی ولتاژ RAMP به اولت رسیده  $Q_{15}$  و  $Q_{16}$  فعال شده و توسط  $R_{41}$  بین  $Q_{14}$  را فعال می  
 نماید . RAMP بیس  $Q_{14}$  را low کرده توسط  $Q_{15}$  ،  $Q_{16}$  ،  $Q_{18}$



IC 8038

ص 77 : V.C.O

خروجی روی خازن پایه ۹ ایک موج مثلثی است که از طریق کلکتور  $Q_9$  سینکال خارج می شود. ورودی بیس  $Q_{35}$  که  $Q_{35}$  یک دارلینگتون است. مقاومت بین بیس  $Q_{36}$  و امیتر  $Q_{36}$  چه کاره است یعنی مقاومت  $27k$  برای چیست؟ جواب: این مقاومت اگر نباشد  $\beta$  ترازیستور  $Q_{35}$  خیلی خواهد شد. جهت افزایش  $\beta$  این مقاومت وصل خواهد شد تا جریان کلکتور  $Q_{35}$  را بالا ندهد دارد  $R_{in}$



حالا می خواهیم مقاومت ورودی را بدست آوریم

$$\frac{27k}{1 - A_{36}} \approx \frac{27k}{1 - 0.9} = 270k$$

$\downarrow$  مثلا اگر  $Q_{36}$  گین بار  
 $\downarrow$  گین  $Q_{36}$  ۰.۹ باشد

$\beta$  ترازیستور  $270k$

مقاومت ورودی می شود  $\leftarrow$

مقاومت  $27k$  کلوا همی نوت استریب شده.

$$V_{CC} = V_{R43} + V_{BE}(Q_{37}) + V_{BE}(Q_{38}) \leftarrow E_{Q_{36}}$$

خروجی  $Q_{36}$  می آید روی بیس  $Q_{38}$  و پایه 3 را به عنوان موج مثلثی افزاینده می توان حد (سینکال مثلثی روی بیس  $Q_{35}$  افزاینده یا دارلینگتون روی  $Q_{38}$  می آید.

خروجی  $Q_{36}$  به بیس  $Q_{40}$  پایه 40 را به عنوان موج مثلثی افزاینده قبول می دهد در حقیقت گین از یک کلکتور  $Q_{40}$  متدک می گیرد.

جریان  $Q_{39}$  همان جریان  $Q_{40}$  است.

$Q_{40}$  با بیس شده کلکتور متدک دارا امپدانس خوبی کم صرف گیند. پایه 3.


این دستگا. مولد موج سینوس هم هست.

\* بار داشتن اعوجاج گند از موج سینوس مقاومت یا سینوس متر  $32k$  وصل شده.\*


$Q_{55}$  افزاینده. حالا در مجتمع ص 77 را ببینید سازش کنیم یعنی وقتی از آن راجه کنیم که در صحنه بعدی در کنیم. ولتاژ روی بیس  $Q_{56}$  روی امیتر  $Q_{55}$  هم هست.

R 40 39 38 37 36 35 34 33 R32

مقاومت  $82k$  بار داشتن اعوجاج گند در موج سینوس تنظیم می شود روی بیس  $Q_{54}$  یک ولتاژ است که یک  $V_{BE}$  گیند روی  $Q_{53}$  می آید.



ترانزیستور  
Q53 و  
با دیود  
دارم



تولید موج سینوس با استفاده از  
برشگر از یک موج مثلثی

در حقیقت در مدار بالا به پایه 3 موج مثلثی داریم و از طریق چندین برشگر که بسط دانه میخورند  
باز درست شده آن پایه یک سینوس با THD // تبدیل می‌شود. (در پایه 2)

۶۸ از  $V_{CC}$  هر دیگرمعرفی کرده

آی سی 74LS124 که در بازار 74LS624

از نوع فلیپ فلاپ که فرکانس بالا تولید می‌کند. باید قطعه فرکانس خروجی را می‌توان جای  
کرد. مثلاً بین پایه 5 و 6 گریسک وصل کن. بین پایه 4 و 5 یک خازن نصب کن  
که با ولتاژ ورودی گسترش شود. ولتاژ ورودی پایه 2 و پایه 3 است

قابلیت گسترش: 2 کنترل فرکانس  
دارد: 3 رنج

$$f_o = \frac{5 \times 10^{-4}}{C_{art}}$$

۶۹ در این صحنه رفتار این  $V_{CC}$  آورده شده. اول متخلف است چپ  
تا در پس می‌کنیم.

به ازای  $V_{CC} = 5V$  Frequency control = 2 و Range = 2  
در آن صورت به ازای فرکانس مدول خازن بین 4 و 5 را انتخاب می‌کنیم. و یک فرکانس کمتر  
بر اساس پایه 2 برایش در نظر می‌گیریم.

و حالا منحنی سمت راست  
مثل تقاطع  $Range = 2$   
 $f_{r control} = 2$  ← می‌شود

ادامه



تغییرات فرکانس امپلتور  
 $K_o = \frac{\Delta f}{\Delta V} =$  در حوال فرکانس متغیر


تغییرات ولتاژ ورودی  
 $K_o \rightarrow$  گین امپلتور

در شکل بالا رهی ص 49 مد نظر از این  $I_C$  استکان

ص 43 : در گوشه پایین شماره داخلی آی سی 4046 است.

در داخل این آی سی یک آشکار ساز فاز است. یک  $V_{CO}$  که نقش آن بالاست. و حالا  $V_{CO}$  را مشاهده کنیم.

این 5 یک inhibit است. اگر  $inhibit$  low کنیم گیت اول high گیت 1 روشن می شود. ولتاژ  $V_{DD}$  می آید روی منبع جریان  $P_1 P_2$ .  $P_3$  روشن می شود.



$k = \frac{1}{25} \frac{mA}{V^2}$

ولت  $V_T = 2$

$\frac{20 - V_{GS}}{6K} = I_1 \Rightarrow I_1 = 1 mA$

$I_1 = k (V_{GS} - V_T)^2$

حالا اگر یک افزایش بدهیم ولتاژ گیت حس و هم با فریز در شکل نشان دادیم

$I_D = I_C + I_R$

حالا در نقشه : ماستفت  $P_1, P_2$  و  $I_{reference}$

ولتاژ گیت  $N_1$  وصل می شود. اگر  $R_2$  را وصل کنیم و فقط ولتاژ گیت داشته باشیم

ولت  $R_1$  وصل باشد و ولتاژ  $V_{CO}$  از 1.8 بیشتر باشد  $N_1$  کار می کند. حداقل ولتاژ گیت 8

ولت جهت روشن شدن لازم است. اگر  $R_2$  نداشته باشیم و فقط  $N_1$  فعال باشد اگر ولتاژ  $V_{CO}$  از 9- بیشتر باشد فعال می شود

$P_3$  و  $P_4$  روشن می شود

$I_0$  و  $C_1$  و RAMP شارژ می کند



وقتی ولتاژ  $C_1$  به ولتاژ آستانه  $V_{th} = 1$  برسد، لیت 1 فعال می شود. فنلیب فلاپ عمل می کند.  
 $N_2$  و  $P_5$  روشن می کند و  $P_3$  و  $P_4$  خاموش می کند.  
 به علاوه از خروجی گیت یک، یک ولتاژ مربعی به خروجی قبول می دهد.  
 یعنی از درین  $P_2$  دوتا اشعاب داریم. جریان خروجی  $P_2$  است. یک اشعاب به آید روی  $P_4$  و بعد خازن  $C_1$  شارژ می شود و بعد هم به آید روی  $N_3$ .

مهم: وقتی ولتاژ به آستانه گیت 5 برسد فنلیب فلاپ عمل می شود.  
 وقتی به خازن  $C_1$  برسد به آید روی گیت 2، بعد 3، بعد 4 و به آید روی گیت Not که  $V_{th} = 1$  است. دوازدهم ورودی به  $V_{th} = 2$  و ورودی آید به گیت 5 برسد.  
 وقتی به آستانه گیت 5 برسد فنلیب فلاپ عمل می شود.  
 در داخل آی سی یک S.F. داریم که همان رانزیستور  $N_4$  است.

$$CV = IT = \frac{I}{f} \quad P = \frac{I}{CV}$$

در داخل قطعه یک رانزیستور داریم که بار چلوگین از آید درین فیلتر با فعال شدن inhibit رانزیستور فعال شده و خروجی می دهد.

سر 59 و 40: معنی بار متوسط - این آی سی

$$V_{CO} = \frac{V_{DD}}{2} \quad R_2 = \infty \rightarrow \text{یعنی جریان تولید می شود}$$

مستند به فرکانس انتخابی و مقاومت  $R_1$  انتخابی به حسب  $V_{DD}$  مختلف مقدار خازن را انتخاب می کنیم.  
 $\frac{V_{DD}}{2} = \frac{1}{RC} \cdot \text{وقتی که ولتاژ ورودی}$

روی ماستفقت  $N_1$  که اورسورس آن باید مقاومت وصل کنیم. (مقاومت  $R_1$ )  
 $R_2 = \infty$



$$V_{COIN} = \frac{V_{DD}}{2} \quad \text{وقتی } \frac{1}{R_3} \text{ فرکانس تقریباً می شود}$$

حالا اگر بخواهیم مقاومت  $R_2$  را نصب کنیم بر اساس  $f_{min}$  مقدار  $R_2$  را که از  $10^k$  تا  $10^6$  باشد را درست می آید.

اگر  $R_1$  را نصب کنیم و  $R_2$  را نصب کنیم فرکانس خروجی روی  $f_{min}$  می شود و اگر  $R_1$  را نصب کنیم و  $R_2$  را نصب نکنیم فرکانس می توان فرکانس خروجی را کنترل کنیم.

$$R_2 = \infty \rightarrow \text{یعنی فرکانس } R_3 \text{ را نصب کنیم.}$$

منحنی پهنی فرکانس در نیمه را می خواهد مقدار  $R_2$  را چه دهند تا فرکانس در نیمه را



می باشد کسب

$$Cv = IT = \frac{I}{f} \quad f = \frac{I}{Cv}$$

با نسبت فرکانس  $\frac{f_{max}}{f_{min}}$  می توان  $\frac{R_2}{R_1}$  را بدست آورد از طریق جدول بالا در ص ۴۰


ص ۳۵ آنتن راساز فاز: که در حلقه PLL بکار می رود.

آنتن راساز فاز دو تا سینکول را می گیرد نسبت به تفاوت نوسان در فاز به آنتن دلتا می دهد.

دو نوع آنتن راساز فاز داریم: ۱- آنتن قوی آرنه

۲- دیکتال

نمونه از آنتن راساز فاز در ص ۵۲ آمده که یک ضرب کننده گیت است که آن لوگ هم هست. در سربعد عمل می کند.




ص ۵۲ آنتن راساز فاز PLL IC 560

هم آنتن راساز فاز و هم ضرب کننده گیت

$$V_0 = R_C \cdot I_{EE} \left[ \frac{2Q}{\pi} - 1 \right]$$

$$\frac{\Delta V_0}{\Delta Q} = k_D = k_P$$



خروجی آن هارا باید به یک فیلتر وصل کرد تا بتواند مقوی را دریافت کند.

ص ۵۵ هم آنتن راساز فاز گیت دارد.

۳۵ که زمین اینها آی سی 4046 است که به عنوان قفله است. هم EXOR دارد و هم PFD. ~~میکونه R1, R2 یک Vcc داخل است.~~

۱۲۳ 74HC 4046


شامل یک Vcc که با C1, R2, R1 رابط باید از بیرون بهش کنیم. پایه 3 یک مقایسه کننده دارد. پایین Vcc یک درین مستدک بافر دارد (به شکل آپ امپ)

- ۱) EXOR سه تا آنتا، هاز فاز از نوع
- ۲) PFD
- ۳) F.F

۱۲۳ قسمت پایین logic diagram

اول EXOR دوم یک PFD که فیلتر فلاب دارد. سوم یک سته با دو فیلتر فلاب است.

۱۲۴ EXOR در ابتدا. همچنین بالا تغییر فاز اساس تغییرات ولتاژ



شکل PFD:

مخبر افقی فاز دو ورودی را  $\frac{V_{cc}}{4\pi} = K\pi$  خراب کرده.

۱۲۴ شکل اول ورودی مربوط به کنترل ورودی را نشان میدهد.

۱۲۵ شکل موج دارد.

هرگاه که هر دو سینک ورودی روی هم باشد خروجی High Impedance می شود. هرگاه که یکی روی هم باشد شکل درجی آنریکی زودتر از دیگری اتفاق بیفتد خروجی High است. اگر کلاً روی هم باشد خروجی lock است.

شکل دوم موج سینک عقب افتاده خروجی low است. شکل آخر مربوط به RS فیلتر فلاب است.

۳۶ اشغال و شکل موج هار مربوط به EXNOR است. بیان بدست آوردن EXOR

۱۸۰ اختلاف ایجاد کنید.

۳۷ phase frequency detector

هم فاز و هم زکان را از نظر جابجایی آنتا، هم کند.

EXOR و گیتبیت وقت قابل استفاده هستند که سیگنال 1/50 باشد. اگر نباشد حتی اگر یکی از ورودی ها 1/50 نباشد از PFD استفاده نکنیم.

۳۸ دیاگرام phase detector ، نشان میدهد.

charge pump نقش ایجاب سه حالت مختلف در خروجی را دارد یعنی خروجی را جدا میکند اگر (in 1) جلوتر از (in 2) باشد خروجی high ←  
Low ← " " " in1 " " in2 " " در هم بیفتد خروجی ← high impedance است.

2UCDA IC 4044 phase frequency detector charge pump !

۳۸ تست PFD ۳۷ توضیح PFD

PFD یک آشکارساز فاز است

۳۸ تست زیر شکل نوشته PFD که  $u$  و  $D$  دارد. وصل می‌کنند و در مدار charge pump.

آی سی 4044 یک PFD است.

۳۸ تست هرگز در یک PFD یک charge pump استفاده کنند شکل موج اش بصورت اول

که در نمودار بعد دستی اثر نشان دادن می‌شود.

هرگز.  $Signal 1$  حدوداً از  $Signal 2$  باشد  $\Leftarrow$  فرکانس  $high$  است

هرگز. در وسط باید که  $high$  فرکانس  $high zed$  باشد


هرگز.  $Signal 1$  عقب‌تر از  $Signal 2$  باشد  $\Leftarrow$  فرکانس  $low$  است.

هرگز. charge pump را وصل کنیم که  $u$  و  $D$  استفاده می‌کنیم. (فرکانس از  $u$  و  $D$  استفاده

نمیشود) که در ۱۲۳ نمونه اش قرار دارد. و هرگز. charge pump وصل کنیم که در

۳۸ تست نمونه اثر را دیدیم. هرگز. PFD charge pump وصل کنیم که با روی هم منطبق باشد

فرکانس  $high$  امپدانس (  $high$  امپدانس ) است. هرگز.  $low$  یا  $high$  فرکانس  $low$  می‌شود.




عملکرد واقعی PFD :

که با هم منطبق اند خودی صفر است. اگر در یک لحظه یکی از آنها را جایی کنیم.

step ایجا کنیم

اگر تغییر در موج ورودی بصورت




فراکانس اصلاح شود شروع به زیاد شدن کند تا آنکه بعد دو موج منطبق شود اکنون معقل می شود و خروجی Hi می دهد

به عقب بر است پس خروجی Low می دهد. جهش فراکانس ← فراکانس زیاد می شود. دقت فراکانس زیاد شد که با ما خواهد بود هم منطبق شوند، اطلاعات می آید داخل فیلتر، فیلتر و لنگر می گیرد و  $V_{CO}$  می دهد که فراکانس زیاد می کند. آنقدر فراکانس را کم می کند تا به به


دیگر منطبق می شود

$$PLL + \text{آشغار ساز فاز} = PFD$$



$V_{CO}$  ها را که قبلاً بررسی کردیم در  $V_{CO}$  و  $V_{CO}$  و  $V_{CO}$  است اگر آن به هم شروع می کنند افزایش فراکانس در هر 45 فریم  $V_{CO}$  و بررسی کردیم که در هر 47 مدار گسترده آن بود

حالا ادامه حلقه PLL در هر 38 :



در اجزای حلقه PLL :  
 1) تقسیم کننده فرکانس  
 2) آشغار ساز فاز

تقسیم بر  $N$  ( $\div N$ ) ها زیاد هستند. یک تقسیم بر  $N$  ها ثابت داریم و دیگر تقسیم بر  $N$  ها قابل برنامه ریزی

4020  
4040  
4060

: Frequency Divider

۷۰ تقسیم کننده‌ها 4020 ، 4060 ، 4040 ، ۷۳ مدار داخل آن‌ها ۲ تا ۳

شکل اولی : CD4020

اولین فیلد فلاپ - با خروجی مردهد . هر فیلد فلاپی که داریم یعنی تقسیم بر ۲ - آن

شکل دومی : از  $Q_1$  تا  $Q_{12}$  داریم

شکل سوم : از  $2^4$  تا  $2^{14}$  مردهد . که  $2^m$  مردهد

۷۴ : آی سی 4059 که قابل برنامه ریزی است و بیارقتی و پرکار است . این آی سی تا

3 قطره از موقت کار کند . یا 1 یا 2 یا 3 یا 4 یا 5 یا 6 یا 7 یا 8 یا 9 یا 10 یا 11 یا 12 یا 13 یا 14 یا 15 یا 16 یا 17 یا 18 یا 19 یا 20 یا 21 یا 22 یا 23 یا 24 یا 25 یا 26 یا 27 یا 28 یا 29 یا 30 یا 31 یا 32 یا 33 یا 34 یا 35 یا 36 یا 37 یا 38 یا 39 یا 40 یا 41 یا 42 یا 43 یا 44 یا 45 یا 46 یا 47 یا 48 یا 49 یا 50 یا 51 یا 52 یا 53 یا 54 یا 55 یا 56 یا 57 یا 58 یا 59 یا 60 یا 61 یا 62 یا 63 یا 64 یا 65 یا 66 یا 67 یا 68 یا 69 یا 70 یا 71 یا 72 یا 73 یا 74 یا 75 یا 76 یا 77 یا 78 یا 79 یا 80 یا 81 یا 82 یا 83 یا 84 یا 85 یا 86 یا 87 یا 88 یا 89 یا 90 یا 91 یا 92 یا 93 یا 94 یا 95 یا 96 یا 97 یا 98 یا 99 یا 100 یا 101 یا 102 یا 103 یا 104 یا 105 یا 106 یا 107 یا 108 یا 109 یا 110 یا 111 یا 112 یا 113 یا 114 یا 115 یا 116 یا 117 یا 118 یا 119 یا 120 یا 121 یا 122 یا 123 یا 124 یا 125 یا 126 یا 127 یا 128 یا 129 یا 130 یا 131 یا 132 یا 133 یا 134 یا 135 یا 136 یا 137 یا 138 یا 139 یا 140 یا 141 یا 142 یا 143 یا 144 یا 145 یا 146 یا 147 یا 148 یا 149 یا 150 یا 151 یا 152 یا 153 یا 154 یا 155 یا 156 یا 157 یا 158 یا 159 یا 160 یا 161 یا 162 یا 163 یا 164 یا 165 یا 166 یا 167 یا 168 یا 169 یا 170 یا 171 یا 172 یا 173 یا 174 یا 175 یا 176 یا 177 یا 178 یا 179 یا 180 یا 181 یا 182 یا 183 یا 184 یا 185 یا 186 یا 187 یا 188 یا 189 یا 190 یا 191 یا 192 یا 193 یا 194 یا 195 یا 196 یا 197 یا 198 یا 199 یا 200

در قسمت \* : اگر Latch یک کنیم پس از تقسیم که این شد خروجی high می شود


در آی سی 4059 در دست تقسیم 4 داریم . پس از تقسیم خروجی - اندازه پهنای یک Low ، clock ، high می شود

۷۶ بلوک ریفرم قفل

۷۷ جدول 1 را نگاه کن . 5 تا مود بلد است کار کند . در آخر جدول نوشته است این آی سی

اگر کس مود 2 را انتخاب کند مواتواراً 15/99 تقسیم کند . یعنی با هم نگاه کن

خروجی تقسیم کلاک ما ، یک مگاهرتز باشد . در کار مود نیاز 50 Hz . در نتیجه  $N = \frac{1000000}{50} = 20000$



$$N = \frac{500k}{50 Hz} = 10000$$

اگر مود 10 را انتخاب کنیم . یا 10 مود 10 چیست ؟

Mode 10

Ka	Kb	Kc
1	1	0

$$N \div mode = \frac{10000}{10} = 1000$$

یعنی 1000  
دقیقاً  
صدگان

یعنی زوجا می شود .  $J_8$  ،  $J_7$  ،  $J_6$  ،  $J_5$  ← که صفرتر می کنیم




هزارگان مربوط بود  $\sim$   $2^4$  ←  $2^4$  در یک  $2^4$  می شود

ص ۷۷ مثال A ← مثال دهنی است

مثال B ←  $2^4$  را بد 12382 تقسیم می کنیم

اگر  $mode\ 2$  را انتخاب می کردیم  $N \div mode\ 2 = \frac{10000}{2} = 5000$



$2^4$  مربوط به هزارگان است.

5 می شود 101 ← پس خط برانه عیب دارد.

با تقسیم بر 5 اجرا کن.

هزارگان نباید در 1 بیشتر شود.

در تست B ←

ص ۷۸ برانه اثر نوشته، ادامه ص ۷۷ است.

بلوک ریگنم ص ۷۸ :

output مورد نیاز است. بعد از ۷۰۰ است.

یک فرکانس اصلی را تولید کن ( $f_{in}$ )

خروجی PFD 4059 سیگنال کارش 50 است.

فرکانس مرجع 5 مگاهرتز می خواهیم درست کنیم.

$2^4$  را بد 512 تقسیم کن

در خروجی Lock (دوتا ورودی) Phase comparator مثل هم هستند. فاز کنیم این سه را دور

هم هستند خروجی Phase comparator می شود.

4059 CD تا 3MHz بیشتر کار ندارد

Prescaler : تقسیم کننده ثابت فرکانس بالا هستند. مثل MC1205 تا 35 مگاهرتز

MC12015	35 MHz	÷ 32	÷ 33
MC12016	"	÷ 40	÷ 41
MC12017	"	÷ 64	÷ 65

این بلوک

هشتمان BJT هستند و هشتمان دیالای هستند.

U893 BSE 1.3 GHz ÷ 63 ÷ 128 ÷ 256

MC12 054A 20 GHz ÷ 64 ÷ 65 ÷ 128 ÷ 129

ص ۷۸ :

۷۰۰ فرکانس ۱۰۰ میکروهرتز

PRESCALER در ص ۷۸

$$\frac{100 \text{ M}}{5 \text{ KHz}} = 20000 \div \frac{40}{K} = 500$$

آخرین بخش حلقه PLL دارد ص ۳۸ تا ۴۱

در مورد طراحی فیلتر تا حالا بحث نکردیم

در مباحث تابع انتقال در ص ۳۳ رابطه (2.6) موجود است :


$$W(s) = \frac{K_p \times K_F(s) \times K_n}{S + \frac{K_p \times K_F(s) \times K_n}{N}}$$

$$K_p = \frac{V_c}{4\pi}$$

(N) → این را هم ما شناسیم

فقط آنجا آمدند ۷۰۰ معلوم شد با گسیخ خودت N هم تقوی شود فرکانس فیلتر

فیلتر ؟ Lag-Lead



رابطه 2-11 ص

ص ۳۹ و ص ۴۰ ملاحظه شود

ص ۴۰ اکتی فیلتر است

ص ۴۲ دستور طراحی

\* برای انتخاب گسیخ ما توانیم فرم را انتخاب کنیم. رابطه ۲-۳۱ را دیدیم. شکل ۲-۳۰ را انتخاب

\* هر چه فرم را کم کنیم دامنه بیشتر می شود.

شکل ۲-۱۷ در ص ۴۵ را انتخاب کنیم.

ص ۴۲ فرم را انتخاب کنیم

ص ۴۳ اگر فرم را کمتر کنیم سرعت بیشتر می شود و دامنه خراب می شود.

برای آی سی ۴۰۴۰ که بالایش گریس است گریستل ۴۰۴۰ ~ ۴۰۴۰ وصل شده یعنی  
۱۰۰۰ x ۴۰۴۰ شده . پایه شماره ۵ را تقسیم بر ۸ می کنیم .

\* خروجی پایه ۵ می شود فرکانس نزدیک چهار صد خنده از هر ترانزیستور ۴۸۸ Hz

این فرکانس هر چه قدر ترا خواهد باشد فقط از جایش نگاه بخورد

فقط از ۴۰۴۰ PFD آن را استفاده کرده است . خروجی PFD آمده است پایه ۱۳ آرد

بالای ۱۰۰۰ می بینیم . فیلتر است . یک خازن ۲ تا دیود وصل کرده است .

خازن ۲۲k و ۱۰M . خازن خروجی می شود

داخل ۴۰۴۰ یک بافر است که فیلتر آلوده نشود .

خروجی از پایه Latch گرفته بافر شده به بیرون منتقل شده روی دیود یک کتور

رفته روی VC۰ که VC۰ از نوع clap است .

over drive

ولتاژ ورودی که بر روی درون میکروس ای ال ای لود و آن مانند انتقال سریع از سطح است .  
در ولتاژ آن ولتاژ over drive درون میکروس ای ال ای

Response time از اصل می در و فرکانس در یک نقطه مشخص است .

cherry input در مدار قسمت فیلتر کننده سوسن ای ال ای لود کرده و آن فرکانس آن را

استفاده می کند