

Subject:

Year. Month. Date. ()

بکاری

کامیاب

و و

در ترقی و ترقی

Subject.

Year. Month. Date. ()

معماری کامپیوتر


مباحث مورد نیاز در درس مدار منطقی

FF, RAM, ROM, Mux, Demux, Decoder, encoder, PROM, EPROM, EEPROM, SRAM, DRAM, Tri state, BUS

FF :


1) SR :

S	R	Q ₀	Q ₁
0	0		Q ₀
0	1		0
1	0		1
1	1		?




2) JK :

J	K	Q ₀	Q ₁
0	0		Q ₀
0	1		0
1	0		1
1	1		$\overline{Q_0}$



3) D FF :

D	Q
0	0
1	1



فلاپ فلوپ D دارای یک ورودی D و یک ورودی ساعت است

4) T FF :

T	Q ₀	Q ₁
0		Q ₀
1		$\overline{Q_0}$


این فلاپ FF دارای یک ورودی clock و یک ورودی T است

Subject: _____
Year. Month. Date. ()


FF ها می توانند حساب کنند و با clock در هم تریبون است DFF است

Register :

در مدارهای FF ها در یک register 2 می باشد



از روی هر یک می توانیم مقدار خود را ببینیم D₃ و D₂ منتقل می شود
از آنها می توانیم در هر clock اطلاعات منتقل شود از enable استفاده می کنیم تا در این حالت
data از اعتبار بیرون برود



⚠ هیچ بانه ای با load نمی باشد حتی اگر بخواهیم به آن نازیم قرار داده و مقدار آن را 1 کنیم در هم


در انتقال در هر یک از اینها از چندین راه می توان استفاده کرد :

1. point to point

در نقطه به نقطه به سایر رجیسترها وصل کنیم ولی این راه از لحاظ سازه مناسب نیست اما در حالت های زیر
می باشد :

- 1. به یک رجیستری وصل می شود
- 2. اگر برای زیاد ایجاد می کند
- 3. قطع در وصل شدن می کند

P4PCO




Subject:

Year. Month. Date. ()


۲ Star

انتقال سیگنال در هر یک از طرفین در مدارها کمی پیچیده و برای انتقال در مسافت زیاد باید از مدار star استفاده شود. آن مدار را که در این روش قبلی مورد توجه و تقیماً نمی توانستند در مدار انتقال کنند در این روش هم زوایای ارتباط وجود ندارد و کارایی بالایی است.



۳ BUS (خطی)

محدودترین روش برای انتقال سیگنال در مدارها است. از نظر صرف توان و صرفات محدودترین مصرف را دارد. load موازی در مدارها را به کار می رود و مدارها را می توان به هم وصل کرد.




سیگنال در مدارها محدودترین است. در هر یک از مدارها مقدار سیگنال در BUS در هر یک از مدارها محدود و ضعیف می شود.



در مدارهای سیگنال های مقدار دهنده را تقیماً باید به شکل مبدل برای رفع اشکال از MUX استفاده کنیم. در واقع هر سیگنال های خروجی که مقدار در BUS توسط MUX از BUS در مدارها


در واقع در هر یک از مدارها enable در خروجی از طریق MUX نیز در مدارها

8. Tri-state



$$O = \begin{cases} I & \text{if } C=1 \\ Z & \text{if } C=0 \end{cases}$$


high-impedance



$$O = \begin{cases} \bar{I} & \text{if } C=1 \\ Z & \text{if } C=0 \end{cases}$$

tristate


رایز و فستیل قبلی (اتصال قطره ها با یکدیگر) میتوان از tri state استفاده کرد که بر اساس جدول زیر درست می شود. در اینجا دریا P tri state هر زمان برقرار باشد:




Z	0	0
Z	1	1




عمل برعکس را انجام می دهد



نکته: از طریق مدار زیر می توان به سه دو طرفه ساخت.




سطح تجزیه



MUX & (تجزیه کننده)

باید یعنی ورودی و خروجی با هم برابر باشند و بر اساس مقدار selector مشخص می شود که مقدار P کدام پایه ورودی باید منتقل شود




MUX

Demux

Demux: مشخص می کند که ورودی ورودی کدام پایه خروجی قرار گیرد و بر پایه ها که مقدار ندارند high impedance می شوند

Decoder & (تجزیه کننده)




Subject.


Year. Month. Date. ()

Encoder

یک selector نیز در مدارها فقط یکی از پیامها فعال است و شماره یا پین فعال در کانتینر مشخص می شود.
در این نوع encoder هیچ گذرانی در فعال بودن تکالیف یا پین ندارد برای همین از نوع دوم استفاده می کنیم.



نکته: اگر ورودیها غیر فعال باشند خروجی صفری است پس فعال آن دارد.



$$(d_1, d_0, S_1, S_0) \rightarrow (0, 1, 1, 0) \equiv R_1 \leftarrow R_2$$

Memory


- RAM (Random Access Memory) sequential Access memory
- ROM (Read only memory)

Subject:

Year: Month: Date: ()

حافظه های sequential برای دسترسی به داده باید از سایر داده ها عبور کنیم در نتیجه سرعت دسترسی به آن ها کم است. دسترسی در RAM دو طرفه است ولی در ROM تنها می توان اطلاعات موجود در آن را خواند و دسترسی یک طرفه است.

دسترسی در حافظه ها CAM است Content Addressable Memory که در این دهی آن بر اساس



در هنگام انتخاب از بین سرعت، اندازه، قیمت، قابلیت های دیگر:

1. Area: هزینه طراحی یا Hw overhead یا هزینه سخت افزاری
2. Performance: باید گامی بالاتر داشته باشد است یا توسط سایر گزینش ها
3. Timing: دقت در سرعت بالا
4. Power: توان مصرفی کم

در طراحی باید یک سخت افزار جدیدی که بهینه است و سرعت آن خوب است و هزینه آن کم است

$$\text{Performance} = \frac{\text{Performance}}{\text{Cost}} = \text{انرژی}$$

دسترسی حافظه CAM می توان گفت Performance بالاتری دارد ولی Area برای صرفه جویی در هزینه کم است

$$\text{Area}_{CAM} = \sqrt{2} \text{Area}_{RAM}$$


Subject.

Year. Month. Date. ()

چند نوع RAM در دسترس داریم؟

SRAM (static RAM) : از نظر سرعت کمتر از DRAM است. Feedback دارد.
 سرعت قطع شدن بزرگ است. در حافظه کش (cache) استفاده می شود.
DRAM (Dynamic RAM) : این نوع حافظه نیاز به refresh دارد. Area کمتری نسبت به SRAM دارد.
 سرعت: $< 10 ns$ (SRAM) $> 10 ns$ (DRAM)

ویژگی	SRAM	DRAM
نیاز به refresh	نیاز ندارد	نیاز به refresh دارد
سرعت	سرعت کم	سرعت بیشتر نسبت به SRAM
مساحت	مساحت کم	مساحت زیاد
حافظه	حافظه دائمی	حافظه موقت




SDRAM (Synchronous DRAM) : clock برای دسترسی به آن استفاده می شود. refresh نیاز دارد.
DDR RAM (Double Data Rate DRAM) : دو بار در هر cycle clock داده می شود. سرعت بیشتری دارد.

Subject:

Year: Month: Date: ()

ساختار RAM ها بصورت زیر است:

تفاوت SRAM و DRAM در ساختار
 حساسیت برای نویز داشتن اطلاعات است
 بر اساس line انتخاب شده خصوصاً آن
 bitline متصل می شود برای بالا بردن کارایی
 word line با توجه به همین نکته
 از decoder میسر می آید



ROM (read only memory) تنها قابلیت خواندن دارد و یک بار صرف است زیرا
 طرز ساخت آن با سایرین فرق دارد و تغییرپذیر نیست. کاربرد آن اطلاعات در CMOS یا مسطحات
 و قطعات کارخانه را شامل است.

ROM ← PROM (programmable ROM): همین آن از نوع فنور است و تغییرپذیر است و می توان بر روی
 آن اطلاعات را نوشت و بعد از آن می توان خواندن است.

ROM ← EPROM (erasable PROM): به از program کردن می توان اطلاعات آن را پاک
 کرد. پاک کردن آن از طریق اشعه فرابنفش صورت می گیرد. هر چه program شدن
 در صورت نیاز پاک کردن باید قطعه را جدا کرد و به دستگاه پاک کرد.




ROM ← EEPROM (electrical EPROM): پاک کردن آن نیز از طریق مدار الکتریکی صورت
 می گیرد و برخلاف EPROM می توان قسمتی از اطلاعات آن را پاک کرد. کاربرد آن در


Flash حافظه

ساختار ROM ها بصورت زیر است:

با جدولی که در جدولها می توان اطلاعات را بر روی
 ROM ذخیره کنیم



" Y chart "



میانها هم دو دسته؟ Synchronous (هما) و Asynchronous (ناظم) توسط هم می شوند.

1- **synchronous circuit**: این نوع مدارها با وجود عدم تناسب بودن دلی به خاطر طراحی ساده تر و درست تر می دارند. بر حسب clock عملیات انجام می شود که سرعت کمتری نسبت به (دکارت) زیرا clock در سطح آن پخش می شود. همین clock ها باعث کاهش سرعت و افزایش توان می شود.

2- **Asynchronous circuit**: بهترین روش اول هستند یعنی عملیات از داده های خاص نیز در آن استفاده می شود. سرعت بیشتر و توان کمتری دارد. در عملیات کمتری انجام می دهد یعنی آن ها به کار می آید صرفاً بر آن نقشه کشی عملیات اعلان می شود. ولی آن جایی که محدودیت مدار آن بیشتر است که بر روی مدار نیز باید در هم

J. BAHASKAR, A verilog HDL primer, star galaxy press, 1997

Subject:

Year. Month. Date. ()

انتقال داده ها را برودت می کنند.

می توان مدارهای ناخطی را با اضافه کردن یک clock به مدار تبدیل کرد و در این حالت می توان


تجسس

مسئله مدارهای هنگام این است که باید بالا رفته برای هر قسمت های یک مدار در زمان یکسان اتفاق نیفتد

برای حل این مشکل clock skew می گویند. برای حل این مشکل از H-tree استفاده می کنند clock

در زمان یکسان به همه قسمت های مدار برسد. این مشکل را در کابل حل نمی شود و در بعضی موارد به خود

clock پیشتر می رسد



Hardware Design Language ← HDL

این زبان در کد برد مدار در جاهای آن از زبان های دیگر استفاده می کنند:

۱- VHDL: سعی از سخت افزار زبان در پیاده سازی و درجه بندی بسیار خلاصه است و چون خیلی مفید

است می کنند که در آن دستورات

۲- Verilog: استاندارد خاصی برای این زبان که از آن LRM (language resource manual)

عنوان می گیرند برای استفاده در مدار ایجاد شد

۳- SystemC: همکار بر روی آن کار می شود ولی Verilog سخت افزاری تر است و از زبان C++

در آن استفاده می شود است.

برای کد نویسی این زبان ها نوشتن می شود و باید به بسیاری شود که در آن است از model sim استفاده

می کنند و یک بسته ساز مدار است که می توان از هر قسمت از برنامه های آن استفاده می شود است


Subject:

Year. Month. Date. ()

module

یک طرح سخت افزاری در یک module کتابخانه‌ای قرار می‌گیرد. هر module یک component است.

مورد درستی: output
 module port (port list)
 c, a, b



reg c;
 always a, b
 begin
 c = a & b;


این طرح در صورت behavioral استفاده می‌شود و اصلاً مساله‌های کامپیوتری ندارد و درستی عمل تنها کسبه را توصیف می‌کند.

end
 end module

چون می‌خواهیم در صورتی که در این reg نام از این input و output مقصود است.

module port (port list)

سطح تصویر verilog



نکته: ترتیب نوشتن دستورها در module از ابتدا تا آخر end و begin است.

تعریف OR در سطح RTL:

```
module full (c, a, b)
    output c;
    input a, b;
    assign c = a | b;
end module
```

→ ^Pwire اتصال درگاه C به خروجی

تعریف OR در سطح gate:

از جمله gate های موجود در verilog عبارتند از:
 nmos, bufif0, not, xnor, xor, nand, nor, or, and
 cmos, pmos

```
module full (c, a, b)
    output c;
    input a, b;
```

or my or (c, a, b);
 end module;

→ در اینجا gate را به عنوان درگاه gate تعریف کرده ایم

نکته: module ها باید درون module تعریف شوند و module ها نیز درون module تعریف شوند.

Subject:

Year. Month. Date. ()

```
module X (c, a, b)
```

```
input a, b;
```

```
output c;
```

```
or myor (c, a, b);
```

```
endmodule
```

```
module Y (c, a, b, d)
```

```
input a, b, d;
```

```
output c;
```

```
X myX (w1, a, b)
```

```
X yourX (w2, b, d)
```


```
X ourX (c, w1, w2)
```

```
endmodule
```

نکته: در زبان Verilog، هر مقدار 1 یا 0، X یا Z، از دسته سیگنال‌های X قرار می‌گیرد. هر مقدار که در سیگنال‌های X قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود. این سیگنال‌ها در مدارها به عنوان ورودی یا خروجی در نظر گرفته می‌شوند. در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود. در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود.

در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود. در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود.

در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود. در مدارها، هر سیگنال که در خروجی قرار می‌گیرد، در خروجی‌ها نیز به همین شکل ظاهر می‌شود.



۲. استفاده از test bench:

initial از این که در این صورت در نظر می آید که استفاده می کنیم

Subject:

Year. Month. Date. ()

این instance از ما در این صورت می آید

Test Bench

```
module TestBench (a, b)
```

```
output a, b; این wire تعریف می کنیم
```

```
reg a, b;
```

```
initial
```


```
begin
```

```
a = 1; این wire است در صورت begin
```

```
b = 0; end می توانیم برای آن که در اینجا از reg استفاده می کنیم
```

```
end $ finish;
```

```
end module
```

انتقال در دستورات initial  always, initial reg, always

استیسیته سازی برای ما در این module topic با اینها می توانیم برای ما بسازیم

```
module project;
```

```
wire z, r, s; این wire می توانیم بسازیم
```

```
x mx(z, r, s); تعریف می کنیم
```

```
Testbench MT(r, s);
```

```
endmodule
```

این ابزار می تواند در test bench ما را در دستورات برای استفاده کنیم می توانیم برای این که در این صورت

```
#5 a = 0; برای 5 واحد زمانی مقدار را عوض می کند
```

```
#5 b = 1;
```


Subject:

Year. Month. Date. ()

timescale 1ns/100ps; → برای مقیاس‌دهی زمان در شبیه‌سازی
↓
CPU 1ns/100ps

gate: درگاه

Verilog Full ADDER: مثال ۲

```
module FA (sum, carry, a, b, c)
```

```
output sum, carry;
```

```
input a, b, c;
```

```
wire w1, y1, y2, y3, z1;
```

```
xor xor1(w1, a, b);
```

```
xor xor2(sum, w1, c);
```


```
and and1(y1, a, b);
```

```
and and2(y2, b, c);
```

```
and and3(y3, c, a);
```

```
or or1(z1, y1, y2);
```

```
or or2(carry, z1, y3);
```



$$\text{sum} = a \oplus b \oplus c$$

$$\text{carry} = ab + bc + ca$$

RTL: درگاه

```
assign sum = a ^ b ^ c;
```

```
assign carry = (a & b) | (b & c) | (c & a);
```

↓ and ↓ or

Subject:

Year. Month. Date. ()

behavior gate:

reg. sum, carry;

always @ a, @ b, @ c

begin

sum = a ^ b ^ c;

carry = a & b | b & c | c & a;

end

primitive gate می توانیم در این مدل استفاده کنیم. می توانیم به عنوان مثال در این مدل استفاده کنیم.
استفاده از primitive gate

primitive crip(a, B, C)

output n;

input A, B, C;

table

000 : 1;

001 : 0;

:

end table

end primitive

test bench در این مدل استفاده می کنیم. initial در این مدل استفاده می کنیم. repeat و always در این مدل استفاده می کنیم.
initial

initial

begin

D = 3'b 000;

repeat (7); \rightarrow در این مدل استفاده می کنیم.
در این مدل استفاده می کنیم.

#(10) D = D + 3'b 001;
در این مدل استفاده می کنیم.

end

استفاده

Subject:

Year. Month. Date. ()

برای نمایش خروجی test bench می توان از دستورات زیر استفاده کرد:

\$ display: → \$ display (Format, argument list);

تغییرات را یک بار نمایش می دهد و بعد از آن به شرطی آید.

\$ write: همانند display است با این تفاوت که به شرط نمی رود.

\$ monitor: در زمان اجرای دستورات تغییرات را به نمایش می دهد.

\$ time: در زمان اجرا معیار تغییرات را نمایش می دهد.

\$ finish: پس از اتمام کار اجرا می شود.

\$ display ("time = %0d A = %B", \$time, A);

تولید خروجی اختصاصی که تغییرات را در عرض 10 است.

نکته: چون نام دستورات زیر می توان clock مورد نظر را در عبارات به صورت در آورده:

initial	initial
begin	begin
clock = 1'b0;	clock = 1'b0;
repeat (30);	#30 \$ finish;
#10 clock = ~clock;	end
end	always


#10 clock = ~clock;

تبع initial را با always در هر حال باید است.

* تمرین: هر یک از اجزای اولی زیر را در سطح تعریف Gate یا تست بنویسید. Verilog توصیف کنید.

Subject: UHDL modelsim Test bench در محیط با شبیه ساز برای تست توسعه سیستم


Year	Month	Date	(1) Demux 1x3 → 8x3	(2)	Divider 2 → 4	(الف)
			4 bit comparator		Encoder 5 → 3	(ب)
					MUX 3x3 → 1x3	(ج)



11 net

در Verilog keyword `net` حساسیت اینها را: `trireg`, `wand`, `wor`, `trior`, `triand`.
 در Verilog دقیقاً برابر با `wire` است. (مخصوصاً از این نوع تقریب می شود.)

در معرفی تفاوت در خصوص `wor` و `wand` در Verilog که در این طرح درست نیست. با طراحی های مختلف این تفاوتها برقرار است.
`wor` خروجی ها را با یکدیگر OR می کند و نتیجه را خارج می کند.




`wand` در ساختار بالا خروجی ها را AND می کند.

`trior` و `triand`: مانند `wor` و `wand` عمل می کنند و تفاوتی ندارند.


12 reg

نمونه برای ثبت شدن در حافظه است که می تواند حالت های زیر را داشته باشد:



که اگر این بیتها لیست کردیم

می توان از این آرایه بیتها به صورت عمودی به عنوان حافظه استفاده کرد.



reg [n:0] mem [31:0];

Subject:


Year. Month. Date. ()

reg a[31:0]; *رای دیتا 32 بیت* *word* *این صورت تعریف می کنیم*

a = mem[5];

a[8]; *رای 8 بیت* *word* *این*

استفاده از گیت AND برای register



and MA(w0, w1, a[7]);

در این روزها
@ negedge *در خصوص تغییرات در دیتا*

always @ posedge clock

begin

a = a + 1;


end

در این روزها *استفاده کنیم* *رای دیتا*

a[12:8] = a[12:8] + 1

supply 1, supply 0

زمانی که در خروجی wire تعریف کنیم *vcc* *و* *gnd* *و* *همه* *دیتا* *رای دیتا*



supply 1 P;


supply 0 Q;

رای تعریف *جستار* *که* *همه* *دیتا* *رای دیتا* *استفاده* *می* *کنیم*

reg P;

initial

P = 1;




Subject.

Year. Month. Date. ()

14 ایجاد تاخیر برای نشان دادن تاخیر از زمان تغییر تا زمان اجرا از حالت مربوط قبل از gate استفاده می کنیم. با تاخیر تولید می شود.

5 or MO(y, n, p)



می توان از این شیوه تاخیر برای ایجاد تاخیر در سیستم نیز می توان استفاده کرد.

5 wire n;

مثال ۵

initial

begin


5 n = 1;

y = 0;


3 n = 0;

2 w = 0;

end



مثال: ایجاد چنانکه باید ۵ سطح از رجیسترهای مختلف به صورت زیر است:



wire my w [2:0];

assign my w = { n[1:3], y[3:4], z[3] };

رابطه که می توانیم wire تعاریف دهیم

یعنی با تغییر مقدارها از رجیسترها my w


تغییر می شود.

Subject:

Year: Month: Date: ()

نکته: تاخیر در زمانی که از صورت یک می رود در سلسله تاخیر یک تفاوت است برای مثال P این امر از دستگیر می استفاده می کنیم.

(5, 4) and MA(n, y, z);



نکته: در همان تاخیر بصورت جدا از هم نوشته شود و سپس عملیات اجرا کنیم.

begin

n=1;

#5;

n=0;

end

n=1;
#5 n=0;

نکته: برای مشخص کردن type تغییراتی که داخل هست در حقیقت می شود بصورت نریسه می کنیم.

reg n[7:0];

initial

n=b'01010101; → n=b'0101-0101;

n=0'54;
مهمتر آن آتری های مختلف چه در پیش با P
نشان استفاده کرد و تأخیری در زمان ندارد.

dePort+ در صورت مشخص شدن نوع آن decimal است P
نوعی قرار دهی کردن P test bench.

reg n, y, z;

initial

begin


#3 n=1;

#2 y=0;

#1 n=0;

#4 y=1;

end



#3 n=1;

#2 y=0;

join

Subject.

Year. Month. Date. ()

چند در لفظ + چند دستورات بین join park
به ترتیب اجرا می شود.

نکته: میتوان از ترکیب Park-join و begin-end استفاده کرد

Park

#3 n=1;

#2 y=6;

begin

#1 n=n;

end


#4 y=1;

join

→ صورت sequen. اجرای می شود

15: buffer


برای تعریف buffer از این دستور استفاده می کنیم



buffer (b, c, a)

نکته: در صورت افزایش توان یا تغییرها یا بارهای سازی کرد می توان برای تهیه سازی و تولید شدن در حالت است.

سلسله مراتب حافظه (memory Hierarchy)




* تمرین : تقاضای دسترسی به یک بایت در ۸

Subject _____
Year _____ Month _____ Date _____ ()

cycle time & Access time

۱. FF : یک بایت در در خود نگه می دارد ولی نمی تواند برای حافظه ها با ظرفیت بالا از FF استفاده کند
۲. register File : تعدادی از رجیستر ها که داخل هم قرار دارند و وجود دارد در صورت آرایه ای است ولی نسبت به رجیستر سرعت دسترسی دارد
۳. main memory : تعدادی بایت های دسترسی را نسبت به قبلی همانند می دارد ولی سرعت دسترسی کم است

در عملکرد قبلی هر چه به سمت سطوح بالاتر می رویم سرعت بیشتر می شود. زمانی که نیاز به حافظه ای داریم که اطلاعات ذخیره کند در هر طور وقت در خود نگه دارد، در همین سرعت بالای هم دسترسی باشد و هزینه کمتری مصرف کنیم از حافظه های پهنای بالا و دسترسی استفاده می کنیم یعنی اینها از هر حافظه را مصرف می کنیم




در حافظه دور دسترسی هم وجود دارد :

۱. Access time : از لحاظ دسترسی تا لحظه ای که حافظه داده را اعان می کند

۲. cycle time : زمان انجام عملیات پردازش (از زمانی که بورد در دسترس حافظه قرار می گیرد تا زمانی که نتایج پردازش در دسترس می آید)


دورترین دسترسی در حافظه read time و write time است که به ترتیب خواندن و نوشتن است

با حرکت از داخل CPU به ترتیب می توان از انواع مختلف حافظه استفاده کرد:



Subject :

Year . Month . Date . ()



سرای استفاده از CPU از hard disk در بین گامهای مختلفی وجود دارد :

- ۱- در تستی مستقیم به هارد دیسک بدون استفاده از حافظه های level بالاتر این روش سرعت بسیار پایینی دارد و کند عمل می کند.
- ۲- استفاده از سطوح بالا به این ترتیب سلسله مراتبی درون فرآیند داده سازی داشتن سرعت بالا


مورد مثال حافظه های هستیم که } حافظه بتواند به درخواست داده شود و پاسخ دهد → **hit** موفقیت

تواند hit بالایی داشته باشد } حافظه نمی تواند به درخواست پاسخ دهد → **miss** شکست +

hit و اندازه حافظه رابطه و تقسیم باینده دارند یعنی فضای بیشتری می شود hit بالاتری خواهد داشت. با وجود اینکه در level های بالا miss بیشتری دارند ولی در نهایتا کمتری CPU از سلسله مراتبی استفاده می کنیم.

hit آزمون سطح = $\frac{1}{100}$ miss آزمون سطح = $\frac{1}{10}$

هر چه به بالای عدد آزمون در هم رابطه عکس می شود.



تعداد در دسترس data $r = h_1 d_1 + (1-h_1) [h_2 d_2 + (1-h_2) (h_3 d_3 + (1-h_3) (...))]$

Subject:

Year: Month: Date: ()

مثال: average تا چه درستی دستی در حافظه با درگیریهای زیر وجود دارد:


delay	hit	$n_1 d_1$	$n_2 d_2$
10 ns	99% h_1	$h_1 d_1$	$(1-h_1)(h_2 d_2)$
1000 ns	1% h_2		

$= 99 (10 \text{ ns}) + 0.99 (1000 \text{ ns}) = 9.9 + 990 \approx 999.9 \text{ ns}$
 $h_1 d_1 + (1-h_1)(h_2 d_2) = 0.99 \times 10 + 0.01 \times 1000 \times 1000$

نکته: این حافظه ها tape ها از نوع sequential هستند و magnetic optical از نوع Random Access در دسترس اطلاعات میباشند

Cache

بسیاری از درخواست های CPU از MM می آید قابل پیش بینی هستند. در این صورت که با برآوردن یک observer بین CPU و MM درخواست های CPU را کنترل کنند و مستعد شوند که بعضی از درخواست ها تکراری باشند. در نتیجه در بین آن در یک حافظه میان CPU و MM قرار دادن آن درخواست های احتمالی را در خود نگه دارد.



در توان از چندین cache در level های مختلف می توان استفاده کرد

Subject:

Year. Month. Date. ()

برای بالا بردن سرعت CPU از فناوری‌های زیر استفاده کردند:

۱- clock پردازنده را کاهش دادند ولی از یک جابجایی در فرکانس clock برای افزایش سرعت استفاده کردند. این تغییرات clock عوض می‌شود.

20%	50%
ALU	cache
CU	


۲- بالا بردن حافظه cache
۳- استفاده از چندین cache که در حال حاضر درون CPU نیز وجود دارد:

on-chip cache ← درون CPU سرعت بالاتر و دسترسی بیشتر

off-chip cache ← خارج از CPU


نکته: level در cache بر اساس نزدیکی به CPU مشخص می‌شود که هر چه به level بالاتر بود هم به دسترس و هم به سرعت دسترسی بیشتر می‌شود (معمولاً از بالا یعنی سطح پایین تر به دسترس است).

۴- data و instruction را در بین درخواست‌های CPU جابجایی می‌کنند تا حافظه‌ها سریع‌تر به دسترس می‌آیند.



توجه: داده‌ها از دسترس به دسترس می‌آیند و commandها هم به دسترس می‌شوند. در واقع در دسترس بودن داده‌ها در دسترس بودن CPU است. آن در دسترس بودن داده‌ها هم به دسترس می‌آیند. ۵- اصلاح کردن تعداد CPU جابجایی می‌شود.

Moore's Law: تعداد ترانزیستورها در دسترس سطح هر ۱.۸ تا ۲ برابر می‌شود یعنی ابعاد ترانزیستور کوچک می‌شود.



$$\text{hit ratio} = \frac{\text{تعداد hit}}{\text{تعداد hit + تعداد miss}} = \frac{\#hit}{\#hit + \#miss}$$

$$> 90\% = \frac{99}{26}$$

Subject:

Year. Month. Date. ()

درخواست هایی که از طرف CPU می آید برای Locality یا همجواری هستند که شامل دو دسته زیر می شوند:

۱- spatial locality (همجاری مکانی):

دستورهای در پی و به ترتیب اجرا می شوند. در واقع اصل برنامه ها sequential هستند. فقط ممکن است ریز jump بر روی ریزها باشد. درخواست قبل اجرا شود یا پارچه پارچه که چندین اجرا می شود. بین درخواست های CPU از نظر مکانی به هم نزدیک هستند. data در قسمت خاصی از حافظه وجود دارد.

۲- temporal locality (همجاری زمانی):

درخواست های CPU اینتر میانی به هم دسترسی هستند یعنی هر چند وقت یک بار به آن دسترسی خاص در درخواست می شود.
locality = همجاری (درخواست های CPU random نیست و نظم خاصی دارد).

۳- process locality (همجاری فرآیندی):

task هایی که اجرا می شوند اینتر میانی به هم نزدیک هستند.

حالتی که در cache انتخاب کنیم تا بار خود خصوصیات را hit ratio بالاتر می آید با هم با هم.

۱- placement (جای دهی): داده جدید را چگونه درون حافظه قرار دهیم که این الگوریتم انتخاب می کند که cache خالی است یا به هم است.

۲- replacement mechanism (جایگزینی): بین از پی بودن cache کدام داده را انتخاب کنیم که داده جدید جایگزین آن شود.

LRU (Least recent use): یکی از روش ها برای انتخاب داده ای که در cache حذف شود داده جدید جایگزین آن شود. LRU است که داده ای که طول عمر زیادی دارد و از آن استفاده می شود است انتخاب می شود.

Subject.

Year. Month. Date. ()

روش های placement :


برای دسترسی به حافظه از طرف CPU چه کاری که مربوط به آدرس های حافظه است را عملیات آدرس گذاری در cache ذخیره کنیم که همیشه ترابایت است ← address mapping

1- hash table : از انتخابی که پیاده سازی hash Func درست است، افزایش امکان پذیر نیست از این روش استفاده نمی شود.


2 Direct mapped (تلاش مستقیم) : باقیمانده آدرس های حافظه را بر اساس cache حساب کرده در نتیجه هر جا حافظه در یک از خانه های cache تلاش می شود. این روش هم تلاشی نیست ولی پوشش است. $Mod C$ آدرس در حافظه اصلی = آدرس در حافظه محال
↳ اندازه cache

3 Associative (تلاش غیرمستقیم) : قرار دادن آدرس در هر یک از خانه های cache بدون هیچ نوعی انتخاب می شود و هر جایی که فالی بود آدرس در آنجا قرار می گیرد. در این روش برای پیدا کردن آدرس مورد نظر باید search کنیم

نکته: در روش تلاش مستقیم برای تعیین آدرس که در خانه مورد نظر از cache وجود دارد مربوط به داده مربوط است یا نه خارج قسمت تقسیم آدرس بر اندازه حافظه cache را در tag نگه می داریم.



در این حالت اگر به خانه های memory توانی از روی آدرس می توان گفت:





PAPCO

Subject:


Year. Month. Date. ()

در مورد این ذکر شده برای direct mapped و برای spatial locality در آن حالت نیست
 و برای دسترسی های متوالی - اسلای memory می رود پس کما است یک ریاضت word از
 cache, cpu block را خود زینه کند



hit ratio = 92%

word $2^m = M$: اندازه حافظه اصلی
 $B = 2^b$ word : اندازه بلوک
 $C = 2^c$ بلوک : اندازه حافظه کاش




Subject:

Year. Month. Date. ()

۱۵ خرداد


* تمرین: زیرسازی حافظه میان Direct mapped با تعداد از ابزار Sim watch بر روی
 حداقل ۳ برنامه کاری دیگر این عنوان توان دینی مساحت hit ratio با توجه به تغییر هر یک از پارامترهای
 (الف) اندازه حافظه میانه
 (ب) اندازه بلوک در حافظه میانه



۱۰ نکته ۸ در cache می توان دره راه مستقیم داشته باشد از طریق ما بینیم های خطی شده خانه های حافظه
 اصلی را در cache می گنیم و سپس در خانه های حافظه شده، داده را در آن می گنیم تا به
 علت جدا کردن دو بیت از سمت راست در آدرس برای این است که داده ها هم جابجایی نمیکنند
 مانند عدد ۰۱ که از سمت چپ آدرس در باقی می ماند و خانه ها از طرف های مختلف در میآیند انتخاب
 می شوند در cache قرار می گیرد که هیچ ارتباطی با هم ندارند.

۱۱ نکته ۸ direct map خانه های یاری از حافظه اصلی با اندازه مساوی هستند در نتیجه در آدرس
 حافظه RAM به سه دو می شود در حالی که مقهور نسبت های حافظه میانه همان حالتی داشته است

۱۲ برای طرف کردن مشکل بالا اندازه حافظه میانه را نصف کرده و در کنار نصف قبلی قرار می دهیم
 تا بتوانیم برای یک خانه دو داشته باشیم (2-way)



(البته cache از نظر عمومی نصف می شود ولی چون برای آن اضافه می شود)

سیاست های جایگزینی (Replacement policy) :

- 11. FIFO : داده ای که اول آمده زودتر میروند می رود
- 12. LIFO : داده ای که دیرتر آمده زودتر میروند می رود
- 13. Random : داده ای را به صورت رندم انتخاب کرده و جایگزین می کنیم
- 14. Distance : اندازه فاصله بین دسترسی دارد خارج می شود
- 15. LRU (Least recent used) : تعداد دفعات استفاده های اخیر را در حافظه می نگارد که هر بار که داده ای که کمترین استفاده شده را پیدا می کند جایگزین می شود
- 16. MRU (most recent used) : داده ای که بیشترین استفاده را از همه داده ها در میان می برد
- 17. LFU (Least Frequently used) : داده ای که کمترین فرکانس استفاده را دارد که از زمان شروع سیستم تعداد دفعات استفاده های اخیر می شماریم
- 18. MFU : داده ای که از شروع سیستم تا حالا بیشترین استفاده را از همه داده ها در میان می برد

نکته : روش 7 دقیق تر است و بهترین روش است و در LRU باید برای هر داده یک تایمر کوچک بزرگ جمع آوری کنیم که قابل پاره سازی نیست . روش 5 نیز برای این امر از روش 7 زمانی در نظر می گیریم 5 ، 6 و 7 بر اساس سوال در باره زمانی نتایج دسترسی می کنند ولی در 2 توجه به میزان دسترسی می شود .

پاره سازی LRU :

1- counter در نظر می گیریم که با ورود هر داده مقدار counter آن صفحی می شود در برای هر بار استفاده از داده طول عمر داده که با counter کاهش می دهد صفحی می شود . در جایگزینی نیز داده ای را انتخاب می کنیم که طول عمر بیشتری دارد .
 2- در هر صفحی counter حافظه می کنیم

نکته : قرار نیست counter متناسب با تعداد خانه های است که هر صفحی اختصاص داده شده است .
 نکته : در روش LRU و Random پاره سازی می شود است .

Subject:

Year: Month: Date: ()


با همسایه cache و افزایش تقارن تقارن در شرط طرز cache کاهش می یابد. k -way
↓
توانی ۲

max → C-way line و line

(placement abl)

۱۳. K-way set Associate (KWSA)

انفاسه کردن تقارن تقارن ها در cache، قابلیت پاسخ دهی آن بیشتر می شود. P k -way cache
به یک دفعه با C خانه تبدیل می شود.




$mod\ C/k$ آدرس در حافظه اصلی = آدرس در حافظه ثان

$Div\ C/k$ آدرس در حافظه اصلی = tag

۱۴. Fully Associative (FA)

در این حالت تمام تقارن وجود ندارد و هر داده می تواند هر جای خالی که وجود دارد قرار گیرد. P k -way cache
نیاست آدرس های دیگر تقارن ها تبدیل می شود.




$k=2$ hit ratio = 95%

$k=4$ hit ratio = 96%

مشکلات FA: ۱- برای پیدا کردن یک داده تمام tag ها را search کنیم تا داده مورد نظر را

پیدا کنیم. برای این کار نیاز به حافظه CAM داریم ولی توان بالایی دارد. جستجوی کمترین توانی
از FA استفاده نمی شود.



توان مصرفی power
مساحت انرژی Area


اختلاف زیادی بین توان مصرفی C و DM وجود دارد.

* تمرین 4: قالب آدرس برای k-way set associative مبرست آورید.

Subject:



Year: Month: Date: ()

۲. اندازه tag در FA خیلی بزرگتر از DM است. زیرا اندازه آدرس مبرست در داده های مبرست کمتر است. (آدرس tag است.)



فصل ۳:

در صورتی که مستقیم به حافظه آدرس دهی می شود و به جای آدرس دهی به حافظه مستقیم آدرس دهی می شود. حافظه اصلی، حافظه ثانویه و حافظه آدرس دهی: 000B3A4FH





$$2^{32} \rightarrow \text{حافظه اصلی}$$

$$2^7 \times 2^4 \rightarrow 2^{11} \rightarrow \text{حافظه ثانویه}$$

word

بهر 36 بیت آدرس قرار می گیرد.

فصل ۴: به روشی که حافظه آدرس دهی با direct map ۱.۱ به ۴ برای است رابطه آدرس دهی صورتی 255 با هر قطره اولی می باشد. آدرس دهی به حافظه اصلی در هر بار مبرست آورید.



$$\frac{8}{4} = \frac{1}{4} = 25\% \rightarrow \text{hit ratio} = 75\%$$

آدرس دهی به حافظه اصلی 256 تا بود و 64/256 این است چون این آدرس به حافظه اصلی قرار می گیرد.

تفریح مبرست به حافظه می رود.


Platform -

Subject:


دانشگاه

Year. Month. Date. ()

مثال: حافظه مکان از نوع Direct map به روش 256 بیت طبق که هر یک از 16 بیت
 است بر روی آن 16 بیت تولید می کند از حافظه برای از ابتدا تا انتها است 16 بار
 برای هر یک از miss ratio به دست آورید



$$\frac{2^8}{2^4} = 2^4$$





- × FF00h
- ✓ FF01
- ✓ FF02
- ✓ FF03
- ✓ FF04
- × 5F00
- × 5F01
- × 5F02
- ✓ 5F03
- ✓ 5F04

$$\frac{2}{10} = \frac{1}{5} = 20\%$$

مثال: در یک سیستم فضای آدرس 28 بیت حافظه 28 بیت از آن برای 4 بایت است (4-way associative) 1024 بایت و هر یک از 4 بیت است آدرس برای در کدام
 بویک می تواند باشد

888809Fh




حافظه آدرس 28 بیت و 256 بیت حافظه 28 بیت از آن برای 4 بایت است (4-way associative) 1024 بایت و هر یک از 4 بیت است آدرس برای در کدام
 بویک می تواند باشد


Subject:

Year: Month: Date:

simwatch
 set associative
 Fully associative
 دو سوال قبل برای حافظه 2-way حل کنید



k-way associative



فعال شدن یکی از خطوط decoder سیگنال خطی می شود
 این خط با bit line tag مقایسه می شود
 tag array مقایسه می کند که برای هر خطی که match می شود
 مقایسه کردن این است که با خطی که match می شود
 به خطی از آنجا برآید

tag array

nor

دو tag با هم برابر باشند و خطی صورتی برابر باشد
 خروجی nor می شود

میتواند فکر کنیم برای خارج شدن از خطی که با tag مربوط است offset در کنار آن قرار می دهد

set associative (ج) با k (ج)

الف) اندازه حافظه $(k=4)$

Subject:

Year. Month. Date. ()

ب) اندازه بزرگ $(k=4)$


نکته: طراحی اولم این نوع از حافظه ها این گونه بود که هر خانه های tag array برای خود یک مقایسه کننده داشته و در صورتی که آدرس در آن خطی که در آن مقایسه شده باشد فعال می شود. این ویژگی نیست که هر خانه مقایسه کننده داشته باشد برای آدرس ورودی یک مقایسه کننده برای هر خانه ها استفاده می کنیم.

Fully associative با وجود اینکه نیاز به پیچیده تر decoders دارد ولی مقایسه کننده ها زیاد می شوند و در اکثری برای جست آدرس در آن مشکل با tag مربوط می شود. بیشتر tag در FA وجود دارد و قالب آدرس آن ها در قسمت دارد.

	کارایی	توان دسترسی	مساحت	Access time (تأخیر)
DM	-	-	-	-
KSA	+	+	+	+
FA	++	++	++	++


با وجود اینکه تأخیر FA بیشتر است ولی در بعضی موارد در حافظه آن حالت وجود دارد و طراحی با وجود کم بودن تأخیر DM و پیچیدگی آدرس در حافظه آن حالت وجود ندارد.

سوال: Fully associative



Subject:

Year: Month: Date: ()






کمترین اندازه tag دارد.

سوال 8: معطل است به کار روشن کردن با معیار معادلی از بین در cache مانده باشد در ابتدا که هنوز cache کامل پر نشده است معطل است آدرس خارج شود از CPU را آنگاه باید خانه دیگر شود برای جلوگیری از این آنگاه از یک بیت valid استفاده می کنیم که نشانگر بار این بیت استفاده می شود.

مسئله دوم این است که cache به هر دو که می خواهد به داده را خارج کند و در صورت replacement با به RAM لینک update کند و در صورت خراب شدن لینک به به cache در نظر می آید. اگر آدرس لینک در مقدار است می در RAM قرار می گیرد. این روش write-back می گویند. روش دیگر write through است که در RAM لینک آدرس را به cache می فرستد. در RAM معطل کند آن را update کند.

سوال 9: فرض کنید حافظه اصلی به اندازه 16 MB و حافظه کش به اندازه 512 KB می باشد. اندازه لینک به 32 بیت مطابق است. اندازه فیلدهای مختلف در قالب آدرس الف) 2 WAS ب) FA ج) DM




Subject:

Year. Month. Date. ()



TLB

Translation Lookaside Buffer
مکانی در حافظه cache که برای ذخیره کردن آدرسها و آدرسهای فیزیکی در حافظه وجود دارد

است CPU چه توانی؟ $4 GB = 2^{32}$ با توانی که در RAM بر این اندازه حافظه وجود ندارد
که در این حالت آدرسهای بر پایه اساس حافظه اصلی وجود است و این آدرسها در حافظه وجود ندارد
MM وجود ندارد از حافظه در سیستم RAM منتقل میشود



مکانی که وجود میابد این است که هرگز آدرس 32 بیتی را به 24 بیتی تبدیل کنیم که در این حالت
از TLB استفاده کرده که TLB این است که آدرسهای در حافظه اصلی را به آدرسهای فیزیکی تبدیل کنیم
در ضمن انتقال داده از HDD به MM در حافظه انتقال page است



Subject :

Year . Month . Date . ()

برای تعیین مقدار آدرس فیزیکی در هر خانه از TLB توسط memory management انجام می شود در مقدارهای داخل جدول توسط آن update می شود.

نکته: cache بین TLB و RAM قرار دارد و اینها همگی همگی آدرس فیزیکی می تواند هواری با TLB نیز کار کند.

از مشکلات TLB این است که هزینه بالایی دارد و اندر مقدار page های موجود کم یا زیاد بسیاری از خانه های TLB مقدار invalid دارد در نتیجه به جای ثابت بودن آدرس های دهانه در تعیین آدرس فیزیکی آدرس فیزیکی ثابت در نظر گرفته و مقدار آدرس دهانه را نسبت به آنکه برآورد آدرس در HDD اشاره می کند


	1
	2
	3

آدرس دهانه مورد نظر را با آدرس خانه های حافظه مقابله کرده
و اندر برابر بود آدرس فیزیکی بر روی آن را خارج می کند
در نتیجه حافظه از طریق CAM تبدیل می شود

که در عمل می تواند به آدرس فیزیکی نسبت در برابر با آدرس مقابله است


سوره هواری آدرس cache و TLB بر این صورت است که قسمت offset آدرس دهانه در هر خانه
همچنان ثابت باقی می ماند بین هر خانه تا زمانی که آن در هر یک از page و کنار در cache از طریق
decoder حافظه همان به هر آنکه آدرس و offset تعیین کند و قسمت فاصله tag و تعیین کردن key
به اندازه تعیین می شود page از طریق TLB انجام می دهد

مثال: سه سرور a, b و c بر روی یک cache اعلان می‌کنند تا افزایش یابد. Cache می‌تواند سرور را




با افزایش اندازه می‌تواند مقایسه کند. محاسبه دو سرور می‌تواند با هم مقایسه کند. hit ratio با افزایش اندازه می‌تواند مقایسه کند. سه سرور a, b و c از سرور a بیشتر از b و c است. از طرفی چون a در مرتبه اول قرار می‌گیرد و b در مرتبه دوم و c در مرتبه سوم قرار می‌گیرد. آن کوکرت است.

مثال: در یک سیستم چند سرور می‌تواند یک cache را با حافظه اصلی در دسترس داشته باشد. حافظه اصلی 4 مایکروپردازنده از 4 پردازنده و 8 مایکروپردازنده 8 مایکروپردازنده است. cache هم 8 مایکروپردازنده است. 2-way cache دارای 2 مایکروپردازنده است. tag, set و word چیست؟



حافظه ها، word و حافظه ها، word و حافظه ها، word. آدرس دهی هم می‌تواند.

Access time: این زمان است که CPU در دسترس است. در دسترس است که در دسترس است.



$$t_a = h_1 * t_1 + h_2 * (1 - h_1) * t_2$$

hit ratio h_1 سطح دسترسی به حافظه است. $h_2 = 1$ است.

زمانی که cache و mem در دسترس است. access time در دسترس است. در دسترس است. در دسترس است. در دسترس است. در دسترس است.

$$t_a = t_1 + (1 - h_1) * t_2$$

کامپیوتر مفروضه این است که در دسترس است. در دسترس است. در دسترس است. در دسترس است.

Subject :

Year. Month. Date. ()

مسئله ۱: یک سیستم حافظه شامل حافظه محال، حافظه اصلی، حافظه ثانویه دارد. این سیستم دارای حافظه محال ۱۰۰ ns و حافظه اصلی ۱۰ ns و حافظه ثانویه ۱۰۰۰ ns است. فرض کنید که ۹۸٪ از داده‌ها در حافظه محال، ۱٪ در حافظه اصلی و ۱٪ در حافظه ثانویه قرار دارد. این سیستم را با یک سیستم حافظه دیگر مقایسه کنید.

$$98 \times 10 + 1 \times 100 + 1 \times 1000$$


مسئله ۲: در یک سیستم حافظه سه سطحی، حافظه محال ۱۰۰ ns، حافظه اصلی ۱۰ ns و حافظه ثانویه ۱۰۰۰ ns است. فرض کنید که ۹۸٪ از داده‌ها در حافظه محال، ۱٪ در حافظه اصلی و ۱٪ در حافظه ثانویه قرار دارد. این سیستم را با یک سیستم حافظه دیگر مقایسه کنید.

توجه: در این سیستم، حافظه محال ۱۰۰ ns، حافظه اصلی ۱۰ ns و حافظه ثانویه ۱۰۰۰ ns است. فرض کنید که ۹۸٪ از داده‌ها در حافظه محال، ۱٪ در حافظه اصلی و ۱٪ در حافظه ثانویه قرار دارد.

$$t_a < \frac{20}{100} t_m \Rightarrow 100 + 1200(1-h) = 1300 - 1200h > 240 \times 1200$$

$$1200h < 1060 \Rightarrow h < \frac{1060}{1200} = 88\%$$

مسئله ۳: Access time (تأخیر دسترسی) در یک سیستم حافظه سه سطحی.



$$0.9 \times 1 + 0.1 \left[0.5 \times (10 + 1) + 0.5 \times (100 + 10 + 1) \right] = 2$$

توجه: در این سیستم، حافظه محال ۱۰۰ ns، حافظه اصلی ۱۰ ns و حافظه ثانویه ۱۰۰۰ ns است. فرض کنید که ۹۸٪ از داده‌ها در حافظه محال، ۱٪ در حافظه اصلی و ۱٪ در حافظه ثانویه قرار دارد.

Subject _____
 Year _____ Month _____ Date _____ ()

مثال: ^P در زمان 1.2 ثانیه
 برای اجرای یک برنامه A با فرکانس clock-rate = 400 MHz است. همین برنامه
 با فرکانس B، 6 ثانیه طول می‌کشد. clock-rate برای B را بیابید.

تعداد کلمات برای A = $1.2 \times A$ → $I_C \times CPI = 1.2 I_C \times CPI$
 تعداد کلمات برای B = $6 \times B$

Execution time = $\frac{I_C \times CPI}{f}$ $B = 1.2A$

$1.2 = \frac{A}{400 \times 10^6}$ → $A = 4 \times 10^9$

$6 = \frac{4 \times 10^9 \times 1.2}{f}$ → $f = 8 \times 10^8 = 800 \times 10^6 = 800 \text{ MHz}$

مثال: دو دستور العمل جایگزین در یک ماشین داریم. اولی در 2 ثانیه برنامه را اجرا می‌کند و دومی در 3 ثانیه.
 که می‌توانیم در هر دو دستور العمل موجودی این برنامه را اجرا کنیم.

Program	A	B	C	IPS	CPI
1	2	1	2	A	1
2	4	1	1	B	2
				C	3

$\sum \frac{CPI_i \times I_C}{I_C} = \frac{1}{5} (1 \times 2 + 2 \times 1 + 3 \times 2) = 2$ program 1

$\frac{1}{6} (4 + 2 + 3) = \frac{9}{6} = \frac{3}{2}$ program 2

آنچه حاصل می‌شود در هر دو دستور العمل، با فرکانس اجرای هر دو برابر است. پس می‌توانیم
 گفت برنامه دوم سریع‌تر است.