



Subject: _____

Year: _____ Month: _____ Date: _____ ()




Handwritten notes in Arabic:
 في حال $T_1 = 1$
 إذا $R_1 = 0$ و $R_2 = 1$
 $R_1 \leftarrow R_2$



Handwritten notes in Arabic:
 في كل ساعة $R_1 \leftarrow R_2 + R_3$ و $R_1 \leftarrow R_0 + R_1$
 3 clocks $\left\{ \begin{array}{l} A \leftarrow R_2 \text{ ①} \\ B \leftarrow R_3 \text{ ②} \\ R_1 \leftarrow \text{add} \text{ ③} \end{array} \right.$
 3 clocks $\left\{ \begin{array}{l} A \leftarrow R_0 \text{ ①} \\ B \leftarrow R_1 \text{ ②} \\ R_1 \leftarrow \text{add} \text{ ③} \end{array} \right.$



Subject:

Year. Month. Date. ()



- 1) $AR \leftarrow PC$ c_2
- 2) $IR \leftarrow M[AR]$ c_0, c_3

: قال




Patch with
Control

Subject:


Year: Month: Date: ()

data path


معماری سیستم پردازنده 16 بیتی از نوع RISC طراحی کنیم. سیستم را به گونه ای طراحی کنیم که
 12 حافظه ای سیستم 13 حافظه ای برای سیستم استفاده می کنیم. از آن حافظه های پردازنده 16 بیتی است
 تا اگر سیستمها نیز 16 بیتی در نظر می گیریم.



حافظه DR و AR به PC و IR متصل است. (آدرس در این پردازنده که AR را وصل می کنیم در صورت نیاز مقدار PC را - AR متصل می کنیم)



این چنانچه در یاد هر خصوصیات BUS در عمل شوند با قرار دادن یک 3:1 MUX و یک سوی خروجی این مسهل طرف آن می شود.
 هر چه در مدارهای load نیز در مدار خروجی BUS در مدار می بینیم.




BUS 16 بیتی است و داده ای از این در خروجی برد می آید و داده ای از این data برد می آید و در مدارهای آن می بینیم. BUS از مدارهای آن می بینیم.

در مدار memRead و memWrite در حافظه وجود دارد که برای انتقال داده باید فعال باشند.

طراحی Control unit


مسئله کردن موفقیت پایه های رجیستر و وظیفه Control unit است و همچنین کنترل مدارها و اجرای دستورات در این قسمت باید مشخص شود.



هر دستورات پایه های حالت سیستم را در خروجی برد می آید و در خروجی برد می آید و در خروجی برد می آید.

Subject:


Year. Month. Date. ()



روش اول:

Counter که متناسب با clock مقیاس
از 0 تا n تقسیم می کند

روش دوم: به این شکل



از یک سبقت جدید برای استفاده می کنیم که این شرط که در مدارها می بینیم بسیار جالب است
یک بار

طراحی الوریتم فون بنون:


در اصل هدف از این الوریتم به صورتی بی باره سازی می شود

Fetch: در این طراحی از فیلتر آیریسین استفاده می کنیم یعنی قالب دستور را به صورتی درست
شرط: R ←

$$T_0: AR \leftarrow PC$$

$$T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$$

1/




Subject:


Year: Month: Date:

SC ← 0

13



مشروع چه اجزای این دستورات و T₃ است و چه عملی از آنجا باید بفرماییم برای خواندن operand
 و صرفاً کد دستورات clock یا زیاد از اینها این دستورات باید و IO نیز هم خواندن
 ندارد زیرا در opcode 12 بیت مربوط از آن استفاده از بیت یا شماره پورت مشخص می شود



خروجی های آن باید CLER, INC و load را جدا
 باید های selector در BUS و ... را مقدار دهی می کند

نکته: برای سادگی فرض کرده ایم که یک دستگاه دردی (سیور) و یک دستگاه خروجی (پرنتر) وجود دارد و این شماره پورت نباید

Subject: _____

Year. _____ Month. _____ Date. ()

Control, clock cycle & machine cycle

المشكلة في دورة الساعة هي دورة الساعة machine cycle المشكلة هي: Instruction cycle


| Symbol | Mem code | | Description |
|--------|----------|------|---------------------------------|
| | I=0 | I=1 | |
| AND | 0xxx | 8xxx | And memory word to AC |
| ADD | 1xxx | 9xxx | ADD memory word to AC |
| LDA | 2xxx | Axxx | Load AC from memory |
| STA | 3xxx | Bxxx | store content of AC into memory |
| BUN | 4xxx | Cxxx | Branch unconditionally |
| BSA | 5xxx | Dxxx | Branch and save return address |
| ISA | 6xx | Exxx | increment & skip if zero |
| CLA | 7800 | | clear AC |
| CLE | 7400 | | clear E |
| CMA | 7200 | | complement AC |
| CME | 7100 | | complement E |
| CIR | 7080 | | Circulate right AC and E |
| CIL | 7020 | | Circulate left AC and E |
| INC | 7020 | | Increment AC |
| SPA | 7008 | | skip next instr. if AC positive |
| SNA | 7008 | | skip next instr. if AC negative |
| SZA | 7002 | | skip next instr. if AC zero |
| SZE | 7002 | | skip next instr. if E is zero |
| HLT | 7001 | | Halt computer |
| INP | F800 | | input character to AC |
| OUT | F400 | | output character from AC |
| SKI | F200 | | skip on input flag |
| SKO | F100 | | skip on output flag |
| ION | F080 | | interrupt on |
| IOF | F040 | | interrupt off |

Subject:

Year. Month. Date. ()

BUN 8: به آدرسهای مختلف آن میسرود $jump$ می کنند

BSA: آدرس محل جاری شده می دارد و سپس از $jump$ بدون می تواند خانه اصلی برگردد. برای این کار اولین خط $proc$ مربوط به آدرس بازگشت. اطلاعات می دهد و زمانی که تابع بطور کامل اجرا شد آدرس خانه بعدی را از اولین خط $proc$ برمی دارد



به صورت $indirect$ می کشند $jump$ می کنند
یعنی آدرس اصلی را از خانه myz بخوانند و آنجا $jump$ کن

به صورت $direct$ آدرس را $jump$ می کنند
خانه و $jump$ می کنند

HLT: برنامه را در حالت توقف می برد و هیچ درستی او را نمی سوزد. البته برنامه را می توان از آنجا با $reset$ سوز کرد تا دوباره اجرا شود.

SKC: آدرسهای $Flag$ های موجود در این CPU عبارتند از I, S, N, Z, E و FBI, FBO

SKL: دو $Flag$ FBO و FBI مشخص می کنند که داده مربوط به $input$ و $output$ اطلاعات است یا نه
در این روش اگر FBI یک باشد $jump$ می کنند به IO داده PP

SKO: اگر FBO یک باشد $jump$ می کنند ??

Subject:

Year. Month. Date. ()

$r = D_2 T_1 T_3 \Rightarrow$ Register - Reference Instruction

$B_i = IR(i) \quad i = 0, 1, 2, \dots, 11$

دستورات بر روی آدرس در حافظه قرار می‌دهند و به صورت زیر در حافظه قرار می‌دهند

| | r: | |
|-----|-----------|---|
| | rB_{11} | $SC \leftarrow 0$ |
| CLA | rB_{11} | $AC \leftarrow 0$ |
| CLE | rB_{10} | $E \leftarrow 0$ |
| CMA | rB_9 | $AC \leftarrow AC'$ |
| CME | rB_8 | $E \leftarrow E'$ |
| CIR | rB_9 | $AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)$ |
| CLL | rB_6 | $AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)$ |
| INC | rB_5 | $AC \leftarrow AC + 1$ |
| SPA | rB_4 | $if (AC(15) = 0) \text{ then } (PC \leftarrow PC + 1)$ |
| SNA | rB_3 | $if (AC(15) = 1) \text{ then } (PC \leftarrow PC + 1)$ |
| SZA | rB_2 | $if (AC = 0) \text{ then } (PC \leftarrow PC + 1)$ |
| SZE | rB_1 | $if (E = 0) \text{ then } (PC \leftarrow PC + 1)$ |
| HLT | rB_0 | $S \leftarrow 0$ (S is a start-stop flip-flop) |

دستورات بر روی آدرس در حافظه قرار می‌دهند و به صورت زیر در حافظه قرار می‌دهند

دستورات حافظه ای به صورت زیر فعال می‌شوند در اینجا صفی در D_2 نیاز است که در این حالت در حافظه قرار می‌دهند
در خروجی decoder سه سیگنال D_2 که D_2 فعال باشد D_2 سیگنال است. مقدار آن برابر
نمی‌شود زیرا در هر دو حالت direct و indirect خروجی در AR قرار می‌گیرد.

دستورات بر روی آدرس در حافظه قرار می‌دهند و به صورت زیر در حافظه قرار می‌دهند

and:

$D_4 T_4: DR \leftarrow M[AR]$

$D_4 T_5: AC \leftarrow AC \wedge DR, SC \leftarrow 0$

P4 add

$D_4 T_4: DR \leftarrow M[AR]$

$D_4 T_5: AC \leftarrow AC + DR, E \leftarrow Cont, SC \leftarrow 0$

Subject.

Year. Month. Date. ()

| | | |
|-----|----------------|---|
| AND | D ₀ | $AC \leftarrow AC \wedge M[AR]$ |
| ADD | D ₁ | $AC \leftarrow AC + M[AR], E \leftarrow Count$ |
| LDA | D ₂ | $AC \leftarrow M[AR]$ |
| STA | D ₃ | $M[AR] \leftarrow AC$ |
| BUN | D ₄ | $PC \leftarrow AR$ |
| BSA | D ₅ | $M[AR] \leftarrow PC, PC \leftarrow AR + 1$ |
| ISZ | D ₆ | $M[AR] + 1, \text{if } [M[AR] + 1 = 0 \text{ then } PC \leftarrow PC + 1$ |

Load
Address to AC :

$$D_2 T_4: DR \leftarrow M[AR]$$

$$D_2 T_5: AC \leftarrow DR, SC \leftarrow 0$$

این دو دستور نمی توانند همزمان اجرا شوند زیرا انتقال داده در صورت وارطوبت BUS انجام می شود.

STA: store AC

$$D_3 T_4: M[AR] \leftarrow AC, SC \leftarrow 0$$

BUN: Branch unconditionally

$$D_4 T_4: PC \leftarrow AR, SC \leftarrow 0$$

BSA: Branch & save Return Address

$$D_5 T_4: M[AR] \leftarrow PC, AR \leftarrow AR + 1$$

$$D_5 T_5: PC \leftarrow AR, SC \leftarrow 0$$

حدود نیازت = BUS باید براساسین می تواند
بهم اجرا شوند.

ISZ: Increment and skip if-zero

$$D_6 T_4: DR \leftarrow M[AR]$$

$$D_6 T_5: DR \leftarrow DR + 1$$


$$D_6 T_6: M[AR] \leftarrow DR, \text{if } (DR = 0) \text{ then } (PC \leftarrow PC + 1), SC \leftarrow 0$$

Subject :

Year. Month. Date. ()

Control of Common BUS


دلیل این است که هر یک از رجیسترها دارای یک خط انتخابی است و این خطها را می توان به یک خط مشترک یا BUS متصل کرد. در این صورت می توانیم با یک خط مشترک یا BUS به همه رجیسترها دسترسی داشته باشیم.



| n_1 | n_2 | n_3 | n_4 | n_5 | n_6 | n_7 | n_8 | S_2 | S_1 | S_0 | selected register |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------------------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | none |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | AR |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | PC |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | DR |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | AC |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | IR |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | TR |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | memory |

AR: $D_4 T_4 : PC \leftarrow AR$
 $D_5 T_5 : PC \leftarrow AR \Rightarrow x_1 = D_4 T_4 + D_5 T_5$

Design of AC Logic




Subject:

Year. Month. Date. ()

کدام دستوراتی که مقدار AC را تغییر می دهد عبارت اند از:

| | |
|-----------|---|
| $D_0 T_5$ | $AC \leftarrow AC \wedge DR$ |
| $D_1 T_5$ | $AC \leftarrow AC + DR$ |
| $D_2 T_5$ | $AC \leftarrow DR$ |
| PB_{11} | $AC(0..7) \leftarrow INPR$ |
| rB_9 | $AC \leftarrow AC'$ |
| rB_7 | $AC \leftarrow shr AC, AC(15) \leftarrow E$ |
| rB_8 | $AC \leftarrow shl AC, AC(0) \leftarrow E$ |
| rB_{11} | $AC \leftarrow 0$ |
| rB_5 | $AC \leftarrow AC + 1$ |

در نتیجه برای عملیات rB_7 و rB_8 این دستورات می توانیم نام های AC را اصلاح کنیم:



Subject:


Year. Month. Date.

ماتریس برنامه‌نویسی انواع عملیات در زمان‌های متفاوت انجام می‌شود باید طویل‌ترین و کوتاه‌ترین مقدار در نظر بگیریم

hard wires به معنی سیم‌کشی شده: طراحی واحد کنترل به صورت سخت‌افزاری
در همه کردن سیستم‌ها انجام می‌شود } طراحی واحد کنترل
micro programmed ریز برنامه‌ریزی: هر واحد کنترل درون یک block قرار می‌گیرد و قابل کنترل و برنامه‌ریزی است.

طراحی واحد کنترل ریز برنامه‌ریزی Micro programmed control Designer:

در این شرایط نیازی به تکمیل سخت‌افزار نیست و در صورت نیاز به اعمال تغییرات است که برای برنامه‌ریزی اعضا سیستم واحد کنترل در این روش قابل program است
برای اینها یک حافظه کنترل ریز برنامه‌ریزی تعریف می‌کنیم و program کردن ROM موجود در این قسمت دستورات اجرایی شوند. در واقع هر opcode دستور را به یک قسمت از حافظه کنترل map می‌کنیم



برای اجرای دستور ریز برنامه‌ریزی وجود دارد که هر جا این ریز دستور می‌گذرد هر ریز دستور می‌تواند عملیات و micro operation طریقه‌ها F1، F2 و F3 به صورت موازی یا یکدیگر را اجرا می‌شوند.

Subject:


Year. Month. Date.

در نتیجه در این روش نیازی به سیستم سبکی و اهن نداریم. کارناست بعضی کردن برنامه ROM سبکی
 اجزای دستورالعمل را تفکیک کرد.
 سبکی نیاز است به سیستم سبکی و سبکی اجزا است. به سبکی سبکی این است که در صورت
 4 بیت بودن opcode تنها با یک خط دو صورت در مقابل آن دستورالعمل در حافظه کنترل نیاز است به سیستم
 سبکی هر opcode 2 line اختصاص می دهیم در صورتی که جای سبکی فضای خالی برای آن
 در نظر می گیریم در صورتی که آن جا mmp می کنیم. ولی با 6 بیت آدرس دهی نمی توان فضای
 خالی برای آن تعبیه کرد. در نتیجه حافظه را 128 خطی در نظر می گیریم و چون برای آدرس دهی 7 بیت
 احتیاج داریم سه آدرس برای هر صورت می تعیین می کنیم.

0xxxxxx → سبکی حافظه map می شود

1xxxxxx → فضای خالی در فضای حافظه


معمولاً 8 بار خود را Fetch و decode و opcode نیازند ولی در حافظه کنترل در صورتی که
 یک micro prog برای آن تعیین می کنیم.




combinational Logic Circuit (hard wired)

Subject:

Year. Month. Date. ()



Micro program




تکلیف در این روش می توانیم یک call داشته باشیم و در صورت وجود call های تو در تو در این جا کم می شود یکی از موارد استفاده از call این است که در صورت Indirect آدرس می شود و نیازی ندارد یک بار در حافظه نگاه می کنند که این عمل را با call می توان انجام داد که امکان rat شدن به اعتبار

Subject:

Year. Month. Date. ()

بسیار از اینها mapping این است که مقدار 010 را برای opcode قرار می‌دهیم


opcode of Instructions



مثال: قالب دستورالعمل در حافظه به صورت زیر است. دستورات و آدرس‌های مقریف شده در جدول
 seg بر آنها اختصاص یافته و دارای 4 بیت در هر هاستند

هر line 20 بیت دارد →

| | | | | | |
|----|----|----|----|----|----|
| 3 | 3 | 3 | 2 | 2 | ✓ |
| F1 | F2 | F3 | CD | BR | AD |



| Symbol | opcode | Description |
|----------|--------|--|
| ADD | 0000 | $AC \leftarrow AC + M[EA]$ |
| Branch | 0001 | $IR(AC0)$ then $(PC \leftarrow EA)$ |
| Store | 0010 | $M[EA] \leftarrow AC$ |
| Exchange | 0011 | $AC \leftarrow M[EA], M[EA] \leftarrow AC$ |

EA is the effective address

Subject:

Year. Month. Date. ()

| CD | condition | Symbol | Comments |
|----|------------|--------|----------------------|
| 00 | Always = 1 | U | unconditional branch |
| 01 | DR (15) | I | Indirect address bit |
| 10 | AC (15) | S | Sign bit of AC |
| 11 | AC = 0 | Z | Zero value in AC |

| BR | | |
|----|------|---|
| 00 | Jmp | $CAR \leftarrow AD$ if condition = 1 $CAR \leftarrow CAR + 1$ if condition = 0 |
| 01 | Call | $CAR \leftarrow AD, SBR \leftarrow CAR + 1$ if condition = 1 $CAR \leftarrow CAR + 1$ if condition = 0 |
| 10 | Ret | $CAR \leftarrow SBR$ (return from subroutine) |
| 11 | MAP | $CAR(2-5) \leftarrow DR(11-14), CAR(0,1,6) \leftarrow 0$ |

دستور map عمل map کردن یک قالب دستور درون حافظه کشوری را انجام می دهد این دستور برای آلوریتم Patch به کار می رود
از دستور call نیز می توان برای آن قسمت از subroutine خاص با استفاده از دستورات استفاده کرد. مثلا اگر یک قسمت از یک روش را می خواهیم بنویسیم دوباره دستورات نیست و با یک call به آن محل می توانیم فرستادیم این کار با انجام کار

از ^{۵۰} ~~۵۰~~ micro program ها در کامپیوترهای CISC استفاده می کنیم.
از قالب این روش می توانیم در یک محیطی مختلف انفرادی به دستورات از طرفی تفاوت های ویژه و نحوه در این روش بسیار زیاد است.
در این قسمت ها نیز این است که یک کامپیوتر درون کامپیوتر دیگر قرار دارد.

INDRCT: Read U Jmp next
 Subject: DRTAR U Ret
 Year. Month. Date. ()

ردون حافظه آدرس برای دستورات به صورت زیر در هر میکر اوپراتور که 64 word اول مربوط به دستورات
 فالوینگ 64 word دوم است دستوراتی مانند Fetch ... استخوانه می شود

| Label | MicroOps | CD | BR | AD |
|-----------|--------------|----|------|---|
| ADD: | ORG 0 | | | |
| | NOP | I | call | INDRCT |
| | Read | U | Jmp | next ↓ Fetch data |
| | ADD | U | Jmp | Fetch |
| | ORG 4 | | | |
| Branch: | NOP | S | Jmp | over |
| | NOP | U | Jmp | Fetch |
| over: | NOP | I | call | INDRCT |
| | ARTPC | U | Jmp | Fetch ↓ Fetch Data |
| | ORG 8 | | | |
| STORE: | NOP | I | call | INDRCT |
| | ACTDR | U | Jmp | NEXT ↓ Fetch data |
| | write | U | Jmp | Fetch |
| | ORG 12 | | | |
| Exchange: | NOP | I | call | INDRCT |
| | Read | U | Jmp | next ↓ Fetch data |
| | ACTDR, DRTAR | U | Jmp | next |
| | Write | U | Jmp | Fetch |
| | ORG 64 | | | |
| Fetch: | PCTAR | U | Jmp | next |
| | Read, INCP | U | Jmp | next |
| | DRTAR | U | map | Decode |

R₄PCO

آدرس میکر اوپراتور در حافظه

Subject:

Year. Month. Date. ()

سرعت سخت افزار hard wire بر اساس وکی اجرای دستور عمل است باید در نظر باشد و
تعیین هر اندازه clock در هر دو طرف
باید تعداد F ها را بر اندازه ای قرار دهیم که در هر یک از آن ها به صورت موازی اجرای دستور باشد

| | decimal | Binary | F1 | F2 | F3 | CD | BR | AD |
|----------|---------|---------|-----|-----|-----|----|----|---------|
| ADD | 0 | 0000000 | 000 | 000 | 000 | 01 | 01 | 1000011 |
| | 1 | 0000001 | 000 | 100 | 000 | 00 | 00 | 0000010 |
| | 2 | 0000010 | 001 | 000 | 000 | 00 | 00 | 1000000 |
| | 3 | 0000011 | 000 | 000 | 000 | 00 | 00 | 1000000 |
| BRANCH | 4 | 0000100 | 000 | 000 | 000 | 10 | 00 | 0000110 |
| | 5 | 0000101 | 000 | 000 | 000 | 00 | 00 | 1000000 |
| | 6 | 0000110 | 000 | 000 | 000 | 01 | 01 | 1000011 |
| | 7 | 0000111 | 000 | 000 | 110 | 00 | 00 | 1000000 |
| STORE | 8 | 0001000 | 000 | 000 | 000 | 01 | 01 | 1000011 |
| | 9 | 0001001 | 000 | 101 | 000 | 00 | 00 | 0001010 |
| | 10 | 0001010 | 111 | 000 | 000 | 00 | 00 | 1000000 |
| | 11 | 0001011 | 000 | 000 | 000 | 00 | 00 | 1000000 |
| Exchange | 12 | 0001100 | 000 | 000 | 000 | 01 | 01 | 1000011 |
| | 13 | 0001101 | 001 | 000 | 000 | 00 | 00 | 0001110 |
| | 14 | 0001110 | 100 | 101 | 000 | 00 | 00 | 0001111 |
| | 15 | 0001111 | 111 | 000 | 000 | 00 | 00 | 1000000 |
| Fetch | 64 | 1000000 | 110 | 000 | 000 | 00 | 00 | 1000001 |
| | 65 | 1000001 | 000 | 100 | 101 | 00 | 00 | 1000010 |
| | 66 | 1000000 | 101 | 000 | 000 | 00 | 11 | 0000000 |
| ENDRECT | 67 | 1000011 | 000 | 100 | 000 | 00 | 00 | 1000100 |
| | 68 | 1000100 | 101 | 000 | 000 | 00 | 10 | 0000000 |



P4PCO

Subject:


Year. Month. Date. ()

pipeline (مغایله)

برای افزایش سرعت به کار می رود. چون کمترین مدار تک مرحله ای برای پردازش شده به بار فرین در درگاه دانجا
مدیات طر طرح کردی آن ها خصوصی آماده می شود چه توان این عملیات را split کردیم مدارات
کوچک تر تقسیم کنیم.




در حالت دوم زمانه در عملیات اولین بخش انجام شده با استفاده می مانند در نتیجه می توان از آن برای
در درگاه های دیگری استفاده کرد و همین دستر همان اصرار می شود. برای جلوگیری از glitch ها و تاخیر
محاسباتی قسمت های مختلف از تقوای به هم می بندیم. latch برای نگه داری نتایج هر قسمت استفاده
می شود یعنی هرگاه داده اول درون latch بیاید اولین داده ذخیره شد می توان داده بعدی را وارد کرد.



$$\text{تایم کل} = T_1 + T_2 + T_3 + \dots + T_k$$

$$\text{مدت طول کل (در هر ثانیه تعداد کل)} = \text{Max}(T_i) = T_p$$



$$\text{افزایش سرعت} = \frac{nT}{kT_p + (n-1)T_p} = \frac{T}{T_p}$$

$n \rightarrow \infty$

Subject:

Year. Month. Date. ()

موضوع: تاثیر برآیند دستیار

$$T_p = T_s$$

$$\rightarrow \text{speed up} = \frac{kT_s}{T_p} = k$$

$$T = kT_s$$

دستیار speed up به تعداد توالی که اجرا می شود بستگی ندارد و تنها به تعداد تقسیم بندی های (stage) بستگی دارد و هر چه تعداد step ها بیشتر باشد سرعت بیشتر می شود ولی این تقسیم بندی های دارای محدودیت هایی است: ۱- مدار ترکیبی جدید قابلیت تقسیم شدن دارد. ۲- برای هر stage یک latch احتیاج داریم که هزینه سخت افزاری را زیاد می کند.


مثال: تاثیر در pipeline T_s ها با یکدیگر برابر نباشد و همانند شکل قبل باشد برای ۱۰۰ دستور speed up محاسبه است.

$$\text{طول مدار} = 10$$

$$\frac{23 \times 100}{40 + 99 \times 10} = \frac{2300}{1030} \approx 2.2$$

این مقدار با تعداد طول برابر نیست زیرا T_s ها برابر نیستند و نیز به سختی می توانست ترافیک است.

حال به ضوابط ترانزیتورهای فول نیوون در صورت sequential اجرای دستور از طریق



سرعت speed up آن برابر 4 برای تعداد دستورات زیاد است.

Subject:

Year. Month. Date. ()

ن ۹. نمودار زمان-مکان (spatial-time diagram) در صورت pipeline در دسترس قرار می‌گیرد.

| | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
|-----|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|
| FI | T ₁ | T ₂ | T ₃ | T ₄ | T ₅ | /// | /// | T ₆ |
| DEC | | T ₁ | T ₂ | T ₃ | T ₄ | T ₅ | /// | /// |
| FO | | | T ₁ | T ₂ | T ₃ | T ₄ | T ₅ | /// |
| EXE | | | | T ₁ | T ₂ | T ₃ | T ₄ | T ₅ |

خانه‌ها یا حالتی که در دسترس نیستند در آن بخش بیان شده است.
 زمان‌هایی که در خانه‌های در دسترس موجود اند، خانه‌های خالی در مراحل بعدی هم منتقل می‌شوند و اصطلاحاً
 در این صورت چهار حساب می‌شوند.
 علت به وجود آمدن حساب‌ها و مشکلات آن عبارتند از:
 ۱- دستورهای اشتراک‌طلب (Jump): باعث می‌شوند تا اینکه دستور بعدی چیست و مسیریابی (Jump) می‌شود.
 حساب‌ها شرطی است.
 مثال: فرض کنید T₅ یک دستور Mop شرطی باشد باید به طور کامل اجرا شود تا بتواند دستور بعدی را پردازد.

۲- resource conflict (تداخل منابع): در این حالت stage 2 همسین‌ها ALU با هم تداخل دارند.
 در صورت منابع تداخل پیدا می‌کنند و باید به یکی از آنها اختصاص دهیم و برای دیگری حساب وجود
 می‌کند.

۳- هکلی است و قابلیت دستور به دستور قبلی وابسته باشد. یعنی 2 دومی زمان می‌تواند آبرو جان خود را
 fetch کند که دستور قبلی حساب را به صورت کامل انجام داده باشد.

$$R_1 \leftarrow R_2 + R_3$$

$$R_4 \leftarrow R_1 + 3$$

$$M[R_1] \leftarrow M[R_1] + 2 \rightarrow \text{data dependency}$$

Subject:

Year. Month. Date. ()

۳- برای طرف کردن مشکل سوم از compiler که می‌تواند در زمان اجرا به نفع این کارها
 از داخل دستورات عملی می‌تواند دستورات عبور دستورات را برود که اجرا می‌کنیم
 ۴- برای طرف کردن مشکل دوم از حدین ALU استفاده می‌کنیم و افزایش منابع
 آن بوده اول در دستورات که بر است برای طرف کردن مشکل یکم از راه حل اول از دستورات در صورتی
 که می‌تواند استفاده است pipeline را یک می‌کنیم و از این راه از دستورات در دستورات این دستورات
 است که در صورت استفاده بودن فایده‌های آن تلف می‌شود که به دستورات می‌کنیم به احتمال زیاد
 که از این استفاده می‌کنیم برای اینکار از BTB استفاده می‌کنیم

| | |
|------|-----|
| Jump | 100 |
| | |
| | |
| | |
| | |


فصل ۱۰
 در صورتی که دستور را می‌تواند در دستورات در دستورات
 در دستورات در دستورات در دستورات در دستورات
 آن دستورات در دستورات آن استفاده می‌کنیم

BTB (branch Target Buffer)

یک دیگر از راه حل استفاده از BP (Branch Prediction) است که به نفع این کارها
 استفاده از یک دستور به نفع می‌تواند که Jump می‌تواند اجرا شود یا نه
 راه حل سوم استفاده از compiler است و باید این کارها از دستورات Jump می‌تواند استفاده
 کند و در دستورات Jump در دستورات در دستورات compiler آن را ایجاد کرده باشد

Interrupt / IO

نمودار connection در دستگاه‌های IO و CPU در دستورات خاص نیاز به In و Out دارد
 برای دستورات حافظه خواندن و نوشتن آن نیاز به Load و Store است




سخت‌ترین برای اتصال IO به CPU وجود دارد:

Subject :

Year. Month. Date. ()


۱- نحوه آدرس و data و control را مشخص قرار دهد.



همه این دستگاه ها دارای یک پایه chip enable هستند و وقتی که بر روی آدرس قرار دارد مشخص می کنند داده و آدرس در وسط برای دریافت از دستگاه هستند. در نتیجه آدرس ها این دستگاه ID تقسیم می شوند و آدرس های اختصاص داده به بعضی دستگاه ها نمی توانند در mem بیرون روند. این نوع اتصالات **Memory-Mapped IO** می گویند. در واقع اینها در صورتی که دو آدرس از mem آدرس های CRT و Printer و keyboard اختصاص داده شده است. یعنی در صورتی که در وسط CRT در... بر روی آن Read و write از mem انجام آید. این روش از نظر سرعت افزایش یافته است ولی ظاهرهایی از نظر

وازدست داده ام.


۲- نحوه آدرس های آدرس، داده و کنترل برای ID های mem چنانچه در این روش یک سیستم جدا در برابر کرده ایم و مدار control را تغییر می دهیم.



با وجود ساده تر بودن مدار در این روش ولی به علت این که سیستم زیاد آدرس آید می توان عمل استفاده نیست.

دستگاه‌های IO و mem گسترش می‌دهند چون سرعت کامپیوتر (CPU) بسیار بیشتر از سرعت IO و mem است.
 Subject: _____
 Year: _____ Month: _____ Date: _____

۳- گسترش آدرس و داده بسیار وسیع از گسترش کنترل جدا می‌شود. ← Isolated I/O



این گسترش جدا برای حافظه وجود دارد.
 از طریق تبدیل IO/m صفحه‌ها می‌شوند یا mem فعال می‌شوند و دستگاه‌های IO وسیع‌تر
 آدرس، داده و control در آن هستند یعنی بدون mem و IO نیست و آدرس‌ها با هم تداخل
 ندارد.

۲- نحوه‌های تبدیل اطلاعات:

۱- **رنگین کردن:** علاوه بر داده‌ها، enable های دستگاه‌ها را برای CPU بر clock وصل
 می‌کنند.

۲- **آنگین کردن:** نیازی به clock ندارد و هر چه از حافظه دارد بدون دردی منتقل می‌شود.

آنگین کردن مختار رنگین کردن است زیرا به سیستم clock محدود دارد و در رنگین کردن تقسیم
 بودنی clock ممکن است انجام نشود.

از نظر رنگین کردن انتقال داده با هم توان به صورت زیر تقسیم بندی کرد:

۱- **سری:** اگر ۸ بیت بخواند منتقل می‌شود در ۸ زمان بیت سرهم منتقل می‌شوند.



۱۲- **موازی:** ~~در این روش، هر داده‌ای که می‌خواهد منتقل شود در ۸ زمان بیت سرهم منتقل می‌شوند.~~
~~در این روش، هر داده‌ای که می‌خواهد منتقل شود در ۸ زمان بیت سرهم منتقل می‌شوند.~~
 همان‌طور که اطلاعات را می‌توانیم بخوانیم. در این روش هم سیستم زیاد است.

کتابتین نوع انتقال داده استندون سری است

الف) انتقال **strobe** داده **strobe** مستضع می باشد داده ای که از فرستنده به گیرنده می رود مکتب است یا نه که این کار بوسیله یک رسم یک سیم می انجامی شود

الف 1- انتقال **strobe** در **امتیاز فرستنده**: زمانی که داده از طرف فرستنده آماده باشد **strobe** فعال می شود و گیرنده می تواند داده را بردارد. بعد از این **valid** بودن برای گیرنده کافی است **strobe** غیر فعال می شود و داده منتقل نمی شود. در این روش **strobe** بوسیله فرستنده تغییر می کند.

ب 2- انتقال **strobe** در **امتیاز گیرنده**: هر زمان که گیرنده یک داده نیاز دارد **strobe** فعال می شود و داده قابل دسترس است و بعد از استفاده از داده **strobe** غیر فعال می شود.



ب 1- روش **Hand shaking** (دستیابی)

از آن جایی که در این قبلی فرستنده و گیرنده با یکدیگر هیچ ارتباطی ندارند چنان است داده مکتبی خواهد بود

ب 1- روش **hand shaking** به دستکاری فرستنده

در این روش زمانی که داده آماده است **strobe** فعال می شود و زمانی که گیرنده داده را دریافت کند

باید **accept** فعال می شود و غیر فعال شدن **strobe** **accept** نیز غیر فعال می شود.

valid بودن به فرستنده فعال می شود و پس از فعال شدن **accept** توسط گیرنده مناسب با زمان مورد

نیاز برای برداشتن داده **valid** را غیر فعال می کند و **accept** نیز غیر فعال می شود.

Subject:

Year. Month. Date. ()

زمانی که یک انتقال داده آنبوه می آید DMA به CPU درخواست می دهد که کارش را خودش انجام دهد و در صورت دریافت سیگنال BE (grant) تا آنجا که CPU به BUS قطع می شود و DMA کارش را انجام می دهد. هر وقت در حالت عادی DMA برای CPU یک دستاورد IO می شود و پس از قبول انتقال داده DMA خود به یک زیر CPU تبدیل می شود علت تغییر بودن DMA این است که یک در دست گرفتن است و تنها از طریق gate یا به های read و write دستاورد های IO set می کند ولی CPU برای انتقال به این دستاورد باید Instr دستاورد و اطلاعات دستاورد این کار را انجام می دهد.

این کار را می توانیم به این طریق که مشخص نیست DMA چه زمانی کارش تمام می شود و چه کارهای CPU قطع می شود و این دستاورد ساختار است به همین دلیل در روش کار برای DMA تغییر می کنیم:

I I **Burst Transfer**

زمانی که کارها تمام می شود CPU به BE را به CPU می دهد در این حالت سرعت DMA بیشتر است و کارهای CPU قطع می شود.

II **Stealing cycle**

در هر cycle DMA به BE را به CPU می دهد کارهای خود را انجام می دهد در این روش کار DMA کند می شود و به دستاورد دیگر CPU نیز اجرا می شود.


Subject:

Year. Month. Date. ()

برای اینکه تصویر نشان بدهیم برای هر دستگاه IO یک Interrupt در CPU تعریف کنیم یک یا چند Interrupt در هر دستگاه IO که
لیست آنها در هر Interruptها را می بینیم. CPU با این Interruptها سروکار دارد.

8 Daily chain

هر دستگاه Interrupt خود را روی یک Interrupt در CPU تعریف می کند و هر وقت CPU موفقیت را برای اجرای Interrupt




از طریق Ack اولین دستگاه می خواند. دستگاه ها از اساس اولویت قرار دارند اولین دستگاه می خواند که Interrupt داده یا آن Interrupt پس از آن می آید که از آن استفاده کند. اگر صرف آن دستگاه می خواند و همین کار می کند
تعیین اولویت در این روش به همین قائل می شود و عمل است. Interrupt یکی را اولویت استفاده کند.

8 parallel Intr.

در این روش هر Interruptهای IO در دستگاه برنامه PIC متصل می شوند که در صورت آن Interrupt از
IO به صورت فعال شدن Ack است. در صورتی که چند دستگاه با هم در خواست Interrupt در دستگاه

بسیار می کنیم.
این تعداد دستگاه های در PIC وصل می شود از این به بعد تر باشند در این صورت که PIC دیگر این
متصل می شود.



Subject.

Year. Month. Date. ()

سوال: مقادیر سیات های R_1 و R_2 در همان لحاظ قبل و بعد اجرای دستور العمل نشان داده شده است. دستور العمل را تعیین کنید.

Before executing

after executing

R_1 F000

-2

EFFE

R_2 0034

+2

0036

mem

| | |
|------|------|
| 32 | F238 |
| 34 | 046A |
| 36 | 1018 |
| ... | ... |
| EFFE | 3122 |
| F000 | 1A23 |

mem

| | |
|------|------|
| 32 | F238 |
| 34 | 3122 |
| 36 | 1018 |
| ... | ... |
| EFFE | 3122 |
| F000 | 1A23 |

چون کامپیوتر 64 بیت است باید PC 32 بیت در نظر بگیریم. Auto dec و Auto inc در کنار یکدیگر می آید

دستور: $MOV [R_2] +, -[R_1]$
اول مقدار سیات R_1 را میخواند و در R_2 میگذارد. فقط سیات R_2 را میخواند.

سوال: با توجه به دستور زیر که R_1 در همان لحاظ در نظر گرفته شده است با توجه به مقدار زیر در سیات R_2 چیست؟
Store $R_1, Inden, @R_2$

Inden = 10

R = 1000

P4PCO


Subject:

Year. Month. Date. ()

| | | | | | |
|----|------|------|------|------|------|
| 10 | 1000 | 1010 | 1170 | 1190 | 2010 |
| 15 | 2000 | 1500 | 30 | 51 | 170 |

$$[R_2] \rightarrow 2000 + 10 = 2010 \rightarrow 170$$

مثال: فرض کنید که می‌خواهیم در حافظه آدرس 10، مقدار 10 را ذخیره کنیم. در این صورت در R₂ ذخیره می‌شود.
 store R₂ (index و مقدار)
 این را می‌توانیم در حافظه آدرس 10 ذخیره کنیم.
 در این صورت در R₂ ذخیره می‌شود.




در این سیستم، آدرس‌های حافظه در حافظه آدرس‌دهی قرار می‌گیرند.
 آدرس‌های حافظه در حافظه آدرس‌دهی قرار می‌گیرند.
 در حافظه آدرس‌دهی قرار می‌گیرند.
 در حافظه آدرس‌دهی قرار می‌گیرند.

Add (10)

operational type: Indirect. مسیری دارد و هیچ ارتباطی با operator ندارد. q, r می‌توانند هر دو از این نوع باشند.
 $a \rightarrow d \rightarrow 0 \rightarrow r \rightarrow q \rightarrow d \rightarrow 0 \rightarrow s$

مثال: یک ماشین دارای دستورات 16 بیتی که هر کدام 6 بیت می‌باشند و بعضی از دستورات یک آدرس و بعضی دو آدرس است. اگر ما عمل 2 آدرس داریم، باید هر کدام تعداد دستورات فعلی یک آدرس چند است؟




$$(16 - n) \times 2^7$$


با 4 بیت opcode اینها را می‌توانیم در دو آدرس استفاده کرده‌ایم و می‌توانیم در یک آدرس استفاده کنیم و این است که در حالت فعلی آدرس یک می‌تواند چند opcode می‌شود.

Subject: _____
 Year. Month. Date. ()

سوال: در یک کامپیوتر یک آدرس دهی دو شیوه آدرس دهی مستقیم و به نام صند استفاده می شود. طول ثبت AC 8 بیت، طول ثبت IR 16 بیت و طول ثبت AR 16 بیت است. چنانچه تعداد دستورات ماشین چند بیت می تواند باشد؟




$$2^7 = 128$$



$$2^8 = 256$$


176



سوال: این الورتیم چه عملی را انجام می دهد؟

$$A + B + C + 9$$

سوال: برای دستور R_n چه مقدار داخل A و B قرار می گیرند؟
 label
 jump relative



آدرس دهی نسبی آدرس هر label براساس PC مستخرج می شود.