

به نام خدا

سایت گروه آموزشی آلم 

ابتدایی، راهنمایی، دبیرستان، کنکور و دانشگاه

www.g-alm.ir

www.g-alm.ir/ac

دانشگاه

www.g-alm.ir/forum

انجمن

www.g-alm.ir/azmoon آزمون های آلم

www.g-alm.ir/shop

فروشگاه

www.film.g-alm.ir

فیلم های آموزشی

Subject: ①
 Year. Month. Date. user & pass: logic 892

http://ee.sharif.edu/~logiccircuits 892

سال ترم: آخرین ۵ شنبه فردین (۲۸، ۳۰، ۱، ۳، ۵)
 ساعت ۵ روز از ظهر

Digital Design (Mano) مرجع:


- 1) Introduction to switching theory
- 2) logical design (Hill & Peterson)
- 3) مدارهای منطقی دیجیتال (Nelson, دین)

مباحث امتحان: تا آخر فلیپ فلاپ

PLD تا سفید

بیم: بیان ترم ۸۱۵
 بیان ترم ۴
 بیان ترم ۳

۵ - ۵ → ۲۵۲ مقدار متغایر



تولید تعداد
 طرح های منطقی
 طرح های مدارهای ترکیبی
 "ماچولای"
 (SOP, POS)
 (Hazard-free) Glitch-free
 تشخیص و حذف خطا

- مطالب:
- 1) سیستم اعداد (بسیار ۲)
 - مباحث مختلف design
 - ملاحظات
 - نمایش اعداد منطقی
 - مکمل ها
 - کدهای باینری

$$N = a_n a_{n-1} \dots a_0 \cdot a_{-1} a_{-2} \dots a_{-m} = (a_n r^n + \dots + a_0 + a_{-1} r^{-1} + \dots + a_{-m} r^{-m})$$

$$(1101.01)_2 = 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = 13.25$$

اعداد اعشاری } ۱- غیر ثابت
 } ۲- غیر شناور

* تبدیل از بنیاد ۱۰ به ۲

قسمت صحیح عدد =

$$N = 0.a_{-1} a_{-2} \dots a_{-m} = a_{-1} r^{-1} + \dots + a_{-m} r^{-m}$$

$$r \times N = a_{-1} + (a_{-2} r^{-1} + \dots + a_{-m} r^{-m+1})$$

$$(511.23)_{10} \rightarrow (?)_2$$

$$.511 \times 2 = 1.022 \rightarrow a_{-1}$$

$$.022 \times 2 = 0.44 \rightarrow a_{-2}$$

$$.44 \times 2 = 0.88 \rightarrow a_{-3}$$

$$.88 \times 2 = 1.76$$

warning

* نکته: اگر قسمت اعشاری به صفر میل نکند، بدلتوا k رقم اول را ذخیره کنیم و بقیه را دور بینیم

- تقریب و قضایای جبر بول
- توابع بولی و نرم های استاندارد
- گیت های منطقی
- ساده کردن توابع منطقی
- روش جدول کارنو
- استانده از حالت های بی اهمیت
- مدارهای ترکیبی
- روش طراحی
- جمع کننده و تفریق کننده
- طراحی مدارهای دیجیتال
- تایمینگ کننده ها
- Decoder
- Multiplexer
- RAM
- مدارهای ترکیبی
- رجیستر - RAM - شمارنده - PAL
- طراحی با استفاده از زبان برنامه ASM
- مدارهای آنالوگ

Subject: ۲

Year. Month. Date. ()

دیناری ۲ ... باینری (دودویی) ، دیناری ۸ اکتال (octal) ، دیناری ۱۶ هگزادسیمال (Hexadecimal) ، دیناری ۱۰ دسیمال (دهگانه)
هر رقم دیناری ۲ ← بیت (Bit) ، هر هشت Bit ← بیت (Byte) ، $1024 = 2^{10}$ ، $1K \leftarrow 2^{10}$ ، $1M \leftarrow 2^{20}$

تبدیل از دیناری ۲ به ۲: از ۱ ← ۱ ، از ۰ ← ۰
تبدیل از دیناری ۲ به ۸ یا از ۲ به ۱۶ و بالعکس و

مثال $N = (11010101)_2 = (?)_8 \rightarrow (325)_8$
 $N = (11010101)_2 = (?)_{16} \rightarrow (D5)_{16}$

۱۰ ۱۱ ۰ ۱۱ ۰
+ ۱ ۱ ۱ ۰ ۱ ۱ ۰ ۱

1 0 1 0 0 0 1 1
Carry flag (CF)

* حاصل جمع دو عدد N رقمی حداکثر N+1 رقمی است

* نمایش اعداد منفی :

۱- سیستم اندازه علامت : (۱ منفی ، ۰ مثبت) : چون جمع و تفریق سخت است از این سیستم کمتر استفاده می شود.

$(-23)_{10} = (?)_2$ $23 \rightarrow (10111)_2 \Rightarrow -23 \rightarrow 110111$ ، $23 \rightarrow 10111$

۲- مکمل (r-1) : $C_{r-1}(N) = r^{n+1} - N - r^{-m}$: تعداد ارقام صحیح
 $N = 175 \Rightarrow C_9(N) = 124$: تعداد ارقام اعشاری
 $r = 10$: دیناری → ۹ رقمی ، ۱۰ رقمی ، ۱۱ رقمی ، ۱۲ رقمی ، ۱۳ رقمی ، ۱۴ رقمی ، ۱۵ رقمی ، ۱۶ رقمی ، ۱۷ رقمی ، ۱۸ رقمی ، ۱۹ رقمی ، ۲۰ رقمی ، ۲۱ رقمی ، ۲۲ رقمی ، ۲۳ رقمی ، ۲۴ رقمی ، ۲۵ رقمی ، ۲۶ رقمی ، ۲۷ رقمی ، ۲۸ رقمی ، ۲۹ رقمی ، ۳۰ رقمی ، ۳۱ رقمی ، ۳۲ رقمی ، ۳۳ رقمی ، ۳۴ رقمی ، ۳۵ رقمی ، ۳۶ رقمی ، ۳۷ رقمی ، ۳۸ رقمی ، ۳۹ رقمی ، ۴۰ رقمی ، ۴۱ رقمی ، ۴۲ رقمی ، ۴۳ رقمی ، ۴۴ رقمی ، ۴۵ رقمی ، ۴۶ رقمی ، ۴۷ رقمی ، ۴۸ رقمی ، ۴۹ رقمی ، ۵۰ رقمی ، ۵۱ رقمی ، ۵۲ رقمی ، ۵۳ رقمی ، ۵۴ رقمی ، ۵۵ رقمی ، ۵۶ رقمی ، ۵۷ رقمی ، ۵۸ رقمی ، ۵۹ رقمی ، ۶۰ رقمی ، ۶۱ رقمی ، ۶۲ رقمی ، ۶۳ رقمی ، ۶۴ رقمی ، ۶۵ رقمی ، ۶۶ رقمی ، ۶۷ رقمی ، ۶۸ رقمی ، ۶۹ رقمی ، ۷۰ رقمی ، ۷۱ رقمی ، ۷۲ رقمی ، ۷۳ رقمی ، ۷۴ رقمی ، ۷۵ رقمی ، ۷۶ رقمی ، ۷۷ رقمی ، ۷۸ رقمی ، ۷۹ رقمی ، ۸۰ رقمی ، ۸۱ رقمی ، ۸۲ رقمی ، ۸۳ رقمی ، ۸۴ رقمی ، ۸۵ رقمی ، ۸۶ رقمی ، ۸۷ رقمی ، ۸۸ رقمی ، ۸۹ رقمی ، ۹۰ رقمی ، ۹۱ رقمی ، ۹۲ رقمی ، ۹۳ رقمی ، ۹۴ رقمی ، ۹۵ رقمی ، ۹۶ رقمی ، ۹۷ رقمی ، ۹۸ رقمی ، ۹۹ رقمی

۳- مکمل (r) : $C_r(N) = \begin{cases} 0 & N=0 \\ r^{n+1} - N & N \neq 0 \end{cases}$: تعداد ارقام صحیح

$N = 175 \Rightarrow C_1(N) = 125$: مکمل $r=10$: رقم سمت راست را از ۱۰ بکسریم و باقی را از ۹ کم می کنیم.

$N = 2817 \Rightarrow C_9(N) = 7182$ ، $C_{10}(N) = 7183$

* مکمل ۱ : جمعی بیت ها را معکوس می کنیم :
* مکمل ۲ : مکمل ۱ + ۱ (r^m)


مکمل ۱	مکمل ۲	بیت
0000 + 0	0000 + 0	$-8 \leq N \leq +7$
1111 - 0	0000 - 0	
0001 + 1	0000 - 0	بیت ۸
1110 - 1	0001 + 1	$-128 \leq N \leq +127$
0010 + 2	1111 - 1	
1101 - 2	10000000	
0111 + 7		
1000 - 7		

* هرگاه جمع دو عدد مثبت ، منفی شود یا جمع دو عدد منفی مثبت شود (اگر تفسیر علامت ناخواسته داشته باشیم) بیت overflow کم می شود.
* بیت آخر علامت عدد را نشان می دهد (در سیستم مکمل ۲)

Subject: ②

Year. Month. Date. ()

۴) کد ۲ از ۵
 ۵) (۸-۱) افزایش برای سیستم بی‌سری (کد k افزایش) →




از این اعداد را
 راحت تر
 متابیر کنند

۶) برای نمایش اعداد علامت یکا کدها (۷ بیتی) کد ASCII
 به منظور تشخیص خطا (۸ بیتی) ۷ بیتی + parity

۷) (Hamming) کد همینگ

d = hamming distance **تعریف:**





(k parity bit, m data bit)

یک بیت تصحیح خطا $m \leq 2^k - k - 1$ **شرطی است**
 $m = 4$ bit $2^k - k - 1 \geq 4$ $k = 3$
 تشخیص خطای دوگانه $\Leftarrow k = 3$

$2t + s \leq d_{min} - 1$

t: تعداد تصحیح خطا
 s: تشخیص خطا

d_{min} : کمترین فاصله همینگ در بین کدهای یک مجموعه کد



d_4	d_3	d_2	d_1	P_3	P_2	P_1	
0	0	0	0	0	0	0	= 0
0	0	0	1	0	1	1	= 1
0	0	1	0	1	0	1	= 2
0	0	1	1	1	1	0	= 3
:	:	:	:	:	:	:	

$N = 1001011$
 $P_3 \ P_2 \ P_1$
 1 0 0

$d_4 = 0$
 ↑

هر سه اشتباهند پس d_4 خطای داده

$N = 0101011$
 $P_3 \ P_2 \ P_1$
 1 0 1

$d_4 = 0$ ← اشتباه P_3 و P_2 ←


$d_{min} = 3 \Rightarrow 2t + s \leq 2$
 $t = 1$

روش باینری که معتبر در همین است :
 فاصله تمام کدهای معتبر را با کد در باینری می‌سیم که کنیم :
 اگر فاصله = 0 بود معتبر است
 اگر یکی از فاصله‌ها = 1 بود کد معتبر متناظر با همان کد است

فاصله	کد خطا	کدهای معتبر
4	1001011	0000000
1	1001011	0001011
5	1001011	0010101
⋮	⋮	⋮

کد چین ۲ H(8/4)
 (4bit data 4bit parity)


P _۴	چین ۱
0	0000000
1	0001011
1	0010101



چین ۱ (مثال)
 خط N = 1101011

کد که فاصله اش 1 باشد کد معتبر است

فاصله	کد خطا	کدهای معتبر
5		0000000
2		0001011
⋮	N	⋮
4		1110100
2		1111111



تصحیح → $d + C + 1 = d_{min}$ ← تشخیص


$2t + S + 1 \leq d_{min}$	d_{min}	تشخیص	کد معتبر
$t=0, S=0$	1	X	
$t=0, S=1$	2	تشخیص یکبار	
$t=1, S=0$	3	تصحیح یکبار	
$t=0, S=2$	3	تشخیص دوبار	
(X) $t=1, S=1$	4	تصحیح یکبار و تشخیص یکبار	
$t=2, S=3$	4	تشخیص سه بار	

Subject: ④

Year. Month. Date. ()

۸) Gray code

تستین سوخت موتور



0	0000	کد هشتمه سه دیت تغییر →	0011
1	0001		0010
2	0010		0111
			0110

0	0000
1	0001
2	0011
3	0100
4	1100
5	1111
6	1001
7	1000

نوعی که جلوگیری است (Gray code) → دلتا از یک code به یک code و فقط یک بیت تغییر داریم


کاربرد: معاینه شماره های در FIFO آنتن
تکرات

۸) BCD : Binary Coded Decimal

تجایس اعداد دهیای (decimal) با کد دودویی (باینری)

0	0000
1	0001
2	0010
3	0011
⋮	⋮
9	1001

۲۵ دهدهی → { 1 - باینری 00011001
2 - BCD 00100101
LCD 7-seg ۲ ۵



تجزیه: درص حالت دینری در جمع BCD (تقریب) باید تصحیح BCD انجام داد چگونه؟

25	00100101
65	01100101
<hr/>	
8	00001000
A	00001010
<hr/>	
6	00000110
<hr/>	
9	00001001

سرریز در دینری در جمع دهدهی با ۶ جمع می کنیم
در تقریب از رقم بالا کول قرار میس بود به مجبور سوم فرض میس
حاصل نهایی را ۹ - جمع می کنیم


(تصحیح BCD)

6	00000110
<hr/>	
9	00001001

Subject: (V)

Year. Month. Date. ()

- اعداد صحیح
- a) صفت $0 \leq N \leq 255$
 - b) صفت و منفی (اندازه علامت) $-127 \leq N \leq 127$
 - مکمل 2 $-128 \leq N \leq +127$



اعداد اعشاری

- Fixed point { مکمل 2 $-8 \leq N \leq +7, \dots$ $d = 0.0001 = \frac{1}{16}$ دقت (precision) \uparrow
- Floating point { * اگر غیر وسط باشد Range \downarrow \uparrow بسته به جای غیر

مثال

بنای 10 $500 = 50 \times 10^1 = 5 \times 10^2 = (+) (0.5) \times 10^3$

sign (علامت) \rightarrow exponent (توان) \rightarrow Mantissa (مانتیس)

Normalization (هنر ساری) $\rightarrow 0.5 \dots \times 10^2 \rightarrow$ نمایش باینری

یک رقم صحیح \downarrow

sign $\begin{cases} 0 : + \\ 1 : - \end{cases}$

IEEE 754	s	e	M
single precision 32 bit	1	8	23
double " 64 bit	1	11	52

نمایش

127 انرا $0 < e < 255 \rightarrow 1 < e < 254$

توان صحیح $94 \{ 1 < e < 254$

نمایش انرا

$$e = E + \frac{\text{bias}}{127} = 1023$$

بنای 2 \rightarrow $1. \text{XXXX} \dots X$ $\rightarrow M = 1. \text{f}$

خلاف \downarrow Fraction \downarrow بیت 24 \downarrow بیت 23

(23+1)

مثال 1) اعداد صحیح 32 bit

$$N = 11110000'11001100'10101010'00001111$$

$$= 1.1110000'11001100'10101010 \times 2^{31}$$

بیت 23

خطای مطلق = 255 خطای نسبی هم است

- 1) $e=0, f=0 \Rightarrow N=0$
- 2) $e=0, f \neq 0 \Rightarrow N = (-1)^s \times 0.f \times 2^{-b+1}$ \rightarrow Denormalized اعداد $(b = \text{bias})$
- 3) $e \neq 0, e \neq \text{all } 1 \Rightarrow N = (-1)^s \times 1.f \times 2^{e-b}$ \rightarrow Normalized اعداد
- 4) $e = \text{all } 1, f = 0 \Rightarrow N = \pm \infty$
- 5) $e = \text{all } 1, f \neq 0 \Rightarrow N = NaN$ Not a Number

مثال) 111.1001

$= 11.11001 \times 2^1 \rightarrow E$
 $= 1.111001 \times 2^2 \rightarrow E$

Denormal $\begin{matrix} 0.0000 & \dots & 01 \times 2^{-126} \\ & f & \\ 0.11 & \dots & 1 \times 2^{-126} \end{matrix}$

* عمیر شناور سیستم نمایش اندک علامت دارد.

* علامت میزن شناور:

1.01×2^2
 $+ 1.10 \times 2^3$
 0.101×2^3

مثال) $251.375 = (?)_2$

1) Fixed point: 11001.011

$0.375 \times 2 = 0.75$


$0.75 \times 2 = 1.5$

$0.5 \times 2 = 1$

2) Floating point


$N = 1.1001011 \times 2^4 \rightarrow E$
 $S = 0$

$S = 0$
 $E = 4 \rightarrow E = E + 127 = 131 = 10000011$
 $F = 1.001011$




0 : False : نادرست
 1 : True : درست


Boolean Functions (توابع بولی منطقی)



$F_N = \overline{A \cdot B}$ $F_N = \overline{A + B}$ $F_1 = \overline{A}$

AND: ^, "و", "•" OR = v, "یا", "+"





* در یکی از ورودی ها صفر باشد و دیگری یک باشد خروجی یک می شود

AB	Xor
0 0	0
0 1	1
1 0	1
1 1	0

تعریف: مجموعه B همراه با عمل + و یک جبر بول نامیده می شود اگر:
 1) B نسبت به "+" و "•" بسته باشد

$$x \in B \Rightarrow \begin{cases} x+y \in B \\ x \cdot y \in B \end{cases}$$


2) عملگرهای "+" و "•" جای جابجایی دارند باشند

$$x+y = y+x, \quad x \cdot y = y \cdot x$$

3) "•" خاصیت پخش دارد باشند

$$x \cdot (y+z) = x \cdot y + x \cdot z$$

$$x + (y \cdot z) = (x+y) \cdot (x+z)$$



معادل هستند

$$x + 0 = x$$

$$x \cdot 1 = x$$

4) وجود عضو خنثی ("0", "1")

$$x \in B \quad x + \bar{x} = 1$$

5) وجود عضو متمم

$$\bar{\bar{x}} \Rightarrow x' \in B \quad x \cdot \bar{x} = 0$$

6) B حداقل 2 عضو متمم دارد باشند

$$a + (b+c) = (a+b) + c$$

7) خاصیت شرکت پذیری

$$a \cdot (b \cdot c) = (a \cdot b) \cdot c$$

قضایای جبر بول:

1- متمم هر عضو متمم فرد است. $x \in B \Rightarrow x'$



2- 0, 1 متمم فرد هستند.

3- هم توانی

$$\begin{cases} x+x = x \\ x \cdot x = x \end{cases}$$

4- متمم متمم x خود x است.

$$x \cdot 0 = 0, \quad x+1 = 1$$



$$x + (x \cdot y) = x$$

$$x \cdot (x+y) = x$$

$$x + xy = x \cdot 1 + x \cdot y = x(y+1) = x \cdot 1 = x$$

7- 0, 1 دو عضو متمم دارند و $0' = 1$

* خاصیت دوگانگی :

اگر در یک رابطه همی + و 0 به 1 و 1 به 0 تبدیل شود دوگان آن رابطه نامیده می شود.

$$x + xy \xleftrightarrow{\text{دوگان}} x \cdot (x + y) = x$$

کاربرد : برای یافتن متمم یک تابع

$$f = xy + 2x + \dots \Rightarrow \bar{f} = \overline{xy + 2x + \dots}$$


۱- قضیه مورگان : $\overline{x+y} = \bar{x} \cdot \bar{y}$, $\overline{x \cdot y} = \bar{x} + \bar{y}$

(تبدیل اشیاء قضیه دوگان)

۹- قضیه توزیع : $bc = bc(a + \bar{a})$ ← (اضاعی اشیاء) $ab + \bar{a}c + bc = ab + \bar{a}c$

دوگان $(a+b)(\bar{a}+c)(b+c) = (a+b)(\bar{a}+c)$

* هرگاه رابطه ای درست باشد، در رابطه هم درست است.



مثال $f = x + z = x + \bar{x}y$

$$= (x + \bar{x})(x + y) = x + y$$




مثال $f = x'y'z + x'yz' + xy'z' + xy'z$

$$f = x'y(z+z') + xy'(z'+z)$$

$$= x'y + xy' = x \oplus y$$

x	y	f
0	0	0
0	1	1
1	0	1
1	1	0



روش طراحی یک مدار منطقی :


- نوشتن جدول درستی
- نوشتن تابع بولی از روی جدول درستی
- ساده کردن تابع بولی
- رسم مدار

* برای این که مطمئن باشیم ساده ترین مدار را ساخته ایم، ({ جدول کارنو }) → (جدول QM)



$$\begin{aligned} f &= \overline{c(b+ab)} + ab + \bar{a}c \\ &= \overline{c(b+a)} + \bar{a}b + \bar{a}c \\ &= \overline{cb+c(a+\bar{a})} + \bar{a}b \\ &= \overline{cb+c} + \bar{a}b \\ &= \overline{c} + \bar{a}b \end{aligned}$$

مثال ۳ $f = \bar{a}c + \bar{a}b + \overline{abc} + bc$

$$= \bar{a}(b+c) + bc$$



* لیت های NAND, NOR, universal بودن





$f(x,y) = \text{sop}$

حسابی مشترک دارند پس ساده می شود.

جدول کاربند:

		x	y	0	1
m_0	0	0	0	0	0
m_1	0	0	1	0	1
m_2	0	1	0	0	1
m_3	0	1	1	0	1



$f = \bar{x}\bar{y} + \bar{x}y$
 $f = \bar{x}(\bar{y} + y) = \bar{x}$

$f = \bar{x}\bar{y} + xy$



حسابی مشترک ندارند پس ساده نمی شود

حسابی: خانه هایی که فقط در یک بیت با هم اختلاف دارند (یعنی شود طبقوی (gray code) نوشته شود.)

لیست $f(x,y,z) =$


	x	y	z	f
0	0	0	0	0
1	0	0	1	0
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	1
6	1	1	0	0
7	1	1	1	0

رتب مهم است




$f = \bar{y}z + xz + \bar{x}y\bar{z}$


$f(x,y,z) = f = \bar{x}'yz + \bar{x}'y'z' + xy'z' + xy'z$
 $= \sum (2, 3, 4, 5)$




$\bar{F} = \bar{x}\bar{y} + xy$



if $x=y \Rightarrow f=1$



$F = x\bar{y} + \bar{x}y$




if $x \neq y \Rightarrow f=1$

۱- کمترین تعداد دسته
۲- دسته‌های بزرگتر
هر دو
جدول کارنو

$$F = x'yz + xy'z' + xyz + xyz' \quad (شکل ۱)$$


$$= \sum (3, 4, 5, 7)$$




$$F = yz + x\bar{z} + xy$$

ترجمه اضافی (بازی نیست)

$$F = y$$




$$F = x + yz$$



$$f(\omega, x, y, z)$$


ωx	00	01	11	10
00	m_0	m_1	m_3	m_2
01	m_4	m_5	m_7	m_6
11	m_{12}	m_{13}	m_{15}	m_{14}
10	m_8	m_9	m_{11}	m_{10}

$$f(\omega, x, y, z) = \sum (0, 1, 2, 3, 4, 6, 8, 9, 11, 13, 14) \quad (شکل ۲)$$



$$F = \bar{y} + \bar{\omega}\bar{z} + x\bar{z}$$

$$\bar{F} = yz + \omega\bar{x}y$$



$F(A,B,C,D) = \sum (0, 1, 2, 5, 8, 9, 10)$ (مثال)
 * شروع از پایین حالت

$F = \overline{BC} + \overline{BD} + \overline{ACD}$

	00	01	11	10
00	1	1		1
01		1		
11				
10	1	1		1

$\therefore \dots \overline{F} = \sum (3, 4, 6, 7, 11, 12)$

$\overline{F} = \overline{CD} + \overline{AB} + \overline{BD}$

$\overline{F} = (\overline{A} + \overline{B})(\overline{C} + \overline{D})(\overline{B} + \overline{D})$
 فرم پوس

	00	01	11	10
00			1	
01	1		1	1
11	1	1	1	1
10			1	

* اگر یک تابع F به فرم sop ساده شده باشد، \overline{F} به فرم pos ساده شده است (و بالعکس)
 * در مثال بالا فرم F pos ساده تر از فرم sop است به خاطر وجود ترمینال در sop، بنابراین، گاهی اوقات فرم pos یک یک مدار ساده تر از sop آن است (و بالعکس).

	00	01	11	10
0	0	0	1	0
1	1	1	X	X

abc	F
000	0
001	0
010	0
011	1
100	1
101	1
110	X
111	X

حالت بی اهمیت (don't care)
 مثال $3 > 3 \Rightarrow f=1$
 $5 > 5 \Rightarrow 0$

* اگر یک ترمینال مطلوب می شود، در این صورت:

$f = a + bc$

abcd	f	$f=x$
0000	0	1
0001	1	1
0010	0	0
0011	1	0
0100	0	1
0101	1	0
0110	0	0
0111	1	0
1000	0	0
1001	1	0
	A	B



	00	01	11	10
00	1	1	0	0
01	1	0	0	0
11	X	X	X	X
10	0	1	X	X

مثال (اعداد BCD)
 در این X ها را حذف کنید بهتر است
 $f = \overline{a}\overline{c}d + \overline{b}c\overline{d}$


Subject: (15)

Year. Month. Date. ()

abcdefgh
11110110




برای اعداد صغیر تا 9



$a = x + z + yw + \bar{y}\bar{w}$

AND - OR



* شبکه های AND-OR به راحتی به NAND-NAND قابل تبدیل هستند

pos

sop



OR-AND

AND-OR



* شبکه های OR-AND

(قابل از pos) به راحتی به NOR-NOR قابل تبدیل هستند

hazard خفاصه : هر تغییر ناخواسته و نامطلوب در خروجی یک مدار منطقی که در اثر تغییرات ورودی حاصل می شود hazard گویند.




glitch



→ (static) ایسا → glitch


→ (dynamic) بویا

1) $\Delta t_1 = \Delta t_2 = 0, \Delta t \checkmark$



$$\begin{cases} S=0 : F=B \\ S=1 : F=A \end{cases}$$


Multiplexer (MUX)



$F = \bar{S}B + SA + AB$
← برای از بین بردن glitch

Subject: 19



Year. Month. Date. ()



حالت دیگر را در نظر بگیرید
 $AB = 11$
 $S: 1 \rightarrow 0$

warning: glitch نمیگویند
 هشام یاد کردن در جدول کارنو هر 2 یک همسایه باید در یک دسته قرار داشته باشند (برای جلوگیری از glitch)

۲) $\Delta t = 0$, $\Delta t_1 > \Delta t_2 > \Delta t_3$



جدول کارنو 5 متغیره و 6 متغیره

روش QM

(مثال)

$$f(x, y, z) = \sum (0, 1, 2, 8, 10, 11, 14, 15)$$


	محل جدول	محل جدول	محل جدول
0	0000 ✓	000- ✓	-000
1	0001 ✓	00-0 ✓	-000
2	0010 ✓	-000 ✓	-000
8	1000 ✓	-010 ✓	1-1-
10	1010 ✓	10-0 ✓	1-1-
11	1011 ✓	101- ✓	
14	1110 ✓	1-10 ✓	
15	1111 ✓	1-11 ✓	

$$\Rightarrow \left. \begin{aligned} 000- &= \bar{w}\bar{x}\bar{y} \\ -000 &= \bar{x}\bar{z} \\ 1-1- &= wy \end{aligned} \right\} \text{P.I.}$$

prime Implicant

$$f = \bar{w}\bar{x}\bar{y} + \bar{x}\bar{z} + wy$$

* لزوماً ساده ترین حالت نیست



Subject: (IV)

Year. Month. Date. ()

* تکلیف جدول که بنیم من سود چیز را حذف کرد یا خیر

PI	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
000- $\bar{w}\bar{x}y$	X	X														
00- $\bar{x}z$	X		X	X	X											
1-1- wy					X	X	X	X								

چون 1 فقط در این دسته وجود دارد.

چون 5 و 6 و 11 فقط با این دسته ساخته می شود.

$$F(w, x, y, z) = \sum (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$

$\bar{w}\bar{x}yz$	1	0001	-001	10--	x														
$\bar{w}\bar{x}\bar{y}z$	2	0100	01-0	10--	✓														
$\bar{w}\bar{x}y\bar{z}$	3	1000	100-	10--	✓														
$\bar{w}x\bar{y}z$	4	0110	011-	10--	✓														
$\bar{w}xy\bar{z}$	5	1001	10-1	10--	✓														
$\bar{w}xyz$	6	1010	101-	10--	✓														
$w\bar{x}\bar{y}z$	7	0111	-111	10--															
$w\bar{x}y\bar{z}$	8	1011	1-11	10--															
$wxyz$	15	1111	1111	10--															

$$\Rightarrow F = x'y'z + w'xz' + xyz + wx'$$

خانواده های logic

- RTL → Resistor - Transistor logic
 - DTL → Diode - " - "
 - 74XX TTL → Transistor - " - "
- | | | |
|-----------|--------------------|-------------------------------|
| 74 H XX | high speed | سرعت بسیار بالا مصرف انرژی کم |
| 74 L XX | low speed | سرعت پایین مصرف انرژی کم |
| 74 S XX | Schottky | سرعت بالا مصرف انرژی کم |
| 74 LS XX | low power Schottky | سرعت بالا مصرف انرژی کم |
| 74 ALS XX | Advanced | سرعت بالا مصرف انرژی کم |
| 74 F XX | fast Schottky | سرعت بسیار بالا مصرف انرژی کم |



CMOS → MOSFET

- 74 C
 - 74 HC
 - 74 HCT
 - 74 AC
 - 74 ACT
- * Fan out : تعدادی ها که می توانند در خروجی یک لایه شتاب قرار گیرند.
- * $Fan\ out = \frac{I_{OL}}{I_{IL}}$
- * همیشه نویز : از آسمان معلوم است.
- * سرعت
- * مصرف توان

open collector

74LS00


74LS01



open collector → Panout در در خروجی *


- ۱- جمع کننده
- ۲- تفریق کننده
- ۳- مقایسه کننده
- ۴- MUX: Multiplexer
- ۵- DeMUX
- ۶- Encoder
- ۷- Decoder

اجزای اساسی تشکیل دهنده مدارهای دیجیتال





A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0




(HA) (Half Adder) نیم جمع کننده



A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$C_{out} = AB + AC_{in} + BC_{in}$$

$$S = A \oplus B \oplus C_{in}$$

مخرج (کدام بیت) خاصیت شرکت بزرگی ندارد؟





Subject: 19

Year. Month. Date. ()


$$C_{out} = AB + AC_m + BC_m = AB + C_m(A+B) = AB + C_m(A \oplus B)$$

مخرج (تحت) التتابع المتكامل



مخرج التتابع المتكامل

carry look-ahead Adder



$$C_{i+1} = G_i + P_i C_i$$


$$C_1 = G_0 + P_0 C_0$$

$$= A_0 B_0 + (A_0 \oplus B_0) C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 (A_0 B_0 + (A_0 \oplus B_0) C_0)$$


$$= A_1 B_1 + (A_1 \oplus B_1) (A_0 B_0 + (A_0 \oplus B_0) C_0)$$

$$C_3 = \dots$$





Subject: (۲۰)

Year. Month. Date. ()



x	y	D	B
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0




x	y	B _{in}	D	B _{out}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


$$D = x \oplus y \oplus B_{in}$$

$$B_{out} = x'y + x'B_{in} + yB_{in}$$

$$D = x - y = x + C_r(y) = x + \bar{y} + 1$$




جمع و هم تفریق کننده :



Ctrl { 0 جمع
1 تفریق

مقایسه کننده :




$$z = (A_0 \odot B_0)(A_1 \odot B_1)(A_2 \odot B_2) \dots (A_{n-1} \odot B_{n-1})$$


$$y = \bar{A}_n B_n + (A_n \odot B_n) \bar{A}_{n-1} B_{n-1} + (A_n \odot B_n)(A_{n-1} \odot B_{n-1}) \bar{A}_{n-2} B_{n-2} + \dots + (A_n \odot B_n) \dots (A_1 \odot B_1) \bar{A}_0 B_0$$

$$x = A_n \bar{B}_n + (A_n \odot B_n) A_{n-1} \bar{B}_{n-1} + \dots$$



تفریق (تفریق) کمترین آبا توابع بالا سده تر می شوند یا خیر؟



74139
74138
74154




دستگاه ورودی : $D_0 = \bar{A}_0 \bar{A}_1 \bar{A}_r$
 $D_1 = \bar{A}_r \bar{A}_1 A_0$
 $D_V = A_r A_1 A_0$




Subject: (42)

Year. Month. Date. ()

Decoder با ۳ ورودی (مثال) $f(x, y, z) = \sum (0, 2, 3)$




Active high + OR




Active low + NAND

Decoder با ۳ ورودی (مثال) $f(x, y, z) = \prod (1, 2, 4, 6, 7)$




Active low + AND



active high + NOR

Encoder (ترکبند / ترکیب کننده)



D_n	D_{n-1}	D_0	A_{n-1}	A_1	A_0
0	0	1	0	0	0
0	1	0	0	0	1
0	1	0	0	1	0
1	0	0	1	1	1

don't care

مفاد وجود don't care خوب نیست.

priority Encoder

با فرض وجود دردها خروجی ها فعال است.

↑ تمام

VLSI 12V

	V	A	q	A_{n-1}	A_1	A_0
0	1	1	1	1	1	0
X	0	1	1	1	1	0
⋮	⋮	⋮	⋮	⋮	⋮	⋮
X	X	0	1	0	1	1
X	X	X	0	0	1	0
1	1	1	1	1	1	1

$$A_0 = 1, 3, 5, 7, 9$$

$$= \bar{q} + q\bar{A} + qA\bar{q} + qAq\bar{A} + qAqA\bar{q}$$

$$= \bar{q} + \bar{A} + A\bar{q} + Aq\bar{A} + AqA\bar{q}$$

Subject: ۲۳

Year. Month. Date. ()





فصل ساتویں

VLSI EA



تعارف

→ کون کون سے

EI	0	1	2	...	V	A _r	A ₁	A ₀	B ₃	E ₀
1	X	X	...		X	1	1	1	1	1
0	1	1	...		1	1	1	1	1	0
0	X	X	...		0	0	0	0	0	1
⋮	X	X	...		0	0	0	0	0	1
0	0	1	1	...	1	1	1	1	1	1





: Multiplexer : مانتی بلکس



S ₀	S ₁	J ₁	J ₂	J ₃	J ₄
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D



: Demultiplexer : دسٹری بیوٹس




→ 6 اسٹاپ جیٹریٹ

Subject: (۲۴)


Year. Month. Date. ()







در خروجی
تجربی هم
(استفاده از قوتها)



فواصل استاندارد parity




عناصر حافظه و منطق برنامه پذیر:



Programmable logic device


سخت‌افزار برنامه‌پذیر: (PLD)

- ROM: ترکیب + دیگه
- PLA: ترکیب AND برنامه‌پذیر + " Prog. logic Array
- PAL: ترکیب OR ثابت + ترکیب AND برنامه‌پذیر Prog. Array logic
- GAL: PAL هایی که قابلیت یک‌بار شدن دارند Generic. " "





این شکل PLD های ترکیبی


- simple PLD ← SPLD (ترکیبی مدار گسسته + عناصر حافظه)
- complex PLD ← CPLD
- Field programmable Gate Array ← FPGA




مثال: $F_1 = \sum m(3, 5, 6, 7)$ با استفاده از PLA طراحی کنید.



$F_1 = \sum m(3, 5, 6, 7)$
 $F_2 = \sum m(0, 1, 2, 7)$
 $F_1 = AB + BC + AC$
 $F_2 = (A+C)(A+B)(B+C)$
 $= \overline{AC} + \overline{AB} + \overline{BC}$



$F_2 = \overline{AC} + \overline{AB} + \overline{BC}$






$F_2 = (\overline{A+B+C})(A+\overline{C})(B+\overline{C})$
 $= \overline{ABC} + \overline{AC} + \overline{BC}$


Subject: (۲۷)

Year. Month. Date. ()


حامل ضرب ها	ABC	F_1	F_2
ABC	111	0	1
$\bar{A}\bar{B}$	00-	1	0
$\bar{B}\bar{C}$	-00	1	1
$\bar{A}\bar{C}$	0-0	1	1
		C	T




look up table / LUT
 در یک قطعه یک بافر وجود است.
 حساب clk {
 -
 -
 -
 -
 حساب clk که فلیپ فلاپ ها
 حساب clk که فلیپ فلاپ ها
 حساب clk که فلیپ فلاپ ها





① SR Latch



② $\bar{S}\bar{R}$ Latch
 حساس به سطح معبر




③ Gated SR Latch




* (۴۰) چه نسبت‌های دیگری برای gate کردن Latch می‌توان استفاده کرد (جدول دستی هم تغییر می‌کند؟)

④ D Latch


مشکل حالت X حل شد



D	E	Q	\bar{Q}
X	0	حالت قبلی	
0	1	0	1
1	1	1	0




⑤ Jk Latch
S R






E	J	K	Q	Q̄
0	x	x	حالت قبلی	حالت قبلی
1	0	0	0	1
1	0	1	0	0
1	1	0	1	0
1	1	1	toggle	toggle

not حالت قبلی





Flip-Flops
Master-slave
از ابتدا احساس به لبه ساخته می شوند



initialize اول حالت SR Latch اول SR
Latch در SR initialize در SR


* به نداشتن یک not در clk هر دو FF حساس به لبه بالا بودند ساخت

② DFF
حساس به لبه (edge sensitive)




Subject: ۳۰

Year: Month: Date: ()



* دیکھیں: کس طرح DFF بنائیں


۳۱ Jk - ff




پہلے سے بنائیں

Latch SR } propagation delay $t_p \begin{cases} t_{pHL} \\ t_{pLH} \end{cases} \rightarrow t_p = \frac{t_{pHL} + t_{pLH}}{2}$

Minimum pulse width




Gated Latch } t_{pLH}, t_{pHL} (Clk \rightarrow Q)
 " " (D \rightarrow Q)
 set up time (t_{setup})
 hold time (t_{hold})






Subject: (31)

Year. Month. Date. ()


FF $\left\{ \begin{array}{l} t_{PLH} \\ t_{PHL} \end{array} \right. (C \rightarrow Q)$




شماره ۲ بیسی





S	R	Q	Q̄
0	0	حالت قبلی	
0	1	0	1
1	0	1	0
1	1	X	X



J	K	Q	Q̄
0	0	حالت قبلی	
0	1	0	1
1	0	1	0
1	1	toggle	




D	Q
0	0
1	1



جول مشرفه
تبدیل D به T

Q(t)	S	R	Q(t+1)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	X
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	X



$Q(t+1) = S + Q\bar{R}$ SR معادله مشرفه

کاربرد: کنترل مدارات ترکیبی

Subject: (۳۲)

Year. Month. Date. ()

Q(t)	J	K	Q(t+1)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

JK	00	01	11	10
Q(t)	0	0	1	1
Q(t+1)	0	1	0	1

$Q(t+1) = \bar{Q}J + QK$

Q(t)	D	Q(t+1)
0	0	0
0	1	1
1	0	0
1	1	1

$Q(t+1) = D$


Q(t)	T	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

$Q(t+1) = Q(t) \oplus T$

جدول تحریک (Excitation Table)

Q(t)	Q(t+1)	S	R	J	K	D	T	toggle
0	0	0	X	0	X	0	0	
0	1	1	0	1	X	1	1	
1	0	0	1	X	0	0	1	
1	1	X	0	X	0	1	0	

input		حالت		خروجی	
A(t)	x	A(t+1)	J	K	y
0	0	1	1	X	0
0	1	0	0	X	1
1	0	1	X	0	1
1	1	0	X	1	0






* هدف از جدول فوق طراحی مدار ترکیبی است که جدول فلیپ فلاپ ها را تحریک کند که خروجی مدار مطلوب باشد.
 * با هر فلیپ فلاپی که می شود سخت تر است بهینه نباشد.

A	J	K
0	0	1
0	1	X
1	0	X
1	1	0


$J = \bar{x}$

$K = x$








مثال شماره ۳ بسزای فلیپ فلاپ T حالت بعدی حالت فعلی جدول تحریک

حالت فعلی			حالت بعدی			فلیپ فلاپ T		
A_2	A_1	A_0	A_2	A_1	A_0	T_{A_2}	T_{A_1}	T_{A_0}
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1



تفصیلاً فرکانس





مسکون (همی اجزای حافظه باهم مسکون هستند) } مدارهای ترتیبی
 آسکون (Clk ندارند) pulse mode (مسکون نیستند ولی Clk موجود است)

مراحل طراحی مدارهای ترتیبی:

۱- دیدار حالت کاهش تعداد حالات

A	B	حالات فعلی	حالات بعدی	حالت بعدی	حالت بعدی	حالت بعدی	حالت بعدی
0	0	0	0	0	0	0	0
0	1	1	1	1	1	1	1
1	0	0	1	0	1	0	1
1	1	1	0	1	0	1	0

۳- انتخاب فلیپ فلوپ ها


۴- تعیین توابع ورودی فلیپ فلوپ ها از روی جدول تحریک

۵- ساده کردن توابع ورودی فلیپ فلوپ ها


۶- رسم مدار

حل تمرین (تعداد سه بیت توالی):
 * یک بار جدول را برای معکوس و یک بار برای ترفولی کنیم. داریم:

$$\begin{aligned}
 En = 0 &\Rightarrow T_{A_2} = T_{A_1} = T_{A_0} = 0 \\
 Dir = 1 &\Rightarrow T_{A_1} = A_0 \\
 Dir = 0 &\Rightarrow T_{A_1} = \bar{A}_0 \\
 \hline
 T_{A_2} &= Dir \cdot A_1 \cdot A_0 + \bar{Dir} \cdot \bar{A}_1 \cdot \bar{A}_0
 \end{aligned}$$




* بجز اینست بیت En را در جدول منتظر کنیم و در جایی آن را در نظر بگیریم.



$$T_A = A + B$$

$$T_B = \bar{A} + B$$

A	B	T_A	T_B	A^*	B^*
0	0	0	1	0	1
0	1	1	1	1	0
1	0	1	0	0	0
1	1	X	X	X	X



شماره‌های در پس از دوتای از صفر تا دوی شماره اضافی

تحلیل مدارهای ترکیبی و نوشتن معادلات ورودی

- ۱- نوشتن معادلات ورودی
- ۲- جدول حالت
- ۳- رسم دیاگرام حالت

میراث


A	B	A^*	B^*	T_A	T_B
0	0	0	1	0	1
0	1	1	0	1	1
1	0	0	0	1	0
1	1	X	X	X	X

A	B
0	0
0	1
1	0
1	1

$T_A = A + B$


A	B
0	0
0	1
1	0
1	1

$T_B = \bar{A}$



OR * بیاری نیست و رسم * ستماً مدار ساده ترکیبی دهد. T به عمل می‌شود

مثال شماره‌های ۲ بیاری گری با ورودی Enable




A	B	A^*	B^*	T_A	T_B
0	0	0	1	0	1
0	1	1	1	1	0
1	0	0	0	1	0
1	1	1	0	0	1

A	B
0	0
0	1
1	0
1	1

$T_A = A \oplus B$



A	B
0	0
0	1
1	0
1	1

$T_B = \overline{A \oplus B}$




P4PCO

$$T_A = E(A \oplus B) \quad T_B = E(\overline{A \oplus B})$$




مثال شماره ۳
 مسکون ✓ نزولی مسکون
 (pulse mode) مسکون




7 6 4 0

تعداد لولها
 کنت
 4 مدار ساده
 Ripple شماره





تعمیر کنید! این مدار چگونه عمل می کند؟









A	B	C	D	A*	B*	C*	D*	T _A	T _B	T _C	T _D	Carry
0	0	0	0	0	0	0	1	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	1	1	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0	0	0
0	1	0	1	0	1	0	1	0	0	0	0	0
0	1	1	0	0	1	1	0	0	0	0	0	0
0	1	1	1	0	1	1	1	0	0	0	0	0
1	0	0	0	1	0	0	0	1	0	0	0	0
1	0	0	1	1	0	0	0	1	0	0	0	0
1	0	1	0	1	0	1	0	1	0	0	0	0
1	0	1	1	1	0	1	1	1	0	0	0	0
1	1	0	0	1	1	0	0	1	0	0	0	0
1	1	0	1	1	1	0	1	1	0	0	0	0
1	1	1	0	1	1	1	0	1	0	0	0	0
1	1	1	1	1	1	1	1	1	0	0	0	0

شماره BCD
 زمانی که می شود که ریزد
 از آخر به اول بود.






Subject: (۳۷)

Year. Month. Date. ()





Subject: (38)

Year. Month. Date. ()



Shift-Register



مثال تقسیم بر 2

1110 | 10



12 | 2

7 | 111

یک بار به راست شیفت داده شد

برای تقسیم بر 2، n بار شیفت می دهد

برای ضرب در 2، n بار شیفت به چپ می دهد



پردازنده :

CPU پردازنده

S ₁	S ₀	عملیات
0	0	حالت تعلیق
0	1	شیفت به راست
1	0	" " چپ
1	1	بازگشت به حالت عادی


Universal shift-Register

شماره ها
Binary
BCD


AX
BX
CX
DX

رجیسترها
شیفت رجیسترها

طراحی مدارهای ترتیبی سفارشی




تبدیل مواردی به سری و سری به مواردی



مثال جمع کفیفه سری




01011100 → ADDR A, B
10101101 → STR A




مثال

Subject: (40)

Year. Month. Date. ()



2^N تا سیگنال برای بساز 2^N FF



2^N سیگنال 2^N سیگنال

AND 2^N
~~NOT 2^N~~

3) شمارنده جانشین




2^N سیگنال 2^N سیگنال

$\bar{A}\bar{D} = e_0$
 $\bar{A}\bar{B} = e_1$
 $\bar{B}\bar{C} = e_2$
 $\bar{C}\bar{D} = e_3$
 $AD = e_4$
 $AB = e_5$
 $BC = e_6$
 $\bar{C}D = e_7$

حالت { X X X X

AND 2^N




مثال شمارنده BCD آسنکرون

A ₃	A ₂	A ₁	A ₀
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

کلاک

تقسیم ناقص



* باید شمارنده چون با شبکه اریه حالت غیر مطلوب قسم به حالات مطلوب برود (باید با چندین کلاک)



ممكن ديگرام حالت 16 حالت مدار شمارنده BCD آسنکرون داريم کرده و مشخص کنيد با امکان فصل شدن شمارنده وجود دارد؟

Subject: (41) بارگذاری سواری


Year. Month. Date. ()

Clk	load	count	Function
	1	X	بارگذاری
	0	1	ادامه شمارش
	0	0	توقف شمارش


شکل شماره ده با امکان بار شدن سواری




* این نوع طراحی لزوماً بهترین نیست، برای راحتی این طوری طراحی کردم



* خروجی می تواند مستقل از clk تغییر کند
(با تغییر ورودی) خروجی



خروجی تابعی از ورودی و حالت فعلی (Mealy)
خروجی فقط تابعی از حالت فعلی (Moore)



* خروجی فقط با clk عوض می شود
* امکان glitch در خروجی حداقل است
+ حالت کلی ← انعطاف پذیری کمتر ← مدارهای Mealy
- تأثیر آنی ورودی در خروجی ← glitch


- حالت خاص ← انعطاف پذیری کم تر ← مدارهای Moore
+ خروجی مستقل از clk

مثال) مدارهای ترتیبی منگرون با استفاده از معادلات حالت:

JK-PF

$$Q(t+1) = J\bar{Q} + \bar{K}Q$$

A	B	x	A*	B*
0	0	0	0	1
0	0	1	0	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	1	0	1	0
1	1	1	1	0




$$A^* = \bar{A}B + x\bar{A} + xA$$


$$= (x+B)\bar{A} + A(x)$$

$$\Rightarrow \boxed{J = x+B}, \quad \boxed{K = x}$$



* از این روش برای JK-PF استفاده می شود تا مفید واقع شود.



مستقیماً قابل تبدیل به Moore




* هر مدار Mealy قابل تبدیل به Moore هست. (ممکن است اضافه کردن حالت نیاز باشد.)



طراحی مدارهای ترتیبی منگرون:

- ۱- تعیین نوع مدار (مبلی / مور)
- ۲- رسم دیاگرام حالت
- ۳- ساده سازی دیاگرام حالت state reduction
- ۴- انتساب حالت state assignment
- ۵- رسم جدول حالت
- ۶- ساده سازی توابع تحریک
- ۷- رسم مدار

عقال مدارای طراحی کنید که با ورودی x و ترتیب ۰ ۱ ۱ ۰ یا ۱ ۰ ۱ ۰ در ورودی با خروجی ۱ تشخیص داده شود.



۱- مدار اصلی

ساده سازی بیابان حالت:

حالت فعلی

	$x=0$	$x=1$	$x=0$	$x=1$
S_0	S_1	S_2		
S_1	S_3	S_4		
S_2	S_5	S_6		
S_3	S_7	S_8		
S_4	S_9	S_{10}		
S_5	S_{11}	S_{12}		
S_6	S_{13}	S_{14}		
S_7	S_0	S_2		
S_8	S_0	S_0		
S_9	S_0	S_0		
S_{10}			1	
S_{11}				1
S_{12}				
S_{13}				
S_{14}	S_0	S_0		

۱- Row matching

۲- Implication Table


حالات معادل: دو حالت که برای تمام حالات ورودی ها، حالت بعدی یکسان و خروجی یکسان دارند، معادل اند.

حالت فعلی

	$x=0$	$x=1$	$x=0$	$x=1$
S_0	S_1	S_2		
S_1	S_3	S_4		
S_2	S_5	S_6		
S_3	S_7	S_8		
S_4	S_9	S_{10}	0	0
S_5	S_9	S_{10}	0	0
S_6	S_7	S_7		
S_7	S_0	S_0		
S_{10}	S_0	S_0		1


بهری

حالت فعلی	$x=0$	$x=1$	$x=0$	$x=1$
S_0	S_1	S_2		
S_1	S_3	S_4		
S_2	S_5	S_6		
S_3	S_7	S_7		
S_4	S_7	S_{10}		
S_5	S_0	S_0		
S_6	S_0	S_0		
S_{10}	S_0	S_0		1



Subject: (24)

Year. Month. Date. ()





مثال طراحی مدار تشخیص کد ۱۰۱۰


Mealy

A	۱۱	۰۰	۰۰
B	۰۰	۱۱	۰۰
C	۰۱	۰۰	۱۰
D	۰۱	۰۰	۱۰

Moore




مثال تبدیل مدار صلی به صورت ۱۰۱۰




به ازای تمام حالات ورودی حالت بعدی لیست خروجی لیست داشته باشند (طبیعی) به حالت خاص در وقت در تبدیل مور به صلی پس از کس در وقت بین

توان تبدیل صلی به مور



* اگر خروجی های فلش های که به A وارد می شوند متفاوتند، به ازای تعداد خروجی ها A را duplicate کن


توان تبدیل مور به صلی



* روش پیاده سازی مدارهای صلی در هر چه فرقی می کنند فقط در پیاده سازی حالت عضو شود

Subject: (۶۵)

Year. Month. Date. ()





Row matching

ساده سازی دیگرام حالت

Implication Table

حالت فعلی	حالت بعدی		خروجی	
	x=0	x=1	x=0	x=1
S ₀	S ₁	S ₂	0	0
S ₁	S ₂	S ₄	0	0
S ₂	S ₃	S ₄	0	0
S ₃	S ₀	S ₀	0	0
S ₄	S ₀	S ₀	1	0
S ₅	S ₀	S ₀	0	0
S ₆	S ₀	S ₀	0	0
S ₇	S ₀	S ₀	1	0



طراحی مدارهای منطقی


1) binary encoding

- + تعداد PF بستن $(\log_2 N)$
- مدار کمی غیر بهینه

- ۱- انتخاب متغیر یا مخرج ✓
- ۲- رسم دیگرام حالت ✓
- ۳- ساده سازی دیگرام حالت
- ۴- انتساب حالت state statement
- ۵-

۲) Gray encoding

- + تعداد PF بستن
- + توان مصرفی
- حالات خاص




۳) One-hot encoding

- تعداد PF زیاد (N)
- + logic کم
- + توان مصرفی نسبتاً کم
- + سرعت زیاد
- تعداد حالات غیر مجاز بیشتر

Subject: (57)

Year. Month. Date. ()




CS	x=0	x=1
S ₁	S ₂	S ₃
S ₂	S ₃	S ₄
S ₃	S ₄	S ₁
S ₄	S ₂	S ₁

A \ B	0	1
0	S ₂	S ₃
1	S ₁	S ₄

- 1) (1, 4) (3, 4)
 2) (2, 3) (3, 4) (1, 4) (1, 2)

CS	x=0	x=1
10	00	01
00	01	11
01	11	10
11	00	10

NS خودی




CS	x=0	x=1	x=0	x=1
S ₀	S ₁	S ₂	1	0
S ₁	S ₂	S ₃	1	0
S ₂	S ₃	S ₄	0	1
S ₃	S ₀	S ₀	0	1
S ₄	S ₀	S ₁	1	0
S ₀	S ₀	S ₀	0	1
S ₁	S ₀	X	1	X

- 1) (3, 4) (0, 4) (1, 2)
 2) (1, 2) (3, 4) (0, 4)
 3) (0, 1, 2, 4) (2, 3, 0)

AB \ C	0	1
00	S ₀	S ₁
01		S ₂
11	S ₀	S ₃
10	S ₄	S ₄

معمولاً راجعت نزدیک به درازتانی همه بنویسیم (reset برای)




- مثال طراحی قفل سه بیتی
- INPUT 1 بیتی
 - Clk 1 بیتی
 - Reset 1 بیتی
 - Enter 1 بیتی
 - Unlock خودی
 - Error خودی

Subject: (۴۸)

Year. Month. Date. ()

reset/enter/E



CS	000	001	010	011	100	101	110	111	unlock	error
S ₀	S ₀	S ₀	S ₂	S ₁	S ₀	S ₀	S ₀	S ₀	0	0
S ₁	S ₁	S ₁	S ₄	S ₃	S ₁	S ₁	S ₄	S ₃	0	0
S ₂	S ₂	S ₂	S ₄	S ₄	S ₂	S ₂	S ₄	S ₄	0	0
S ₃	S ₃	S ₃	S ₄	S ₅	S ₃	S ₃	S ₄	S ₃	0	0
S ₄	S ₄	S ₄	S ₄	S ₄	S ₄	S ₄	S ₄	S ₄	0	0
S ₅	S ₅	S ₅	S ₅	S ₅	S ₅	S ₅	S ₅	S ₅	1	0
S ₆	S ₆	S ₆	S ₆	S ₆	S ₆	S ₆	S ₆	S ₆	0	1

انساب حالت


- ① حالت‌هایی که به ازای ورودی مشابه NS مشابه دارند: (۳, ۲), (۴, ۵), (۴, ۴), (۳, ۵), (۲, ۴), (۱, ۲)
- ② حالت‌هایی که به ازای ورودی‌های مجاور NS یک حالت هستند: (۵, ۶), (۴, ۵), (۳, ۴), (۲, ۳), (۱, ۲), (۱, ۴), (۱, ۲), (۱, ۵), (۰, ۲), (۰, ۵)
- ③ حالت‌هایی که به ازای ورودی مشابه خروجی مشابه دارند: (۰, ۱, ۲, ۳, ۴)

00	S ₀	S ₅
01	S ₁	S ₄
11	S ₂	S ₄
10		S ₆



* نکته: در مرحله کاهش حالت برای جدول حالت با تقسیم نامکمل می‌توان جدول ایجاد و اما حالت‌های بی‌اهمیت رسم کرد و با استفاده از نمودار ادغام تعداد حالات را به نحو کمینه کاهش داد.

Subject: (۴۹)

Year. Month. Date. ()



skew و تأخیر سیگنال Clk نسبت به سیگنال Clk دیگر clock skew




از زمان ورودی منطقی تا خروجی

2) hold

$$t_{p_{clk-Q}} + t_{logic} \geq t_h$$

Subject: ()

Year. Month. Date. ()



$$t_{PLH_{max}} = 70 \text{ ns}$$


$$t_{PHL_{max}} = 70 \text{ ns}$$

$$t_{su} = 10 \text{ ns}$$

$$T \geq \max(t_{PLH_{max}} + t_{PHL_{max}}) + t_{su} \geq 80 + 10 = 90 \text{ ns}$$

$$\checkmark \quad t_{p_{min}} + 0 \geq t_h$$

(1 ج)



	t_p	t_{su}
DFF	70 ns	20 ns
JK	70 ns	10 ns
AND	12 ns	
OR	10 ns	

(2 ج)

$$Q_1 \rightarrow Q_1 \quad X$$



$$Q_1 \rightarrow Q_2 \quad \left\{ \begin{array}{l} T \geq t_{p_{clk-Q_1}} + t_{su_{JK}} = 70 \text{ ns} + 10 \text{ ns} = 80 \text{ ns} \\ T \geq t_{p_{clk-Q_1}} + t_{AND} + t_{su_{JK}} = 70 \text{ ns} + 12 \text{ ns} + 10 \text{ ns} = 92 \text{ ns} \end{array} \right.$$

$$Q_2 \rightarrow Q_1 \quad \left\{ \begin{array}{l} T \geq t_{p_{JK}} + t_{OR} + t_{su_{D}} = 70 \text{ ns} + 10 + 10 = 90 \text{ ns} \end{array} \right.$$


$$Q_2 \rightarrow Q_2 \quad T \geq t_{p_{JK}} + t_{AND} + t_{su_{JK}} = 70 + 12 + 10 = 92 \text{ ns}$$

skew { تأخير سيمها
logic { تأخير سيمها

clock gating
INV
تاخرها



$$t_{sk} = t_{sk}^d - t_{sk}^s$$



$$t_{p_{max}} + t_{logic_{max}} \leq T - (t_{su} - t_{sk})$$

$$\Rightarrow T \geq t_{p_{max}} + t_{logic_{max}} + (t_{su} - t_{sk})$$


Fclk ↑ ← mis skew ← ∞ ⇒ tsk > 0

$$t_{p_{min}} + t_{logic_{min}} \geq t_h + t_{sk}$$

$$t_{sk} \leq t_{p_{min}} + t_{logic_{min}} - t_h$$

maximum allowable clock skew

0 < tsk < ∞ → mis tsk >> 0 → hold violation tsk << 0 → setup violation



Freq_{max} = ?
 Delay_{max} = ?
 Delay_{min} = ?

Metastability (J)

$$T \geq t_{pff_{max}} + t_{Qy_{max}} + (n-1)t_{xy_{max}} + t_{xD_{max}} + t_{su}$$

$$T \geq t_{pff_{max}} + t_{QD_{max}} + t_{su}$$


$$T \geq t_{pff_{max}^{clk-Q}} + t_{path_{Q-D}} + t_{su} - (t_{sk}^d - t_{sk}^s)$$

clk skew

Max delay ⇒ $T_{C_{Yout}} \leq t_{pff_{max}} + t_{Qy_{max}}$

y_{out} ← clk

Min delay. $T_{C_{Yout}} \geq t_{pff_{min}} + t_{Qy_{min}}$




Moore (مثال)

$$T \geq t_{pff_{max}} + t_{x_{p_{max}}} + t_{su}$$

$$\text{Max delay} \rightarrow T_{cy} \geq t_{pff_{max}}$$

$$\text{Min delay} \rightarrow T_{cy} \geq t_{pff_{min}}$$



$$T \geq t_{pff_{max}} + t_{N1} + t_{pff_{max}} + t_{N2} + t_{su} + \text{clk}_2 - \text{clk}_1$$

مثال (حرف اول) = 10ns
 زمان تا رسیدن به خروجی = ?

	min	max
t_{pff}	10ns	12ns
t_{N1}	2ns	2ns
t_{N2}	10ns	12ns
t_{su}		2ns
t_h		0

$$T \geq t_{pff_{max}} + t_{N1_{min}} + (t_{su} - t_{sk_{min}}) = 10 + 2 + 10 - 10 = 12ns$$


$$T \geq t_{pff_{max}} + t_{N2_{max}} + (t_{su} - t_{sk_{max}}) = 10 + 12 + 10 - 2 = 30ns$$

$$t_{sk} + t_h \leq t_{pff_{min}} + t_{N1_{min}}$$

$$\Rightarrow t_{sk} \leq t_{pff_{min}} + t_{N1_{min}} - t_h$$


و چون $t_h < t_{sk} < T$

$$\rightarrow t_{sk_{max}} = t_{pff_{min}} + t_{N1_{min}} - t_h = 2ns$$






$$T_{su} = t_{su} + t_{N1_{max}} - t_{N2_{min}}$$

$$T_H = t_h - t_{N1_{min}} + t_{N2_{max}}$$





$$t_{p_{clk-out}} = t_{N2_{max}} + t_{clk-Q} + t_{N1_{max}}$$


شکل ۱۰



مدارهای آسنکرون


در هر لحظه فقط یکی از ورودی‌ها پالس داریم.
 پالس‌های ورودی به اندازه Δt تأخیر دارند.
 فقط به ورودی‌های مستقیم شده یا مستقیم نشده نیاز داریم.
 در هر لحظه فقط یکی از ورودی‌ها تغییر سطح دارد.
 تغییرات ورودی‌ها به اندازه Δt تأخیر دارند.
 ورودی‌ها هم مستقیم شده و هم مستقیم نشده ممکن است استفاده شوند.
 مدارهای آسنکرون clk ندارند.
 تغییر حالت مدار بین از تغییر ورودی در صورت آبی صورت می‌گیرد.
 وجه تمایز مدارهای آسنکرون و سنکرون





مدارهایی که باید با هم شروع داشته باشند }
 " داشتن مدار تولید clk معقول بهره و اقتصادی نیست }
 اتصال مدارهای شروع کننده clk بخوابند }

Globally Asynchronous locally synch.



مثال تحلیل مدارهای استقراری و هم بنیادی :

- 1) تمام میرهای فیدبک را مشخص می کنیم
- 2) برای هر میر، متغیر y (متغیر فیدبک) در خروجی میر
- و متغیر x (متغیر ثانویه) به عنوان ورودی میر در نظر می گیریم.

1) Δt_1 : تاخیر فیدبک

2) Δt_2 : تاخیر فیدبک

بهره تغییر در $\Delta t_1 + \Delta t_2$

3) معادلات برای y بر حسب ورودی ها و راس نویسیم

$y_1 = xy_1 + \bar{x}y_2$, $y_2 = x\bar{y}_1 + \bar{x}y_2$


جدول کارتی $y_1 y_2$ را بر حسب ورودی ها و راس می نویسیم (جدول کارد)

	x	\bar{x}																
y_2	<table border="1"> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> <tr><td>0</td><td>0</td></tr> </table>	0	1	1	0	1	1	0	0	<table border="1"> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> <tr><td>0</td><td>0</td></tr> </table>	0	1	1	0	1	1	0	0
0	1																	
1	0																	
1	1																	
0	0																	
0	1																	
1	0																	
1	1																	
0	0																	
	y_1	y_2																

* دقت : متغیرهای حالت را در نظر بگیرید

- 5) حالات پایدار مدار را با دایره مشخص می کنیم (خانه های که $y_1 y_2 = y_1 y_2$)
- * حالت کل مدار (x, y_1, y_2)
- * حالت داخلی مدار (y_1, y_2)

* اگر در جدول حالتی هیچ دایره ای در یک ستون موجود نداشته باشد، آن گاه مدار هیچ گاه پایدار نمی شود به ازای آن ورودی
 * ولی می توان در یک سطر دایره داشت و همچنان پایدار بود
 * شروع باید از یک حالت پایدار باشند
 مدار پایدار کلی هست



جداول بوند (Flow table) *

حالت گذری است که حالات مدار که نشده اند.
 خروجی های نیز مشخص شده اند

خروجی x_1, x_2

	00	01	11	10
a	$a_{1,0}$	$a_{1,0}$	$a_{1,0}$	$b_{1,0}$
b	$a_{2,0}$	$a_{2,0}$	$b_{2,1}$	$b_{2,0}$

$x_1, x_2 = 11 \leftarrow x_1, x_2 = 01$ *
 حالت فعلی $a \leftarrow$ حالت فعلی a


$x_1, x_2 = 11 \leftarrow x_1, x_2 = 10$ *

$\Rightarrow a=0$
 $b=1$

x_1, x_2


	00	01	11	10
a	0	0	1	1
b	0	0	1	1

خروجی Z



$Y = xy + x_1 \bar{x}_2$
 $Z = x_1 x_2 y$

x	0	1
y	0	1
z	0	1





رقابت Race
 مدارهای آسنکرون
 مثل مثال فوق: حالت نهایی نمی چرخد تا یکی باشد

Race
 رقابت غیر بحرانی
 رقابت بحرانی (مثال)

00	11
01	10
11	10
10	10

برعکس حالت فوق
 00 \rightarrow 11
 01 \rightarrow 10
 10 \rightarrow 10

نوعی تقسیم حالت : Race-free : که کاربرد نظر داریم برای مدارهای جدول بوند



① $Y = R + (\bar{S} + y) = \bar{R}(S + y) = \bar{R}S + y\bar{R}$ $\xrightarrow{SR=0}$ $Y = S + \bar{R}y$ معادلی لے


② $Y = S(Ry) = \bar{S} + Ry$ $\xrightarrow{\bar{S}R=0}$ $Y = \bar{S} + Ry$ معادلی لے

①: y

	00	01	11	10
0	0	0	0	1
1	1	0	0	1

②: y'

	00	01	11	10
0	1	1	0	0
1	1	1	1	0



مثال ① معادلات
 $S_1 = x_1 y_2$
 $R_1 = \bar{x}_1 \bar{x}_2$
 $S_r = x_1 x_2$
 $R_r = \bar{x}_1 \bar{y}_2$

② جب کریکٹ شرط $SR=0$ یا $\bar{S}\bar{R}=0$ برقرار رہے۔
 میں کریکٹ ان حالات میں قبل $x_1 x_2$ استفادہ کریں۔

$Y_1 = S_1 + \bar{R}_1 y = x_1 y_2 + \bar{x}_1 y_1 + x_2 y_1$
 $Y_r = S_r + \bar{R}_r y = x_1 x_2 + x_2 y_2 + \bar{y}_1 y_2$

$x_1 x_2$

	00	01	11	10
0	00	01	01	00
1	00	01	11	10
1	00	10	11	10

$x_1 x_2$

	00	01	11	10
a	a	a	a	b
b	a	a	b	b

مثال طراحی با لے SR

رسم مدار → جدول کارنو → جدول لڈ → انتساب حالت → کاشن حالت → جدول روند → تصفیف → طراحی مدار با کاشن جدول

انتساب حالت: $a=0, b=1$ →

	00	01	11	10
0	0	0	0	1
1	0	0	1	1

y	Y	S	R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

$x_1 x_2$

	00	01	11	10
0	0	0	0	1
1	0	0	X	X


S

$x_1 x_2$

	00	01	11	10
0	X	X	X	0
1	1	1	0	0

R

$S = x_1 \bar{x}_2, R = \bar{x}_1$



مثال نوری را با لے $\bar{S}\bar{R}$ طراحی کنید.

طراحی مدارهای آسنکرون

- ۱- مشخصات طراحی
- ۲- جدول روند اصلی (جدول روندی که در هر شرطاً یک حالت پایدار دارد) ← Primitive flow table
- ۳- کاهش حالات (جدول ایجاب)
- ۴- انتخاب حالت
- ۵- در حالت بی اهمیت خروجی در حالات پایدار، خروجی قطعی نسبت به مهم!
- ۶- توابع بولی خروجی ها و تحریک (y) در جدول کارنوی آن ها ساده کرده، مدار را رسم می کنیم

DG

	00	01	11	10
a	c/-	a/0	b/-	-/-
b	-/-	a/-	b/1	e/-
c	a/0	a/-	-/-	d/-
d	c/-	-/-	b/-	d/0
e	f/-	-/-	b/-	e/1
f	b/1	a/-	-/-	e/-

مثال یک لچ D با ورودی (D, G) (Gate) و خروجی ها

خروجی Q

ترتیب حالات	0	1
a	0	1
b	1	1
c	1	0
d	1	0

مراحل 1 و 2

کاهش حالات ← حالات با نگار: حالاتی که بعد از تعیین مقادیر don't care معادل می شوند.

a	a/0	a/0	b/-	d/0
b	b/1	a/-	b/1	e/1

(a, b) → a
(b, e, f) → b

DG

	00	01	11	10
a	a/0	a/0	b/-	a/1
b	b/1	a/-	b/1	a/1

انتخاب حالت
a=0, b=1

جدول گند

	00	01	11	10
0	0	0	X	0
1	1	X	1	1

خروجی Z

حالت بقوی y

	00	01	11	10
0	0	0	1	0
1	1	0	1	1

z = y
y = DG + Ḡy




دقت: با در کردن جدول کارنوی پایایی، به صورتی گیرد نه فقط با توجه به خود جدول کارنوی.

Subject: (21)


Year. Month. Date. ()

(21)

بدون س، لا باج $\bar{S}\bar{R}$



y	y	s	R
0	0	1	X
0	1	0	1
1	0	1	0
1	1	X	1



* ندرانیک حالت پایدار به یک حالت ناپایدار و دوباره به حالت پایدار رفتی نباید یا تغییر یا خواسته در خروجی همرا باشد

مثال

a	0	b	-
b	c	-	(b)
c	(c)	1	d
d	a	-	(d)





* دردی وستی از (b) دردی را معرفی کنیم تا به c برویم خوبی را X ندرانیم چون خوبی های دو حالت پایدار متفاوت است


کاهش حالت:

* ممکن است حالاتی داشته باشیم که حاوی don't care باشند. مثال سنگین

حالت فعلی	حالت بعدی		خوبی	
	x=0	x=1	x=0	x=1
a	d	b	0	0
b	e	a	0	0
c	g	f	0	1
d	a	d	1	0
e	a	d	1	0
f	c	b	0	0
g	a	e	1	0



(e, g, d) (a, b) (c) (f)



* دسته های حاصل به شکل های زیر هستند


Subject: (59)

Year. Month. Date. ()

a	c/-	a/0	b/-	-/-
b	-/-	a/-	b/1	e/-
c	a/0	a/1	-/-	d/1
d	c/1	-/-	b/1	a/0
e	f/1	-/-	b/1	a/1
f	b/1	a/1	-/-	e/1

b	✓				
c	✓	d,e			
d	✓	d,e	✓		
e	c,f	✓	d,e	X	
f	e,f	✓	X	d,e	✓

مثال: بعضی از روابط منطقی: مجموعی یا باورها
تصادفی




* در این مثال حالت موجبی را ششم چون خط خوردند.

- ۱ جدول اجاب
- ۲ یافتن تمام حالات با برابری
- ۳ نمودار ادغام
- ۴ یافتن رابطه‌های ماکزیمال
- ۵ یافتن مجموعه‌های منجمل

(b, f, e) (a, c, d) (a, b)
 نکته: مجموعه‌های نهایی باید
 بسته ← اگر حالت شرطی (موجبی) وجود دارد درون مجموعه باشد.
 نویسی ← همی حالات مدار پوشش داده شده باشند.
 پس در مثال فوق می‌توان (a, b) را حذف کرد.

	a	b	c	d
1	1	2	1	1
2	2	0	1	0

b	(b,c)		
c	X	(d,e)	
d	(b,c)	X	(a,d)
e	X	X	✓ (b,c)



(e, d, c) (a, d) (a, b) (b, c)


صف
 $(a, b)(b, c)(d, e)$
 d, c
 c, e
 a, d
 مجموعه‌ی منجمل

Subject: 40

Year. Month. Date. ()

	00	01	11	10
1	100	200	-1-	700
2	100	200	210	-1-
3	110	300	210	-1-
4	110	300	410	-1-
5	-1-	300	210	810
6	-1-	410	400	910
7	110	-1-	410	500
8	110	-1-	210	810
9	110	-1-	410	810

2	✓							
3	X	X						
4	X	X	X					
5	X	X	✓	X				
6	X	X	X	✓	X			
7	✓	X	X	✓	X	X		
8	X	✓	✓	X	✓	X	X	
9	X	X	X	✓	X	✓	X	X
	1	2	3	4	5	6	7	8



(4, 4, 9) (3, 5, 8) (4, 7) (1, 7) (1, 2) (2, 8)

✓ a ✓ b X c ✓ d X e

* چون حالت شرط نداریم در احوال قابل حذف هستند


(4, 4, 9) → 110-200-300-410

a 400-210-300-410

00 → 11
00 → 20 → 11
00 → 10 → 11

a	a	d	a	d
b	b	d	c	b
c	a	c	c	b
d	b	d	a	d


حذف انتقال



* اگر نشد که مجاور داد فقط برای بحرانی ها که مجاور هم (اگر بیشتر)

انتساب حالت

	00	01	11	10
a	a	b	a	a
b	a	b	b	c
c	c	b	a	c
x	-	-	a	-




0	a	b
1	a	c

Subject: (41)

Year. Month. Date. ()


a	a	b	c	a
b	b	b	c	d
c	c	d	c	a
d	a	d	c	d



a	α	β	d
b	c	β	d

* ممکن است از حالت های قبلی مدار سوال برای پیاده کردن استفاده کرد

a	000	a	b	a	a
b	001	b	b	c	d
c	011	c	β	c	γ
γ	010	-	-	-	a
-	110	-	-	-	-
β	111	-	d	c	-
d	101	α	d	β	d
α	100	a	-	-	-




a ₁	a ₁	b ₁	a ₁	a ₁	000
a ₂	a ₂	b ₂	a ₂	a ₂	111
b ₁	b ₁	b ₁			001
b ₂	b ₂	b ₂			110
c ₁	c ₁		c ₁		011
c ₂	c ₂		c ₂		100
d ₁		d ₁		d ₁	010
d ₂		d ₂		d ₂	101

روش چند سطحی


a	a	b	a	a
b	b	b	c	d
c	c	d	c	a
d	a	d	c	d

→

sop





pos



hazard

hazard در استورن




توضیح مدار به صورت جدول روند اصلی
ساده سازی جدول روند
(Race free) (نسب حالت)

Subject: (42)

Year. Month. Date. ()

	0	1	11	10
a	0/1	b/1	-/1	c/1
b	a/1	0/0	d/1	-/1
c	a/1	-/1	e/1	0/0
d	-/1	g/1	0/1	f/1
e	-/1	b/1	0/0	e/1
f	h/1	-/1	d/1	0/1
g	h/1	0/1	d/1	-/1
h	0/1	g/1	-/1	c/1

مثال DFF با بیتی مثبت :



* نکته اساسی : در هر مرحله از پر کردن جدول روند نگاه کنیم در ستون و سطر
 حالت پایدار و هم در آن که هم خروجی مطلوبی داشته باشد.
 یعنی به آن عملکرد مدار را در خارج مشکل نکند.


Subject :

Year . Month . Date . ()

* مثال جدید مشکل حل کریم

	a	b	c	f_1	f_r
a'b'	0	0	-	1	
ac'	0	-	0	1	
ac	1	-	1	1	

* مدار طراحی کیمنده 010 و 1010 را شناسان دهد خروجی را set کند هم بوسیله مجاز نیست




هم بوسیله یعنی خروجی ا شد می تاینر جلو
نه این که ا تا می تاینر پس کن


مراجعه با هم بوسیله

Subject:

Year. Month. Date. ()




تبدیل انداز علامت به مگن ۲



برای مقایسه مگن ۲

مقایسه کننده با یک adder



$f_1 = \sum (0, 1, 2, 5, 7)$, $f_2 = \sum (0, 2, 3, 6)$

PLA ۶ سازه

f_1

a	b	c	
1	1	1	1
1	1	0	1
1	0	1	1
0	1	1	1


$f_1 = a'b' + a'c' + ac$ ✓
 $f_1' = ac' + a'bc$

a	b	c	
1	1	1	1
1	1	0	1
1	0	1	1
0	1	1	1

$f_2 = b'c' + a'b$
 $f_2' = b'c + ab$ ✓


Subject:

Year. Month. Date. ()



$$f = ca' + dba + d'cb'$$

7410 7400
2x
3 4




$$f = dc' + b'c' + ac' + d'ba + db'a$$

هر دیت دیدید مقدار یک ها زیاد است و هر اندکی زیاد دارد، از طریق جدول هم بد نیست استفاده کنید برای کیت کم تره


کد دتری :

000
001
011
010
110
111
101
100

a) NAND - AND



b) AND - NOR → pos







c) OR - NAND

d) NOR - OR → sop → AND


Subject: _____

Year. _____ Month. _____ Date. () _____



$$(a_3 a_2 a_1 a_0)(b_3 b_2 b_1 b_0) = (a_3 a_2 0 0 + a_1 a_0)(b_3 b_2 0 0 + b_1 b_0)$$

$$= (a_3 a_2)(b_3 b_2)(1 0 0 0) + (a_3 a_2)(b_1 b_0)(1 0 0) + (a_1 a_0)(b_3 b_2)(1 0 0) + (a_1 a_0)(b_1 b_0)$$




server → Quartus

Subject:

Year. Month. Date. ()

mojgan.ghasemi@gmail



extendable


تایم کنته یک سیرت
gate

1 0 1
1 0 0


Data ۲ ← مع کسه سیرت

a = b; سیرت
c = a; سیرت

a <= b; assignment
c <= a; assignment



سیرت	دردویی
0 0 0 0	0 0 0 0
0 0 0 1	0 0 0 1
0 0 1 1	0 0 1 0



$$b_0 = g_0 \oplus g_1 \oplus g_2 \oplus g_3$$

$$b_1 = g_1 \oplus g_2 \oplus g_3$$

$$b_2 = g_2 \oplus g_3$$

$$b_3 = g_3$$

Subject:

Year.

Month.

Date.

$$P_1 \mid P_r \mid d_r \mid P_c \mid d_\Delta \mid d_\gamma \mid d_v$$

$$P_1 = d_r \oplus d_\Delta \oplus d_v$$

$$P_r = d_r \oplus d_\gamma \oplus d_v$$

$$P_c = d_\Delta \oplus d_\gamma \oplus d_v$$

xor

$$S_0 = P_1 \oplus d_r \oplus d_\Delta \oplus d_v = ?$$

$$S_r = P_r \oplus d_r \oplus d_\gamma \oplus d_v = ?$$

$$S_c = P_c \oplus d_\Delta \oplus d_\gamma \oplus d_v = ?$$

هر عدد را نشان دار همان بیت قرار شده است (S_r, S_0)

$$(P_1, P_r, X_r, P_c, X_\Delta, X_\gamma, X_v)_r = (1100111)_r$$


مثال

$$S_0 = (P_1, x_r, x_\Delta, x_v) = (1, 0, 1, 1) = 1$$

$$S_r = (P_r, x_r, x_\gamma, x_v) = (1, 0, 1, 1) = 1$$

$$S_c = (P_c, x_\Delta, x_\gamma, x_v) = (0, 1, 1, 1) = 1$$

بیت شماره 0 قرار است $\rightarrow (111)_r$



OK!

001 $\rightarrow d_v$

$$(z+x')(z+z') = z \oplus x$$

xor

$$yz + y'z' = (y \oplus z)$$

x_2
y_2
..
..
..
..

$$x \oplus y \oplus z \oplus t$$

t_2
y_2
..
..
..
..

$$f = (x \oplus z \oplus t) + x'y$$