



طراحی 4-bit ALU

محمد جواد باور صاد

استاد: دکتر سید وحید میر مقتدایی

نیمسال دوم سال تحصیلی ۹۵-۹۶

Bavarsad.mj@gmail.com

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

فهرست

۱	چکیده
۱	مقدمه
۲	طراحی
۴	دستور شماره صفر (A)
۴	دستور شماره یک (A+1)
۴	دستور شماره دو (A+B)
۵	دستور شماره سه (A-B)
۵	دستور شماره چهار (\bar{A})
۵	دستور شماره پنج (A.B)
۵	دستور شماره شش ($A^V B$)
۵	دستور شماره هفت (A XOR B)
۶	تفاوت
۹	رسم شماتیک
۱۱	مدار فلیپ فلاب
۱۲	مدار مالتی پلکس
۱۴	مدار جمع کننده
۱۶	مدار ALU
۱۹	رسم Layout
۲۲	مشخصات و اندازه ها
۲۲	شبیه سازی
۲۴	Post Layout
۲۶	حد اکثر فرکانس

چکیده

واحد محاسبه و منطق (Arithmetic & Logic Unit) به اختصار (ALU)، مداری دیجیتالی است که عملیات حساب و منطق را انجام می‌دهد و یک قطعه اساسی از واحد پردازش مرکزی در کامپیوتر است. در این پروژه شماتیک و Layout یک ALU ساده که هشت عمل دیجیتالی مختلف را بر روی دو عدد چهار بیتی A و B انجام می‌دهد، طراحی شد و مورد آزمایش قرار گرفت. مدار طوری طراحی شده است که به صورت سنکرون و ALU PipeLine عمل کند و در هر پالس ساعت یک داده‌ی خروجی داشته باشیم. حداقل فرکانس کاری این ALU در بدترین حالت ممکن 515 MHz به دست آمد و Layout این مدار مساحتی حدود $11 \text{ mm}^2 / 0.11 \text{ mm}^2$ اشغال کرد.

مقدمه

در طول سال‌های گذشته معمولاً کاهش ابعاد مدارهای الکترونیکی و افزایش توان قابل حمل آن‌ها یکی از اهداف مهندسین الکترونیک بوده است. چنین آرمانی همواره عامل رشد سیستم‌هایی با تجمع بسیار زیاد یا به اختصار VLSI (Very Large Scale Integration) جهت پردازش سیگنال‌های دیجیتال خصوصاً در زمینه‌هایی که سرعت بالا از مهم‌ترین عوامل می‌باشد، بوده است. در این راستا ترانزیستورهای تولید شده از اتصال فلز- اکسید- نیمه هادی MOS (Metal Oxide Semiconductor) از اهمیت به خصوصی برخوردار هستند. دو نوع ترانزیستور بسیار معروف NMOS و PMOS به صورت مجتمع در قالب کلی CMOS شناخته می‌شوند که در طراحی IC‌ها کاربرد بسیاری دارند. تعداد بسیار زیادی از ترانزیستورها در یک مدار به صورت همزمان و در مساحت بسیار کم ساخته می‌شوند که برای انجام عمل دیجیتالی مشخصی طراحی شده‌اند. یکی از مداراتی که معمولاً جزئی از یک مداربزرگ‌تر است و به صورت VLSI تولید می‌شود، ALU است. واحد محاسبه و منطق (Arithmetic & Logic Unit) به اختصار (ALU)، مداری دیجیتالی است که عملیات حساب و منطق را انجام می‌دهد و یک قطعه اساسی از واحد پردازش مرکزی در کامپیوتر است. و حتی ساده‌ترین میکروپردازنده‌ها نیز دارای یک واحد محاسبه و منطق برای کارهایی از قبیل نگهداری زمان هستند. پردازنده‌های موجود در پرداشگرهای (CPU) مدرن و پردازنده‌های گرافیکی (GPU) داری واحد محاسبه و منطق قدرتمند و در عین حال پیچیده‌ای هستند. ممکن است هر قطعه دارای بیش از یک واحد محاسبه و منطق باشد. جان فون نویمن ریاضی دان قرن بیستم مفهوم ALU را در سال ۱۹۴۵، هنگامی که در حال نوشتن گزارش برای کامپیوتر جدید خود به نام EDVAC بود، مطرح کرد. در این پروژه شماتیک و Layout یک ALU ساده که هشت عمل دیجیتالی مختلف را بر روی دو عدد چهار بیتی A و B انجام می‌دهد، طراحی شد و مورد آزمایش قرار گرفت.

طراحی

ALU مورد نظر ما باید بتواند هشت دستور زیر را انجام دهد:

A (۱)

A+1 (۲)

A+B (۳)

A-B (۴)

\bar{A} (۵)


A.B (۶)

$A^V B$ (۷)

A XOR B (۸)

مدار ALU بسته به مقدار دستور وارد شده به آن باید یکی از دستورات بالا را انجام دهد. هر کدام از اعداد A و B در این طرح، ۴ بیتی هستند اما مدار به سادگی قابلیت ارتقا به تعداد بیشتری بیت را دارد. در صورت افزایش تعداد ارقام اعداد A و B، تاخیر تبدیل به مسئله‌ای مهم می‌شود زیرا هر جمع کننده نیاز به کری جمع کننده قبلی دارد و تا بلوک قبل محاسباتش را تمام نکند، محاسبات بلوک بعدی اعتباری ندارد. طرح پیشنهادی برای ساخت این ALU به این صورت است که ورودی‌ها (غیر از خود عدد A) ابتدا به یک مالتی‌پلکسرا وارد شوند سپس مقدار دستور، مشخص می‌کند که کدام ورودی‌ها به جمع کننده وارد شوند و در واقع مشخص می‌کند که کدام عمل انجام شود. سه مالتی‌پلکسرا برای تعیین ورودی B، Cl و خروجی (S یا CO) در نظر گرفته شده است. بنابراین چون تعداد دستورات هشت عدد می‌باشد، ما به مالتی‌پلکسرهای هشت به یک نیاز داریم. به هر دستور بالا یک کد دو دویی سه بیتی از صفر تا هفت به همان ترتیب بالا اختصاص داده شد که در جدول زیر آمده‌اند:

دستور	کد دستور به ده دهی	کد دستور به دو دویی (S0 S1 S2)
A	۰	۰۰۰
A+1	۱	۰۰۱
A+B	۲	۰۱۰
A-B	۳	۰۱۱
\bar{A}	۴	۱۰۰
A.B	۵	۱۰۱
$A^V B$	۶	۱۱۰
A XOR B	۷	۱۱۱



شکل (۱) بلوک دیاگرام طرح اولیهی ALU

ورودی‌های انتخاب هر مالتی‌پلکسرا سه بیت به صورت $S_0 S_1 S_2$ می‌باشند. ورودی‌های داده‌ی مالتی‌پلکسراها از D_0 تا D_7 طوری مقدار دهی می‌شوند که بسته به این که ورودی انتخاب مالتی‌پلکسراها که تعیین کننده نوع دستور می‌باشد چه مقداری باشد، عمل متناظر با آن دستور را اجرا کند. طرح اولیه‌ی این مدار به صورت بلوک-دیاگرام در شکل (۱) آمده است.

برای تعیین ورودی‌های مالتی‌پلکسراها بهتر است جدول درستی جمع کننده را رسم و با توجه به آن ورودی مالتی‌پلکسراها را مشخص کنیم. جدول درستی جمع کننده و تعدادی از دستوراتی که به راحتی نمی‌توان ورودی‌های مرتبط با آن‌ها را مشخص کرد در جدول زیر آمده است.

ورودی‌ها			خروجی		خروجی مورد انتظار برخی دستورات				
A	B	C _I	S	C _O	\bar{A}	A.B	A ^v B	A XOR B	
0	0	0	0	0	1	0	0	0	
0	0	1	1	0	1	0	0	0	
0	1	0	1	0	1	0	1	1	
0	1	1	0	1	1	0	1	1	
1	0	0	1	0	0	0	1	1	
1	0	1	0	1	0	0	1	1	
1	1	0	0	1	0	1	1	0	
1	1	1	1	1	0	1	1	0	

(۱) دستور شماره صفر (A)

در حالتی که $S_0 S_1 S_2$ برابر 000 باشد، باید خود عدد A به خروجی برود برای این کار کافی است ورودی مالتی‌پلکسرا اول و دوم، صفر (زمین) و خروجی مالتی‌پلکسرا سوم از S گرفته شود. یعنی D_0 ورودی مالتی‌پلکسرا سوم به خروجی S از Adder متصل باشد.

(۲) دستور شماره یک (A+1)

در حالتی که $S_0 S_1 S_2$ برابر 001 باشد، عدد A باید با یک جمع شده و در خروجی ظاهر شود. برای این کار ورودی B را صفر و کری ورودی C_I را برابر یک قرار می‌دهیم. بنابر این باید ورودی D₁ مالتی‌پلکسرا اول به زمین، و ورودی D₁ مالتی‌پلکسرا دوم و سوم به ترتیب به VDD و S متصل شوند.

(۳) دستور شماره دو (A+B)

در حالتی که $S_0 S_1 S_2$ برابر 010 باشد، عدد A باید با عدد B جمع شده و در خروجی ظاهر شود. بنابر این باید ورودی D₂ مالتی‌پلکسرا اول به خود عدد B، و ورودی D₂ مالتی‌پلکسرا دوم و سوم به ترتیب به C_I و S متصل شوند.

(۴) دستور شماره سه (A-B)

در حالتی که $S_0S_1S_2$ برابر 011 باشد، عدد B باید از A کم شده و در خروجی ظاهر شود. در دیجیتال برای انجام عمل تفریق، مقدار B را متمم ۲ کرده و با عدد A جمع می‌کنیم. بنابر این ورودی D3 مالتی‌پلکسراول \bar{B} ، مالتی‌پلکسراول VDD و مالتی‌پلکسراول S خواهد بود. به این ترتیب عدد B ابتدا متمم ۱ (NOT) می‌شود و با یک جمع می‌شود که تبدیل به متمم ۲ عدد B می‌شود سپس با عدد A جمع می‌شود. حاصل این عمل تفریق B از A را به دست می‌دهد. پس باید ورودی D3 مالتی‌پلکسرهای اول، دوم و سوم به ترتیب به \bar{B} , VDD و S متصل شوند.

(۵) دستور شماره چهار (Ā)

در حالتی که $S_0S_1S_2$ برابر 100 باشد، متمم عدد A باید در خروجی ایجاد شود. بنابر این مشخص است که نیازی به عدد B نداریم پس ورودی D4 مالتی‌پلکسراول باید زمین شود. همان‌طور که از جدول درستی که قبل از آمده است بر می‌آید، در حالتی که Cl یک و خروجی از S گرفته شود، \bar{A} ایجاد می‌شود. پس ورودی D4 مالتی‌پلکسراول و سوم را به ترتیب VDD و S قرار می‌دهیم.

(۶) دستور شماره پنج (A.B)

در حالتی که $S_0S_1S_2$ برابر 101 باشد، حاصل ضرب منطقی دو عدد A و B باید در خروجی ایجاد شود. واضح است که ورودی D5 مالتی‌پلکسراول باید خود عدد B باشد. از بررسی جدول درستی جمع کننده در می‌یابیم که اگر Cl را برابر صفر قرار دهیم و خروجی را از CO بگیریم نتیجه، حاصل ضرب منطقی A و B خواهد بود. بنابراین ورودی D5 مالتی‌پلکسراول و سوم را به ترتیب به GND و CO متصل می‌کنیم.

(۷) دستور شماره شش (A^vB)

در حالتی که $S_0S_1S_2$ برابر 110 باشد، حاصل جمع منطقی دو عدد A و B باید در خروجی ایجاد شود. مشخص است که ورودی D6 مالتی‌پلکسراول باید خود عدد B باشد. از بررسی جدول درستی جمع کننده در می‌یابیم که اگر Cl را برابر یک قرار دهیم و خروجی را از CO بگیریم نتیجه، حاصل جمع منطقی A و B خواهد بود. بنابراین ورودی D6 مالتی‌پلکسراول و سوم را به ترتیب به VDD و CO متصل می‌کنیم.

(۸) دستور شماره هفت (A XOR B)

در حالتی که $S_0S_1S_2$ برابر 111 باشد، حاصل جمع انحصاری دو عدد A و B باید در خروجی ایجاد شود. روشن است که ورودی D7 مالتی‌پلکسراول باید خود عدد B باشد. از بررسی جدول درستی جمع کننده در می‌یابیم که اگر Cl را برابر صفر قرار دهیم و خروجی را از S بگیریم نتیجه، حاصل جمع انحصاری منطقی A و B خواهد بود. بنابراین ورودی D7 مالتی‌پلکسراول و سوم را به ترتیب به GND و S متصل می‌کنیم.

تفاوت

نکته‌ای که لازم است ذکر شود این است که اتصالاتی که بیان شد مربوط به بلوک جمع کننده‌ی اول هستند و در بلوک‌های بعدی تفاوتی جزئی ایجاد می‌شود. تفاوت آن است که در دستورهای شماره یک، دو و سه ما در بلوک‌های بعدی نیاز به کری تولید شده در بلوک قبلی داریم بنابر این ورودی‌های D1، D2 و D3 مالتی‌پلکسر دوم در بلوک‌های بعدی، هر سه باید به کری بلوک قبل متصل شوند. بنابر این بلوک اول در ورودی‌های مالتی-پلکسر دوم با سایر بلوک‌ها تفاوت دارد.

در شکل‌های زیر خلاصه اتصالات هر کدام از مالتی‌پلکسرها آورده شده است.



شکل (۲) ورودی‌های مالتی‌پلکسر اول



شکل (۳) ورودی‌های مالتی‌پلکسر دوم مربوط به بلوک اول




شکل (۴) ورودی‌های مالتی‌پلکسر سوم



شکل (۵) مالتی پلکسر دوم مربوط به بلوک های بعدی


رسم شماتیک

پس از طراحی اولیه‌ی ALU نوبت به رسم شماتیک آن در نرم‌افزار Cadence می‌رسد. در رسم شماتیک اصلی ALU از سه جزء مختلف استفاده شده است که شامل Adder، مالتی‌پلکسر و فلیپ‌فلاب می‌باشد. شماتیک هر کدام از این اجزاء به صورت جداگانه با استفاده از ترانزیستوهای NMOS و PMOS در تکنولوژی ۱۸۰ nm در یک فایل مجزا رسم شد سپس layout شان نیز رسم شده، تست‌های DRC و LVS گرفته شد و در نهایت سیمبول مربوط به هر کدام ایجاد گردید. برای جلوگیری از پیچیدگی مدار در رسم ALU نهایی که شامل تعدادی Adder، فلیپ‌فلاب و مالتی‌پلکسر است از این سیمبول‌ها استفاده شد. برای ساخت سیمبول هر جزء پس از رسم شماتیک آن از منوی گزینه‌ی Design Create Cellview » From Cellview را انتخاب می‌کنیم.




شکل (۶) مسیر ایجاد سیمبول

پس از تایید پیغام‌ها، وارد صفحه‌ی سمبول می‌شویم. در این صفحه می‌توان جای پورت‌ها، اندازه و شکل سیمبول را به دلخواه تغییر داد. پس از ویرایش نهایی از منوی Check and Save گزینه‌ی Design را انتخاب کرده و پنجره‌ی را می‌بندیم.



شکل (۷) سیمبول ساخته شده برای فلیپ‌فلاب


از این پس برای استفاده از این مدار در طراحی‌های بعدی نیاز به رسم دوباره‌ی آن نیست و می‌توان از مسیر Instance»Brows»Bavarsad»FF»symbol از سیمبول ایجاد شده استفاده کرد. شکل (۸) نحوه استفاده از سیمبول ساخته شده را نشان می‌دهد. در اینجا Bavarsad نام Library و FF نام Cell مدار من بوده است.




شکل (۸) استفاده از سیمبول ساخته شده در رسم شماتیک

مدار فلیپ فلاپ

برای ساخت فلیپ فلاپ از مدار شکل زیر استفاده شده است. این فلیپ فلاپ حساس به لبهی بالا رونده است و Q و \bar{Q} را تولید می‌کند. شماتیک رسم شده‌ی آن در نرم‌افزار نیز در شکل (۹) آورده شده است.




شکل (۹) مدار فلیپ فلاپ




شکل (۱۰) شماتیک فلیپ فلاپ

مدار مالتی پلکسر

برای ساخت مالتی پلکسر از مالتی پلکسرهای دو به یک ریستورینگ استفاده شد. این روش ساخت مالتی پلکسر هشت به یک، علاوه بر تحمیل خازن کمتر دارای ولتاژ Low و High مناسب تری هست. اگر از ماکس چهار به یک استفاده می شد طبقات بیشتری از ترانزیستورها نیاز بود و بنابراین باید دارای سایز بزرگتری می شدند (که به معنی خازن بیشتر می باشد). همچنین طبقات سری ترانزیستور باعث افت ولتاژ High و افزایش ولتاژ Low می شود. به دلیل این که این نوع از مالتی پلکسرهای ورودی را معکوس می کنند و ما تعداد فردی از آنها را به صورت سری استفاده کرده ایم، در انتهای مدار نیاز به یک NOT داریم تا علامت خروجی و ورودی یکسان شوند. مدار استفاده شده برای ساخت مالتی پلکسر و شماتیک رسم شده در نرم افزار در شکل های زیر آمده اند.




شکل (۱۱) شماتیک مالتی پلکسرو هشت به یک



شکل (۱۲) مدار مالتی پلکسor هشت به یک

مدار جمع کننده (Adder)

نمودار بلوکی یک جمع کننده چهار بیتی که با استفاده از چهار Full Adder ساخته شده است، به صورت زیر است.




شکل (۱۳) (الف) جمع کننده چهار بیتی (ب) Full Adder

برای ساخت یک Full Adder جدول درستی را ایجاد کرده، روابط S و C_{out} را استخراج کرده و پس از ساده سازی به روابط زیر می‌رسیم.

$$S = A\bar{B}\bar{C} + \bar{A}BC + \bar{A}\bar{B}C + ABC = (A \oplus B) \oplus C$$


$$C_{out} = AB + AC + BC = AB + C(A + B) = \overline{\bar{A}\bar{B}} + \bar{C}(\bar{A} + \bar{B})$$

در نهایت با استفاده از این توابع مدار جمع کننده به صورت زیر ساخته می‌شود.




شکل (۱۴) مدار جمع کننده (Full Adder)

مدار رسم شده برای جمع کننده در نرم افزار Cadence در شکل های زیر آمده است.




شکل (۱۵) شماتیک تولید S جمع کننده




شکل (۱۶) مدار تولید C_{OUT} جمع کننده

مدار ALU


شماتیک رسم شده‌ی دو بلوک اول مدار ALU در نرم‌افزار با استفاده از سیمboleها، در شکل(۱۹) آورده شده است. پس از رسم شماتیک کل مدار برای خود این مدار نیز یک سیمbole ساختیم که شبیه‌سازی و کار با آن ساده‌تر گردد. در یک Cellview جداگانه به نام ALU از این سیمbole استفاده شد. ورودی‌ها و خروجی‌ها مشخص شدند و با اعمال داده‌های مختلف مدار شبیه‌سازی شد و مورد آزمایش قرار گرفت. برای این این که مدار به صورت سنکرون کار کند باید قادر به استفاده از پالس کلاک ساعت باشد که خود مستلزم استفاده از فلیپ‌فلاب است. همان طور که در شکل نیز مشخص است بر سر هر کدام از ورودی‌های A0 تا A3 همچنین C3 تا B3 و نیز S1,S0,Cl و S2 یک فلیپ‌فلاب قرار گرفته است. همچنین بر سر خروجی‌های E0 تا E3 و B0 نیز فلیپ‌فلاب قرار گرفته است. بنابر این سیستم به صورت PipeLine عمل می‌کند و با هر پالس ساعت یک خروجی داریم. به این ترتیب با هر پالس ساعت یک سری از داده‌ها برای عملیات وارد ALU می‌شوند و همزمان داده‌ایی که قبل پردازش شده بودند به خروجی می‌روند. ورود داده‌های خام، پردازش و خروج داده‌های خروجی به اندازه‌ی دو پالس ساعت زمان می‌برد.



شکل (۱۷) سیمbole ساخته شده برای کل مدار ALU




شکل (۱۸) استفاده از سیمبول ALU در صفحه‌ی شماتیک برای اجرای شبیه‌سازی




شکل (۱۹) شماتیک مدار ALU در نرم افزار Cadence

رسم Layout


پس از رسم شماتیک و انجام شیوه سازی و اطمینان از صحت عملکرد مدار، نوبت به رسم Layout مدارها می‌رسد. برای رسم Layout، در صفحه‌ی شماتیک از منوی Tools ، Layout XL در صفحه‌ی شماتیک از منوی Design Synthesis»Lauout XL ، Tools را انتخاب می‌کنیم. پس از تایید پیغام‌های داده شده یک صفحه‌ی Layout باز می‌شود. حال در این صفحه را اجرا می‌کنیم. پس از این کار همه‌ی ترانزیستورهای استفاده شده در شماتیک با همان اندازه‌ها و نام‌های مشابه وارد صفحه‌ی Layout می‌شوند. اکنون می‌توان Layout مدار را ترسیم کرد. لی اوت‌های رسم شده فلیپ‌فلاب، مالتی‌پلکسر، Adder و ALU نهایی در شکل‌های زیر آورده شده‌اند.




شکل (۲۰) فلیپ Layout فلاپ



شکل (۲۱) مالتی پلکسر Layout



شکل (۲۲) جمع کننده Layout



شکل (۲۳) کلی Layout

مشخصات و اندازه‌ها


در رسم Layout از سه مطال یک، دو و سه برای سیگنال، مطال چهار برای VDD و مطال پنج برای GND استفاده شد. طول و عرض مدار نهایی $589 \times 185 \mu\text{m}^2$ به دست آمد. بنابراین مساحت کل مدار $10865 \mu\text{m}^2$ یا 0.108 mm^2 محاسبه می‌شود.

شبیه‌سازی


هر کدام از اجزا مدار یعنی فلیپ‌فلاب، مالتی‌پلکسر و Adder به طور جداگانه مورد آزمایش قرار گرفتند که در اینجا فقط به ارائه‌ی تصاویری از شبیه‌سازی آن‌ها بسته می‌کنیم.

برای شبیه‌سازی ALU دو حالت مختلف را در نظر گرفتیم. در هر حالت دو مقدار متفاوت به ورودی‌های A و B داده شد و نتایج با مقادیر از قبل محاسبه شده مقایسه گردید. در هر حالت مدار به خوبی عمل می‌کرد. مقادیر موردنظر انتظار و نتایج شبیه‌سازی در جداول و شکل‌های زیر آورده شده است.


حالت	ورودی		$S_0S_1S_2$								
	A	B	000	001	010	011	100	101	110	111	
حالت ۱	1100	1010	1100	1101	10110	10010	0011	1000	1110	0110	
حالت ۲	1001	1101	1001	1010	10110	00110	0110	1001	1101	0100	




شکل (۲۴) شبیه‌سازی ALU در حالت اول



شکل (۲۵) شبیه سازی ALU در حالت دوم




شکل (۲۶) شبیه سازی فلیپ فلاب



شکل (۲۷) شبیه سازی Adder


Post Layout

پس از انجام آنالیز LVS و اطمینان از match بودن layout رسم شده با شماتیک، می توانیم عمل extraction به همراه المان های پارازیتی و به دنبال آن post layout simulation را انجام دهیم. از منوی Assura گزینه RunRCX را انتخاب می کنیم و در پنجره‌ی باز شده گزینه Extracted View را روی Output قرار می دهیم. مقابله گزینه View نام دلخواهی را وارد می کنیم. سپس در بخش بالایی پنجره، تب Extraction را انتخاب می کنیم و گزینه Extraction Mode را روی RC ست می کنیم. به این ترتیب عمل extraction مقاوته خازنی انجام می گیرد. در بخش Ref Node گره GND را به عنوان گره مرجع وارد می کنیم و در نهایت روی OK کلیک می کنیم. پس از انجام عمل Extraction یک View با همان نامی که انتخاب کرده بودیم در آن سلوول ایجاد می شود. نتیجه در شکل زیر آمده است.




شکل (۲۸) Post Layout

سپس PostLayout شبیه سازی شد و مشاهده شد که زمان صعود و نزول سیگنال‌ها کمی افزایش یافته است. نتیجه در شکل زیر آورده شده است.



شکل (۲۹) شبیه سازی Post Layout



شکل (۳۰) نتایج شبیه سازی شده در حالت بزرگ نمایی شده برای مشاهده بیت زمان

صعود و نزول


حداکثر فرکانس

بیشترین تاخیر مدار در حالتی است که دستورات جمع و تفریق را انجام می‌دهد. بنابراین ما برای به دست آوردن حداکثر فرکانس کاری، مدار را در بدترین حالت امتحان کردیم. برای اطمینان مدار را در شرایط بهتری نیز آزمایش کردیم که در حالت دوم فرکانس بالاتری به دست آمد. در هر حالت دو عدد ثابت به A و B اختصاص داده شد و فرکانس CLK تغییر داده شد همچنین به صورت متوالی کد دستور را بین دستورات A+B و A-B تغییر دادیم. مشاهده شد که هنگامی که دوره تنابوب CLK از حدود $1/94\text{ns}$ بیشتر می‌شود مدار به درستی کار نمی‌کند. با این حساب حداکثر فرکانس کاری مدار حدود 515MHz به دست می‌آید.

حالت	ورودی‌ها			مقادیر مورد انتظار		دوره تنابوب و فرکانس	
	A	B	C _I	A+B	A-B	حداقل دوره تنابوب	حداکثر فرکانس
۱	1111	1111	1	11111	10000	1/94 ns	515 MHz
۲	0111	0111	0	01110	10000	1/4 ns	720 MHz



شکل (۳۱) شبیه سازی مدار در فرکانس 515MHz (حالت اول)



شکل (۳۲) شبیه سازی مدار در فرکانس ۷۲۰ MHz (حالت دوم)