


# (Analog switch)

www.maxim-ic.com

Application note 638






selecting the right emos analog switch

کاربردها: آنالوگ سوئیچ: Multiplexing demux





در داخل FPGA ها

IC 4007 دارای ۳ nmos و ۳ pmos است. توسط این IC می توان گیت ها و آنالوگ سوئیچ را ساخت در VCO ها، A/D ها، ...



برای pmos:




در ناحیه فعال Nmos ->

$$V_{DS} > V_{GS} - V_T$$

$$V_D - V_S > V_G - V_S - V_T$$

این کابل ظرفیت کابل (بازم تغییر می کند)  $I_D = \frac{1}{2} (M_n) (C_{ox}) \left(\frac{W}{L}\right) (V_{GS} - V_T)^2$   
صنایب K طول کابل



مطالعه IC CA3140 مطالعه فصل 1 کتاب مدار مجتمع CMOS آنالوگ بزرگ پاور 2

نکته: تمام آنالوگ سوئیچ ها در ناحیه تریاودر عمیق کار می کنند.

$$V_{DS} < V_{GS} - V_T$$

$$k = \frac{1}{2} \mu_n C_{ox} \frac{W}{L}$$

ناحیه تریاویز :

$$I_D = k [ 2 (V_{GS} - V_T) V_{DS} - V_{DS}^2 ]$$

$$I_D \approx \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) V_{DS}$$

$$R_{DS} = \frac{V_{DS}}{I_D} = \frac{1}{\mu_n \cdot C_{ox} \times \frac{W}{L} (V_{GS} - V_T)}$$

↑  
بیشتر شدن  
↓  
طول کانال  
↑  
مقدار خازن در واحد سطح

مویلیتی الکترون کم تر از خود کانال


$$V_T = V_{T0} + \psi \left[ \sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right]$$

ولتاژ سوپرسیم بادی (بدنه)

$$V_{T0} = \phi_{ns} + e\phi_f + \frac{Q_{dep}}{C_{ox}}$$

$$\phi_f = \left( \frac{kT}{q} \right) \ln \left( \frac{n_{sub}}{n_i} \right)$$

تکنولوژی 200 nm (نانو متر) یعنی قدرت ساخت CMOS با طول 200 nm کانال  
حدقل طول کانال که توانسته از بارند 80 nm است. طول موج سبز 450 nm  
تکنولوژی 100 nm یعنی عرض کانال 100 مایکرون.






\* مشخصات آنالوگ سوئیچ :


- 1- سوئیچ وقتی وصل گردد باید مقاومت آن صفر باشد
- 2- باید دو طرفه باشد
- 3- تابع ولتاژ نیست.

in ————— out

\*  $V_{DS}$  باید تا می تواند کم باشد اگر مقاومت زیاد باشد خازن شارژ می کند  
بنا بر این در آنالوگ سوئیچ به کانال با مقاومت پایین احتیاج است. برای پایین آوردن مقاومت کانال باید  $\frac{W}{L}$  بزرگ باشد. برای بزرگ کردن  $\frac{W}{L}$  در عمل تعدادش زیاد mosfet را بهم موازی می کنیم. همین کار  
تعداد نداشته کار استفاده در آنالوگ سوئیچ زیاد است. برای بالا بردن ولتاژ ورودی  $\frac{W}{L}$  را بزرگ می کنیم  
باین کار توانسته از تا 200V ولتاژ را افزایش دهند.  
آر  $\frac{W}{L}$  را بار بالا بردن ولتاژ بزرگ کنیم،  $\frac{W}{L}$  را نیز باید افزایش دهیم تا مقاومت کانال افزایش نیابد  
طول قطعه بزرگ می شود.  
\* کاری که ما می توانیم کنیم افزایش  $R_{DS}$  می توانیم کنیم افزایش  $V_{GS}$  با بالاترین حد مجاز است.






$P \leftarrow V_i = \text{high}$  در ترانزیستور عمیق  
 $N \leftarrow V_i = \text{low}$  در ترانزیستور عمیق



$V_D = 10 - 100 \text{ m}(10^{-9})$

\* در آنالوگ سوئیچ بار را P به +VDD و بار را N به -VCC وصل می کنند



در آنالوگ سوئیچ چرا دوتا mosfet باید ترانزیستور موازی می شوند؟

- ۱- بایولار بودن (دو جهت بودن) آنالوگ سوئیچ
- ۲- نوتا مقاومت در ناحیه ترانزیستور موازی شود تا مجموعش ازین مقاومت کمتر گردد. تا تقریباً نصف شود. on resistance کم شود.

۱۳۳ هزار مرتباً ~ mux 9601, mux 9602 در صورتی

جلسه دوم ۷، ۱۲، ۱۵

$$R_{on(N)} = \frac{1}{\frac{1}{\mu_n} C_{ox} \left(\frac{W}{L}\right) (V_G - V_S - V_T)}$$

$\downarrow$   $V_{DD}$       $\downarrow$   $V_{in}$

$$R_{on(P)} = \frac{1}{\frac{1}{\mu_p} C_{ox} \left(\frac{W}{L}\right) (V_G - V_S - V_T)}$$

$\downarrow$   $V_{DD}$       $\downarrow$   $V_{in}$

$$R_{on} = R_{on(N)} \parallel R_{on(P)}$$

توجه:  $V_{DD}$  باید ترانزیستور  
 $R_{on}$  کم کمتر است

ص ۱۳۴ منحن این صغ

هر چه  $V_{DD}$  (یا  $V_{+}$ ) بیشتر باشد،  $R_{on}$  کمتر است. بنابراین بارها با آنالوگ سوئیچ باید بالاترین

ص ۷۰۰ را انتخاب کنیم.

۱- مشکل اول: آثر لایتنه  $V_{in} \leq V_{DS}$  (ولتاژ سیگنال یا ورودی) عوض شود  $R_{on}$  در یک طرف می آید

۲- مشکل دوم

$$V_t = V_{T0} + \gamma \left[ \sqrt{2\phi_p + V_{SB}} - \sqrt{2\phi_p} \right]$$

برای حل مسأله فوق به ص ۱۱۲ رجوع شود

$V_c$  را high بعد low می کنیم.  $n_1$  و  $p_1$  روشن، بنابراین  $p_2$  و در نهایت  $n_2$  روشن می آید

سیگنال in از طریق  $n_2$  و  $p_2$  به بادی  $n_1$  می آید، بنابراین  $V_{SB}$  (ولتاژ سوئس به بادی) در  $n_2$  و  $p_2$  صفر می آید.

$n_1$  و  $p_1$  خاموش و  $n_2$  روشن دیده  $n_1$  به زمین چسباند.

ص ۱۱۳ ماتریس  $4 \times 4$  آنالوگ سوئیچ


ص ۱۱۴ کار داخل قطعه را ببینید.

ص ۱۱۲ دو سوئیچ با هم ارتباط دارند ولی بسیار ضعیف شد به این ارتباط crosstalk


\* میگویند یعنی ارتباط اطلاعات از یک کانال به کانال دیگر وقتی که چند تا سوئیچ در داخل یک مدار کار می رود.

مدار محافظت از mosfet ها :

ورودی mosfet ها باید حتماً محافظت شوند. برای این کار جوی هر گیت mosfet یک مدار حفاظت دور نصب شده است. در حقیقت در تمام گیت های cmos این کار می شود. ص ۱۱۴



ص ۱۱۴ : مشخصات یک سوئیچ 4051 آورده شده است که در آن پارامتر  $make-before-break$  اشاره شده. بار هم این مشخصه به ص ۱۳۲ می رود.



ص ۱۳۴  $\Delta$

وضعیت ۱- 
$$A_v = 1 + \frac{R_1}{R_r + R_p}$$

وضعیت ۲- 
$$A_v = 1 + \frac{R_1 + R_r}{R_p}$$


\* باید سوئیچ کار رفته شده در مدار بالا  $make\ before\ break$  باشد زیرا در غیر این صورت گسستگی سیگنال بوجود می آید و خروجی به اجتماع می رود. اما سوئیچ ها کار رفته شده در حالتی بکرها باید  $break\ before\ make$  باشند.

① make before Break


② break before make

\* مدار زیر یک Sample and hold می باشد.


یعنی نمونه گیری و نگه دار می کند.




وقتی سوئیچ وصل شود سیگنال ورودی داخل  $ehold$  شارژ شده و هنگامی که سوئیچ باز می آید یعنی قطع می شود اطلاعات ناخواسته ناشی از فرآیند کپاژنس در داخل خازن قرار می گیرد. برای جلوگیری از این کار و معمولاً سیگنال بصورت تفاضلی به داخل یک تقویت کننده دیفرانسیل هدایت می گردد بدین ترتیب سیگنال ناخواسته به ورودی دیفرانسیل به عنوان واحد مشترک داده شده و سیگنال اضافی حذف می گردد. در حقیقت برای غلبه بر اثر  $ehold$  در آنالوگ سوئیچ سیگنال بصورت دیفرانسیل مثلاً به شکل زیر به ورودی تقویت کننده دیفرانسیل وارد می گردد.



در حقیقت یک اثر کپاژنس مثلاً روی پایه منفی خروجی ایجاد کردم. (ص 137 مطالعه گردد) (فصل 12) برزاد بصورت مطالعه شود!




در فرکانس های بالا وضع دشمن تر است. چون مقاومت لحکم تر است. بنابراین انتقال دیتای (Data) ناخواسته از خازن C بیشتر خواهد بود. برای این کار از T switches استفاده می گردد. ولی قبل از معرفی T سوئیچها یک نمونه مدار  $track \& hold$  که در آن از بروز پدیده  $charge \ injection$  جلوگیری به عمل آمده را مثال می زنیم:



( توضیحات مدار در ص 137 )

# T-Switches for higher Frequency


یک نمونه T سوئیچ در زیر آمده. جهت انتقال لینا (Data) ،  $S_1$  و  $S_2$  بسته می شود. لینال وارد Sample & hold می گردد. در موقع hold ،  $S_1$  باز گردیده و  $S_3$  بسته می شود. بین حرکت لینا نسبتی در charge injection از طریق  $S_3$  زمین می آید.



ص ۱۳۸ :


ص ۱۳۵ Signal handling

سوال: یک آنالوگ سوئیچ که  $V_c$  کنترل آن فعال شده (مثل زیر) آیا کار می کند؟




چند، چون باید ابتدا بایس شود تا بتواند راه بیفتد.

سوال: آیا مدار زیر کار می کند؟




در آنالوگ سوئیچ هرگاه لینال آنالوگ  $V_{DD}$  برسد، mosfet داغ کرده و جریان زیادی نمی کشد. این دامنه لینال ورودی زیاد است. بین مدار کار نمی کند. (صحیح)




اگر  $V_c$  حد اکثر  $V_{DD}$  باشد مدار جواب می دهد.

اگر  $R_L$  بزرگتر یا کوچکتر از  $R_{on}$  باشد تطبیق امپدانس نداریم و در آن  $R_{on}$  و  $R_L$  اهم برابر است. بهترین حالت است.

نصفه ۱۱ بجای رهنظر مطالعه گردد.



مدار قابل چون تک تقطیه ای است بایس می خواهد ولی آرد دو تقطیه ای بود بایس احتیاج ندارد.







مدار رده بود بایس می خواهد زیرا دو تقطیه ای است و سطح  $V_{in}$  کمتر از  $V_{DD}$  است.

اعمال یا لس فرمان :

یک سوئیچ وقتی موفق عمل می کند که اگر زمین است باید پای فرمان زمین باشد و به اندازه سطح  $V_{DD}$  هم فرمان کنترلی بگیرد.

در مدار رویه رو برای داشتن فرمان موفق باید پای کنترل سوئیچ به کمترین مقدار  $V_{DD}$  باشد و سطح فرمان به اندازه  $V_{DD} + 7$  بالا باشد.

در مدار رویه رو چون پایه کنترلی توسط خروجی میکرو تغذیه می شود و سطح خروجی میکرو TTL (0-5V) است بین مدار کار نمی کند. برای حل مشکل مذکور باید سطح تحریک  $V_c$  را به 12V برسانیم تا آنالوگ سوئیچ عمل کند.



وقتی  $V_{c1} - 6$  low است Q خاموش بونه و در نهایت خروجی 12V به ورودی  $V_c$  از آنالوگ سوئیچ وارد و روشن می گردد.

در صفحه Logic Level Conversion (صفحه 117) تبدیل سطح لاجیک داریم -

فصول ۲ و ۱۲ بصورت زمانی مطالعه گردد.

به سایت زیر جهت برداشت اطاعت تکلیفی مراجعه کنید.

www.vishay.com

www.onsemi.com

www.pericom.com

www.advancedlineardeviceinc.com

www.intersil.com application note AN1034

جلسه سوم ۸۵، ۱۲، ۱۴

(comprators)

مقایسه کننده ها :

Voltage comprators ۹۰


مناسب با مقدار  $V_1$  و  $V_2$  ورودی خروجی high یا low می شود. برای حلقة باز یک مقایسه کننده معمولاً چند بزرگ است که هر چه کمتر از بزرگ یک op-Amp است.

بزرگ؟ برای حلقة باز تعداد op-Amp را بدست آورید.


برای ولتاژ منکاشن پایین در رنج 3000 تا 1000 است. در نتیجه ولتاژ ورودی که لازم است تا در تغییر وضعیت ایجاد کند ۳۷ میلی‌ار. تا 3 mV است.  
 یک مقایسه کنید یک مدل A/D یا D/A است.  
 از op-amp می‌توان به عنوان مقایسه کننده نیز استفاده کرد.

ص ۹۱  
 یک op-amp همواره تقریباً در یک حلقه بسته بکار می‌رود. می‌توان op-amp را به عنوان Comparator استفاده کرد. ولی Comparator را می‌توان به عنوان op-amp استفاده کرد.  
 op-amp ها دارای جریان سازگی اند. (مثلاً 741)

ص ۲۵  
 یک op-amp همواره تقریباً  
 یک مدل D/A است از نوع DAC 801  
 در ورودی آن یک op-amp موجود است.  
 اگر خازن جریان ساز را اضافه کنیم در نگاه A/D شما نیاز دارید خواهد شد.  
 در اینجا خازن جریان ساز قطب غالب می‌باشد.



ص ۹۱  
 کمترین مشخصه مقایسه کننده عموماً زمان پاسخ یا زمان تأخیر می‌باشد.  
 این زمان است بین ولتاژ ورودی و ولتاژ خروجی.  
 مطالعه IC op-amp CA3140 که یک قطعه 6 مگاهرت mos-fet است.



$$\frac{dv_o}{dt} = 2\pi f V_m \cos \omega t$$

$$\left. \frac{dv_o}{dt} \right|_{t=0}^{max} = 2\pi f V_m$$

sllewRate : (سرعت خروجی)  
 مدار رولر دورا در نظر بگیرید


$$V_o = V_m \sin \omega t$$

در خروجی یک ولتاژ  $\frac{dv_o}{dt}$  کمترین ولتاژ است.

$$\left. \frac{dv_o}{dt} \right|_{sllew} = \text{sllew Rate}$$

$$\left. \frac{dv_o}{dt} \right|_{max} < \left. \frac{dv_o}{dt} \right|_{قطب}$$





اگر  $\frac{dV_o}{dt} \leq S.R$  باشد خواهیم داشت:

$$V_x = 10 \text{ Vmsin}\omega t$$

(مشق)



$$S.R(A3140) = 9 \text{ V}/\mu\text{sec}$$

$$9 \text{ V}/\mu\text{sec} = 2\pi \times 10 \times f_{max}$$



$$f_{max} = \frac{2 \times 10^6}{2\pi \times 10} = 150 \text{ KHZ}$$

150 kHz فرکانس ماکزیمی است که قطعاً می‌تواند در آن کار کند ولی در عمل 100 kHz جواب می‌دهد. حال اگر دامنه 10V ورودی آف‌سِت با فرکانس بالاتری می‌تواند کار کند. (تجرباً) آف‌سِت پیدا کنید که بتواند بدون جریان از کار کند.

offset : اگر روی آف‌سِت هم وصل شود و آنرا به زمین منتقل کنیم باید خروجی صفر گردد و اگر نبود که در اغلب آف‌سِت‌ها نیست باید با استفاده از پایه offset گیری خروجی را صفر کرد. مشق CA3140




اگر op-amp پایه offset نداشته باشد می‌توان از روش زیر برای حذف offset استفاده کرد: اگر از offset



۲ عدد در یک سطح دستاورد در خروجی دارد که

$$V_o(\text{LSB}) = \frac{1024}{2^{N-1}} = 10 \text{ mV}$$

بنابراین سطح دستاورد در خروجی ما ممکن است ~ 10 mV نیز برسد یک ورودی 10 بیتی را در نظر بگیرید.



در این مدار نیز ممکن است offset داشته باشیم. پس باید آن را حذف کنیم چون ممکن است offset بار ورودی خروجی بدهد که با  $V_{LSB}$  اشتباه بگیریم و آن را به عنوان یک بیت LSB ورودی قرار کنیم.

ص ۹۱

منحنی بار ورودی \*

$V_1$ : مجموع پایینی =  $V_H$  جمع بالاها باشد.

$$V_{offset} - (V_1 - V_2)$$

انتظار داریم در خروجی بدون سیگنال ورودی high انتظار داشته باشیم یا low در OP-Amp ها معمولاً خروجی  $2^7$  تا  $3^7$  تعداد  $V_{CC}$  خواهد بود. (چون پوشش بول است)

امادر OP-AMP ها با تکنولوژی Rail to Rail که جدیدتر است خروجی می تواند تا  $1/2 V_{CC}$  زیر  $V_{CC}$  کار کند (ولتاژ بهره) بیشترین مقاصد صرف این OP-AMP ها در دستگاه های رابط است البته این OP-AMP ها باسج فرکانس وسیعی ندارند. (زیر 100 MHz)

www.st.com Search about Rail to Rail op-amps

بیشتر Comparator ها خروجی شان open-collector است. برای اینکه آنها را بتوانیم با مدارات دیگر تطبیق دهیم

بررسی یک مدار عملی با خروجی open-collector:


ص ۹۳: ICLM139

این IC دارای دو ورودی طلکوف - مستقیم که یک تقویت کننده دیفرانسیلی ورودی باشد. (مثل LM124 - LM180)  $Q_8$  یک ترانزیستور در وضعیت open collector است که به آن (طلکوف  $Q_8$ ) یک مقاومت  $47k \Omega$  (بالا برنده) وصل شده است.

ص ۱۰۳:

بررسی Comparator شماره NE 529:

خروجی IC از نوع پوش بول نیست بلکه از نوع open collector است که باید یک مقاومت با Pull up کرد تا بتوان آن را با TTL یا CMOS IC ها دیگر تطبیق داد.



ص ۹۱: کاربرد های Comparator ها:

پالس ژنراتور، مولد موج مثلثی، آشکارساز سطح، PWM ها و ...

www.liner-tech.com

LT1749

Single or supply 4.5V  
3 to 5V comparator with Rail to Rail out put  
Ultra fast 4.5 nsec at 20mV over drive  
7 nsec at 5mV overdrive  
internal hysteresis 4mV

در مورد LT1720 dual، LT1719، LT1721 quad بحث کنید.

$V_{DD} = 1.8V$  قابلیت  $\times$  دارا  $\times$  ولتاژ ورودی داخلی

LM 306 differential Comparator with strobe

ص ۱۰۳

آی سی NE 529 دارای دو پایه  $StrobeA$  و  $StrobeB$  می باشد که عملکرد این پایه ها بصورت زیر است: که اگر پایه  $StrobeA$  را  $Low$  کنیم خروجی قطع ( $Low$ ) خواهد شد و اگر  $StrobeB$  را  $Low$  کنیم خروجی ( $high$ ) قطع خواهد شد.

لازم به ذکر است که IC 9140 هم دارای پایه  $Strobe$  است. دلیل این است که از IC می توان به عنوان یک Comparator هم استفاده کرد.

۸۵۱۱۲، ۲۱

جلسه چهارم

ص ۹۴ \*

منحنی Figure 10.7



منحنی  $a$ : هنگامی که خروجی از وضعیت  $high$  به وضعیت  $low$  تغییر وضعیت می دهد به ازای  $100mV$  ولتاژ ورودی  $overdrive$  مدت زمان که برای این تغییر وضعیت صرف می شود کم است. اگر ولتاژ  $overdrive$  را به  $20mV$  کاهش دهیم در همان زمان بیشتر برای تغییر وضعیت صرف می شود. همین طور اگر این ولتاژ به  $5mV$  برسد زمان پاسخ طولانی تر خواهد شد.

منحنی  $b$ : همانند منحنی  $a$  است، با این تفاوت که در این منحنی تغییر وضعیت از  $low$  به  $high$  منظر است.

با مقایسه منحنی های  $a$  و  $b$  (میستریزس) خواهیم دید که سرعت  $high$  به  $low$  از سرعت  $low$  به  $high$  بیشتر است. یعنی اگر پایه  $+$  پایه مثبت را به ورودی وصل کنیم سرعت بالاتر خواهیم داشت.

ص ۱۳۰


در کل Comparator ها به دو جور مصروف می شوند:  
۱- یکی از پایه ها رفرنس (Reference) و دیگری ورودی  
۲- یکی از پایه ها هم به عنوان رفرنس و هم به عنوان ورودی استفاده می شود.  
روش دوم ۲ برابر بررسی این روش مستثنی از مدار ص ۱۳۱ را بررسی می کنیم.



چون خروجی IC از نوع open-collector است از مقاومت  $510 \Omega$  به عنوان یک pull up استفاده شده است.  
 اگر جریان پایه مثبت که ناشی از جمع در جریان کشیده شده فرکانس است به سمت بیرون باشد خروجی high است. یعنی اگر مجموع RAMP به قدری منفی شود که جریان  $I_1$  به  $I_2$  غلبه کند خروجی را از high به low وارد می کند. یعنی یک صورتی را رعایت کرده (خروجی high)

ص ۱۱۱ : Figure 11  
 در این شکل نیز بصورت باید عمل شده است. یعنی دو تا سیگنال در یک نقطه با هم جمع شده است به عبارت دیگر از یک پایه OP-Amp جهت انجام عمل تقایم استفاده کرده است. فقط در مدار در این نوع Comparator ها باید دو سیگنال نسبت به هم معکوس باشند.  
 هر پایه یک اثر دیگر را ضعیف کند.  
 \* مطالعه گردد (بیت open-collector)

ص ۹۴، رابطه ۱۰.۷  
 تغییرات ولتاژ ورودی دیفرانسیل لازم و بار آنست خروجی تغییر وضعیت دهد.  
 $\Delta V_i$



$$V_1 - V_2 = \Delta V$$

$$r_{e1} = r_{e4} = \frac{25 \text{ mV}}{315 \mu\text{A}} = 714 \text{ k}$$

$$G_m = \frac{1}{\frac{r_{e1}}{\beta} + \frac{r_{e4}}{\beta} + r_{e3} + r_{e2}}$$

$$r_{e2} = \frac{25 \text{ mV}}{50 \text{ mA}} = r_{e3} = 520 \Omega$$

$$G_m = g_f = \frac{1}{2 \times 600 \Omega} = \frac{1}{2 \times 714 \Omega + 2 \times 520 \Omega}$$

$$\frac{100 \mu\text{A}}{\beta_7} = \frac{2}{2 \times 600} \times V_1 \Rightarrow V_i = \Delta V_i = \frac{60 \text{ mV}}{\beta_7}$$


Storage time مطالعه گردد + Figure 10-9

ص ۹۶: (خواند شود)

علت اصلی تراژدی در اشباع، چون در داخل پلنور بیس بار زیادی قرار می گیرد.

ص ۹۷:

برای تبدیل TTL به CMOS هزینه تراژدی استفاده کنیم که باعث به اشباع رفتن آن تراژدی می گردد. به اشباع رفتن سرعت تراژدی را کاهش می دهد یا به عبارت دیگر زمان پاسخ را افزایش می دهد.




Response Time

تکنیک کاهش پاسخ:

برای کاهش زمان پاسخ کلاً ۴ روش (تکنیک) موجود است. ما در اینجا می توانیم روی دو تکنیک (۱ و ۲) کار کنیم. تکنیک ۱ از ۳ را مانع می توانیم استفاده کنیم. چون ابزار گسترش آن را نداریم و پس از تکنیک ۲، ۴ می توان استفاده کرد.

تکنیک ۲ = جریان ریورس (Reverse) (مغکوس) بیس را افزایش می دهیم. برای این کار از مدار زیر استفاده می کنیم.




تکنیک ۴ = استفاده از دیود شانتی


تکنیک ۲: در این روش در AC ولتاژ ۶- ولت

وضعیت ندارد و در طبق خازن به زمین می رسیم. ولت در dc ولتاژ ۶- ولت در حقیقت جریان مغکوس بیس را افزایش می دهد و بدین ترتیب زمان پاسخ را کاهش می دهیم.

ص ۲۹ و ص ۳۰ و ص ۳۱ مطالعه شود. توجه کنید که علت اینکه ۶- ولت یا بیشتر نگذاریم محدودیت موجود در  $V_{BE}$  مغکوس است.




تکنیک ۴ = استفاده از دیود شانتی جهت کاهش Storage time




$$I_B \text{ فعلی} < \frac{10 - V_{CE}(\text{Sat})}{R_C}$$

$I_B$  فعلی حدود ۱mA است  
ولت  $I_B$  ما حدود ۱۰۰mA است. پس مدار در اشباع است.



حال مدار زیر را بررسی می‌کنیم.  
 در بینیم که دیود ژرمانیوم باعث می‌شود:  
 در صورت روشن بودن دیود  $V_{CE} \approx V_{CE(sat)}$   
 نخواهد رسید بنابراین هرگز ترانزیستور در اشباع نخواهد رفت.  
 $V_G + V_{CE(sat)} - 0.7 = 0 \Rightarrow V_G = 0.7 - V_{CE(sat)}$   
 $V_C = 0.15V > V_{CE(sat)}$

البته می‌توان بجای دیود ژرمانیوم از دیودهای سریع شاکلی نیز استفاده کرد که ولتاژ حالت روشن آنرا حدود 0.3 است.



$$V_{CE} - 0.17 + V_G = 0$$

$$V_G = 0.17 - V_{CE}$$


$$V_C = 0.14 > V_{CE(sat)}$$

ترانزیستور شاکلی: ترانزیستورهای ساخته شده است که یک دیود شاکلی بین بیس و کولکتور آنها قرار داده شده است که بصورت زیر نمایش داده می‌شوند.



ص ۱۰۲ بیس صفحه: (Q, شاکلی)

جهت جلوگیری از اشباع ترانزیستور برای بالا بردن سرعت آن از ترانزیستورهای شاکلی استفاده می‌گردد.



$$\frac{10 - 10}{10} + I_B + I_{D1} = 0$$

$$I_C = \frac{10 - 0.17}{10k} + I_{D1}$$

$$I_C \approx 116 \text{ mA}$$

$$I_B = 16 \text{ mA}$$

$$V_D = \eta V_T \ln \frac{I_D}{I_s}$$

ولی با این حساب  $D_2$  مشگل دارد.

بنابراین  $D_2$  روشن نمی‌شود و  $Q$  هم روشن نمی‌شود. بین مقاومت  $R_{14}$  و مدار اضربه می‌کنیم (بین بیس و امیتر) بین ترانزیستور فعال می‌شود به علاوه مشگل ذخیره بارها را خواهیم داشت. ابتدا فرض کنیم  $\mu_{38}$  از طریق  $C = 16 \text{ pF}$  به سرعت ترانزیستور  $Q_1$  یک پالس روشن کرده و در نهایت از طریق  $R_{12}$  و دیود  $R_5$  جریان لازم برای روشن ماندن ترانزیستور را به  $Q_1$  می‌رساند. بعوضر که به اشباع هم نرسد.

روشنی دیگر نیز خوانده شود.

مدل‌های A/D ، D/A :

- صرا :
- ۱- ولتاژ مربع
  - ۲- جریان مارشینگ (مقاومت‌ها توزیع شده)
  - ۳- سوئیچ
  - ۴- آی-امپ

اگر کثیف وصل باشد  $I = \frac{V_{REF}}{R}$  جریان و ...


اکثر D/A ها جریان تولید می‌کنند. برای اینکه ولتاژ داشته باشیم باید خودش در داخل op-amp داشته باشد یا از بیرون به آن یک op-amp وصل کنیم.

DAC - AD 561

۴	۱۷.۱۷	از نوع current out put
۵	۱۷.۹	
۶	۱۷.۱.۰۳	

کتاب مدار مجتمع گوی. ولتاژ Refrens برای op-amp ها و A/D ها خوانده شود.  
کتاب بزاد هوی

صرا (مجموع جریان‌های فرودی)  $\alpha$  مقاومت می‌توب -  $V_o$



$00000001 \Rightarrow \text{LSB} \Rightarrow V_{P \text{ LSB}} = 5K \left[ \frac{1}{5K} \text{ mA} \right]$

Low offset یا op-amp پس offset ای داشته می‌تواند بر این حوض باشد یا offset  $\alpha$  گیری شود.

$10000000 \Rightarrow \text{MSB} \quad V_{o \text{ MSB}} = 5K \times 1 \text{ mA} =$

1000...1 در MSB هم اگر offset داشته باشد

11111111 max  $V_{o \text{ max}} = 5K \times \left( 2 \text{ mA} - \frac{1}{5K} \text{ n} \right)$  یا داریم

$V_{offset} = 2 V_{MSB}$  همواره مقدار ماکزیمم ~ اندازه یک LSB کمتر از مقدار واقعی است

Full scale

www.fairchildsemi.com

DAC SPTS 240 10 bit DAC > 400 mVps current out put DAC

$T_s$  (settling time) = 7.5 nsec

Resolution 10 = ۱۰ بیتی

1 LSB error


Te 1322 microchip 12 bit DAC

Voltage out  $T_s = 10 \mu sec$

Current out  $T_s = 10 \mu sec$

در current out زمان  $T_s$  کاهش میابد.

اما باید یک op-amp به آن وصل کرد که زمان  $T_s$  را افزایش دهد ص ۱۲



Settling time

اگر تغییر در Data از Latch ما

به DAC ارسال شد به اندازه

$t_s$  صبر کنیم تا جدید data ی بعدی به آن ارسال کنیم.

$\frac{1}{T_s}$  ما کنیم فرکانس تئوری که باید clk Latch بدیم. سرعت که میگرد است.

ص ۲

۱۷.۱۱

ص ۳ پاراگراف

R.R.R

ص ۴ شده

فاصله بین ورودی و Latch، settling است.



ولتاژ مرجع :

ولتاژ‌های مرجع (Reference) قابل برنامه ریزی


ولتاژهای مرجع امروز در کنار تمام محصولات الکترونیکی پیشرفته دیده می‌شوند مشخصاتشان مانند دقت، داینامیک رنج، جریان مصرفی راه اندازی، پایداری زمانی، نویز، مطلوبی دارند.

در مدارهای داده - data cam، در رگولاتورها، در مقایسه کننده های ولتاژ، مبدل های DIA و AID نقش ولتاژ مرجع عمده این بخش سیستم است.

انواع ولتاژهای مرجع:

دو نوع ولتاژ مرجع موجود است:

- ۱- ولتاژهای مرجع زیمری (دو پایه ای) در توپولوژی موازی بکار می‌رود.
  - ۲- ولتاژهای مرجع Band-gap (مقاومت پایه) توپولوژی سری بکار می‌رود.
- نوع زیمری: از نوع Buried zener مدار مجتمع است.



لقبوت رویه رو نمایش می‌دهند.

در اینجا نوع ولتاژ های رفرنس همواره  $R_S$  را داریم ولی در مدل Band gap نیازی به  $R_S$  نیست

$$R_S \geq \frac{V_{in(max)} - V_{shunt(min)}}{I_{shunt(max)} + I_{lead(min)}}$$

$$R_S \leq \frac{V_{in(min)} - V_{shunt(max)}}{I_{shunt(min)} + I_{lead(max)}}$$

آی سی 6037 از نوع adjustable است

ولتاژ رفرنس از نوع Band gap

www.maxim-ic.com  
shunt Voltage Reference  
Band gap

دقیق

Lm 4040 - 2.1 ولتاژ خروجی

output = 2.048

Lm 4040 - 2.5

2.500 v

Lm 4040 - 3.0


3.000

" - 4.1

4.096

" - 5.0

5.000



در هر درجه یک قیمت  
1000 قیمت جای خود  
 $\frac{\Delta VR}{\Delta t} = \pm 100 \text{ ppm}/\text{C}$  per milion  
1000 واحد درجه  
میلیون باشد

$Z_R$  مقاومت نزدیک 0.3

یک ولتاژ مربع Band gap از دو نوع ولتاژ سر هم شده است.


ولتاژ 1 - با ضریب دمای +

ولتاژ 2 - با ضریب دمای -

که می توانند جمع ضرایب دمای به سمت صفر میل کنند  
همه ولتاژ های رفرنس Band gap ~ مقاومت  $R_S$  نیاز ندارند

مدل خلاصه یک Band gap از نوع Bjt

willer bandgap  
voltage reference



$\alpha = 1$

$V_{BE1} = V_{BE2} + I_2 R_1$

$V_T \ln \frac{I_1}{I_{S1}} = V_T \ln \frac{I_{C2}}{I_{S2}} + I_2 R_2$

$I_C = \frac{1}{R} V_T \ln \frac{I_1}{I_2}$


$V_t = \frac{k}{q} (273^\circ + T_c^\circ)$

$V_o = V_{BE3} + R_3 \cdot I_2$

$V_o = V_{BE3} + \frac{R_3}{R_2} V_T \ln \frac{I_1}{I_2}$

صنید دپاس منب  
صنید دپاس منب

نمونه دیگر ولتاژ رفرنس Bandgap :



$V_B = V_A$  صنید منب

$V_o = V_{BE1} + I_1 R_1$

$V_{BE1} = V_{BE2} + I_2 R_3$

$I_2 = \frac{V_o - V_{BE1}}{R_2}$


$I_1 = \frac{V_o - V_{BE1}}{R_1}$

$V_{BE1} = V_T \ln \frac{I_{C1}}{I_{S1}}$

$V_{BE2} = V_T \ln \frac{I_{C2}}{I_{S2}}$

improved band gap voltage reference

یک ولتاژ رفرنس Bandgap most bet ۰




دوبه دور و دوام  
این ولتاژ

$27^\circ C$

$V_o = 1.261V$

$I_{S1} = 3.9521 \times 10^{-15} A$

$I_{S2} = 31.66 \times 10^{-15} A$



Temperature coefficient  $I_{C V} < 5.7 \text{ ppm}/^\circ\text{C}$  for  $0-70^\circ\text{C}$

$T_{C V} \approx 0$  at  $37^\circ\text{C}$

$T_{C R} = 2000 \text{ ppm}/^\circ\text{C}$

مقادیر

$D_1, D_2 \rightarrow n=2$

$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)^2$


$V_{GS1} + I_1 R_1 + V_{D1} = V_{GS2} + I_2 R_2 + V_{D2}$

$I_1 R_1 + I_{D1} = I_2 R_2 + I_{D2}$  (تغییرات دما، ولتاژ، مقاومت)

معرف چند نوع  $I_C$  مربوط به ولتاژ رفرنس:

$V_{REF}$ 1.2V	ADS891 ±3%	100 ppm/°C
	TCL 8096 ±2% (intercal)	100 ppm/°C
	AD589K ±3%	50 ppm/°C
	AD589K ±3%	10 ppm/°C
$V_{REF}$ 2.5V	AD580j ±3%	85 ppm/°C
	MC1403A ±1%	25 ppm/°C
	AD580m ±0.4%	10 ppm/°C
$V_{REF}$ 5V	REF-02C ±1%	65 ppm/°C
	LM 336-5.0 ±4%	48
	AD584j ±0.3%	30
	AD584L ±0.06	5

IC SWR 200 precision sine wave reference:  
Linear Variable Differential transformer LVDT




برای اندازه گیری ولتاژ

$V_{output} = 7.071 \text{ V}$  (پیک-تو-پیک) at  $-25^\circ\text{C}$  to  $125^\circ\text{C}$


$f_0 = \frac{10^{-5}}{\sqrt{C_1 C_2}}$

15 ppm/°C




ص ۳ شکل ۱۷-۱۰

مفروضت سوئیچ بکار برده شده این است که یا سوئیچ این سوئیچها در حالت on و off یکان است. مقاومت روی پایه مثبت op-Amp جهت حذف جریان بایاس op-Amp می باشد.



input Bias current  $I_B = \frac{I_{B1} + I_{B2}}{2}$   
 input offset current  $I_{OS} = I_{B1} - I_{B2}$   
 Voltage

$\frac{0 - V_o}{R_F} = I_B$        $V_o \text{ (offset)} = I_B \cdot R_F$



KCL قطب منفی  $\Rightarrow \frac{I_B \cdot R}{R_1} + \frac{I_B \cdot R - V_o}{R_2} + I_B = 0$   
 برای آنکه  $V_o$  برابر صفر شود باید:  
 $R = R_1 \parallel R_2$



input offset Bias cancellation

مقاومت R :

op-Amp های با ورودی Fet : input offset voltage زیاد است

op-Amp های با ورودی Bjt : input Bias current زیاد است

ولی اگر یک op-Amp دارای پایه تنظیم ولتاژ باشد می توان به جای مقاومت R از این دو پایه استفاده کنیم که روش استفاده از پایه های op-Amp را باید از کاتالوگ بدست آورد




ص 4 : AD561



اگر Bipolar، رازمین کنیم، 1mA خوب گوی من دهد  
 offset

اگر  $R_{in}$ ،  $R_{out} \leftarrow 215k$  از بیرون وصل کنیم جریان خروجی می شود = 0.5mA

و اگر موازی نشود و خود  $215k$  داخلی را استفاده کنیم جریان خروجی می شود = 1mA




بنابراین می توان با تغییر میزان جریان 1/5 یا 1/2 هر مقدار دیگر مقدار MSB را تعیین کرد



$$V_{BE1} = V_{BE2}$$

$$V_T \ln \frac{I_{C1}}{I_{S1}} = V_T \ln \frac{I_{C2}}{I_{S2}}$$

$$\frac{I_{C1}}{I_{S1}} = \frac{I_{C2}}{I_{S2}}$$




$V_{BE} = 0.15$   
 $\beta \rightarrow \infty$

$I_O \approx 1.45 \text{ mA}$

$\frac{20 - 0.15}{39} = 0.15 \text{ A}$


\* AD561 دیگر از  $\frac{I_5}{8}$  می توان که ولت گرفت پس بیس  $Q_6$  یا  $Q_{10}$  را بصورت



سکین

$$V_{BE5} = V_T \ln \frac{I_5}{I_{S5}}$$

$$V_{BE6} = V_T \ln \frac{I_6}{I_{S6}}$$



درست 2

$$\Delta V_{BE} = V_T \ln \left( \frac{I_5}{I_6} \right) = 18 \text{ mV}$$

$$I_{LSB} = \frac{I_{MSB}}{2^{n-1}}$$


مهره شغل 17-12

یکی از کلیدهای که در بالای AD561 ص 4 آمده رسم شده.  
کلید دینفازینی:

اگر بیس  $Q_B$  از 1 و 2 ولت کمتر باشد  $Q_B$  روشن می شود.  
و ایامی آمپد از طریق کلکتور  $Q_D$  به زمین می فرستد ولی  $Q_C$  هنوز خاموش است.  
کلیدهای دینفازینی نباید در حالت روشن اشباع کار کند چون سرعت آن کم می شود. باید حتماً در حالت روشن فعال کار کند.

ص 4 کلیدهای دینفازینی  
نقاص کلیدهای روی کلکتور آمده که در نهایت با هم جمع می شوند. خروجی جریان ها روی DAC out  
رکته می شود و به ما تقوید می دهد. متناسب با جریان ورودی خروجی کریک و  
قابلیت این DAC با بیولار بودن آن است.

یعنی اگر بخواهیم جریان خروجی بالاتر رود می توان یک ورودی به آن بدهیم  
MSB را به ما بدهد صفر ولت یا به ولتاژ دیگر در هر  $V$  این نکته را ببینید.




ص 7 شکل A, B (17-4)

ص 11  
ص 11 می توان با تغییر ولتاژ مبدع یا تغییر مقدار مقاومت ها جریان ورودی را تغییر داد.  
پایه 1C جریان سازی op-amp (قطب غالب یا خازن دان صورت گرفته است) آن دستگاه رفتار  
یک قطبی داشته باشد و گرنه overshoot خواهیم داشت

ص 3 غالب اجزای مدار DAC 800 مثل غالب اجزای ص 3 است.  
ص 11 8A, 4A, 1A, ... را توضیح دهید.


منابع جریان روی کلیدهای دینفازینی رفته با هم جمع شده ورودی پایه را به ما تقوید می دهند.  
دوتا دایود به عنوان ولتاژ (trash hold) (آستانه) داده می شود یعنی از 1 و 2 ولت  
به بالا به عنوان ولتاژ حساب می کنند و گرنه حیند.

سوال ارتقا




PNP ها مشابه  $\beta$  صغیر  
بزرگ  
 $V_e = ?$   
 $V_R \frac{R_1}{2R_1}$

در قطعات با مشخصات یکسان و جریان کاریان = ۰ برابر هم خواهند بود



مدار تقصیف کننده دیجیتال :



Programable gain Amplifier  
or Digital Attenuator

$$V_o = \left[ \frac{V_{ref}}{R_{14}} + \frac{V_s}{R_5} \right] (R_F) [A]$$

$$A = \frac{A_1}{2} + \frac{A_2}{4} + \dots + \frac{A_8}{256}$$

می توان با دادن ولت  $V_s$  (که حتی می توان یک بیت سیگنال با  $V_{dc}$  ثابت باشد) و تغییران میزان کنتراست خروجی را تغییر داد.

مدار خازن دیجیتال:


$$C_{eq} = C_1 \left( 1 + \frac{256}{A} \right)$$

$C_2$  بار جریان ساز است.

$$A = \frac{A_1}{2} + \frac{A_2}{4} + \dots + \frac{A_8}{256}$$

هر چه بیت ورودی بالاتر رود (کم ورودی)

خازن  $C_{eq}$  بیشتر می شود.





$C_{eq}$

خازن معیناً ورودی دیجیتال




هر DAC را می توان در حلقهٔ فیدبک یک op-Amp وصل کرد.



: phase shifter

این مدار یک تغییر دهنده فاز با تغییر خازن است. در مدار بالا جای خازن C مدار که با DAC کار کند استناد کنید.



$$\phi = 2 \tan^{-1} R.C.\omega$$



$$v_i = v_m \sin \omega t$$

۱۳ : Analog to digital convertor


خطا ذاتی داخل هر سیستم را خطا کوانتیزه می گویند.

تفاوت مابین ولتاژ آنالوگ معادل خروجی دیجیتال معادل یک مدار سیگنال آنالوگ را به یک دیجیتال تبدیل کرده و سپس به آنالوگ. تفاوت سیگنال بیت آید با سیگنال اصلی را خطا کوانتیزه شده می گویند.


هر سیگنال آنالوگ جای صفر تا یک واحد، صفر تا نیم واحد، صفر تا یکم واحد کوانتیزه می گردد. برای این کار سیگنال آنالوگ را به اندازه  $1/2$  LSB و ولتاژ اضافه کنیم.



مثال) مداری برای تولید  $1/2$  LSB اضافه کردن آن به سیگنال آنالوگ ورودی جهت کاهش خطا کوانتیزه  $1/2$  LSB




در AID سیگنال با فرکانس بالا در مدار Sample & hold و Track & hold احتیاج است که از بین رفتن قسمتی از اطلاعات جلوگیری می کند. Sample & hold تکمیل شده از کدهای آنالوگ، خروجی را سمپلینگ



مدار (hold & sample)


مدارها، Sample & hold معمولاً این شکل هستند:



آنتیگ سوئیچ

Sample & hold.

در هر ۲۳ یک بار داشت هست تا این



Signal

hold

حفظ

۱- Flash از نوع

Flash ها به تعداد  $2^{n-1}$  comparator نیاز دارند.

Conversion Rate =  $\frac{1}{T_c}$

که (n تعداد بیت خروجی است.)

AD 9066 DAUL 6 bit 60msps

2<sup>n-1</sup> compator لازم

۲۳

۲- Successive Approximation

تعیین متوالی

AD 0808, 809

8 bit

conversion time Tc = 100 μsec

AD 574 A

$\frac{1}{100} = 10^{-4}$  msps

فرض کنید من خواهم سگنل با فرکانس 100 KHZ را در هر ثانیه 10 sample per second بگیرم.

Conversion Rate (min) =  $10 \times 100^k = 1 \text{ mSPS} \Rightarrow T_c = 1 \mu\text{sec}$

اولین نکته در انتخاب A/D ها فرکانس آن است.

۳- DUAL integration :

نوع اشتغال AVR

مناسب برای سگنل های

کم فرکانس - ولت - ام - آپر - آیر - IC 7107


رطوبت - فشار - سطح مایعات - سرعت مایعات

F-v to F

ADVFC 32

v to F , F to v


ولت و فرکانس ، فرکانس و ولت



Sample & hold در هم

سگنالی را که من خواهم نمونه بردار شود به داخل

کلید باز است. زمانی که بخواهم کلید را ببارم کنیم داخل مایعات داخل خازن ذخیره می شود



در وقت مناسب کلید زده می شود، اطمینان


در داخل حافظه ذخیره می شوند تا sample بعدی

maxim

32 Chanal Sample/Hold Amplifier with output clamping diode

Max 5167

Acqisitime 2.5 μsec



سیگنال دارد سورس گیت شده . اگر گیت با خاموش شدن دیود  $C_{K4}$  روشن شود اطلاعات روی ورودی  $R_{K4}$  لغت می گردد .  
 در حقیقت با روشن شدن Fet ، سیگنال به طرف مقابل می رود .  $V_{DS} = 0$  می شود و در نتیجه  $R_{DS}$  بسیار کم می شود و اطلاعات با فرشته فوراً از آنجا را شارژ می کند .

دیود در موقع Sampling خاموش  
 در موقع hold روشن است .

با روشن شدن ترانزیستور  $(+7)$  نور دیود افتاد و دیود خاموش می شود .

(sample & hold)  
 ص ۱۷  $R_4$


مقاومت روی امپدانس گیت را کم کرده است اثر  $C_{\mu}$  کم می شود به  $2-3$  اثر  $C_{\pi}$  را کم می کند .  
 ۳- بصورت cascode وصل شده بین پاسیج و کانن خوب می دهد .

$Q_3 - Q_3$  مدار  $K_{tar}$  است .

لبه همین موج ورودی به عنوان خروجی نیز عمل می کند .

در حقیقت فت (fet) باید روشن شود که سیگنال به fet رسیده باشد . برای این کار  
 سیگنال زودتر زودتر یا دیرتر زودتر

برای این کار Engineering change ECN استفاده می کنیم .



این کار همانند latch ها در ورودی DAC است .

ص ۱۳ : شروع A/D : یک A/D دارای یک خطا ذاتی است به نام خطا ذاتی (کوآنتیزه) که دست بعدی گفته نیست .

ص ۱۴ : روشن یا بین آوردن خطای ذاتی : دالان و لغات آفست هر سیگنال به اندازه 5B یا و لغات مدراج را کم کنیم .

یک نمونه اثر در هر ۱۵ آورده شده

Fig 17.26 از نوع Flash

سیگنال آنالوگ به  $V_A$  اعمال می شود. در صورتی که  $V_A$  از  $1.5$  (مثلاً) بالاتر رفت  $C_1 \leftarrow Low$  می شود. اگر از  $1.5$  ولت بالاتر رفت  $C_1, C_2, C_3 \leftarrow Low$  می شود. اگر از  $2$  ولت بیشتر شد  $C_1, C_2, C_3, C_4 \leftarrow Low$  می شود...

سیگنال آنالوگ به ورودی اعمال شده دنیا به اینج در حرکت اینج  $C$  ها مقادیر مختلف دارد. بین در آن کی باید خروجی هر Latch (c) را ببینیم و در خروجی Encoder بصورت digit نشان دهیم که در آن می شود.

LM 3914 :

نشان از نوع Flash :

برای دستا چهار رقیق نور استفاده می گردد.


Dot bar display Drive:

LM 3914 : خطی

LM 3915 : لگاریتی

LM 3916 :  $\sqrt{2}$

۲۸ : مدل A/D برای رادار هواپیما سیگنال Video وارد می شود.



چون مزگانس بالاست پس از نوع Flash استفاده می کنیم. حداکثر دامنه  $2^7$  است. بین حداقل دامنه ولتاژ رفرنس  $2.5^7$  می شود.



$$\frac{2.5}{2^7 - 1} = V_{LSB} \quad \text{هر اول جزوه} \quad = 0.17$$

$$2^7 - 1 \rightarrow 7$$

بنابراین اگر سیگنال کم از  $0.17$  ولت شد مثلا ۰.۶ دیگر نمی توان سیگنال را شناس کرد.



$Q_3$  کلکتور می شود است. که به عنوان بافر استفاده شده و بافر همواره بجز dc دارد.




جهت تقویت اند منفر دایر

اما با زخم به ازای جریان‌ها مقاومت معادلت‌ها را دور معادلت‌ها و این در مدار و غیره خواهد داشت. بنابراین اثر دایود در حلقه فیدبک استفاده می‌کنیم. هرگاه دایود در حلقه فیدبک واقع شود ولتاژ آستانه‌اش به اندازه  $AB$  سقوط می‌کند.



حله ۲۴، ۲، ۲۴

۲۸ :  $v_i$  موج سینوسی با دامنه یک ولت است.  
 $V_0$  کدام گزینه است؟  
 $V_D = 0.7$




$+v_i \Rightarrow +v_A \Rightarrow D_1 (ON) \Rightarrow$  حلقه فیدبک بسته  
 $\Rightarrow v(+)=v(-)$   
 از طریق مقاومت  $R$  فریب  $B$  را (-) می‌کند.

$-v_B \Rightarrow D_4 (ON) \Rightarrow$  حلقه فیدبک بسته  
 $v(-)=v(+)$   
 $A_2$



$$\frac{V_o}{V_i} = 1 + \frac{2R}{R} = 3$$

$-v_i \Rightarrow -v_A \Rightarrow D_2 (ON) \Rightarrow$  حلقه  $A_1$  بسته  $\Rightarrow v(-)=v(+)=v_i$



$$\frac{V_o}{V_i} = -\frac{3R}{R} = -3$$

۲۸  
 سگنال آن لوگ بین از دست شدن وارد هفت تا مقایسه گشته و شده است.  
 All TP6

هر که به بیسی است.  $1-2^3 = 7$  تا مقایسه گشته در  $AID$  بیسی نیاز است.  
 All-TP7 و سماع که در این مدار 2.5 ولت است.

در این مدار مقایسه گشته و نتایج جمع ۶ و ۷ است که در صورت نه و نتایج ورودی از ۶ و ۷  
 نتایج خروجی USB فعال می شود. و به همین ترتیب خروجی دیتا در ورودی بالاد رود مقدار  
 خروجی ها زیاد تر می شود.

سیگنال خروجی به یخ های ۱۵ و ۲۴ می رود.


ولتاژ جمع ۱ TP7 به یک قطعه با چهار آپ امپ داخلی می رسد که به آن PRAM می گویند.

(programmable Amplifier)

HA-2406

چند نمونه PRAM:

۲۸ کانال PRAM  
 سیگنال ورودی را به دست  
 AID وصل می کنیم، سیگنال  
 باید بالا خط صفر قرار گیرد  
 تا اطلاعات از این نبود و این  
 کار توسط یک clamper  
 که توسط Q2 م و Q2 و نتایج  
 مشخص می شود. سیگنال آن  
 بعد از آن به هادی با فرکانس  
 Q3 می آید و از آنجا دارد C4  
 می آید. پس از روشن شدن  
 سیگنال از خازن C4 به  
 این مدار می آید. دیتا از خط صفر  
 از Q4 می آید. هرگاه دیتا  
 در حلقه می بندد وارد می شود  
 و نتایج را به اندازه AIB  
 می کند.



D <sub>0</sub>	D <sub>1</sub>	EN	Selected channel
0	0	1	1
0	1	1	2
1	0	1	3
1	1	1	4
X	X	0	None

SIR = 20 V/μsec  
 Av = 150000  
 CMRR 80dB  
 PSRR 90dB

AP: output Amplifier

قابلیت خروجی 15 mA جریان را دارد  
 باونها: سه نوعند  
 کلکتور مشترک  
 درین مشترک  
 op-Amp

$$\frac{N_{diod}}{1+AB} = \text{دیود معادل}$$

امید این ورودی زیاد  
 خروجی ۴  
 جریان خروجی بالا  
 این (سین) ولتاژ ترکیب یک

با ولتاژ مذکور در این مدار مورد استفاده قرار می گیرد. در این مدار ها با ولتاژ از I<sub>C</sub>

استفاده می شود. مثل output current LH00002

$Dc = 100 \text{ mA}$

$Pulse = 400 \text{ mA}$





$Sir = 400 \text{ V/}\mu\text{sec}$

$gain \text{ BW} = 300 \text{ MHz}$

$A_v = 0.98$

$R_i = 10 \text{ M}\Omega$

$R_o = 6 \Omega$



مدار مجتمع موزونینگ (معوی)

سایرید (درازیستور روی قطعه باید درست کرد)

علت استفاده از BJT جریان بالار طرفی ماست.  $R_{et}$  بستن در کارهای سوئیچ استفاده می‌کنیم

$R_o = \frac{1}{2}(2\Omega) + \left( \frac{5k}{1+\beta} \parallel \left( r_{e1} + \frac{R_S}{1+\beta} \right) \right)$

$I_c$  چهار لایه یا یکج metal قابل است.

۲۸۷

Search.  $\begin{cases} 167 \\ 2.5 \end{cases}$  - سگنال آنالوگ تا ۱.۶۷

۲- سگنال آنالوگ حد اکثر تا ۱.۶۷ شود track

در قد search فقط آپ است ۴ در Pram کار کند. بنابراین ولتاژ ۲.۵

از خروجی  $\phi$ -Amp چهار تا TP7

U3A یک comparator است که در overflow سرریز استفاده می‌کند

در پایه مثبت این U3A ولتاژ ۱.۲۵ ولت جمع (تقسیم مقاومت) قرار دارد. پایه منفی 3A

به سگنال آنالوگ وصل است. وقتی ولتاژ آنالوگ از ۲.۵ ولت افزایش یابد  $V_{BA} \leftarrow low$

و در آنستور Q5 خاموش می‌شود. در نتیجه کلکتورش باز شده و در CR12 فعال می‌گردد

به پتانسیومتر R22 اضافه شده در نتیجه ولتاژ جمع را از ۲.۵ ولت به بالا می‌برد

در نتیجه سگنال از بین می‌رود.





minimum convection time =  $T_C = 1M \text{ sec} (12) = 12 \mu\text{sec}$

در حقیقت کلان بار هم EOC را فعال می کند.


راجع به ADC در ۱۹ عددی آن استرال نیز صحبت می کنیم.

۳۱، ۲، ۱۶

phase-locked

۳۲

برای فصل موضوع به فصل ۱۵ مدار مجتمع emas (برادر هون) مراجعه کنید.




خروجی استیلاتور

تغییر در آن یعنی فرکانس  $V_{CO}$  مثل فرکانس ورودی خواهد شد با فاز ورودی خواهد بود.

آشکار ساز فاز (ولت رادیو)

یعنی فازشان در هم منطبق است.

حلقه فیدبک تشکیل شده است.



سطح dc ای را در خروجی داخل  $V_{CO}$

با سیگنال فیلتر می شود. سطح dc استخراج می شود به وسیله  $K_F(s)$

اختلاف فاز بوسیله آشکار ساز اندازه گیری می شود و نتایج بدون تاخیر.

$$A_{\phi} = \frac{A}{1 + AB}$$

در حلقه فیدبک ← گین فیدبک

$$\frac{\theta_{osc}(s)}{\theta_{REF}} = \frac{K_P \times K_F(s) \times K_V(s)}{1 + K_P + K_F(s) \times K_V(s)} = W(s)$$

$$K_V(s) = \frac{K_V}{s}$$

یا است  $\frac{K_V}{s}$  که همان سیگنال فاز به فرکانس است.


رابطه ۲.۱ و ۲.۲ را مشاهده کنید. در ۳۲

رابطه ۲.۳ را هم ببینید.

یک حلقه PLL جزو روش ذاتاً یک رستگاری است.

مدل فرکانس - بلوک دیاگرام تغل 2-4

یک فرکانس خوب جمع داریم - تعداد کثیر فرکانس در آن استخراج می کنیم که از حلقه PLL  
با یک مقسم فرکانسی در حلقه  $\beta$  بنام سینتی سائز یا مولد فرکانس (استفاده می کنیم  
با استفاده از حلقه PLL می توان سیگنال کم نویز را به سیگنال خوب تبدیل کرد



(سازسی سیگنال) یعنی یک فیلتر بیار خوب ساخته ایم

(اگر  $N=1$  باشد در حلقه  $\beta$ )

اگر  $VCO$  هم سینوس باشد می شود یک فیلتر بیار مقدر  
به وسیله حلقه PLL با داشتن یک تقسیم کننده به این نتی می رسم که کاربرد کم این دستگا چیست  
۲- از کانال های مقدر در آن استفاده می شود

۱- یک فرکانس خوب جمع است

مثلاً تعدیون در فرکانس یستی را بر است

از PLL ~ عنوان (مدلاتور  $K_M$ ) سیز می توان استفاده کرد  
رابطه 2-6 رابطه اصلی PLL است در حقیقت همان 2-3 است که جای  $N = \frac{1}{N}$

سند استیم

مدلاتور  $K_M$  : همان داران حلقه PLL هستند

۳۴ : فرض کنید در یک حلقه PLL ،  $f_0$  را  $M$  بار تقرب کنید . فرکانس ورودی زیاد  
می شود هنگامی که فرکانس ورودی  $f_1$  رسید فرکانس  $f_0$  سریعاً روی  $f_1$  می آید تا

وقتی  $f_2$  برسد  $f_2$  اسلاتور خود می خواند سیگنال ورودی را دنبال خواهد کرد و از  
 $f_2$  به بعد دیگر قفل نخواهد بود

در درگت هم همین ظاهر را با  $f_3$  و  $f_4$  داریم

فیلتر Computer Range را محدود می کند

فرض کنید روی  $f_0$  هستیم . دقیقاً یک فرکانس زیادتر که  $f_0$  وارد شود . حدود وارد آشپاز فاز  
شده و اختلاف فاز را تعیین می کند . و این اختلاف فاز فیدبک شده تا زمانی که  $f_0$  با  $f_{in}$  برابر  
شود و اختلاف فاز صفر برسد

\* زمان که سیگنال در حوزه Computer می آید زمانی که طول می کشد تا Lock رخ دهد را  
lock up time می گویم . براساس سرعت بالا باید در حد ms باشد

lock up time رصی در آن لحظه فیلتر است . زمانست که سیگنال می آید در حوزه Capture Range

تا زمانی که Lock اتفاق نیفتد فیدبک عزیز حفظ است (در زمان lock up time)  
وقتی Lock اتفاق افتاد حلقه فیدبک حفظ می شود

اگر فیلتر که نصب می کنیم مرتبه دوم باشد با توجه به حلقه ذاتی (S) پس مجموع درجه ۳ می شود

ص ۲۴ (شکل)

عقلد حلقه PLL : فرکانس از سرعت چپ داخل می شود. اگر فرکانس  $f_1$  در بد حلقه قفل می کند.  $f_2$  در می آید و روی  $f_1$  و فرکانس مادرسال می کند.  ~~$f_1$  موجود است~~  
 فرکانس زیاد می شود تا رسید به  $f_2$  ، اگر فرکانس  $f_2$  در بد ، قفل می شود. نشان  $f_2$  در می آید ، منتظر است تا طعمه بعد دریافت کند.

فاصله بین  $f_1$  و  $f_2$  را با  $\Delta f_2$  که بنا به Capture Range است.  
 فاصله  $\Delta f_{14}$  فاصله lock در داخل می نامند Lock Range



\* فیلتر Capture Range باید در کند \*

وقتی Lock اتفاق افتد خطر خواهد بود. در زمان Lock up time عذر خطی است


2: لوکر بلوک PLL ، اشتباهی کن : pull function blocks  
 VCO یک نوسان ساز است که فرکانس خودی به وسیله دستاورد در کنترل می شود.

مشخصات :  
 الف)  $K_V$  : در حسب ولت / rad یا rad / ثانیه  $\leftarrow$  گین بیست می آید. تقریباً در در بیست به تحسین می دهد.  
 ب) خطی باشد  
 ج) راحت بتوانیم تنظیمش کنیم.

ص ۳۵ به سبب اینکه اعمال همه این موارد قفل است لذا یک نوسان ساز فیلتر است  
 کاربرد آنها به همین می شود. خواص را از یک مدار الکترونیک استقارداست.  
 نوسان سازها می که بصورت متعارف استفاده می شوند:

- (۱) crystal oscillator : دارای یک فرکانس ثابت
- (۲) LC oscillator : فرکانس ثابت
- (۳) RC oscillator : دامپ و آن کنترل کرد

FIGURE 1 - CIRCUIT Schematic



که خازن دیود در اینجا 6 پیکوفاد است نسبت ما کنیم

$$f = \frac{1}{2\pi \sqrt{L(C + 6p)}} \quad \text{نوسان}$$

$$f = \frac{1}{2\pi \sqrt{L(C + C_p + 6pK)}} \quad \text{نوسان با دیود در کتور}$$


این تقه مدار مجتمع MC1648 است

نوسان ساز Clapp

این تقه مدار مجتمع MC1648 است

این سایت اطلاعاتی تعرض می کند

[www.mini-circuits.com](http://www.mini-circuits.com)




دیودها در کتور با اعمال ولتاژ معکوس به هر دیود مقدار ظرفیت خازنی آن عمل می شود

دیودها را به همین منظور ولتاژ بارش را سازند

۱۲ نگاه به دیودها را کتور

۱۳ BB 405 منحن در ۱۵ ناز دان شو

(36)



ص ۱۱ یک تقسیم فرکانس سنتی سائیر است. در قسمت بالا نسبت جیب و مدار LC - لا بود  
 که BB505 استفاده کرده از نوع Clapp است. LC ها سینوس گویا می دهند  
 اگر ۷۰۰ بجای باند سینوس، همگام باید به نوسان سازها LC متونجا شوند.



ص ۳۵ به نوسان ساز غیر RC استفاده می شود.

ص ۴۵ آی سی IC 8038 که نمونه XR 2206 است که گز هفتم غالب است. هم زمان  
 هم سینوس هم مربع هم مثلثی می دهد.


یکی از خصوصیات این است که آن دانه بود.  
 منبع جریان خازن را شارژ می کند.

مقایسه کننده ها آن ولتاژ خازن را مقایسه می کند با ولتاژ مرجعش  
 هنگامی که ولتاژ را دید، منبع جریان دوم را به مدار می آورد و ولتاژ را شارژ می کند. هنگامی که  
 ولتاژ  $V_c$  به مقدار  $V_r$  از مقایسه کننده دوم رسید. متن مقایسه کننده باعث تحریک  $K \cdot F$  در  
 محاسبه باعث از شدن  $I_2$  در نهایت شارژ مجدد خازن می شود.

دقت ریزه به ولتاژ Converter، تغییر وضعیت می دهد. توضیح سیمه می شود. با I



ص ۴۵ از نسبت خازن یک مدار مثلثی با فرکانس گویا می دهد.



IC 8038 ۴۷۰

در نسبت جیب بالا رفته مقادیر  $R_1$  و  $R_2$  است که (در سطح نوشته پایه ۷)  
 پایه ۷ را به پایه ۸ وصل کن. اگر می خواهی ولتاژها را مختلف دریافت کنی می توانی مقادیر  
 $R_1$  و  $R_2$  را تغییر دهی.

پایه ۷ ← قابلیت تولید  $V_c$  ها را مختلف در در پایه ۸

پایه ۸ به دلخواه خود ولتاژ مد نظر را می دهی.

ولتاژ دوسر REX 18 می شود جریان ای برشته (منبع جریان در می)

به پایه 8 ولتاژ مدعی که این ولتاژ از بیس  $Q_1$  می آید - امپدانس  $Q_1$  از امپدانس  $Q_2$  است  
 در امپدانس  $Q_2$  - در تقریباً برود این ولتاژ برابر خواهد بود این ولتاژ در امپدانس  $Q_2$  پایه 5  
 از بیس  $Q_3$  - امپدانس  $Q_3$  رفته ، ورودی پایه 4 - در امپدانس  $Q_3$   $Q_4$  یک تویست کننده  
 در لایه نئون هستند که  $Q_9$  یک خازن شروع به شارژ کردن می کند - در امپدانس  $Q_9$  بصورت  
 یک دیود است -  
 یک خازن در پایه 10 وصل است -

$Q_{15}$  ،  $Q_{16}$  ،  $Q_{17}$  ،  $Q_{18}$  وقتی معی رفت به هلد بالا رسیده این را بر می گردانند پایین  
 $Q_{19}$  ،  $Q_{20}$  ،  $Q_{21}$  ،  $Q_{22}$  بار وقتی است که معی به پایین رسیده آن را به بالا بر می گردانند  
 $Q_{23}$  در امپدانس شارژ است -  
 $Q_{24}$  ،  $Q_{25}$  فیلتر فلپ  $Q_{25}$  را روشن می کند (  $Q_{25}$  را خازنتر می کند )


$Q_{26}$  ،  $Q_{27}$  ،  $Q_{28}$  فیلتر است -  
 $Q_{29}$  خروجی است -  
 در قله وقتی Competter فعال شد  $Q_{29}$  خازنتر می شود -  $Q_{30}$  بیس اثر از زمین  
 برداشته می شود -

$Q_{12}$  ،  $Q_{13}$  آینه جریان هستند با مقادیر هم مساوی

خازن  $C_{EXT}$  ، جریان  $Q_5$  شارژ شده (  $R_{EXTA}$  )

$RAMP$  بر روی خازن  $C_{EXT}$   $5V$  دارد - اگر  $V_{CC} = 5V$  باشد در هر مقایسه کننده بالا  $5V$  دایس


$5V$  وقتی ولتاژ  $RAMP$  به اولت رسیده  $Q_{15}$  ،  $Q_{16}$  فعال شده در قله  $R_{41}$  بین  $Q_{14}$  را فعال می کند  
 قله هلد  $RAMP$  بیس  $Q_{14}$  را low کرده قله  $Q_{15}$  ،  $Q_{16}$  ،  $Q_{18}$



IC 8038

۷. C.O : ۷

خروجی روی خازن پایه ۱۰ این موج مثلثی است که از طریق کلتور  $Q_{35}$  سینکال خارج می شود. ورودی روی بیس  $Q_{35}$  که  $Q_{35}$  یک دارلینگتون است. مقاومت بین بیس  $Q_{36}$  و امیتر  $Q_{36}$  چه کاره است یعنی مقاومت  $27k$  برای چیست؟ جواب: این مقاومت اگر نباشد  $\beta$  ترازیستور  $Q_{35}$  خیلی خواهد شد. جهت افزایش  $\beta$  این مقاومت وصل خواهد شد تا جریان کلتور  $Q_{35}$  را بالا ندهد دارد  $R_{in}$



حالا می خواهیم مقاومت ورودی را بدست آوریم

$$\frac{27k}{1 - A_{36}} \approx \frac{27k}{1 - 0.9} = 270k$$

$\downarrow$   $\downarrow$   
 گین  $Q_{36}$       مثلا اگر گین  $Q_{36}$  برابر ۰.۹ باشد

$\beta$  ترازیستور  $270k$

مقاومت ورودی می شود

مقاومت  $27k$  کلتور همی نوبت استریب شده.

$$V_{CC} = V_{R43} + V_{BE}(Q_{37}) + V_{BE}(Q_{38}) \leftarrow E_{Q_{36}}$$

خروجی  $Q_{36}$  می آید روی بیس  $Q_{38}$  و پایه ۳ را به عنوان موج مثلثی افزاینده می توان حد (سینکال مثلثی روی بیس  $Q_{35}$  با فرشته با دارلینگتون روی  $Q_{38}$  می آید.

خروجی  $Q_{36}$  به بیس  $Q_{40}$  پایه ۴۰ را به عنوان موج مثلثی افزاینده می دهد در حقیقت گین از یک کلتور متدک می گیرد.

جریان  $Q_{39}$  همان جریان  $Q_{40}$  است.  $Q_{40}$  با بیس شده کلتور متدک دارا امپدانس خوبی کم صرف گین پایه ۳.


این دستگا مولد موج سینوس هم هست.

\* بار داشتن اعوجاج گند از موج سینوس مقاومت یا سینوس متر  $32k$  وصل شده.\*  
 $Q_{55}$  با فراسه. حالا در مجتمع  $7V$  را بیس سائز می کنیم یعنی وقتی از آن راحه کشیم که در صحنه بعدی کشیم. ولتاژ روی بیس  $Q_{56}$  روی امیتر  $Q_{55}$  هم هست.


- $R_{40}$
- $39$
- $38$
- $37$
- $36$
- $35$
- $34$
- $33$
- $R_{32}$

مقاومت  $82k$  بار داشتن اعوجاج گند در موج سینوس تنظیم می شود.  
 روی بیس  $Q_{54}$  یک ولتاژ است که با یک  $V_{BE}$  گند روی  $Q_{53}$  می آید.





ترانزیستور  
Q53 و  
با دیود  
درام



تولید موج سینوس با استفاده از  
برشگر از یک موج مثلثی

در حقیقت در مدار بالا به پایه 3 موج مثلثی داریم و از طریق چندین برشگر که بسطه دانه استوار  
باز درست شده آن را به یک سینوس با THD // تبدیل می‌کنیم. (در پایه 2)

۶۸ از  $V_{CC}$  هر دیگر معنی کرده

آی سی 74LS124 که در بازار 74LS624

از نوع فلیپ فلوپ که فرکانس بالا تولید می‌کند. با یک قطعه فرکانس خروجی را می‌توان جای  
کرد. مثلاً بین پایه 5 و 6 گریسکال وصل کن. بین پایه 4 و 5 یک خازن نصب کن  
که با ولتاژ ورودی کنترل شود. ولتاژ ورودی پایه 2 و پایه 3 است

قابلیت کنترل: 2 کنترل فرکانس  
دارد: 3 رنج

$$f_0 = \frac{5 \times 10^{-4}}{C_{art}}$$

۶۹ در این صحنه مشخصه رفتار این  $V_{CC}$  آورده شده. اول مشخصه است چپ  
تا در پس می‌کنیم.

به ازای  $V_{CC} = 5V$  frequency control = 2 و Range = 2  
در آن صورت به ازای فرکانس مدول خازن بین 4 و 5 را انتخاب می‌کنیم. و یک فرکانس کمتر  
بر اساس پایه 2 برایش در نظر می‌گیریم.

و حالا مشخصه سمت راست  
مثل تقاطع  $Range = 2$   
 $f_{control} = 2$  ← می‌شود

ادامه

تغییرات فرکانس اسیلاتور  $K_0 = \frac{\Delta f}{\Delta V} =$  در حول فرکانس متغیر

تغییرات ولتاژ ورودی  $K_0 \rightarrow$  گین اسیلاتور


در شکل بالا رهی ص 49 مدتی را از این IC استفاد کرد

ص 43 : در گوشه پایین شماره داخلی آی سی 4046 است.

در داخل این آی سی یک آشکار ساز فاز است. یک VCO که نقش آن بالاست. و حالا

VCO را تعاشا می کنیم.  $low$  یا  $high$  گیت اول گیت

پایه 5 یک inhibit است. اگر  $inhibit$   $low$  کنیم گیت اول  $high$  گیت  $low$  می شود.  $P_3$  روشن می شود. ولتاژ  $V_{DD}$  می آید روی منبع جریان  $P_1 P_2$ .



$k = \frac{1}{25} \frac{mA}{V^2}$

$\frac{20 - V_{GS}}{6k} = I_1 \Rightarrow I_1 = 1 mA$

$I_1 = k (V_{GS} - V_T)^2$

حالا اگر یک افزایش بدهیم و یک ولتاژ کنترل هم بدهیم با فریز در شکل نشان دادیم

$I_D = I_C + I_R$

حالا در نقشه: ماست فت  $P_1$  و  $P_2$   $I_{reference}$   $I_0$

ولتاژ کنترل  $N_1$  وصل می شود. اگر  $R_2$  را وصل کنیم و فقط ولتاژ کنترل داشته باشیم

ولت  $R_1$  وصل باشد و ولتاژ  $V_{cont}$  از 1.8 بیشتر باشد  $N_1$  کار می کند. حداقل ولتاژ کنترل 8

ولت جهت روشن شدن لازم است. اگر  $R_2$  نداشته باشیم و فقط  $N_1$  فعال باشد اگر ولتاژ  $V_{CO}$  از 9- بیشتر باشد فعال می شود

$P_3$  و  $P_4$  روشن می شود

$I_0$  یا  $RAMP$  شارژ می کند

وقتی ولتاژ  $C_1$  به ولتاژ آستانه  $V_{th} = 1$  برسد، گیت 1 فعال می شود. فنلیب فلاپ عمل می کند.  
 $N_2$  و  $P_5$  روشن می کند و  $P_3$  و  $P_4$  خاموش می کند.  
 به علاوه از خروجی گیت یک، یک ولتاژ مربعی به خروجی گیت 4 می دهد.  
 یعنی از درین  $P_2$  دوتا اشباع داریم. جریان خروجی  $P_2$  است. یک اشباع می آید روی  $P_4$  و بعد خازن  $C_1$  شارژ می شود و بعد هم می آید روی  $N_3$ .

مهم: وقتی ولتاژ به آستانه گیت 5 برسد فنلیب فلاپ عمل می شود.  
 وقتی به خازن  $C_1$  می آید روگیت او بعد 2، بعد 3، بعد 4 و می آید روی گیت 4.  
 که گیت 1 است و از آنجا می رود به گیت 2 و می رود تا به گیت 5 برسد.  
 وقتی به آستانه گیت 5 برسد فنلیب فلاپ عمل می شود.  
 در داخل آی سی یک S.F. داریم که همان رانزیستور  $N_4$  است.

$$CV = IT = \frac{I}{f} \quad P = \frac{I}{CV}$$

در داخل قطعه یک رانزیستور داریم که بار چلوگین از آسب درین فیلتر با فعال شدن inhibit رانزیستور فعال شده و خروجی می دهد.

سر 59 و 40: معنی بار چلوگین - این آی سی

$$V_{CO} = \frac{V_{DD}}{2} \quad R_2 = \infty \rightarrow \text{یعنی جریان تولید می شود}$$

مستند به مقدار  $R_1$  انتخابی و مقاومت  $R_1$  انتخابی بر حسب  $V_{DD}$  مختلف مقدار خازن را انتخاب می کنیم.  
 $\frac{V_{DD}}{2} = \frac{1}{RC} \cdot \text{وقتی که ولتاژ ورودی}$

روی ماستفقت  $N_1$  که اورسورس آن باید مقاومت وصل کنیم. (مقاومت  $R_1$ )  
 $R_2 = \infty$



$$V_{COIN} = \frac{V_{DD}}{2} \quad \text{وقتی } \frac{1}{R_3} \text{ نزدیک شود}$$

حالا اگر بخواهیم مقاومت  $R_2$  را نصب کنیم بر اساس  $f_{min}$  مقدار  $R_2$  را که از  $10^k$  تا  $10^6$  است را در دست می آوریم.

اگر  $R_1$  را نصب کنیم و  $R_2$  را نصب کنیم فرکانس خروجی روی  $f_{min}$  می شود و اگر  $R_1$  را نصب کنیم و  $V_{CO}$  را بالاتر از 0.18 بدهیم می توان فرکانس خروجی را کنترل کنیم.

$$R_2 = \infty \leftarrow \text{یعنی فرکانس } R_3 \text{ را نصب کنیم.}$$

منحنی پهنای فرکانس می‌تواند با مقدار  $R_2$  را محدود کند تا فرکانس می‌تواند را



می‌تواند کیفیت

$$Cv = IT = \frac{I}{f} \quad f = \frac{I}{Cv}$$

با نسبت فرکانس  $\frac{f_{max}}{f_{min}}$  می‌توان  $\frac{R_2}{R_1}$  را بدست آورد. از طریق جدول بالا ۴۰


۳۵  $\rightarrow$  آشکار ساز فاز: که در حلقه PLL بکار می‌رود.

آشکار ساز فاز دو تا سینکول را می‌گیرد نسبت به تفاوت نوسان در فاز به آنها دلتا می‌دهد.

دو نوع آشکار ساز فاز داریم: ۱- آنالوگ  $\leftarrow$  قوی‌ترند

۲- دیجیتال

نمونه‌ای از آشکار ساز فاز در ۵۲ آمده که یک هرتز کنتراست گیلبرت است که آن لوگ هم هست. در سربعد عمل می‌کند.




آشکار ساز فاز 56 IC PLL

هم آشکار ساز فاز و هم هرتز کنتراست گیلبرت

$$V_0 = R_c \cdot I_{EE} \left[ \frac{2Q}{\pi} - 1 \right]$$

$$\frac{\Delta V_0}{\Delta Q} = k_D = k_P$$



خروجی آن هارمونیک به یک فیلتر وصل کرد تا بتواند مقوی را دریافت کند.

۳۵ هم آشکار ساز فاز گیلبرت دارد.

ص ۳۵ آنتن، سازهاردیتر:

که درین اینیا آی سی 4046 است که به عنوان قفله است. هم EXOR دارد و هم PFD. ~~میکونه R1, R2 یک Vcc داخل است.~~

۱۲۳ 74HC 4046


شامل یک Vcc که با C1, R2, R1 رابط باید از بیرون بهین کنیم. پایه 3 یک مقایسه کننده دارد. پایین Vcc یک درین مستدک بافر دارد (به شکل آپ امپ)

- ۱) EXOR سه تا آنتن، سازهاردیتر از نوع
- ۲) PFD
- ۳) F.F

ص ۱۲۳ قسمت پایین logic diagram

اول EXOR دوم یک PFD که فیلتر فلاب دارد. سوم یک سته با دو فیلتر فلاب است.

ص ۱۲۴ شکل اول ورودی موج مربعی ~ کنترل ورودی را نشان میدهد. EXOR در با شد. همچنین بالا تغییر فاز اساس تغییرات ولتاژ



شکل PFD:  $\frac{V_{cc}}{4\pi}$  محور افقی فاز رو در دریا  $\frac{V_{cc}}{4\pi} = K\pi$  رخ زده دهد.

ص ۱۲۵ شکل موج دارد.

هرگاه که هر دو سینکال ورودی روی هم باشد خروجی High Impedance می شود. هرگاه که یکی رو هم باشد شکل درین اگر یکی زودتر از دیگری اتفاق بیفتد خروجی High است. اگر کلاً روی هم باشد خروجی lock است.

شکل دوم موج سینکال عقب افتاده خروجی low است. شکل آخر موج ~ RS فیلتر فلاب است.

ص ۳۴ اشغال و شکل موج هر دو موج ~ EXNOR است. در این دست آوردن EXOR اجتناف ایجاد کنید. 180°

ص ۳۷ ۲ آخر صفحه phase frequency detector

هم فاز و هم زکان را از نظر جایس آنتن می کند.

EXOR و گیتبیت وقت قابل استفاده هستند که سیگنال کار 1/50 باشد. اگر نباشد حتی اگر یکی از ورودی ها 1/50 نباشد از PFD استفاده نکنیم.

۳۸ دیاگرام phase detector PFD را نشان میدهد.  
charge pump نقش ایجاب سه حالت مختلف در خروجی را دارد یعنی خروجی را جدا میکند  
اگر (in 1) جلوتر از (in 2) باشد خروجی ← high  
Low ← " " " in1 " " in2 "  
" خروجی بیفتد خروجی ← high impedance است.

2UCDA IC 4044 phase frequency detector  
charge pump !

۳۸ تست PFD      ۳۷ توضیح PFD

PFD یک آشکارساز فاز است

۳۸ تست زیر تست نوشته PFD که  $u = D$  دارد. وصل می‌کنند و در مدار charge pump.

آی سی 4044 یک PFD است.

۳۸ تست می‌گویند حرکت در یک PFD یک charge pump استفاده کنند شکل موج اش بصورت اول

که در نمودار بعد دستی اثر نشان دادن می‌شود.

حرکت. Signal 1 حدوداً از Signal 2 باشد  $\Leftarrow$  فرکانس high است

حرکت. در وسط باید که  $\Leftarrow$  فرکانس high zed می‌ماند  $\Leftarrow$  فرکانس

حرکت. Signal 1 عقب‌تر از Signal 2 باشد  $\Leftarrow$  فرکانس low است.

حرکت. charge pump را وصل کنیم که  $u = D$  استفاده می‌کنیم. (فرکانس از  $u = D$  استفاده


می‌شود) که در ۱۲۳ نمونه اش قرار دارد. و حرکت. charge pump وصل کنیم که در

۳۸ نمونه اثر را دیدیم. حرکت. ~ PFD charge pump وصل کنیم که با روی هم منطبق باشد



فرکانس high Impedance ( high امپدانس ) است

حرکت. یک لبه که در لبه دیگر پیش یا پس باشد فرکانس high یا low می‌شود.

عملکرد واقعی PFD :




لبه‌ها برهم منطبق اند خودی صفر است.  
اگر در یک لحظه یکی از آنها را جابجای کنیم:



عملکرد PFD :

step ایجا کنیم

اگر تغییر در موج ورودی بصورت




فرکانس اصلاح شود شروع به زیاد شدن کند تا آنکه بعد دو موج منطبق شود اکنون معقل می شود و خروجی Hi می دهد

بعد عقب بر است پس خروجی Low می دهد. جهش فرکانس ← فرکانس زیاد می شود. دقت فرکانس زیاد شد که با ما خواهد بود هم منطبق شوند. اطلاعات می آید داخل فیلتر، فیلتر ولتاژ را می گیرد و  $V_{CO}$  می دهد که فرکانس را زیاد می کند. آنقدر فرکانس را کم می کند تا به به


دیگر منطبق می شود

$$PLL + \text{آشغار ساز فاز} = PFD$$



$V_{CO}$  ها را که قبلاً بررسی کردیم در  $V_{CO}$  و  $V_{CO}$  و  $V_{CO}$  است اگر آن به هم شروع می کنند افزایش فرکانس در هر 45 هم  $V_{CO}$  را بررسی کردیم که در هر 47 مدار گسترده آن بود

حالا ادامه حلقه PLL در هر 38 :



در اجزای حلقه PLL :  
 1) تقسیم کننده فاز  
 2) آشغار ساز فاز

تقسیم بر  $N$  ( $N$ ) ها زیاد هستند. یک تقسیم بر  $N$  ها ثابت داریم و دیگر تقسیم بر  $N$  ها قابل برنامه ریزی



4020  
4040  
4060

Frequency Divider

۷۰ تقسیم کننده ها 4020 ، 4060 ، 4040 ، 4020 در مدار ظاهر آنها ۷۳ مدار ظاهر آنها ۷۳

شکل اولی : CD4020

اولین فیلد فلاپ با خروجی مردهد . هر فیلد فلاپی که داریم یعنی تقسیم بر ۲ است . آن

شکل دوم : از  $Q_1$  تا  $Q_{12}$  داریم

شکل سوم : از  $2^4$  تا  $2^{14}$  مردهد . که  $2^m$  مردهد

۷۴ : آی سی 4059 که قابل برنامه ریزی است و بسیار قیمتی و پرکار است . این آی سی تا

3 کاهرتی می تواند کار کند . یا ۱ یا ۲ یا ۳ یا ۴ یا ۵ یا ۶ یا ۷ یا ۸ یا ۹ یا ۱۰ یا ۱۱ یا ۱۲ یا ۱۳ یا ۱۴ یا ۱۵ یا ۱۶ یا ۱۷ یا ۱۸ یا ۱۹ یا ۲۰ یا ۲۱ یا ۲۲ یا ۲۳ یا ۲۴ یا ۲۵ یا ۲۶ یا ۲۷ یا ۲۸ یا ۲۹ یا ۳۰ یا ۳۱ یا ۳۲ یا ۳۳ یا ۳۴ یا ۳۵ یا ۳۶ یا ۳۷ یا ۳۸ یا ۳۹ یا ۴۰ یا ۴۱ یا ۴۲ یا ۴۳ یا ۴۴ یا ۴۵ یا ۴۶ یا ۴۷ یا ۴۸ یا ۴۹ یا ۵۰ یا ۵۱ یا ۵۲ یا ۵۳ یا ۵۴ یا ۵۵ یا ۵۶ یا ۵۷ یا ۵۸ یا ۵۹ یا ۶۰ یا ۶۱ یا ۶۲ یا ۶۳ یا ۶۴ یا ۶۵ یا ۶۶ یا ۶۷ یا ۶۸ یا ۶۹ یا ۷۰ یا ۷۱ یا ۷۲ یا ۷۳ یا ۷۴ یا ۷۵ یا ۷۶ یا ۷۷ یا ۷۸ یا ۷۹ یا ۸۰ یا ۸۱ یا ۸۲ یا ۸۳ یا ۸۴ یا ۸۵ یا ۸۶ یا ۸۷ یا ۸۸ یا ۸۹ یا ۹۰ یا ۹۱ یا ۹۲ یا ۹۳ یا ۹۴ یا ۹۵ یا ۹۶ یا ۹۷ یا ۹۸ یا ۹۹ یا ۱۰۰

در قسمت \* : اگر  $Latch$  یک کنیم پس از تقسیم که این شد خروجی  $high$  می شود


در آی سی ۴۰۵۹ دستور تقسیم را در خروجی  $low$  ،  $clock$  ،  $latch$  ،  $clock$  ،  $low$  می شود

۷۶ بلوک ریفرم قفل

۷۷ جدول ۱ را نگاه کن . تا مود ۱۵ است کار کند . در آخر جدول نوشته است این آی سی

اگر کس مود ۲ را انتخاب کند می تواند تا ۱۵۱۹۹ تقسیم کند . یعنی با هم نگاه کن

خروجی کلاک ما ، یک کاهرتی باشد . در مدار مود نیاز  $50\text{Hz}$  . در نتیجه  $N = \frac{1000000}{50} = 20000$



اگر مود ۱۰ را انتخاب کنیم . یا ۱۰ مود ۱۰ چیست ؟

mode 10	$K_A$	$K_B$	$K_C$
	1	1	0

$N = mode = \frac{10000}{10} = 1000$

یعنی ۱۰۰۰  
دقیقاً  
صدگان


یعنی زوجا می شود .  $J_8$  ،  $J_7$  ،  $J_6$  ،  $J_5$  ← که صفرتر می کنیم

هزارگان مربوط بود  $\sim$   $2^4$  ← که یک می شود.

ص ۷۷ مثال A ← مثال دهنی است.

مثال B ←  $2^{11}$  را بد 12382 تقسیم می کنیم.

$N \div \text{mode } 2 = \frac{10000}{2} = 5000$  اگر mode 2 را انتخاب می کردیم




$2^4$  مربوط به هزارگان است.

5 می شود ۱۰۱ ← پس خط برانه عیب دارد.

با تقسیم بر 5 اجرا کن.

هزارگان نباید در ۱ بیشتر شود.

در تست B ←



ص ۷۸ برانه اثر نوشته، ادامه ص ۷۷ است.

بلوک ریگنم ص ۷۸ :

output مورد نیاز است. بعد از ۷۰۰ است.

یک فرکانس اصلی تولید کن ( $f_{in}$ )

خروجی PFD 4059 سیکل کارش 50٪ است.

فرکانس مرجع 5 مگاهرتز می خواهیم درست کنیم.

$2^{11}$  را بد 512 تقسیم کن.

در خروجی Lock (دوتا ورودی) Phase comparator مثل هم هستند. فضا کنیم این سه را دور

هم هستند خروجی Phase comparator می شود.

4059 CD تا 3MHz بیشتر کار ندارد.

Prescaler : تقسیم کننده ثابت فرکانس بالا هستند. مثل MC1205 تا 35 مگاهرتز

موتور کار کند:

MC12015	35 MHz	÷ 32	÷ 33
MC12016	"	÷ 40	÷ 41
MC12017	"	÷ 64	÷ 65

این بلوک

هوشان BJT هستند و هوشان ۵ ولتی هستند.

U893 BSE 1.3 GHz ÷ 63 ÷ 128 ÷ 256

MC12 054A 20 GHz ÷ 64 ÷ 65 ÷ 128 ÷ 129

ص ۷۸ :

۷۷۰ فرکانس ۱۰۰ میکروهرتز

PRESCALER در ص ۷۸

$$\frac{100 \text{ M}}{5 \text{ KHz}} = 20000 \div \frac{40}{K} = 500$$

آخرین بخش حلقه PLL دارد ص ۳۸ تا ۴۱

در مورد طراحی فیلتر تا حالا بحث نکرد

در داخل تابع انتقال ص ۳۳ رابطه (2.6) موجود است :


$$W(s) = \frac{K_p \times K_F(s) \times K_n}{S + \frac{K_p \times K_F(s) \times K_n}{N}}$$

$$K_p = \frac{V_c}{4\pi}$$

(N) → این را هم ما شناسیم

فقط آن آماده شدن ۷۷۰ معلوم شد با گسیخ خودت N هم تعریف شود فرکانس فیلتر

فیلتر ؟ Lag-Lead



رابطه 2-11 ص

ص ۳۹ و ص ۴۰ ملاحظه شود

ص ۴۰ اکتی فیلتر است

ص ۴۲ دستور طراحی

\* برای انتخاب گسیخ ما توانیم فرم را انتخاب کنیم. رابطه ۲-۳۱ را دیدیم. شکل ۲-۳۰ را انتخاب

\* هر چه فرم را کم کنیم دامنه بیشتر می شود.

شکل ۲-۱۷ در ص ۴۵ را انتخاب کنیم.

ص ۴۲ فرم را انتخاب می کنیم

ص ۴۳ اگر فرم را کمتر کنیم سرعت بیشتر می شود و دامنه خراب می شود.

برای آی سی ۴۰۴۰ که بالایش کریستال است. کریستال ۴.۴۰۰ ~ ۴.۴۰۰ مگاهرتز واصل شده یعنی  
۱۰۰۰۰۰۰ x ۴ مگاهرتز شده. پایه شماره ۵ را تقسیم بر ۸ می کنیم.

\* خروجی پایه ۵ می شود. فرکانس نزدیک چهار صد خنده از هر ترانزیستور ۴۸۸ Hz

این فرکانس هر چه قدر ترا خواهد باشد فقط از جایش نگاه بخورد

فقط از ۴۰۱۶ PFD آن را استفاده کرده است. خروجی PFD آمده است پایه ۱۳ آرد

بالای ۱۰۰۰۰۰۰ مگاهرتز است. کار خازن ۲ تا دیود وصل کرده است.

خازن ۲۰۲k و ۱۰۰M. خازن خروجی می شود

داخل ۴۰۴۰ یک بافر است که فیلتر آلوده نشود.

خروجی از پایه Latch گرفته بافر شده به بیرون منتقل شده روی دیود یک کتور

رفته روی VC. که VC از نوع Clap است.

over drive.

ولتاژ ورودی که در خروجی در نظر می گیریم این ولتاژ را در دو آن می اندازیم تا انتقال سریع از سطح  
که در خروجی آن ولتاژ  $over\ drive$  در نظر می گیریم.

Response time از نظر انتقال بین دو فرکانس در یک نقطه مشخص است.

cherry input در این مدار قسمت فیلتر کننده است و این ولتاژ را در دو آن می اندازیم تا انتقال سریع از سطح

انتقال کند