



مبانی الکترونیک دیجیتال جلسه بیست و دوم



طراحی گیت با PUN و PDN فعال


- اگر بخواهیم خروجی مدار منطقی ما فقط مقادیر منطقی (صفر و یک) باشند، آن گاه باید شبکه ی بالا کشنده و شبکه ی پایین کشنده برعکس هم روشن و خاموش شوند.
- با استفاده از قانون دمورگان و ترانزیستورهای nmos و pmos، شبکه هایی ساخته می شود که برعکس هم کار می کنند.
- PUN تابع خروجی را تولید می کند. PDN برعکس تابع خروجی را تولید می کند.



| PUN | PDN | Out |
|-----|-----|-------------------|
| x | x | High impedance, Z |
| x | ✓ | 0 |
| ✓ | x | 1 |
| ✓ | ✓ | x |

به دست آوردن شبکه ها از روی تابع منطقی




- یک های جدول صحت را شبکه ی بلاکشنده تولید می کند، بنابراین خود تابع $f(x)$ را در PUN پیاده سازی می کنیم.
- صفرهای جدول صحت را شبکه ی پایین کشنده تولید می کند، بنابراین برعکس تابع $f(x)$ را در PDN پیاده سازی می کنیم.
- به دلیل هدایت مناسب ولتاژ بالا از کانال pmos ، معمولن در PUN از pmos استفاده می شود.
- به دلیل هدایت مناسب ولتاژ پایین از کانال nmos ، معمولن در PDN از nmos استفاده می شود.




نمونه مدارهای CMOS استاندارد

در خانواده ی CMOS استاندارد :

- در PUN فقط pmos و در PDN فقط nmos استفاده می شود.
- مسیره های موازی در PDN به جای مسیره های سری متناظر در PUN قرار می گیرند و برعکس.
- تعداد ترانزیستورهای nmos و pmos برابر است.




پیاده سازی گیت سه حالت



- برای قطع کردن خروجی از صفر و یک منطقی، از دو ترانزیستور استفاده می کنیم. این دو ترانزیستور بین خروجی و شبکه های بالا و پایین کشنده قرار می گیرند.
- در صورت یک بودن ورودی Control، خروجی به هر دو شبکه متصل است.
- در صورت صفر بودن ورودی Control، خروجی از هر دو شبکه قطع است.
- عملکردی که در بالا توضیح داده شد، ورودی active high را توصیف می کند.
- این ورودی اسم های دیگری چون enable می تواند داشته باشد.

گیت CMOS



معایب


- تعداد ترانزیستورهای زیاد.
- سرعت کم نسبت به خانواده هایی که از BJT استفاده می کنند.

مزایا

- ولتاژ خروجی یک منطقی، به V_{dd} می رسد.
 - ولتاژ خروجی صفر منطقی، به Gnd می رسد.
 - توان استاتیک بسیار بسیار ناچیز است.
 - محدوده ی ولتاژ کاری بالا
 - فرایند ساخت ساده نسبت به خانواده هایی که از BJT استفاده می کنند.
 - اندازه ی کوچک مدارها و قابلیت بالای مجتمع سازی.
- مزایای زیاد این خانواده باعث شده تا این خانواده بسیار متداول شود.**

حل مجيتم CMOS not

VoL



1: $V_{gs}=5-0=5$, $5>1$; $V_{gd}=5-V_{oL}$; \rightarrow t1 : Linear

2: $V_{gs}=5-5=0$, $0>-1$; \rightarrow t2 : Cut off

KCL : $I_{t1} = I_{t2} = 0$

$$0.5K'(W1/L1) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$


$$[2(5-0 - 1)V_{ds} - V_{ds}^2] = 0$$

$$8V_{ds} - V_{ds}^2 = 0$$

$$V_{ds} (8 - V_{ds}) = 0 \rightarrow V_{ds} = -8, 0$$

حل مجيتم CMOS not

VoH :



1: $V_{gs}=0-0=0$, $0<1$; \rightarrow t1 : Cut off

2: $V_{gs}=0-5=-5$, $-5<-1$; $V_{gd}=0-V_{oH}$; \rightarrow t2 : Linear

KCL : $I_{t1} = I_{t2} = 0$

$$0.5K'(W2/L2) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$

$$[2(0-5 - -1)(V_{oH} - 5) - (V_{oH} - 5)^2] = 0$$

$$-8(V_{oH} - 5) - (V_{oH} - 5)^2 = 0 \rightarrow 8(V_{oH} - 5) + (V_{oH} - 5)^2 = 0$$

$$(V_{oH} - 5) (8 + (V_{oH} - 5)) = 0$$


$$(V_{oH} - 5) (3 + V_{oH}) = 0$$

$$V_{oH} = -3, 5$$

حل گیت CMOS

V_m :

$V_{dd}=5v$ $|V_t|=1v$
 $k'_n=250$ $k'_p=100$



1. $v_{gs1}=v_m-v_m=0, 0 < 1$, $\rightarrow t1$: Saturation

2. $v_{gd1}=v_m-v_m=0, 0 > -1$, $\rightarrow t2$: Saturation

KCL : $I_{d1} = I_{d2}$

$0.5K'_n(W1/L1).(V_{gs}-V_t)^2 = 0.5K'_p(W2/L2).(V_{gs}-V_t)^2$

$250*(2/2)*(V_m-0-1)^2 = 100*(5/2)*(V_m-5-(-1))^2$

$(V_m-1)^2 = (V_m-4)^2$

$|V_m-1| = |V_m-4|$

$(V_m-1) = \pm (V_m-4)$

$V_m = 2.5$

گیت متقارن

گیتی که بدترین حالت PUN با بدترین حالت PDN با هم برابر باشند

جلسه آینده...

✓ خانواده ی منطقی BiCMOS

✓ مقایسه ی خانواده های منطقی