Subject: ۲۰۵ Date:

الکترونیک دیجیتال

مراجع

۱- الکترونیک دیجیتال تألیف دکتر مهدی صدقی (امیرکبیر)

۲- مدارهای مجتمع دیجیتال تألیف دکتر آیت الهی (دانشگاه آزاد قزوین)

۲ نمره تکلیف و کوئیز (خارج از زمان تعیین داده میشود)

۱۸ نمره پایان ترم

بهره یا تحقیق (تا ۲ نمره اضافه)

کوئیز ۱-۱۲ گرفته میشود.

سرفصل مطالب

۱- مقدمات و مفاهیم اولیه

۲- دیود

۳- ترانزیستورهای MOSFET

۴- منطق حالت منتشر NMOS
CMOS

۵- مدارهای منطقی پویا

۶- تراز بندی مدارهای درجه یک منطقی های منفرد RTL, DTL, TTL

۷- BiCMOS

فصل اول مقدمات و مفاهیم اولیه

معکوس کننده (invertor) وارون ساز





بافر نوارون ساز

این NOT عملاً صافترین مدار است. و بیشترین تغذیه



طوری که اگر ورودی مدار ما
کلید به صورتی عمل می کند که تغذیه وارد خروجی
شده. منظور low از ورودی کلید باز است
و وقتی کلید بسته است خروجی متصل به تغذیه وصل می شود
همان ورودی high است.
بعضی از ورودی ها جوری ساخته شده که کلید نمی تواند
تغذیه را به خروجی منتقل کند و همیشه
ولتاژ خروجی low است.



Subject: Date:

گیت NAND



مقاومت کلکتور ترانزیستور را در حالتی که کلکتور هر حال دارای مقاومت است.

= خروجی دقیقاً صفر نمی شود.

مشخصه انتقال ولتاژ VTC

(انعکاس ولتاژ خروجی نسبت ورودی)



گیت NOT ایده آل

۱- تغییر وضعیت سطح ورودی و خروجی واقعی نیست و حالت ایده آل است و امکان پذیر نیست چون ترانزیستور تاخیر دارد



در خروجی دو عمل کردن خازن خود دارد

که خازن باعث شکل گیری می شود.

خازن خود را پر و خالی می کند. چون بعضی سطح تاخیر می گیرند و در خازن شارژ می شود و در سطح مقاومت می شود که وظیفه آن است ← (خازن) ← ضد هر تغییر خازن باعث دو هم می آید. و شارژ شدن این خازن زمان می برد. به همین علت خروجی دارای حالت ایده آل نیست.

تا هنوز اتفاق می افتد.

تغییر وضعیت کلکتور آزاد

Pilavaran

Subject: Date:



not واقعی

V_{IL} ورودی منطقی low ← فرض منطقی high ؛ بخشی از پیک نویز عبور از high باعث

ناصحیح شدن منطق ← V_{IL} تا V_M در لبه نزولی وصل متصل الک. تا

وضعیت دراین ناحیه خطی است.

مثال: ولتاژ H ورودی ۵ / ولتاژ ورودی ۴ / ناصحیح شدن / Low ورودی ۲ / ولتاژ ورودی ۰

$V_{IL} = ۲$ $V_{OH} = ۵$

$V_{IH} = ۳$ $V_{OL} = ۰$

۴- مقاومت کلید ترانزیستور مثال (در حالت اول) ← در حالتی که ترانزیستور خطی باید هم یک مقاومت کوچک r_{switch} دارد. در حالت اول اما آن را صرف نظر کردیم. ولی نمی‌توان آن را صرف نظر کرد. یک مقاومت کوچک داریم

۵- ضعف برنامه که می‌زند: (تعدیل شد)

۶- این دو نکته باعث شد که مدار به صورت ایده‌آل نداشته باشیم.

سبب not واقعی شد که حاشیه نویز مقدار کمتری پیدا کند. یعنی کم کم به سمت صفر میل کند. حالت ایده‌آل حاشیه نویز صفر کمتر مقدار نیست.

بیشترین آستانه ورودی low ← V_{IL} / بیشترین مقدار خروجی ولتاژ high دارد ← V_{OH}

کمترین ... high ← V_{IH} / کمترین ... ← V_{OL}

Pilavaran V_M: ولتاژ ورودی خروجی برابر

Subject: Date:

حاشیه امنیت نویز — Noise margine

نویز اعمال شده در خروجی

شکل‌های ناخواسته‌ای که اتفاق می‌افتد نویز نامیده می‌شود.

مدارات طراحی شده نسبت نویز باید حتماً بزرگتر باشد. (البته بهتر است بزرگتر باشد)



باید توجه داشته باشیم که نوع ولتاژی از چه نوع است.

در خروجی آن نیز

زمانی که مدار ۱ ← h هم نرسته باید مدار ۲ هم h بشود. اگر h نشد نویز که اعمال می‌شود می‌شود ۱

مدار ۲ هم باید ۱۱ بشود اگر نشد نویز اشتباه ایجاد کرده و ۱۱ از خروجی ۲ خارج شده.

حاشیه امنیت $NM_H = |V_{OH} - V_{IH}|$



ولت ۲ = در منطق ۱

در محدوده‌ی V_{OH}

مشکلی ایجاد نکند

$NM_L = |V_{IL} - V_{OL}| = ۲$

حداکثر نویز اعمال شده اثر در ضعف

حداکثر آستانه‌ای که در بالا مطرح شد نشان می‌شود اثر هم حداکثر باید بررسی شود.





حاشیه امنیت نویز این

تمامی حاشیه امنیت این طور نیست

تمامی شده اما همین این طور نیست

حداکثر نویز این

مدار همه این طراحی می‌شود ۷ را ۵ تشخیص دهد.

با اکثر مدارات این سوزاند.

اما آخر که برای ما مطرح است ضعف است.

همین طوری است ولتاژ در ورودی طراحی کنیم که این

آن همین منطق تغییر نکند)

Subject: Date:

اگر هر دو مدار در حالت خروجی قطع باشند آنگاه مقاومت بسیار

در شکل صفحه پیش به دلیل آنکه هم سیم پیچ اصلی و هم سیم پیچ ثانویه

ساعت تشدید می شود.

FAN IN FAN OUT

ذهنی هر کدام قرائت خروجی دارد که چند تا ورودی

خروجی ورودی

تعداد ورودی هایی که می توانیم داشته باشیم

آن عنصر یا دروازه

دارند یا نه.

ورودی AND

box

N=4

fan in

تعداد ورودی هایی

که این مدار می تواند

داشته باشد.

خروجی

تعدادی که از آن خروجی خارج می شود.

به طور مثال در یک not داریم که این عنصر فقط یک ورودی و یک خروجی دارد

not

2

low و high

ثبت می شود.

Pilavaran

Subject: جریان خروجی در حالت high Date:

در منطق H $N_{high} \leq \frac{I_{OHigh}}{I_{inHigh}}$ تعداد گیت‌هایی که می‌توانند وصل شوند

جریان ورودی در حالت low حالت استاندارد

در منطق low $N_{Low} \leq \frac{I_{OL\ :Low}}{I_{inLow}}$

جریان‌ها در منطق H را مورد بحث قرار می‌دهیم و این اندازه‌ها را در نظر می‌گیریم.

$$Fan\ out = \min(N_H, N_L)$$

فرض کنید:

مثال: $I_{OH} = 75\ mL$ $I_{IH} = 40mL$

$I_{OL} = 40\ mL$ $I_{IL} = 10mL$

$$N_H = \frac{75}{40} = 3 \qquad N_L = \frac{40}{10} = 4$$

$Fan\ out = \min(3, 4) = 3$ اگر ۴ را انتخاب کنیم در منطق H دچار مشکل می‌شویم ممکن است ضعیف عمل کند یا خراب شود.

تاخیر انتشار

وقتی ورودی عوض می‌شود خروجی تاخیر دارد.

وقتی از H به L و برعکس تغییر می‌کند تاخیر این تغییر وضعیت اعمال می‌شود.

H به L

L به H

اندازه‌ای است که تاخیر با نصف دامنه این آمدن تعیین می‌شود.

از ۱۰ درصد تا ۹۰ درصد زمان صعود تعریف می‌کنند. (حالت استاندارد)

Subject: Date:



$$t_p = \frac{t_{PHL} + t_{PLH}}{2}$$ تأخیر انتشار

اگر شکل موج ورودی دارای تأخیر باشد، معمولاً تأخیر انتشار را از نقاط ۵۰٪ ولتاژ ورودی و خروجی اندازه‌گیری می‌کنند.

همچنین اگر $t_{PHL} \neq t_{PLH}$ باشد، زمان‌بندی‌ها معمولاً بر اساس بدترین حالت (بزرگترین مقدار) تأخیر انتشار گزارش می‌شود.

از زمانی که ورودی ۵۰٪ تغییر می‌کند تا وقتی که خروجی ۵۰٪ تغییر کند این مدت زمان به تأخیر انتشار H→L یا L→H بستگی دارد.

Pilavaran

Subject: Date:

توان مصرفی

چطور می‌توان

$P = VI$ این

در حالتی که وضعیت اتفاق ۷ و H شدن، طرح کامل انجام شده بنابراین این فرمول

این که در حالت ضرایب، این مقادیر را برابر صفر.

$$P_{\text{توان}(avg)} = \frac{I_{OH} + I_{OL}}{2} \times V_{cc} + V_{DD}$$

دیتاشیت تقسیم

مدار ۲ حالت دارد $\rightarrow$ H / L

V_{in} — V_{cc} +

مقاومت که پایه H است

جریان با مشخصات $I_{OH} = 0$

مقدار که ضربدر با Low است مقاومت کلی است

وقتی خروجی H است جریان چقدر I_{OL}

ریت I_{OH} $V_{OH} : I_{OH} = 0$

$I_{OL} = \frac{V_{cc}}{R}$ $\Rightarrow$ $P_{\text{متوسط}} = \frac{V_{cc}^2}{2R}$

اگر P کمتر باشد می‌توانیم از مقاومت بزرگ یا خازن، اندوکتانس‌ها استفاده کنیم

مقاومت

مقدار داشته باشد یا نه کدام نداشته باشد. این مواردی است که مشکوک منفی نکرد در مدار داریم، نوشته شده است. این داشته باشد مواردی هر کدام جداگانه این محاسبه را انجام می‌دهیم و سپس همگی را جمع می‌کنیم.

$P_{\text{کل}} = P_1 + P_2 + \dots$

$I_{OH} \rightarrow$ مشخص $\rightarrow I$ مقدار

$I_{OL} \rightarrow V_{OH}$ $\rightarrow I$ مقدار

V_{OL} مشخص

Pilavaran

دینامیک

زمانی اتفاق می‌افتد که خازن کم و زیاد شارژ میشود



خازن باعث تغییر در حالت شارژ آن است. ضرری مقاومت ندارد. دارای مقداری در حالت گذرا است. باید دقت داشته باشیم که خازن کی از H به صفر میرسد. چه حالتی مدار دینامیک میشود. مدار هر زمان که تغییر کند دینامیک میشود.

$$P_{Dynamic} = f C_L V_{cc}^2$$

ولتاژ تغذیه

ظرفیت خازن

فرکانس دینامیک شدن خازن که دارم و می‌خواهم بفهمم چقدر است

که عقب و جلو می‌آید یا این که چقدر فرکانس قرار بدهم

$$P_{توان کل} = P_{ایستا} + P_{دینامیک}$$

توان کل ما برابر است با توان ایستا به اضافه توان دینامیک

Subject: Date:

Set۲ دیود فصل ۲

دیود

اتفاقا الکترونیک کاربردی است معمولاً برای محافظت در مدارهایی که دارید

برای اینکه دقیقاً بیشتر از حدی که می خواهیم به مدار فشار نیاید وارد مدار نشود

یا اینکه می خواهیم سطح DC که داریم آنقدر بدهیم .

ما در این جا می خواهیم با این قطعه از دیود لت های مختلف بسازیم و بیشتر پیوندهای

PN را در آنها توضیح دهیم داریم .

دیود دیشکل پیوند نوع P و N است .



در ساده ی سیلیکون آند ناخالصی از نوع P تشکیل میدهیم . این ناخالصی سه ظرفیتی

از باریهای سه است سه تا الکترون دارد .

ناخالصی نوع N مثل عنصر پنج ظرفیتی است .



ناخالصی

Pilavaran

از طرفی بارهای منفی زیاد سمت دیگری که این حرکت دارند باعث میشود در سیلیکون (نیمه رسانا) یک نامتعادلی ایجاد شود (اسم نامتعادلی یادم نیست)

بارهای منفی در کنار بارهای مثبت تجمع میکنند و می خواهند آن ها را خنثی کنند

و در عرض مدار می گیرند از طرف دیگر هم بارهای مثبت در کنار بارهای منفی قرار می گیرند و یک نامتعادلی ایجاد می کنند که در حالت عادی هم وجود دارد

ما در نظر داشتیم بارهای مثبت و منفی ۲ طرف با هم برابرند و یک نامتعادلی خاصی از بار داریم (هدف از این حرکت ها این بود که بفهمیم آمپر)

نماد الکترونیکی دیود



electron difusion ← جریان نفوذی

جریان عادی دیود →

← hole drift

از طرف دیگر حفره ها جریان عادی را ایجاد می کنند.



Subject: Date:

حفره‌ها سبب جریان شده را جریان می‌نامند ← hole drift

الکترون‌ها ← این شکل جریان ایجاد می‌کنند electron drift

زمانی که diffusion هست بیشتر است. هم زیاد از الکترون‌ها داریم.

اندازه یک مداری برداشت‌ها را نوشتم

وقتی زمانی، می‌خواهیم بایاس کنیم و دقت کنیم هم باید بدانیم در آن حالت

کدام جریان را شدت غلبه می‌کند کدام جریان را داریم

الف) با بایاس مستقیم

وقتی که دو سر دیود را مثبت اعمال کنیم



$V_D > 0$

عملاً سر مثبت به مثبت سر منفی به منفی شده.

در بایاس مستقیم جریان غالب جریان diffusion است.

جریان diffusion و drift غلبه drift < diffusion

جهت قراردادی: هم جهت با حرکت حفره‌ها

I_D

عکس حرکت الکترون‌هاست. طوری که این را می‌دانیم.

Pilavaran

و جریان diffusion داریم هم جمع جمع‌ها
صفر میشه اگه ولتاژ دیود



معادله‌ش رو هم آوردم اینجا :

$$I_D = I_S\left(e^{V_D/\eta V_T} - 1\right)$$

I_S: جریان اشباع معکوس — جریان دیود در حالت معکوس
V_D: ولتاژ دیود
V_T: ولتاژ معادل دمایی — دمای محیط که معمولا ۲۶ mV

$$V_T = \frac{KT}{q}$$

K: ثابت بولتزمن — اندازه‌ش خیلی کوچیکه برای همین ضرایبش صحیح میذارن
T: دما بر حسب کلوین
q: بار الکترون
دمای محیط

و آخر هم اینکه میشه با دیدن حالت معکوس جریان رو حساب کنیم.

ب) بایاس معکوس

در حالت معکوس عکس این اتفاق می‌افته.



دیود عملا قطعه و مدار باز فرض می‌کنیم.

در دیود نانوهای مثبت مقدار هم‌شیرا ضربه می‌کنند.

این باعث می‌شود عرض ناحیه‌ی تخلیه بیشتر شود.

ناحیه‌ی تخلیه
بزرگتر می‌شود

Subject: Date:

همین مزیت ناچیزی کمی تیز می‌شود و توانایی شناسایی کمتر می‌شود که دلیل

علت جریان نشتی غالب است. drift

drift > diffusion

جهت :



$|I_D| = I_S$

همین مقدار کمی است جریان ناچیز کمی
جریان بسیار کمی را دارا می‌باشد معمولاً از آن
صرف نظر می‌کنیم

همین علت نقطه بایاس مستقیم داریم می‌گوییم دیود ما روشن است، اگر
معکوس ، خاموش است مثل

معادل باز یا قطع عمل می‌کند. از این جریان کم صرف نظر می‌کنیم، مگر در زمان‌هایی که محاسبات
دقیق باشد. مقدارش را حساب می‌کنیم و آن استفاده می‌کنیم.

در مدارهایی که دارای ولتاژ بالا هستند، همین جریان کم، خاموشی را به روشن
روشن با آن کار داریم.

در حالت مستقیم عوامل تأثیرش آنقدر زیاد است، نمی‌بینیم

Pilavaran



در بایاس مستقیم و کار نرمال از صفر ولتی گیریم. ولی در واقعیت باید ولتاژ مثبت وارد شود که تا حدی بر سد پتانسیل بایاس‌های diffusion غلبه شود. آن مقدار ولتاژ حداقلی که دیود در بایاس مستقیم روشن شده $V_{D(on)}$ نامیده می‌شود.

$V_{D(on)} \approx 0.7$

معمولاً مقدار این را با تقریب خوب 0.7 در نظر می‌گیریم.

قبل از 0.7 در بایاس مستقیم جریان ندارد. $V_D < V_{D(on)} \Rightarrow I_D = 0$

$V_D = V_{D(on)} \Rightarrow I_D > 0$

بعد از اینکه دیود روشن شد رابطه جریان و ولتاژ طبق نمودار بالا می‌باشد.

در بایاس معکوس جریان بسیار کمی از دیود عبور می‌کند.

در بایاس معکوس دیود خاموش است.

مثال:



۴ ولت مثبت اعمال شده ⇐ صدقه بایاس اعمال شده

$4 > 0.7$

$4 > 0.7$ ⇐ D: on ⇐ مدل دوم است.

$$I_D = \frac{4 - 0.7}{10K} = 0.33\ mA$$

مدل دوم.

گیت‌ها را پیاده سازی کنیم.

گیت AND:



0 1
L H

V_{inA}	V_{inB}	V_{out}
L	L	L
L_{on}	H_{off}	L
H_{off}	L_{on}	L
H	H_{off}	H

حالتی هست که هر دو on

یکی L و دیگری H هست و داریم.

هر دو ورودی‌ها را H داریم.

Subject: Date:

اگر یکی از ورودی ها به یک طرف از زمین وصل کنیم (طرف منفی) دیگر تغذیه وصل است ← دوسر دیود دیگر بیشتر از ۰/۷ ولتاژ ندارد ←

چون هر دو ورودی ها هم ← هر دو دیود روشن می شوند.

ضرب می شود ۰/۷ + ۰/۷ = ۱/۴ ← ضرب منفی ۰/۷ را دارد.

اگر دو تا یا یکی هم ضرب هم LOW شود حالا یکی از ورودی ها H باشد.

A ← L است B ← H است ← دوسر دیود یک ان اعمال می شود.

اختلاف ولتاژ ۰/۷ ندارند ← B نمی تواند روشن شود و A چون ورودی اش

هم روشن است. خاصیت یکی از دیود ها روشن شدن ضرب از طریق آن می تواند

مقدار بگیرد.

اگر هر دو دیود ورودی H بگیرند هر دو آن خاموش باشد ضرب از طریق مقاومت

۱۰ کیلو اهم است مقدار H می گیرد

منفی AND گیت TTL



Subject: Date:

فرض می‌کنیم ورودی‌های مدار یکسان باشند.

$$V_{inA} = V_{inB} = V_{IN}$$

طبق این مدار می‌توان نوشت:

در صورتی که اختلاف ولتاژ دو سر آن $V_{CC} - V_{in} > V_{D(on)}$

$$\Downarrow$$

دیود ON $\Rightarrow V_{in} < V_{CC} - V_{D(on)}$

$\Rightarrow V_{out} = V_{in} + V_{D(on)}$

از مدار می‌توان مشخصات را می‌توانیم استفاده کنیم تا V_{out} را برحسب V_{in} بیابیم.

دیود OFF $V_{in} > V_{CC} - V_{D(on)}$ جریان ندارد $\Rightarrow V_{out} = V_{CC}$

$V_{in} = 0 \Rightarrow V_{out} = V_{D(on)}$

برای مدار $V_{in} = V_{CC} - V_{D(on)} \Rightarrow V_{out} = V_{CC}$

با توجه به

تغییر V_{in} از $V_{CC} - V_{D(on)}$ تا بیشتر می‌شود دیود خاموش می‌شود.

و مقدار خروجی تابعی از مقدار V_{CC}

$V_{OH} \rightarrow V_{CC}$

$V_{OL} \rightarrow$ در حقیقت صفر نیست بلکه اندازه‌ی

ولتاژ بسیار کمی است

منفی اشکال کار در این است که V_{OH} حدود V_{CC} است.

V_{OL} در حقیقت صفر نیست. بلکه ولتاژ بسیار کمی است.

Pilavaran

Subject: Date:



گیت OR است

V_{inA}	V_{inB}	V_{out}
L	L	L
L off	H on	H
H on	L off	H
H on	H on	H

اگر هر دو ورودی ما H باشد.
ورودی A به ... دو طرفش ولتاژ بالا است ... جریان نمی‌تواند روشن شود.
B هم همین طور ... و چون دو تا ... پس هر دوشان خاموش است.
حالا که دیودها خاموش هستند بودن و نبودنشان تاثیری ندارد و مقاومت خروجی می‌تواند از طریق مقاومت به زمین وصل شود ... مقدار ولتاژ را می‌برد.

اگر یکی از ورودی‌ها مقدار H بدهیم B به H
دیود طرف اندازه‌ی ولتاژ اضافه و یکی مقدار می‌برد.
دیود مربوط به ورودی B روشن می‌شود.
A روشن می‌شود. ... یعنی این که یکی از دیودها روشن شد خروجی از طریق آن دیود به ورودی وصل شود. ... اندازه‌ی ولتاژ را افت می‌کند. ... خروجی هم منطق H است.

وقتی هر دو ورودی H هستند دیودها روشن می‌شوند و خروجی از طریق آن‌ها می‌تواند به ورودی وصل می‌شود H می‌شود.

Pilavaran وقتی ورودی‌ها H باشد خروجی برابر H است.

Subject: Date:

منحنی VTC یک گیت OR



برای محاسبه ی ورودی های مختلف داریم:

$v_{in} > v_{D(on)} \Rightarrow$ دیود ON

چون افت ولتاژ دیود را در نظر گرفتیم می توانیم بنویسیم:

$\Rightarrow v_{out} = v_{in} - v_{D(on)}$

$v_{in} < v_{D(on)} \Rightarrow$ دیود OFF $\Rightarrow v_{out} = 0$

$v_{in} = v_{D(on)} \Rightarrow v_{out} = 0$

مقدار $v_{D(on)}$ است.

$v_{in} = v_{CC} \Rightarrow v_{out} = v_{CC} - v_{D(on)}$

برای رسم از نقطه میانی داریم:

اگر ولتاژ ورودی برابر $v_{D(on)}$ شود v_{out} صفر است.

چون افت v_{in} از آن بیشتر شود مقدار خروجی v_{in} می شود.

مقدار بیشترین مقدار $v_{D(on)} - v_{CC}$ می شود.

Pilavaran

V_{inA} و V_{inB} نیز تابعی از مقادیر V_{cc} می‌باشند.

دقت و سرعت مدار از $V_{D(on)}$ تاثیر می‌پذیرد.

$V_{OH} \rightarrow V_{cc} - V_{D(on)}$

$V_{OL} \rightarrow$ صفر ولت

برعکس حالت قبل V_{OL} تابعی از V_{cc} است اما V_{OH} تابعی از V_{cc} نیست.

نیمه کاره مقدار ثابت دارد. (مدارهای تغذیه دیگر برچسب زده شده

کاربرد وسیعی دارند. کاربرد هم برای کنترل در نظر گرفته شده)

مثال: تابع AND دو ورودی

$V_{inA} = V_{inB} + 1$ ①

ابتدا ورودی A به اندازه ی کمی ولت از V_{inB} بیشتر شد.

نشان دهید D_A قطع است.



$V_{DB} = V_{out} - V_{inB}$

D_A آنقدر وصل شد تا D_B روشن شود

و سپس دیود B را از نظر ولتاژ بررسی می‌کنیم

با این کار ابتدا ثابت می‌کنیم که نقض می‌کند.

Subject: Date:

در ضمن مقاومت ها (اتلافات تکرارها) ولتاژ را دقیقاً ثابت می‌آورند و ثابت می‌کنیم، طبق عکس ۱ ثابت می‌کنیم از نقض آن می‌رویم

ثابت می‌کنیم D_A روشن است خاموش است .

دیودها چون دو دیود و جهت دارند هرکدام می‌توانند روشن یا خاموش باشند که حالت می‌شود. ولی اگر بخواهد D_A روشن باشد

فقط A حالت روشن است .

قضایت B کنید از A کمتر باشد. ← آنوقت روشن باشد B هم باید روشن است

اگر دیود دارد که روشن باشد .

$$V_{DB} = V_{out} - V_{inB} = V_{inA} + 0.7 - V_{inB}$$

$$V_{out} = V_{inA} + V_{D(on)} \quad (2)$$

$$V_{inB} + 1 + 0.7 - V_{inB} = 1.7 \quad (3)$$

فرض اولیه را نقض کرد. D_B روشن باشد.

ولتاژ V_{inB} برابر است با 1.7 .

فرض کردیم هردو دیود روشن باشد ← ولتاژ هردو باید 0.7 باشد .

$V_{DA} = V_{out} - V_{inA} = V_{inB} + 0.7 - V_{inA}$

$V_{out} = V_{inB} + 0.7$

D_A ولتاژ 1.7 است

D_B

Pilavaran

$\Rightarrow V_{inB} + 0.7V - (V_{inB} + 1) =$

$V_{inB} - V_{inB} - 0.3 = -0.4$

فرض ✓ قطع است D_A (=

$< 0.3 -$ شده $= \uparrow$

دیود وقتی روشن است ولتاژش ثابت و 0.7 است.

اگر با این فرض‌ها نتوانیم ثابت کنیم که دیودی هست که قطع باشد

مجبوریم همه دیودها را روشن فرض کنیم و نقض را بگیریم.

ثبت AND اصلاح شده

با استفاده از ولتاژ منفی تغذیه مقاومت R_L را به V_{OL} وصل کرده‌ایم.

بدون ثبت AND به این صورت می‌شود. یک ولتاژ مثبت داریم یک دیود

قطع می‌شود این یعنی تحلیل انجام شد. یک ولتاژ کمی منفی هم در طرف دیگر.



VTC رسم منحنی

$v_{inA} = v_{inB} = v_{in}$

روشن D_A $V_{CC} - v_{in} > v_{D(ON)}$

$\Rightarrow v_{in} < V_{CC} - v_{D(on)}$

شرط روشن و خاموش بودن برای ۲ تا دیود مشابه هم هست.

حالا D_A و D_L داریم.

خاموش D_A $v_{in} > V_{CC} - v_{D(on)}$

روشن D_L $v_x - (-v_{EE}) > v_{D(on)}$

برای v_x مشخص کردن

$\Rightarrow v_x > -v_{EE} + v_{D(on)}$

خاموش D_L $v_x < -v_{EE} + v_{D(on)}$

نکته: روشن یا خاموش بودن D_A بستگی به مقدار v_x هم دارد.



Subject: Date:

D_A روشن $\quad v_{in} < v_{cc} - v_{D(on)} \Rightarrow v_x = v_{in} + v_{D(on)}$

D_L روشن $\quad v_{in} + v_{D(on)} > -v_{EE} + v_{D(on)} \Rightarrow$

شرط روشن بودن D_L این بود که $v_x > -v_{EE} + v_{D(on)}$

$$\boxed{v_{in} > -v_{EE}}$$

بنابراین D_A و D_L روشن هستند

در ناحیه‌ای که v_{in} از $v_{cc} - v_{D(on)}$ کمتر و از $-v_{EE}$ بیشتر باشد.

$$v_{out} = v_{in} + v_{D(on)} - v_{D(on)} = v_{in}$$

در این محدوده مدار مانند خازنی عمل می‌کند.

$$-v_{EE} < v_{in} < v_{cc} - v_{D(on)}$$

D_A روشن $\quad v_{in} < -v_{EE}$

D_L خاموش $\quad v_{out} = -v_{EE}$

ولتاژ خروجی ثابت و برابر $-v_{EE}$ می‌شود.

اگر ولتاژ ورودی از $-v_{EE}$ کمتر شود، دیود D_L خاموش می‌شود و ولتاژ خروجی همچنان $-v_{EE}$ است.

D_A خاموش $\quad v_{in} > v_{cc} - v_{D(on)}$

D_L روشن $\longrightarrow$ از یک طرف ولتاژ ورودی از طرف دیگر ولتاژ منفی $\Rightarrow$ اختلاف پتانسیل دو سر دیود $\Rightarrow$ D_L روشن

Subject: Date:

$V_{OUT} = V_{CC} - R_H (I) - V_{D(on)}$

$$\downarrow$$

$$\frac{V_{CC} - V_{D(on)} - (-V_{EE})}{R_H + R_L}$$

در تقریب دوم برابر $V_{CC} - V_{D(on)}$ است.

در حالت ایده‌آل V_{CC} بدون افت ولتاژ V_{CC} است.

در حالت واقعی $V_{CC} - V_{D(on)}$ است (در این حالت)

مدار ✓ شکل زیر است CR



$R_H = R_L = 100K\ \Omega$

$V_{EE} = -5$ ولت

$V_{CC} = 5$ ولت

$V_{D(on)} = 0.7V$

Pilavaran

Set ۳

ترانزیستورهای MOSFET

Metal oxide semi conductor field effect transistor

ترانزیستورهای اثر میدان فلز-اکسید-نیمه‌رسانا نامیده می‌شوند

ساختمان NMOS

NMOS افزایشی

یک نیمه‌رسانا از P داریم نوع ماده‌ی سیلیکون ناخالص P تزریق شده تحریک‌های مثبت. آلاینده‌ها الکترون اضافه باشد. در ناحیه‌ی تخلیه ایجاد کنیم با تزریق ناخالص n (نوع تحریک الکترون). چون حمل‌کننده‌ی اکثریت حفره مثبت می‌گذاریم منظور افزودن الکترون‌ها. نوع باید در ناحیه‌ی وصل منفی است یعنی n سپس کانال‌های عایق بین آن قرار می‌گیرد.



می‌توانیم دیگر بدهیم جریان را ببریم. با آن استفاده داشته باشیم.

ارتباط از طریق فیزیکی است. ۴ پایه دارند.

- source
- gate
- drain

که الکترونیک اندازه‌ی ۱ دارد

پایه‌ی چهارمی که داریم با BULK یا بدنه است. که معمولاً به

Source وصل می‌شود و از آن صرف‌نظر می‌شود. یا در نبودش تأثیری ندارد.

معمولاً می‌خواهیم جریانی از D به S داشته باشیم. بنابراین گیت‌های اعمال

می‌کنیم که بتوانیم جریان از D به S باشیم.

P و n برای ساختن سیلیکون ایجاد می‌کند.

B وصل می‌شود به P. از طرف سورس دیگر دیگر S.

می‌خواهیم وقتی کار می‌کند. برای اینکه جریان D به S برقرار شود. تا جریان

می‌خواهیم این در دسترس خواسته باشد. (باید ولتاژ) باشد تا

اتفاقی که کار ایجاد نکند. بنابراین گیت را به S وصل می‌کنیم. با این کار

دیگر هیچ وقت نمی‌توانند روشن شوند چون دو طرف اتصال برابر

ندارند.

از طرف درین $V_{DS} > 0$ را هیچ مثبت می‌دهیم.

منبع تغذیه به صورت زیر اعمال می‌شود.



در هر زمان با منفی اعمال می‌شود نمی‌تواند روشن شود.

بار مثبت بیت D D است.

دیود ها به عقب بایاس می‌شوند تأثیری در عملکرد ندارد.

عملکرد NMOS



D, S را از منفی تغذیه و G را به مثبت اعمال می‌کنیم.

بارهای مثبت میدان ترکیب بالا بین ایجاد می‌کند



چون
در نیمه‌رسانا حفره‌ها نیز باعث ایجاد جریان مثبت می‌شوند.

در بعضی مواقع مثبت خالی می‌شود. مثل باتری‌هایی که شارژ می‌شوند. مثبت‌ها باعث

می‌شوند. باعث می‌شود یک کانال به وجود بیاید.

(جزوه جلسه‌ی دوازدهم ۱۴۰۱/۱۲/۱۵ مشخصات کانال)

با اعمال ولتاژ مثبت در گیت الکترون‌ها از زیر مثبت‌ها باعث می‌شوند

جمع شوند. خالی شدن این مثبت‌ها باعث می‌شود در آن‌ها الکترون

با انرژی‌های مختلف وارد شوند. یک کانال به وجود آید.

که باعث شود انتقال الکترون بهتر شود.

ولتاژ آستانه

ولتاژی که در آن در گیت کانال بتواند ایجاد شود. ولتاژ آستانه

نامیده می‌شود.

$V_t > 0$

در صورتی می‌توان مدار را شبیه‌سازی کرد که ولتاژ آستانه اعمال شود

از طریق V_{GS} نفی $V_{GS} > V_t$

تا بتواند ایجاد شود.

در نیمه‌هادی‌ها ولتاژ آستانه

Pilavaran

S زمین است ($V_S = 0$) V_{GS} همان ولتاژ گیت است.

عبور جریان مقاومت کند V_{DS} باید مثبت باشد.

DS یک حرکت الکترون‌ها جریان برقرار شود. حرکت الکترون‌ها همیشه به سمت مثبت است.

جریان در خلاف جهت الکترون‌ها است (I_D) پس جریان از D به S است.

برای اینکه I_D مثبت شود V_{DS} باید مثبت باشد.



ضخامت اکسید

$V_{DS} > 0$

$V_{GD} > V_t$

برای وصل کانال کمترین ولتاژ گیت نزدیک D است.

$V_{GS} - V_{DS} > V_t$

$\Rightarrow v_{DS} < v_{GS} - v_t$ ← v_{DS} کم باشد

مقادیر کوچک دارد.

تا وقتی که این حد برای DS داریم (در ناحیه خطی) عمل می‌کند.

شبیه یک مقاومت عمل می‌کند.

$$I_{DS} = k_n [(v_{GS} - v_t) v_{DS} - v_{DS}^2/2]$$

فرمول جریان در ناحیه خطی

$$K_n = \mu_n C_{ox} W/L$$

↓ ↓

سرعت بردی الکترون‌ها — خازن واحد سطح

↓

$\varepsilon_0 \varepsilon_r$ / t_{ox}

L ← طول کانال بوجود آمده

t_{ox} ← مقدار یا ضخامت آلیاژ قرار داده شده

ضخامت لایه اکسید.

W ← عرض کانال

ضخامت لایه اکسید

اکسید که داریم خازن ایجاد می‌کند. با پلیت در دو طرف

با منفی و جریان در سطح خازن عایق در وسط

مقاومت بی‌نهایت دارد.

چون ناحیه اکسید داریم (عایق) جریان G نداریم $I_G = 0$

ضخیم ضد نهایت جریان نداشته باشد.

می‌توانیم استفاده‌ی زیادی از MOSFET ها

V_{DS} مقدار کم دارد (معمولاً کمتر از یک)

$V_{DS}^2/2$ << ضلع کوچک می‌شود

آنرا از توان ۲ حرف نظر کنیم. رابطه‌ها تقریبی می‌توانیم داشته باشیم.

$$I_{DS} = \frac{1}{r_{ds}} V_{ds}$$

$$r_{ds} = \frac{1}{K_n(V_{GS} - V_t)}$$ ثابت

ولتاژ ثابت در نظر گرفته می‌شود

بنابراین r_{ds} را می‌توانیم مقاومت یک مقاومت عمل می‌کند.

ترانزیستورها می‌توانند مثل یک خط عمل می‌کنند. به جای این عمل یک مقاومت ۲ عمل کند.

ناحیه اشباع

$V_{GS} > V_t$ این شرط باید برقرار باشد.

$V_{GD} < V_t$ یعنی V_{DS} زیاد نباشد یعنی V_{DS}

از زیاد نمی‌کنیم وارد ناحیه اشباع می‌شویم.

ترانزیستورهای GD و GS بیشتر از ولتاژ آستانه هستند و اندازه‌ی هم‌سطح هستند.

کانال بین دو طرف کانال، همان‌طور که تغییر کرده، حالا بیشتر ولتاژ ثابت

داریم : با کم شدن ولتاژ تخلیه بیشتر شده تا جایی که داشتیم

هم بخورد ID هیچ تاثیر ندارد

چون G و تخلیه ثابت و هم زمین است.

DS داریم زیاد می‌کنیم چه چیزی تغییر می‌کند؟

D هرچقدر زیاد می‌شود، D و G اختلاف پتانسیل آن‌ها کم می‌شود باعث

می‌شود میدان کمتر شود در دو طرف فرق کند و در نتیجه کانال شکل نخواهد

گرفت اما هنوز جریان می‌کند زیرا ولتاژ تخلیه بیشتر شده

پدیده pinch-off تغییر یافته شدن کانال اتفاق افتاده.

حالت ثابت جریان هم‌چنان به همین مقدار ثابت می‌رسد.

هرچقدر هم DS را بالا ببریم به نهایت همین مقدار می‌رسد. نهایت کند

کانال آنچنان بزرگ شود.



$$I_{DS} = K_n/2 (V_{GS} - V_t)^2$$

رابطه تا کی پیدا می کند. V_{DS} در این رابطه تاثیری ندارد.

$$V_{GD} < V_t \Rightarrow V_{GS} - V_{DS} < V_t \Rightarrow$$

$$V_{DS} > V_{GS} - V_t$$ ← V_{DS} نباید از این بیشتر باشد.



در ناحیه اشباع منحنی‌ها کاملا افقی هستند.

$$V_{DS} = V_{GS} - V_t$$ ← مرز ناحیه اشباع

$$V_{GD} = V_t$$

اگر GS دقیقا یا کمتر از آستانه باشد (یا مدفن $V_{GS} < V_t$) جریان صفر است. بنابراین DS هرقدر زیاد شود، اصلا کانال نداریم که جریان رد شود.

در حقیقت اینکه ولتاژ GS را زیاد کنیم در ناحیه خطی یک منحنی داشتیم و در ناحیه اشباع یک خط افقی داریم.

Subject: Date:

هر کدام از منحنی ها از یک نقطه ای شروع می کنند به ثابت شدن.

این نقطه مرز خطی و اشباع است.

linear ← → saturation

ترایودی

نقطه قبل V_{DS} ها و تا این مقادیر تقریبا تمام جاهایی منحنی خطی است کم است.

جهت یادگیری. این ها هست. (شکل این را نشان می دهد)

با ازای هر یک V_{GS} می توانیم همین را در نمایش اشباع یا خطی بدست آوریم.

مثال. مقادیر این را بدست آورید $I_{DS} = ?$ $K_n = 10\ mA/V^2$ $V_t = 1V$



باید این حالت باشد $V_{GS} > V_t$ تا وصل باشد.

$V_{GS} = ۴$

$V_t = 1 \Rightarrow ۴ > 1$

ضمن از ادامات قدر V_t را می دهند.

در NMOS افزایشی $V_t > 0$ است.

V_{DS} $V_{GS} - V_t$ سپس باید می این دو را با هم بسنجیم

$۴٫۵ > ۴ - 1$

$\Rightarrow$ اشباع است

Pilavaran

= راحت‌تر استفاده می‌کنیم

$$I_{DS} = K_n/2 (V_{GS} - V_t)^2$$

$$= \frac{10 \times 10^{-6}}{2} (4-1)^2 = 20\,mA$$

نمادهای NMOS افزایشی



مدار NMOS سوال.



دیاگرام مدار تمام ولتاژها داده. اگر نداده باشد باید با نقض کردن نقض آن فرض‌ها ناصحیح را بدست آوریم.

PMOS = P نوع NMOS افزایشی

مخالف تعریف شده در نوع n بود. کانال از نوع p بود.

حال من خواهم نوع p را داشته باشم.

Subject: Date:

فرق با قبلی این است که تمام ها p تبدیل می‌شود.
p ها n ها



تمام p ها داریم.
در حقیقت با طرفی p تزریق می‌کنیم
بایاس هم مثبت است.

می‌فهمیم کانال ایجاد شده به مثبت رفتن بایاس GS و یا منفی

اعمال کنند تا بتوانند کانال با بار مثبت ایجاد کنند. $V_{GS} < 0$

V_{GS} به جمعی آمیک مقدارش منفی است.

GS باید از آستانه منفی‌تر شود.

خوش $V_{DS} > V_{GS} - V_t$

$$I_{DS} = K_p\left[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2\right]$$

اشباع $V_{GS} < V_t$

$V_{DS} < V_{GS} - V_t$

$$I_{DS} = K_p/2 (V_{GS} - V_t)^2$$

Pilavaran

خطی $\begin{cases} V_{GS} < V_t \\ V_{DS} > V_{GS} - V_t \\ I_{DS} = K_p[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2] \end{cases}$

معمولاً طراح مدار عرض کانال را معلوم

$K_p = \mu_p C_{ox} W/L$

می‌کند تا بتواند مدارهای مختلف را بسازد.



نماد مداری PMOS

علت این که سرعت μ_p حدود نصف است، الکترون‌ها قابلیت حرکت بیشتر (تحرک پذیری حفره‌ها) از حفره‌ها است. این مثبت بودن، این شکل است، تقریباً الکترون‌ها ۲ تا ۳ برابر بیشتر از حفره‌ها می‌توانند حرکت کنند. تقریباً ۲٫۵ الکترون‌ها ← برابر حفره‌ها می‌توانند حرکت کنند.

در PMOS معمولاً S را ثابت می‌دهیم.

بنابراین می‌توانیم S را ثابت کنیم و بقیه متغیر D را تغییر دهیم.

در NMOS S را ثابت می‌کنیم.

Subject: Date:

ترانزیستورهای کانالی MOS-FET

NMOS کانالی

فقط با افزایش این است که کانال از قبل وجود دارد.
یعنی همانی که می‌خواهند ولتاژ را اعمال کنند.



لازم نیست ولتاژ V_{GS} برای تشکیل کانال

وجود بیاید.

حتی اگر $V_{GS}=0$ باشد کانال را داریم پس اگر V_{DS} داشته باشیم

$I_{DS}>0$ است.

V_{GS} را اگر بالا ببریم $V_{GS}>0$

کانال را قوی‌تر می‌کنیم. کانال بیشتر هدایت می‌شود و ضخامت بیشتر می‌شود.

اگر V_{GS} را بدهیم. هنوز کانال دارد. عملاً با بیشتر شدن V_{GS} کانال کلفت
شود. چرا این تا موقعی داریم کانال داریم
کانال باریکه‌ای را تشکیل می‌دهد تا آخرین لحظه
یعنی کانال از بین نرود.

هر کجا V_{GS} نتواند کانال بدهد کانال از بین می‌رود. به این آستانه

Pilavaran

V_{GS} V_t ولتاژ آستانه عددی است که از آن به بعد کانال ایجاد می‌شود.

بعد از این معمولاً موارد تغییر شبیه NMOS افزایشی است.



شرایط قبلی کار می‌کند. $V_{GS}>V_t$?

$V_t - V_{GS} > V_{GS}$ ناحیه خطی

$V_{GS} > V_{GS}$ اشباع

V_t همان فرمول‌ها.

کاهشی PMOS

عکس NMOS کاهشی است. همان روابط PMOS افزایشی. $V_t>0$ با این تفاوت



نکات مربوط
ولتاژها را با علامت جهت‌دار بدهند و جهت‌ها را باید احتمالی بزنیم.