Subject: ۲۰۵ Date:

الکترونیک دیجیتال

مراجع

۱- الکترونیک دیجیتال تألیف دکتر مهدی صدقی (امیرکبیر)

۲- مدارهای مجتمع دیجیتال تألیف دکتر آیت الهی (دانشگاه آزاد قزوین)

۲ نمره تکلیف و کوئیز (خارج از زمان تعیین داده میشود)

۱۸ نمره پایان ترم

بهره یا تحقیق (تا ۲ نمره اضافه)

کوئیز ۱-۱۲ گرفته میشود.

سرفصل مطالب

۱- مقدمات و مفاهیم اولیه

۲- دیود

۳- ترانزیستورهای MOSFET

۴- منطق حالت منتشر NMOS
CMOS

۵- مدارهای منطقی پویا

۶- تراز بندی مدارهای درجه یک منطقی های منفرد RTL, DTL, TTL

۷- BiCMOS

فصل اول مقدمات و مفاهیم اولیه

معکوس کننده (invertor) وارون ساز





بافر نوارون ساز

این NOT عملاً صافترین مدار است. و بیشترین تغذیه



طوری که اگر ورودی مدار ما
کلید به صورتی عمل می کند که تغذیه وارد خروجی
شده. منظور low از ورودی کلید باز است
و وقتی کلید بسته است خروجی متصل به تغذیه وصل می شود
همان ورودی high است.
بعضی از ورودی ها جوری ساخته شده که کلید نمی تواند
تغذیه را به خروجی منتقل کند و همیشه
ولتاژ خروجی low است.



Subject: Date:

گیت NAND



مقاومت کلکتور ترانزیستور را در حالتی که کلکتور هر حال دارای مقاومت است.

= خروجی دقیقاً صفر نمی شود.

مشخصه انتقال ولتاژ VTC

(انعکاس ولتاژ خروجی نسبت ورودی)



گیت NOT ایده آل

۱- تغییر وضعیت سطح ورودی و خروجی واقعی نیست و حالت ایده آل است و امکان پذیر نیست چون ترانزیستور تاخیر دارد



در خروجی دو عمل کردن خازن خود دارد

که خازن باعث شکل گیری می شود.

خازن خود را پر و خالی می کند. چون بعضی سطح تاخیر می گیرند و در خازن شارژ می شود و در سطح مقاومت می شود که وظیفه آن است ← (خازن) ← ضد هر تغییر خازن باعث دو هم می آید. و شارژ شدن این خازن زمان می برد. به همین علت خروجی دارای حالت ایده آل نیست.

تا هنوز اتفاق می افتد.

تغییر وضعیت کلکتور آزاد

Pilavaran

Subject: Date:



not واقعی

V_{IL} ورودی منطقی low ← فرض منطقی high ؛ بخشی از پیک نویز عبور از high باعث

ناصحیح شدن منطق ← V_{IL} تا V_M در لبه نزولی وصل متصل الک. تا

وضعیت دراین ناحیه خطی است.

مثال: ولتاژ H ورودی ۵ / ولتاژ ورودی ۴ / ناصحیح شدن / Low ورودی ۲ / ولتاژ ورودی ۰

$V_{IL} = ۲$ $V_{OH} = ۵$

$V_{IH} = ۳$ $V_{OL} = ۰$

۴- مقاومت کلید ترانزیستور مثال (در حالت اول) ← در حالتی که ترانزیستور خطی باید هم یک مقاومت کوچک r_{switch} دارد. در حالت اول اما آن را صرف نظر کردیم. ولی نمی‌توان آن را صرف نظر کرد. یک مقاومت کوچک داریم

۵- ضعف برنامه که می‌زند: (تعدیل شد)

۶- این دو نکته باعث شد که مدار به صورت ایده‌آل نداشته باشیم.

سبب not واقعی شد که حاشیه نویز مقدار کمتری پیدا کند. یعنی کم کم به سمت صفر میل کند. حالت ایده‌آل حاشیه نویز صفر کمتر مقدار نیست.

بیشترین آستانه ورودی low ← V_{IL} / بیشترین مقدار خروجی ولتاژ high دارد ← V_{OH}

کمترین ... high ← V_{IH} / کمترین ... ← V_{OL}

Pilavaran V_M: ولتاژ ورودی خروجی برابر

Subject: Date:

حاشیه امنیت نویز — Noise margine

نویز اعمال شده در خروجی

شکل‌های ناخواسته‌ای که اتفاق می‌افتد نویز نامیده می‌شود.

مدارات طراحی شده نسبت نویز باید حتماً بزرگتر باشد. (البته بهتر است بزرگتر باشد)



باید توجه داشته باشیم که نوع ولتاژی از چه نوع است.

در خروجی آن نیز

زمانی که مدار ۱ ← h هم نرسته باید مدار ۲ هم h بشود. اگر h نشد نویز که اعمال می‌شود می‌شود ۱

مدار ۲ هم باید ۱۱ بشود اگر نشد نویز اشتباه ایجاد کرده و ۱۱ از خروجی ۲ خارج شده.

حاشیه امنیت $NM_H = |V_{OH} - V_{IH}|$



ولت ۲ = در منطق ۱

در محدوده‌ی V_{OH}

مشکلی ایجاد نکند

$NM_L = |V_{IL} - V_{OL}| = ۲$

حداکثر نویز اعمال شده اثر در ضعف

حداکثر آستانه‌ای که در بالا مطرح شد نشان می‌شود اثر هم حداکثر باید بررسی شود.





حاشیه امنیت نویز این

تمامی حاشیه امنیت این طور نیست

تمامی شده اما همین این طور نیست

حداکثر نویز این

مدار همه این طراحی می‌شود ۷ را ۵ تشخیص دهد.

با اکثر مدارات این سوزاند.

اما آخر که برای ما مطرح است ضعف است.

همین طوری است ولتاژ در ورودی طراحی کنیم که این

آن همین منطق تغییر نکند)

Subject: Date:

اگر هر دو مدار در حالت خروجی قطع باشند آنگاه مقاومت بسیار

در شکل صفحه پیش به دلیل آنکه هم سیم پیچ اصلی و هم سیم پیچ ثانویه

ساعت تشدید می شود.

FAN IN FAN OUT

ذهنی هر کدام قرائت خروجی دارد که چند تا ورودی

خروجی ورودی

تعداد ورودی هایی که می توانیم داشته باشیم

آن عنصر یا دروازه

دارند یا نه.

ورودی AND

box

N=4

fan in

تعداد ورودی هایی

که این مدار می تواند

داشته باشد.

خروجی

تعدادی که از آن خروجی خارج می شود.

به طور مثال در یک not داریم که این عنصر فقط یک ورودی و یک خروجی دارد

not

2

low و high

ثبت می شود.

Pilavaran

Subject: جریان خروجی در حالت high Date:

در منطق H $N_{high} \leq \frac{I_{OHigh}}{I_{inHigh}}$ تعداد گیت‌هایی که می‌توانند وصل شوند

جریان ورودی در حالت low حالت استاندارد

در منطق low $N_{Low} \leq \frac{I_{OL\ :Low}}{I_{inLow}}$

جریان‌ها در منطق H را مورد بحث قرار می‌دهیم و این اندازه‌ها را در نظر می‌گیریم.

$$Fan\ out = \min(N_H, N_L)$$

فرض کنید:

مثال: $I_{OH} = 75\ mL$ $I_{IH} = 40mL$

$I_{OL} = 40\ mL$ $I_{IL} = 10mL$

$$N_H = \frac{75}{40} = 3 \qquad N_L = \frac{40}{10} = 4$$

$Fan\ out = \min(3, 4) = 3$ اگر ۴ را انتخاب کنیم در منطق H دچار مشکل می‌شویم ممکن است ضعیف عمل کند یا خراب شود.

تاخیر انتشار

وقتی ورودی عوض می‌شود خروجی تاخیر دارد.

وقتی از H به L و برعکس تغییر می‌کند تاخیر این تغییر وضعیت اعمال می‌شود.

H به L

L به H

اندازه‌ای است که تاخیر با نصف دامنه این آمدن تعیین می‌شود.

از ۱۰ درصد تا ۹۰ درصد زمان صعود تعریف می‌کنند. (حالت استاندارد)

Subject: Date:



$$t_p = \frac{t_{PHL} + t_{PLH}}{2}$$ تأخیر انتشار

اگر شکل موج ورودی دارای تأخیر باشد، معمولاً تأخیر انتشار را از نقاط ۵۰٪ ولتاژ ورودی و خروجی اندازه‌گیری می‌کنند.

همچنین اگر $t_{PHL} \neq t_{PLH}$ باشد، زمان‌بندی‌ها معمولاً بر اساس بدترین حالت (بزرگترین مقدار) تأخیر انتشار گزارش می‌شود.

از زمانی که ورودی ۵۰٪ تغییر می‌کند تا وقتی که خروجی ۵۰٪ تغییر کند این مدت زمان به تأخیر انتشار H→L یا L→H بستگی دارد.

Pilavaran

Subject: Date:

توان مصرفی

چطور می‌توان

$P = VI$ این

در حالتی که وضعیت اتفاق ۷ و H شدن، طرح کامل انجام شده بنابراین این فرمول

این که در حالت ضرایب، این مقادیر را برابر صفر.

$$P_{\text{توان}(avg)} = \frac{I_{OH} + I_{OL}}{2} \times V_{cc} + V_{DD}$$

دیتاشیت تقسیم

مدار ۲ حالت دارد $\rightarrow$ H / L

V_{in} — V_{cc} +

مقاومت که پایه H است

جریان با مشخصات $I_{OH} = 0$

مقدار که ضربدر با Low است مقاومت کلی است

وقتی خروجی H است جریان چقدر I_{OL}

ریت I_{OH} $V_{OH} : I_{OH} = 0$

$I_{OL} = \frac{V_{cc}}{R}$ $\Rightarrow$ $P_{\text{متوسط}} = \frac{V_{cc}^2}{2R}$

اگر P کمتر باشد می‌توانیم از مقاومت بزرگ یا خازن، اندوکتانس‌ها استفاده کنیم

مقاومت

مقدار داشته باشد یا نه کدام نداشته باشد. این مواردی است که مشکوک منفی نکرد در مدار داریم، نوشته شده است. این داشته باشد مواردی هر کدام جداگانه این محاسبه را انجام می‌دهیم و سپس همگی را جمع می‌کنیم.

$P_{\text{کل}} = P_1 + P_2 + \dots$

$I_{OH} \rightarrow$ مشخص $\rightarrow I$ مقدار

$I_{OL} \rightarrow V_{OH}$ $\rightarrow I$ مقدار

V_{OL} مشخص

Pilavaran

دینامیک

زمانی اتفاق می‌افتد که خازن کم و زیاد شارژ میشود



خازن باعث تغییر در حالت شارژ آن است. ضرری مقاومت ندارد. دارای مقداری در حالت گذرا است. باید دقت داشته باشیم که خازن کی از H به صفر میرسد. چه حالتی مدار دینامیک میشود. مدار هر زمان که تغییر کند دینامیک میشود.

$$P_{Dynamic} = f C_L V_{cc}^2$$

ولتاژ تغذیه

ظرفیت خازن

فرکانس دینامیک شدن خازن که دارم و می‌خواهم بفهمم چقدر است

که عقب و جلو می‌آید یا این که چقدر فرکانس قرار بدهم

$$P_{توان کل} = P_{ایستا} + P_{دینامیک}$$

توان کل ما برابر است با توان ایستا به اضافه توان دینامیک

Subject: Date:

Set۲ دیود فصل ۲

دیود

اتفاقا الکترونیک کاربردی است معمولاً برای محافظت در مدارهایی که دارید

برای اینکه دقیقاً بیشتر از حدی که می خواهیم به مدار فشار نیاید وارد مدار نشود

یا اینکه می خواهیم سطح DC که داریم آنقدر بدهیم .

ما در این جا می خواهیم با این قطعه از دیود لت های مختلف بسازیم و بیشتر پیوندهای

PN را در آنها توضیح دهیم داریم .

دیود دیشکل پیوند نوع P و N است .



در ساده ی سیلیکون آند ناخالصی از نوع P تشکیل میدهیم . این ناخالصی سه ظرفیتی

از باریهای سه است سه تا الکترون دارد .

ناخالصی نوع N مثل عنصر پنج ظرفیتی است .



ناخالصی

Pilavaran

از طرفی بارهای منفی زیاد سمت دیگری که این حرکت دارند باعث میشود در سیلیکون (نیمه رسانا) یک نامتعادلی ایجاد شود (اسم نامتعادلی یادم نیست)

بارهای منفی در کنار بارهای مثبت تجمع میکنند و می خواهند آن ها را خنثی کنند

و در عرض مدار می گیرند از طرف دیگر هم بارهای مثبت در کنار بارهای منفی قرار می گیرند و یک نامتعادلی ایجاد می کنند که در حالت عادی هم وجود دارد

ما در نظر داشتیم بارهای مثبت و منفی ۲ طرف با هم برابرند و یک نامتعادلی خاصی از بار داریم (هدف از این حرکت ها این بود که بفهمیم آمپر)

نماد الکترونیکی دیود



electron difusion ← جریان نفوذی

جریان عادی دیود →

← hole drift

از طرف دیگر حفره ها جریان عادی را ایجاد می کنند.



Subject: Date:

حفره‌ها سبب جریان شده را جریان می‌نامند ← hole drift

الکترون‌ها ← این شکل جریان ایجاد می‌کنند electron drift

زمانی که diffusion هست بیشتر است. هم زیاد از الکترون‌ها داریم.

اندازه یک مداری برداشت‌ها را نوشتم

وقتی زمانی، می‌خواهیم بایاس کنیم و دقت کنیم هم باید بدانیم در آن حالت

کدام جریان را شدت غلبه می‌کند کدام جریان را داریم

الف) با بایاس مستقیم

وقتی که دو سر دیود را مثبت اعمال کنیم



$V_D > 0$

عملاً سر مثبت به مثبت سر منفی به منفی شده.

در بایاس مستقیم جریان غالب جریان diffusion است.

جریان diffusion و drift غلبه drift < diffusion

جهت قراردادی: هم جهت با حرکت حفره‌ها

I_D

عکس حرکت الکترون‌هاست. طوری که این را می‌دانیم.

Pilavaran

و جریان diffusion داریم هم جمع جمع‌ها
صفر میشه اگه ولتاژ دیود



معادله‌ش رو هم آوردم اینجا :

$$I_D = I_S\left(e^{V_D/\eta V_T} - 1\right)$$

I_S: جریان اشباع معکوس — جریان دیود در حالت معکوس
V_D: ولتاژ دیود
V_T: ولتاژ معادل دمایی — دمای محیط که معمولا ۲۶ mV

$$V_T = \frac{KT}{q}$$

K: ثابت بولتزمن — اندازه‌ش خیلی کوچیکه برای همین ضرایبش صحیح میذارن
T: دما بر حسب کلوین
q: بار الکترون
دمای محیط

و آخر هم اینکه میشه با دیدن حالت معکوس جریان رو حساب کنیم.

ب) بایاس معکوس

در حالت معکوس عکس این اتفاق می‌افته.



دیود عملا قطعه و مدار باز فرض می‌کنیم.

در دیود نانوهای مثبت مقدار هم‌شیرا ضربه می‌کنند.

این باعث می‌شود عرض ناحیه‌ی تخلیه بیشتر شود.

ناحیه‌ی تخلیه
بزرگتر می‌شود

Subject: Date:

همین مزیت ناچیزی کمی تیز می‌شود و توانایی شناسایی کمتر می‌شود که دلیل

علت جریان نشتی غالب است. drift

drift > diffusion

جهت :



$|I_D| = I_S$

همین مقدار کمی است جریان ناچیز کمی
جریان بسیار کمی را دارا می‌باشد معمولاً از آن
صرف نظر می‌کنیم

همین علت نقطه بایاس مستقیم داریم می‌گوییم دیود ما روشن است، اگر
معکوس ، خاموش است مثل

معادل باز یا قطع عمل می‌کند. از این جریان کم صرف نظر می‌کنیم، مگر در زمان‌هایی که محاسبات
دقیق باشد. مقدارش را حساب می‌کنیم و آن استفاده می‌کنیم.

در مدارهایی که دارای ولتاژ بالا هستند، همین جریان کم، خاموشی را به روشن
روشن با آن کار داریم.

در حالت مستقیم عوامل تأثیرش آنقدر زیاد است، نمی‌بینیم

Pilavaran



در بایاس مستقیم و کار نرمال از صفر ولتی گیریم. ولی در واقعیت باید ولتاژ مثبت وارد شود که تا حدی بر سد پتانسیل بایاس‌های diffusion غلبه شود. آن مقدار ولتاژ حداقلی که دیود در بایاس مستقیم روشن شده $V_{D(on)}$ نامیده می‌شود.

$V_{D(on)} \approx 0.7$

معمولاً مقدار این را با تقریب خوب 0.7 در نظر می‌گیریم.

قبل از 0.7 در بایاس مستقیم جریان ندارد. $V_D < V_{D(on)} \Rightarrow I_D = 0$

$V_D = V_{D(on)} \Rightarrow I_D > 0$

بعد از اینکه دیود روشن شد رابطه جریان و ولتاژ طبق نمودار بالا می‌باشد.

در بایاس معکوس جریان بسیار کمی از دیود عبور می‌کند.

در بایاس معکوس دیود خاموش است.

مثال:



۴ ولت مثبت اعمال شده ⇐ صدقه بایاس اعمال شده

$4 > 0.7$

$4 > 0.7$ ⇐ D: on ⇐ مدل دوم است.

$$I_D = \frac{4 - 0.7}{10K} = 0.33\ mA$$

مدل دوم.

گیت‌ها را پیاده سازی کنیم.

گیت AND:



0 1
L H

V_{inA}	V_{inB}	V_{out}
L	L	L
L_{on}	H_{off}	L
H_{off}	L_{on}	L
H	H_{off}	H

حالتی هست که هر دو on

یکی L و دیگری H هست و داریم.

هر دو ورودی‌ها را H داریم.

Subject: Date:

اگر یکی از ورودی ها به یک طرف از زمین وصل کنیم (طرف منفی) دیگر تغذیه وصل است ← دوسر دیود دیگر بیشتر از ۰/۷ ولتاژ ندارد ←

چون هر دو ورودی ها هم ← هر دو دیود روشن می شوند.

ضرب می شود ۰/۷ + ۰/۷ = ۱/۴ ← ضرب منفی ۰/۷ را دارد.

اگر دو تا یا یکی هم ضرب هم LOW شود حالا یکی از ورودی ها H باشد.

A ← L است B ← H است ← دوسر دیود یک ان اعمال می شود.

اختلاف ولتاژ ۰/۷ ندارند ← B نمی تواند روشن شود و A چون ورودی اش

هم روشن است. خاصیت یکی از دیود ها روشن شدن ضرب از طریق آن می تواند

مقدار بگیرد.

اگر هر دو دیود ورودی H بگیرند هر دو آن خاموش باشد ضرب از طریق مقاومت

۱۰ کیلو اهم است مقدار H می گیرد

منفی AND گیت TTL



Subject: Date:

فرض می‌کنیم ورودی‌های مدار یکسان باشند.

$$V_{inA} = V_{inB} = V_{IN}$$

طبق این مدار می‌توان نوشت:

در صورتی که اختلاف ولتاژ دو سر آن $V_{CC} - V_{in} > V_{D(on)}$

$$\Downarrow$$

دیود ON $\Rightarrow V_{in} < V_{CC} - V_{D(on)}$

$\Rightarrow V_{out} = V_{in} + V_{D(on)}$

از مدار می‌توان مشخصات را می‌توانیم استفاده کنیم تا V_{out} را برحسب V_{in} بیابیم.

دیود OFF $V_{in} > V_{CC} - V_{D(on)}$ جریان ندارد $\Rightarrow V_{out} = V_{CC}$

$V_{in} = 0 \Rightarrow V_{out} = V_{D(on)}$

برای مدار $V_{in} = V_{CC} - V_{D(on)} \Rightarrow V_{out} = V_{CC}$

با توجه به

تغییر V_{in} از $V_{CC} - V_{D(on)}$ تا بیشتر می‌شود دیود خاموش می‌شود.

و مقدار خروجی تابعی از مقدار V_{CC}

$V_{OH} \rightarrow V_{CC}$

$V_{OL} \rightarrow$ در حقیقت صفر نیست بلکه اندازه‌ی

ولتاژ بسیار کمی است

منفی اشکال کار در این است که V_{OH} حدود V_{CC} است.

V_{OL} در حقیقت صفر نیست. بلکه ولتاژ بسیار کمی است.

Pilavaran

Subject: Date:



گیت OR است

V_{inA}	V_{inB}	V_{out}
L	L	L
L off	H on	H
H on	L off	H
H on	H on	H

اگر هر دو ورودی ما H باشد.
ورودی A به ... دو طرفش ولتاژ بالا است ... جریان نمی‌تواند روشن شود.
B هم همین طور ... و چون دو تا ... پس هر دوشان خاموش است.
حالا که دیودها خاموش هستند بودن و نبودنشان تاثیری ندارد و مقاومت خروجی می‌تواند از طریق مقاومت به زمین وصل شود ... مقدار ولتاژ را می‌برد.

اگر یکی از ورودی‌ها مقدار H بدهیم B به H
دیود طرف اندازه‌ی ولتاژ اضافه و یکی مقدار می‌برد.
دیود مربوط به ورودی B روشن می‌شود.
A روشن می‌شود. ... یعنی این که یکی از دیودها روشن شد خروجی از طریق آن دیود به ورودی وصل شود. ... اندازه‌ی ولتاژ را افت می‌کند. ... خروجی هم منطق H است.

وقتی هر دو ورودی H هستند دیودها روشن می‌شوند و خروجی از طریق آن‌ها می‌تواند به ورودی وصل می‌شود H می‌شود.

Pilavaran وقتی ورودی‌ها H باشد خروجی برابر H است.

Subject: Date:

منحنی VTC یک گیت OR



برای محاسبه ی ورودی های مختلف داریم:

$v_{in} > v_{D(on)} \Rightarrow$ دیود ON

چون افت ولتاژ دیود را در نظر گرفتیم می توانیم بنویسیم:

$\Rightarrow v_{out} = v_{in} - v_{D(on)}$

$v_{in} < v_{D(on)} \Rightarrow$ دیود OFF $\Rightarrow v_{out} = 0$

$v_{in} = v_{D(on)} \Rightarrow v_{out} = 0$

مقدار $v_{D(on)}$ است.

$v_{in} = v_{CC} \Rightarrow v_{out} = v_{CC} - v_{D(on)}$

برای رسم از نقطه میانی داریم:

اگر ولتاژ ورودی برابر $v_{D(on)}$ شود v_{out} صفر است.

چون افت v_{in} از آن بیشتر شود مقدار خروجی v_{in} می شود.

مقدار بیشترین مقدار $v_{D(on)} - v_{CC}$ می شود.

Pilavaran

V_{inA} و V_{inB} نیز تابعی از مقادیر V_{cc} می‌باشند.

دقت و سرعت مدار از $V_{D(on)}$ تاثیر می‌پذیرد.

$V_{OH} \rightarrow V_{cc} - V_{D(on)}$

$V_{OL} \rightarrow$ صفر ولت

برعکس حالت قبل V_{OL} تابعی از V_{cc} است اما V_{OH} تابعی از V_{cc} نیست.

نیمه کاره مقدار ثابت دارد. (مدارهای تغذیه دیگر برچسب زده شده

کاربرد وسیعی دارند. کاربرد هم برای کنترل در نظر گرفته شده)

مثال: تابع AND دو ورودی

$V_{inA} = V_{inB} + 1$ ①

ابتدا ورودی A به اندازه ی کمی ولت از V_{inB} بیشتر شد.

نشان دهید D_A قطع است.



$V_{DB} = V_{out} - V_{inB}$

D_A آنقدر وصل شد تا D_B روشن شود

و سپس دیود B را از نظر ولتاژ بررسی می‌کنیم

با این کار ابتدا ثابت می‌کنیم که نقض می‌کند.

Subject: Date:

در ضمن مقاومت ها (اتلافات تکرارها) ولتاژ را دقیقاً ثابت می‌آورند و ثابت می‌کنیم، طبق عکس ۱ ثابت می‌کنیم از نقض آن می‌رویم

ثابت می‌کنیم D_A روشن است خاموش است .

دیودها چون دو دیود و جهت دارند هرکدام می‌توانند روشن یا خاموش باشند که حالت می‌شود. ولی اگر بخواهد D_A روشن باشد

فقط A حالت روشن است .

قضایت B کنید از A کمتر باشد. ← آنوقت روشن باشد B هم باید روشن است

اگر دیود دارد که روشن باشد .

$$V_{DB} = V_{out} - V_{inB} = V_{inA} + 0.7 - V_{inB}$$

$$V_{out} = V_{inA} + V_{D(on)} \quad (2)$$

$$V_{inB} + 1 + 0.7 - V_{inB} = 1.7 \quad (3)$$

فرض اولیه را نقض کرد. D_B روشن باشد.

ولتاژ V_{inB} برابر است با 1.7 .

فرض کردیم هردو دیود روشن باشد ← ولتاژ هردو باید 0.7 باشد .

$V_{DA} = V_{out} - V_{inA} = V_{inB} + 0.7 - V_{inA}$

$V_{out} = V_{inB} + 0.7$

D_A ولتاژ 1.7 است

D_B

Pilavaran

$\Rightarrow V_{inB} + 0.7V - (V_{inB} + 1) =$

$V_{inB} - V_{inB} - 0.3 = -0.4$

فرض ✓ قطع است D_A (=

$< 0.3 -$ شده $= \uparrow$

دیود وقتی روشن است ولتاژش ثابت و 0.7 است.

اگر با این فرض‌ها نتوانیم ثابت کنیم که دیودی هست که قطع باشد

مجبوریم همه دیودها را روشن فرض کنیم و نقض را بگیریم.

ثبت AND اصلاح شده

با استفاده از ولتاژ منفی تغذیه مقاومت R_L را به V_{OL} وصل کرده‌ایم.

بدون ثبت AND به این صورت می‌شود. یک ولتاژ مثبت داریم یک دیود

قطع می‌شود این یعنی تحلیل انجام شد. یک ولتاژ کمی منفی هم در طرف دیگر.



VTC رسم منحنی

$v_{inA} = v_{inB} = v_{in}$

روشن D_A $V_{CC} - v_{in} > v_{D(ON)}$

$\Rightarrow v_{in} < V_{CC} - v_{D(on)}$

شرط روشن و خاموش بودن برای ۲ تا دیود مشابه هم هست.

حالا D_A و D_L داریم.

خاموش D_A $v_{in} > V_{CC} - v_{D(on)}$

روشن D_L $v_x - (-v_{EE}) > v_{D(on)}$

برای v_x مشخص کردن

$\Rightarrow v_x > -v_{EE} + v_{D(on)}$

خاموش D_L $v_x < -v_{EE} + v_{D(on)}$

نکته: روشن یا خاموش بودن D_A بستگی به مقدار v_x هم دارد.



Subject: Date:

D_A روشن $\quad v_{in} < v_{cc} - v_{D(on)} \Rightarrow v_x = v_{in} + v_{D(on)}$

D_L روشن $\quad v_{in} + v_{D(on)} > -v_{EE} + v_{D(on)} \Rightarrow$

شرط روشن بودن D_L این بود که $v_x > -v_{EE} + v_{D(on)}$

$$\boxed{v_{in} > -v_{EE}}$$

بنابراین D_A و D_L روشن هستند

در ناحیه‌ای که v_{in} از $v_{cc} - v_{D(on)}$ کمتر و از $-v_{EE}$ بیشتر باشد.

$$v_{out} = v_{in} + v_{D(on)} - v_{D(on)} = v_{in}$$

در این محدوده مدار مانند خازنی عمل می‌کند.

$$-v_{EE} < v_{in} < v_{cc} - v_{D(on)}$$

D_A روشن $\quad v_{in} < -v_{EE}$

D_L خاموش $\quad v_{out} = -v_{EE}$

ولتاژ خروجی ثابت و برابر $-v_{EE}$ می‌شود.

اگر ولتاژ ورودی از $-v_{EE}$ کمتر شود، دیود D_L خاموش می‌شود و ولتاژ خروجی همچنان $-v_{EE}$ است.

D_A خاموش $\quad v_{in} > v_{cc} - v_{D(on)}$

D_L روشن $\longrightarrow$ از یک طرف ولتاژ ورودی از طرف دیگر ولتاژ منفی $\Rightarrow$ اختلاف پتانسیل دو سر دیود $\Rightarrow$ D_L روشن

Subject: Date:

$V_{OUT} = V_{CC} - R_H (I) - V_{D(on)}$

$$\downarrow$$

$$\frac{V_{CC} - V_{D(on)} - (-V_{EE})}{R_H + R_L}$$

در تقریب دوم برابر $V_{CC} - V_{D(on)}$ است.

در حالت ایده‌آل V_{CC} بدون افت ولتاژ V_{CC} است.

در حالت واقعی $V_{CC} - V_{D(on)}$ است (در این حالت)

مدار ✓ شکل زیر است CR



$R_H = R_L = 100K\ \Omega$

$V_{EE} = -5$ ولت

$V_{CC} = 5$ ولت

$V_{D(on)} = 0.7V$

Pilavaran

Set ۳

ترانزیستورهای MOSFET

Metal oxide semi conductor field effect transistor

ترانزیستورهای اثر میدان فلز-اکسید-نیمه‌رسانا نامیده می‌شوند

ساختمان NMOS

NMOS افزایشی

یک نیمه‌رسانا از P داریم نوع ماده‌ی سیلیکون ناخالص P تزریق شده تحریک‌های مثبت. آلاینده‌ها الکترون اضافه باشد. در ناحیه‌ی تخلیه ایجاد کنیم با تزریق ناخالص n (نوع تحریک الکترون). چون حمل‌کننده‌ی اکثریت حفره مثبت می‌گذاریم منظور افزودن الکترون‌ها. نوع باید در ناحیه‌ی وصل منفی است یعنی n سپس کانال‌های عایق بین آن قرار می‌گیرد.



می‌توانیم دیگر بدهیم جریان را ببریم. با آن استفاده داشته باشیم.

ارتباط از طریق فیزیکی است. ۴ پایه دارند.

- source
- gate
- drain

که الکترونیک اندازه‌ی ۱ دارد

پایه‌ی چهارمی که داریم با BULK یا بدنه است. که معمولاً به

Source وصل می‌شود و از آن صرف‌نظر می‌شود. یا در نبودش تأثیری ندارد.

معمولاً می‌خواهیم جریانی از D به S داشته باشیم. بنابراین گیت‌های اعمال

می‌کنیم که بتوانیم جریان از D به S باشیم.

P و n برای ساختن سیلیکون ایجاد می‌کند.

B وصل می‌شود به P. از طرف سورس دیگر دیگر S.

می‌خواهیم وقتی کار می‌کند. برای اینکه جریان D به S برقرار شود. تا جریان

می‌خواهیم این در دسترس خواسته باشد. (باید ولتاژ) باشد تا

اتفاقی که کار ایجاد نکند. بنابراین گیت را به S وصل می‌کنیم. با این کار

دیگر هیچ وقت نمی‌توانند روشن شوند چون دو طرف اتصال برابر

ندارند.

از طرف درین $V_{DS} > 0$ را هیچ مثبت می‌دهیم.

منبع تغذیه به صورت زیر اعمال می‌شود.



در هر زمان با منفی اعمال می‌شود نمی‌تواند روشن شود.

بار مثبت بیت D D است.

دیود ها به عقب بایاس می‌شوند تأثیری در عملکرد ندارد.

عملکرد NMOS



D, S را از منفی تغذیه و G را به مثبت اعمال می‌کنیم.

بارهای مثبت میدان ترکیب بالا بین ایجاد می‌کند



چون
در نیمه‌رسانا حفره‌ها نیز باعث ایجاد جریان مثبت می‌شوند.

در بعضی مواقع مثبت خالی می‌شود. مثل باتری‌هایی که شارژ می‌شوند. مثبت‌ها باعث

می‌شوند. باعث می‌شود یک کانال به وجود بیاید.

(جزوه جلسه‌ی دوازدهم ۱۴۰۱/۱۲/۱۵ مشخصات کانال)

با اعمال ولتاژ مثبت در گیت الکترون‌ها از زیر مثبت‌ها باعث می‌شوند

جمع شوند. خالی شدن این مثبت‌ها باعث می‌شود در آن‌ها الکترون

با انرژی‌های مختلف وارد شوند. یک کانال به وجود آید.

که باعث شود انتقال الکترون بهتر شود.

ولتاژ آستانه

ولتاژی که در آن در گیت کانال بتواند ایجاد شود. ولتاژ آستانه

نامیده می‌شود.

$V_t > 0$

در صورتی می‌توان مدار را شبیه‌سازی کرد که ولتاژ آستانه اعمال شود

از طریق V_{GS} نفی $V_{GS} > V_t$

تا بتواند ایجاد شود.

در نیمه‌هادی‌ها ولتاژ آستانه

Pilavaran

S زمین است ($V_S = 0$) V_{GS} همان ولتاژ گیت است.

عبور جریان مقاومت کند V_{DS} باید مثبت باشد.

DS یک حرکت الکترون‌ها جریان برقرار شود. حرکت الکترون‌ها همیشه به سمت مثبت است.

جریان در خلاف جهت الکترون‌ها است (I_D) پس جریان از D به S است.

برای اینکه I_D مثبت شود V_{DS} باید مثبت باشد.



ضخامت اکسید

$V_{DS} > 0$

$V_{GD} > V_t$

برای وصل کانال کمترین ولتاژ گیت نزدیک D است.

$V_{GS} - V_{DS} > V_t$

$\Rightarrow v_{DS} < v_{GS} - v_t$ ← v_{DS} کم باشد

مقادیر کوچک دارد.

تا وقتی که این حد برای DS داریم (در ناحیه خطی) عمل می‌کند.

شبیه یک مقاومت عمل می‌کند.

$$I_{DS} = k_n [(v_{GS} - v_t) v_{DS} - v_{DS}^2/2]$$

فرمول جریان در ناحیه خطی

$$K_n = \mu_n C_{ox} W/L$$

↓ ↓

سرعت بردی الکترون‌ها — خازن واحد سطح

↓

$\varepsilon_0 \varepsilon_r$ / t_{ox}

L ← طول کانال بوجود آمده

t_{ox} ← مقدار یا ضخامت آلیاژ قرار داده شده

ضخامت لایه اکسید.

W ← عرض کانال

ضخامت لایه اکسید

اکسید که داریم خازن ایجاد می‌کند. با پلیت در دو طرف

با منفی و جریان در سطح خازن عایق در وسط

مقاومت بی‌نهایت دارد.

چون ناحیه اکسید داریم (عایق) جریان G نداریم $I_G = 0$

ضخیم ضد نهایت جریان نداشته باشد.

می‌توانیم استفاده‌ی زیادی از MOSFET ها

V_{DS} مقدار کم دارد (معمولاً کمتر از یک)

$V_{DS}^2/2$ << ضلع کوچک می‌شود

آنرا از توان ۲ حرف نظر کنیم. رابطه‌ها تقریبی می‌توانیم داشته باشیم.

$$I_{DS} = \frac{1}{r_{ds}} V_{ds}$$

$$r_{ds} = \frac{1}{K_n(V_{GS} - V_t)}$$ ثابت

ولتاژ ثابت در نظر گرفته می‌شود

بنابراین r_{ds} را می‌توانیم مقاومت یک مقاومت عمل می‌کند.

ترانزیستورها می‌توانند مثل یک خط عمل می‌کنند. به جای این عمل یک مقاومت ۲ عمل کند.

ناحیه اشباع

$V_{GS} > V_t$ این شرط باید برقرار باشد.

$V_{GD} < V_t$ یعنی V_{DS} زیاد نباشد یعنی V_{DS}

از زیاد نمی‌کنیم وارد ناحیه اشباع می‌شویم.

ترانزیستورهای GD و GS بیشتر از ولتاژ آستانه هستند و اندازه‌ی هم‌سطح هستند.

کانال بین دو طرف کانال، همان‌طور که تغییر کرده، حالا بیشتر ولتاژ ثابت

داریم : با کم شدن ولتاژ تخلیه بیشتر شده تا جایی که داشتیم

هم بخورد ID هیچ تاثیر ندارد

چون G و تخلیه ثابت و هم زمین است.

DS داریم زیاد می‌کنیم چه چیزی تغییر می‌کند؟

D هرچقدر زیاد می‌شود، D و G اختلاف پتانسیل آن‌ها کم می‌شود باعث

می‌شود میدان کمتر شود در دو طرف فرق کند و در نتیجه کانال شکل نخواهد

گرفت اما هنوز جریان می‌کند زیرا ولتاژ تخلیه بیشتر شده

پدیده pinch-off تغییر یافته شدن کانال اتفاق افتاده.

حالت ثابت جریان هم‌چنان به همین مقدار ثابت می‌رسد.

هرچقدر هم DS را بالا ببریم به نهایت همین مقدار می‌رسد. نهایت کند

کانال آنچنان بزرگ شود.



$$I_{DS} = K_n/2 (V_{GS} - V_t)^2$$

رابطه تا کی پیدا می کند. V_{DS} در این رابطه تاثیری ندارد.

$$V_{GD} < V_t \Rightarrow V_{GS} - V_{DS} < V_t \Rightarrow$$

$$V_{DS} > V_{GS} - V_t$$ ← V_{DS} نباید از این بیشتر باشد.



در ناحیه اشباع منحنی‌ها کاملا افقی هستند.

$$V_{DS} = V_{GS} - V_t$$ ← مرز ناحیه اشباع

$$V_{GD} = V_t$$

اگر GS دقیقا یا کمتر از آستانه باشد (یا مدفن $V_{GS} < V_t$) جریان صفر است. بنابراین DS هرقدر زیاد شود، اصلا کانال نداریم که جریان رد شود.

در حقیقت اینکه ولتاژ GS را زیاد کنیم در ناحیه خطی یک منحنی داشتیم و در ناحیه اشباع یک خط افقی داریم.

Subject: Date:

هر کدام از منحنی ها از یک نقطه ای شروع می کنند به ثابت شدن.

این نقطه مرز خطی و اشباع است.

linear ← → saturation

ترایودی

نقطه قبل V_{DS} ها و تا این مقادیر تقریبا تمام جاهایی منحنی خطی است کم است.

جهت یادگیری. این ها هست. (شکل این را نشان می دهد)

با ازای هر یک V_{GS} می توانیم همین را در نمایش اشباع یا خطی بدست آوریم.

مثال. مقادیر این را بدست آورید $I_{DS} = ?$ $K_n = 10\ mA/V^2$ $V_t = 1V$



باید این حالت باشد $V_{GS} > V_t$ تا وصل باشد.

$V_{GS} = ۴$

$V_t = 1 \Rightarrow ۴ > 1$

ضمن از ادامات قدر V_t را می دهند.

در NMOS افزایشی $V_t > 0$ است.

V_{DS} $V_{GS} - V_t$ سپس باید می این دو را با هم بسنجیم

$۴٫۵ > ۴ - 1$

$\Rightarrow$ اشباع است

Pilavaran

= راحت‌تر استفاده می‌کنیم

$$I_{DS} = K_n/2 (V_{GS} - V_t)^2$$

$$= \frac{10 \times 10^{-6}}{2} (4-1)^2 = 20\,mA$$

نمادهای NMOS افزایشی



مدار NMOS سوال.



دیاگرام مدار تمام ولتاژها داده. اگر نداده باشد باید با نقض کردن نقض آن فرض‌ها ناصحیح را بدست آوریم.

PMOS = P نوع NMOS افزایشی

مخالف تعریف شده در نوع n بود. کانال از نوع p بود.

حال من خواهم نوع p را داشته باشم.

Subject: Date:

فرق با قبلی این است که تمام ها p تبدیل می‌شود.
p ها n ها



تمام p ها داریم.
در حقیقت با طرفی p تزریق می‌کنیم
بایاس هم مثبت است.

می‌فهمیم کانال ایجاد شده به مثبت بودن بایاس V_{GS} و نه منفی

اعمال کنید تا بتوانید کانال با بایاس مثبت ایجاد کنید. $V_{GS} > 0$

V_t به جمعی آید که مقدارش منفی است.

V_{GS} باید از آستانه منفی‌تر شود.

خطی $V_{DS} > V_{GS} - V_t$

$$I_{DS} = K_p\left[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2\right]$$

اشباع $V_{GS} < V_t$

$V_{DS} < V_{GS} - V_t$

$$I_{DS} = K_p/2 (V_{GS} - V_t)^2$$

Pilavaran

خطی $\begin{cases} V_{GS} < V_t \\ V_{DS} > V_{GS} - V_t \\ I_{DS} = K_p[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2] \end{cases}$

معمولاً طراح مدار عرض کانال را معلوم

$K_p = \mu_p C_{ox} W/L$

می‌کند تا بتواند مدارهای مختلف را بسازد.



نماد مداری PMOS

علت این که سرعت μ_p حدود نصف است، الکترون‌ها قابلیت حرکت بیشتر (تحرک پذیری حفره‌ها) از حفره‌ها است. این مثبت بودن، این شکل است، تقریباً الکترون‌ها ۲ تا ۳ برابر بیشتر از حفره‌ها می‌توانند حرکت کنند. تقریباً ۲٫۵ الکترون‌ها ← برابر حفره‌ها می‌توانند حرکت کنند.

در PMOS معمولاً S را ثابت می‌دهیم.

بنابراین می‌توانیم S را ثابت کنیم و بقیه متغیر D را تغییر دهیم.

در NMOS S را ثابت می‌کنیم.

Subject: Date:

ترانزیستورهای کانالی MOS-FET

NMOS کانالی

فقط با افزایش این است که کانال از قبل وجود دارد.
یعنی همانی که می‌خواهند ولتاژ را اعمال کنند.



لازم نیست ولتاژ V_{GS} برای تشکیل کانال

وجود بیاید.

حتی اگر $V_{GS}=0$ باشد کانال را داریم پس اگر V_{DS} داشته باشیم

$I_{DS}>0$ است.

V_{GS} را اگر بالا ببریم $V_{GS}>0$

کانال را قوی‌تر می‌کنیم. کانال بیشتر هدایت می‌شود و ضخامت بیشتر می‌شود.

اگر V_{GS} را بدهیم. هنوز کانال دارد. عملاً با بیشتر شدن V_{GS} کانال کلفت
شود. چرا این تا موقعی داریم کانال داریم
کانال باریکه‌ای را تشکیل می‌دهد تا آخرین لحظه
یعنی کانال از بین نرود.

هر کجا V_{GS} نتواند کانال بدهد کانال از بین می‌رود. به این آستانه

Pilavaran

V_{GS} V_t ولتاژ آستانه عددی است که از آن به بعد کانال ایجاد می‌شود.

بعد از این معمولاً موارد تغییر شبیه NMOS افزایشی است.



شرایط قبلی کار می‌کند. $V_{GS}>V_t$?

$V_t - V_{GS} > V_{GS}$ ناحیه خطی

$V_{GS} > V_{GS}$ اشباع

V_t همان فرمول‌ها.

کاهشی PMOS

عکس NMOS کاهشی است. همان روابط PMOS افزایشی. $V_t>0$ با این تفاوت



نکات مربوط
ولتاژها را با علامت جهت‌دار بدهند و جهت‌ها را باید احتمالی بزنیم.

Subject: Date:

CMOS

تعریف MOSFET

هرکدام از MOSFET های نوع n و p مزایا و معایبی دارند.

استفاده از نوع p در سیلیکون نوع n راحت‌تر است

سریع‌تر از نوع p بود.

و من می‌خواهم تست طراحی کنم از نوع دیگری از MOSFET به CMOS

استفاده کنیم هر دو را کنار هم قرار می‌دهیم.

هزینه‌ی اضافه برای ساختن می‌دهم که هر دو مدل n و p را کنار هم قرار دهند

که باعث می‌شود به مزایای دست یابیم. به طور مثال تست not با CMOS

دارای توان صفر است.



برای ساخت

فرض می‌کنیم می‌خواهیم PMOS بسازیم.

ناخالصی P تزریق می‌کنیم.

درطرف دیگر n - sub است.

باید sub ← p داشته باشیم.

اما sub ← p نداریم همین درطرف دیگر sub-n داریم از P تخلیه کردم

درطرف دیگر حالا P داریم که تعداد اکسترون‌ها را دارد. دوناصری n دارد

(یعنی گاهای که حمل می‌کردیم)

می‌تواند برعکس باشد یعنی sub ← p باشد حالا n داشته باشیم

حالا دوتا هم می‌توانیم داشته باشیم در حالا داشته باشیم

حالا p حالا n

باید از هم ایزوله شوند. به اکسید ← SiO2 را اطراف طوری در شکل بیند

در ۳ مرحله انجام می‌گیرد.

مرحله اول که سیلیکا ایجاد شود ضخامت بیشتر باید که ولتاژ برای این

دستگاه تأثیر نداشته باشد تا یکی دو دهم گاهی خراهم ایجاد شود.

Subject: Date:

مکمل ها عالی بندی استفاده می کنند.

اگر بدنه یا B را به منفی ترین ولتاژ مدار وصل کنیم تا دیگر اتصال pn بین بدنه و سورس ایجاد نشود.

اگر بدنه را به S وصل نکنیم یعنی V_{SB} داشته باشیم تاثیر آن در فرمول است که برای ولتاژ آستانه داریم.

ولتاژ آستانه



V_{SB}

?

$$V_t = V_{t0} + \gamma\left[\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f}\right]$$

V_t را با لاتری کرد ← داشتیم $V_{SB} > 0$

اگر B را به S وصل باشد ← $V_{SB} = 0$

ما می خواهیم کانالی از الکترون ها ایجاد شود. ولتاژ مثبت بیشتری اعمال کنیم تا کانال بتواند ایجاد شود.

Pilavaran

که بتوانیم چند ترانزیستور را به هم وصل کنیم.

در NMOS معمولاً کانال ترانزیستورهای بار را همواره وصل می‌کنیم تا احتیاج به ولتاژ گیت نداشته باشیم.

حتی اگر ولتاژ گیت صفر باشد نمی‌توانیم این کار را بکنیم، اگر نمی‌توانیم این کار را بکنیم وجود دارد. آن وقتی عنوان می‌شود که ولتاژ منفی بگذاریم و بتوانیم ولتاژ آستانه را تغییر دهیم. این کار را بکنیم.

جریان با V_t رابطه دارد.

$$I_D \sim K(V_{GS} - V_t)$$

اگر V_t تغییر کند از حالتی که V_{SB} صفر است، V_t را زیاد کند جریان کم می‌شود. در حالت جریان تأثیری ندارد.

حالا در حالت جریان تأثیری ندارد که بتوانیم ترانزیستورها را به هم وصل کنیم یا اثر تأثیر را حذف کنیم.

Subject: Date:

اندازه

دما تغییر کند V_{th} تاثیر ندارد است.

K

اندازه نیاز شود $\rightarrow$ V_{th} کم می‌شود.

$$I_D \downarrow\downarrow \sim K \downarrow\downarrow (V_{GS} - V_{th})$$

علت: دما نیاز شود انرژی ها بیشتر حرکت می‌کنند. بار های کمتری توان کانال را ایجاد کنند. پس تعداد حامل ها کاهش می‌کند (با مفهوم بیشتر)

$$\text{دما} \uparrow\uparrow \longrightarrow K \downarrow\downarrow$$

V_{th} کم $\rightarrow$ K کم می‌شود.

K اثر مثبت V_{th} اثر منفی بر روی جریان

جریان نهایی غالب شود. (جریان زیاد می‌شود)

جریان کم می‌شود نهایی غالب بودن K بیشتر است.

Pilavaran

Subject: Date:

مثال:



$|V_t| = 4$ ولت

در چه ناحیه‌ای است؟

برای حل مسئله ابتدا فرض می‌کنیم مدار PMOS اشباع است.

$V_t = -4$ است V_{t0}

در صورتی روشن است که V_{GS} منفی‌تر از V_t باشد.

منبع تغذیه S، $V_{GS} < V_t$

منبع تغذیه D، $-5 < -4$ روشن

$V_{DS} = V_{GS} - V_t$

$-4 = -5 - (-3)$ ناحیه اشباع است.

در PMOS همیشه S به N وصل است و در NMOS همیشه S به P وصل است.

مثال:



جریان عبوری از مدار چقدر است؟

ولت‌ها را دقیق نمی‌دانیم معمولاً دست به شبیه‌سازی داریم

$V_t = 1$ ولت

$K_n = 0.5mA/V^2$

Subject: Date:

معمولاً در N ← D وصل میشه

معمولاً اگر دقیقاً نمی‌دانیم تریم در چه ناحیه‌ای کار می‌کند یک ناحیه را فرض می‌کنیم.

حدس بزنیم تا برسیم به آنجایی که فرض اشتباه می‌شود یا ضد. آنوقت نقض آن را ثابت کنیم.

$V_G = \frac{10}{10M+10M} \times 10^M = 5$ ولت

در NMOS $I_G = 0$ ⇐ در آن صورت $\begin{cases} v_{GS} \\ v_{DS} \\ v_t \end{cases}$

در مقاومت داریم که تقسیم ولتاژ شده.

همدیگر ۵ ولت تو رسته جریان جریان می‌کند.

اندرسون باشد. جریان I_{DS} مشخص کشیده شده وجود دارد.

$V_D = V_{DD} - R_D I_{DS}$ ⇐ جریان جریان تا ولتاژ تا بیم

$V_S = R_S I_D$

V_{DS} $V_{GS} - v_t$ با بدانی دو معادله داریم

$V_{DD} - R_D I - R_S I$ $5 - R_S I - 1$

$10 - 4KI - 4KI$ $4 - 4KI$

$10 - 12KI$ $4 - 4KI$ ①

در طرف چپ جریان است

Pilavaran

در این جا بهتر دانیم کدام طرف بزرگتر است ← فرض می‌کنیم و در صحت اشباع

است (حریان را محاسبه می‌کنیم تا در دستگاه را بررسی کنیم)

فرض اشباع $I = K_n/2 (V_{GS} - V_t)^2$

$\Rightarrow I = 0.5/2 (5 - 4000I - 1)^2$

$\Rightarrow I$ — $0.19\,mA$ $V_{GS} = -0.424$ غیر قابل قبول

$0.5\,mA$ $V_{GS} = 2.5 > V_t$ قابل قبول

شرط وارد شدن جریان را بررسی کردیم.

آنرا این اشتباه بود در مفهوم فرض اشباع غلط است.

① شرط اشباع $4 - 4KI \quad 10 - 12KI$

$4 - 4 \times 1/4 \quad 10 - 12 \times 2/4$

$4 - 5 < 10 - 6$

$4 > 1$

$V_{DS} > V_{GS} - V_t$

⇐ فرض اشباع درست است. کار ما تمام است.

⇐ چون نمی‌توانستیم دقیقاً ولتاژها را بدست آوریم فرض کردیم اشباع است.

آنها را بدست آوردیم از رابطه‌ی جریان.

علت سادگی مربوط اشباع است اشباع فرض کردیم

سپس $V_{GS} > V_t$ را بررسی کردیم تا آن را بدست آوریم

سپس شرط اشباع را بررسی کردیم تا دستگاه را بررسی کنیم.

Subject: Date:

NMOS با بار مقاومتی

معکوس کننده



ساده‌ترین نوع معکوس کننده است.

کلید با ولتاژ کنترل می‌شود.

وقتی ولتاژ ورودی (گیت) از ولتاژ آستانه است ماسفت کانال n (گیت - سورس) کم است. خروجی مقدار high دارد.

ولتاژ را کم کنیم تا ولتاژ خروجی ولتاژ ورودی بالا شود. زمانی که بیشترین مقدار ولتاژ را ورودی دهیم خروجی دقیقاً برعکس عمل می‌کند یعنی مقدار وصل شده به خروجی مقدار low می‌گیرد.

هر مقدار جریانی که از مقاومت رد شود افت ولتاژ زیادی می‌کند که ولتاژ تغذیه روی مقاومت افت می‌کند.

باعث می‌شود $V_{DD} - R_L I$ تقریباً صفت بشود ولتاژ خروجی min شود.

low می‌گیرد.

همین خاصیت می‌گیریم عنی که معکوس کننده‌ی ما عمل می‌کند.

Pilavaran



هدف این است که برای معکوس کننده های بعدی این منحنی را دقیق رسم کنیم تا

مقادیر دقیق این را بدانیم.

استریس
۲ - حالت

هر وقت خواهیم مشخصه را رسم کنیم استاندارد V_{GS} V_{DS}

برای رسم مشخصه ولتاژ ورودی و تغذیه چقدر است؟

$V_{GS} = V_{in}$ $V_{DS} = V_{out}$

هدف: خواهیم می توانیم جای این نقاط عوض کنیم



برسی

باید منحنی جریان بر حسب ولتاژ را با برنامه آردوینو می توانیم رسم کنیم



(در datasheet به صورت سوال)

I_{DS} را بر حسب V_{DS} رسم کنید.

مقادیر دقیق V_{out} بر حسب V_{in} را می خواهیم.

این شکل موج است.

V_{GS} در یک بازه ای ولتاژ تغییر می کند. با ازای V_{GS} های مختلف یک بازه برای V_{DS} می دهد. اشباع یعنی مقاومت خط مقاومت دارم تا منحنی بالا را قطع کند و ما مقادیر دقیق را بدست آوریم.



Subject: Date:

$$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L} = \frac{V_{DD} - V_{DS}}{R_L}$$

$$I_{DS} = \frac{V_{DD} - V_{DS}}{R_L}$$

برای رسم معادله بالا به دو نقطه احتیاج داریم.

$$\begin{cases} V_{DS} = 0 \Rightarrow I_{DS} = \frac{V_{DD}}{R_L} \\ V_{DS} = V_{DD} \Rightarrow I_{DS} = 0 \end{cases}$$

منظور خط مقاومت رسم شود است.

نقاط تقاطع را که کنیم نقطه کار مدار است. و برای اعداد دقیق

دقت باسم ما مقادیر دقیق بدست بیاید.

اگر اعداد دقیق را نداشت باسم ما تدانیم مقادیر دقیق نقاط کار را بدست آوریم

احتیاج به دقت زیاد دارد. (کاغذ شطرنجی) تقریبی نیاز، ما را از علت

محاسبات بر ای این روش می کردیم.

۶ جلسه

در نقاط عبوری وضعیت ترانزیستور را مشخص کنیم سپس مراحل

وضعیت را معلوم کردیم مقدار دقیق را بدست می آوریم.

نقاط عبوری	وضعیت ترانزیستور
V_{OH}	cut_off قطع
V_{IL}	saturation اشباع
V_M	saturation "
V_{IH}	Linear خطی
V_{OL}	Linear "

V_{OH} ← ولتاژ خروجی که در ورودی آن را دهیم در حدی کمتر از

ولتاژ آستانه باشد ترانزیستور انقطاع شود.

ولتاژ خروجی باین را دهیم تا ضعیف باشد.

تقریبا V_{DD} است.

$V_{out} \rightarrow V_{DD}$

میل می کند

ترانزیستور

$V_{in} = V_{GS} = 0 < V_t$ ⇒ قطع است

cut off



V_{in} را برابر با صفر قرار می‌دهیم: V_{IL}

V_{OH}

$V_{in} > V_t$

$V_{out} \rightarrow V_{DD}$ (افت)

$\Rightarrow V_{GS} > V_t$ (ترانزیستور روشن)

نزدیک V_{DD} شدن یعنی خازها شارژ شده‌اند

باید دید که در ناحیه خطی است یا اشباع.

V_{IL}

$V_{DS} > V_{GS} - V_t$ ترانزیستور در حالت اشباع می‌رود.

V_{DD} عدد نزدیک به صفر ← خروجی صفر است

عدد نزدیک به صفر از دقت کم است.

V_M

$V_{in} = V_{out} = V_M \rightarrow V_{GS} = V_{DS}$

$\Rightarrow V_{GS} - V_t < V_{DS}$ اشباع

به اندازه ولتاژ آستانه کم شده

در نیمه ارتفاع در حالت اشباع قرار داریم V_M

Subject: Date:

V_{Inv}

حاشیه‌ی نویز ورودی نقره‌ی پایین است.

برای NMOS مقدار خروجی V_{OL}.

و V_{DD} نزدیک شده و برابر است با مقدار کمینه است.

در مقابل ضربه‌ی min مقدار خروجی در حال نزدیک شدن است.

صفر ← وضعیت صفر است.

$V_{in} \rightarrow V_{DD}$

$V_{out} \rightarrow 0$

$V_{DS} \quad V_{GS} - V_t$

$0 \uparrow < V_{DD} - V_t$ حتی.

V_{OL}

$V_{in} \rightarrow V_{DD}$ ورودی max مقدار خروجی min مقدار

$V_{out} \rightarrow 0$ خروجی را دارد.

$V_{DS} \quad V_{GS} - V_t$

$0 < V_{DD} - V_t$ حتی.

حال که تحلیل انجام شد، اکنون می‌توانیم مقادیر دقیق نقاط را بدست بیاوریم.

Pilavaran

Subject: Date:

تحلیل گفته شده برای ترانزیستور رفتاری صادق است.

با یک مثال مقادیر مختلف فنی ها را وارد می کنیم تا بتوانیم به سوالات پاسخ دهیم.
برای راحتی کار با مثال جلو می رویم تا بتوانیم سوالات را پاسخ دهیم.
مثال: مقادیر مختلف فنی ها را بنویسید.

$$R_L = 12K\Omega \quad , \quad V_{DD} = 5V$$

$$K' = 20\mu A/V^2 \quad , \quad V_t = 1V \quad , \quad W/L = 10/2\frac{\mu m}{\mu m}$$

$K_n = K'_n \cdot (W/L)$ } $W/L, K' \leftarrow K_n$ محاسبه شده است
$K_p = K'_p (W/L)$ } راه حل.

V_{OH} ترانزیستور قطع است $\Rightarrow I_{DS} = 0$

$$I_{RL} = I_{DS} = 0 \Rightarrow \frac{V_{DD} - V_{out}}{R_L} = 0$$

$$\Rightarrow V_{out} = V_{OH} = V_{DD} = 5$$

مقدار ضعیف است و افت ندارد.
مقدار است و مقاومت کشیده می شود افت دارد.
با شد.

همچنین V_{OH} ، V_{OL} را این صفحه تراشه است پیدا می کنیم.

سپس V_{IH} ، V_{IL} ، V_{th} ، V_{tL}.

Pilavaran

سپس آن ها را تقریباً تشخیص می دهیم تا مشخص شود.

Subject: Date:

V_{IH} و V_{OH} را بدست آورید؟

V_{OL} خطی

$$I_{DS} = K[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2]$$

$$I_{DS} = 2\times10^{-4} \times 10/2\,[(5-1)V_{out} - V_{out}^2/2] \quad (1)$$

V_{in} ولتاژ ورودی است

V_{OL} ضربدر منفی ← نیز ← ولتاژ ورودی = High

ولتاژ = High ضربدر

دارم ضربدر Low را فراهم

ثبت کنیم

0 = ورودی High است.

اصلاح این مدار را در ثبت کنیم داریم مقاومت.

$$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L} \quad (2)$$

$$2/1 \rightarrow 10^{-4}[2V_{out} - V_{out}^2/2] = \frac{5 - V_{out}}{10\times10^3}$$

$$\Rightarrow V_{out} = V_{OL} = \frac{10 \pm \sqrt{60}}{2} \begin{cases} 8.87 \\ 1.13 \end{cases}$$

وقتی دو جواب بدست می‌آوریم همان بدیهی حذف شود. طراحی ادوات ولتاژ

منفی بدست می‌آوریم حول نیم ولتاژ 0 ـ 5 هست است

Pilavaran منفی حذف می‌شود. تمامی ثبت‌ها از نیم ولتاژ بدست می‌آید ثبت از آن حذف می‌شود.

Subject: Date:

V_{OL} 0.2 از مثال

0/5

باید بررسی کنیم در شرط ترانزیستور ناصبی قطع

یا خارج از ناحیه مقاومتی یا اشباع می‌باشد.

V_{GS} از آنجا که سورس بدون واسطه زمین است

اندازه شرط صدق می‌کند قابل است.

آندو حداب دست داشته باشیم باید برای طراح سوال بنویسیم.

که دو حداب دست در آوریم و این منفعت نیست.

V_m

V_M اشباع

$$V_{in} = V_{out} = V_m$$

$$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$$

$$\Rightarrow \frac{2 \times 10^{-7}}{2} \times 0.4 \left[V_m - 1\right]^2 = \frac{5 - V_m}{10 \times 10^3}$$

رابطه اشباع را با I_{RL} برابر قرار می‌دهیم

$$\Rightarrow (V_m - 1)^2 = 10 - 2V_m \Rightarrow V_m \begin{cases} \frac{-2 + \sqrt{12}}{-2} \end{cases}$$

منفی قابل است

* باید دقت کنیم v_{in}, v_{out} در حالتهای مختلف متفاوت است
v_{DS} v_{GS}
اشباع و راه نقطه است.
v_{IL}

v_{IL}

$I_{DS} = K/2 (v_{GS} - v_t)^2$

$I_{RL} = \frac{v_{DD} - v_{out}}{R_L}$

$\Rightarrow 20 \times 10^{-6}/2 \times 10^{-4}/2 (v_{in} - 1)^2 = \frac{5 - v_{out}}{10 \times 10^3}$

جای v_{GS} عبارتی قرار دهیم مقدار v_{in} را برابر قرار دهیم

می دانیم در ورودی مقدار low داریم اما می دانیم دقیقاً چقدر

است. مقدار دقیق v_{out} را نمی دانیم اما می دانیم از

high مقدار است کمتر ولی نمی دانیم مقدار دقیق چقدر است.

$\Rightarrow \frac{dv_{out}}{dv_{in}} = -1$

v_{IH} , v_{IL}

$\downarrow$

$\frac{dv_{out}}{dv_{in}} = -1$

از این نکته استفاده می کنیم تا بتوانیم دو مجهول را حل کنیم.

$$1/2(v_{in}-1)^2 = 8 - v_{out}$$

$$\Rightarrow v_{in}-1 = \frac{dv_{out}}{dv_{in}}^{-1}$$

$$\Rightarrow v_{in}-1 = -(-1) \Rightarrow v_{in} = 2 = V_{IL}$$

حدود V_{IL} را این‌طور در نظر گرفتیم که با V_{out} برابر شود. ولی ممکن است این حالت پیش نیاید و V_{out} حتی نزدیک هم نشود. در این صورت باید از معادله ۲ استفاده کنیم تا V_{IL} را بدست آوریم.

V_{IH}

$$I_{DS} = K[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2]$$

$$I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$$

$$\Rightarrow 20 \times 10^{-6} \times 10/2 [(v_{in}-1)v_{out} - v_{out}^2/2]$$

$$= \frac{5 - v_{out}}{10 \times 10^3} \quad (1)$$

Subject: Date:

$dv_{out}/dv_{in} = -1$

$\Longrightarrow$

$$v_{out} + (v_{in}-1)\frac{dv_{out}}{dv_{in}} - \frac{dv_{out}}{dv_{in}} v_{out} = \frac{-dv_{out}}{dv_{in}}$$

چطور نشتی گرفت؟

$$\Rightarrow v_{out} - v_{in} + 1 + v_{out} = 1$$

$$\Rightarrow 2v_{out} - v_{in} = 0 \quad (2)$$

$$1,2 \Rightarrow 2v_{out} = v_{in} \Rightarrow v_{out} = v_{in}/2$$

$$10^{-4}\left[(v_{in}-1)\, v_{in}/2 - (v_{in}/2)^2/2\right]$$

$$= \frac{5 - v_{in}/2}{2}$$

$$\Rightarrow 2 \times 10^{-4}\left[\frac{v_{in}^2 - 1}{2} - v_{in}^2/8\right]$$

$$= 5/2 - v_{in}/4$$

$$\Rightarrow 10^{-4} v_{in}^2 - 16^{-4} - 10^{-4} v_{in}^2/2$$

$$= 5/2 - v_{in}/4$$

$$\Rightarrow 8 \times 10^{-4} v_{in}^2 - 8 \times 10^{-4} - 2 \times 10^{-4} v_{in}^2 - 10 + v_{in} = 0$$

$$2 \times 10^{-4} v_{in}^2 - 10,0008 + v_{in} = 0$$

Pilavaran

$$1 - 8(2 \times 10^{-4} / (-10,\ldots 8) = 1,0010000242$$

Subject: Date:

$$\frac{-1 \pm \sqrt{1,0001\ldots}}{2\times10^{-4}} \approx \begin{cases} \\ \end{cases} \pm\sqrt{\varepsilon_0/c}$$

$+\sqrt{\varepsilon_0/c}$ تقریباً است.

ادامه مثال: حاشیه نویز بالا و پایین را بدست آورید.

$$NM_H = |V_{OH} - V_{IH}|$$

$$NM_L = |V_{OL} - V_{IL}|$$

معمولاً است از لحاظ فیزیکی حاشیه نویز باید هم‌اندازه (تقریباً) و کمی بزرگتر باشد.

بدست می‌آوریم.

تقریباً متوسط این دو

حدود ۱/۲ × ضریب نویز حاشیه بالا + high

و کمی کمتر ضریب نویز حاشیه پایین low

برای NMOS (تقریباً)

$I_{OH} = 0$ ⟸ در high ضریب نویز حاشیه بالا

چون در V_{OH} تقریباً تغییر صفر است

$$I_{OL} = \frac{V_{DD} - V_{OL}}{R_L}$$

$$P = \frac{I_{OH} + I_{OL}}{2} V_{DD}$$ متوسط توان مصرفی در حالت است

Pilavaran

Subject: Date:

باید ببینیم برای مدارهای بررسی شده چه I_{OH} و I_{OL} مقداری دارند.

برای high Q خروجی ضد است.

اشکالش در مورد مقاومت است. ولی V_{OL} همیشه مقاومت در هنگام ساخت جایگزاری اشکال می‌کند.

بعضی می‌دهند یک ترانزیستور بجای مقاومت قرار دهند.

معکوس کننده NMOS با بار اشباعی

نوع بجای مقاومت ترانزیستور قرار می‌دهد.



در این حالت برای محاسبه M_L و M_D بیشتر

$V_{GSD} = V_{in}$

$V_{DSD} = V_{out}$

$V_{GSL} = V_{DSL} = V_{DD} - V_{out}$

M_D همیشه اشباع است از اینکه شروع می‌کنیم تا V_{GS} از V_t بیشتر شود همان تحلیل گفتیم در این حالت هم صادق است

برای $\frac{W}{L}$ باید حل کنیم.

Subject: Date:

$V_{GSL} = V_{DSL} \Rightarrow V_{GSL} - V_{tL} < V_{DSL}$

اشباع



می‌توانیم از روش ترسیمی یا تحلیل مقادیر دقیق پارامترها آدرس (دقیق) برای روش ترسیمی

برای ساده‌تر تقریبی η_0 یا I_{DS} برحسب V_{DS} را داشته باشیم

فرض می‌کنیم که همه‌ی ترانزیستورها در ناحیه‌ی اشباع هستند ← مقادیر جریان

$I_{DSO} = I_{DSL}$

$\Rightarrow K_{1/2}[2(V_{GSL} - V_{tL})^2] = K_{1/2}(V_{DD} - V_{out} - V_{tL})^2$

$K_{1/2}(V_{DD} - V_{DSO} - V_{tL})^2$

نیاز داریم مقادیر دقیق بدانیم. نقاط تقاطع را پیدا کنیم.

مشکل در این روش این است که نمی‌دانیم چه زمانی نقاط تقاطع

Pilavaran

Subject: Date:

نقاط عبوری	وضعیت η_0	روش عملی η_L
V_{OH}	قطع	اشباع
V_{IL}	اشباع	"
V_M	اشباع	"
V	خطی	"
V	خطی	"
		"

این بار به صورت پارامتری معادله‌ی انتقال را به دست می‌آوریم.

V_{OH}

فرض: ورودی هنوز 0 است ⇒ ترانزیستور قطع

ورودی ⟵ خروجی ⟵ اشباع

باز هم صفر است

$$I_{DS0} = I_{DSL} \Rightarrow V_{GSL} - V_{tL} = 0$$

$$I_{DSL} = K/2 (V_{GSL} - V_{tL})^2 \Rightarrow I_{DSL} = 0$$

$$\Rightarrow V_{DD} - V_{out} - V_{tL} = 0$$

Pilavaran $V_{out} = V_{OH} = V_{DD} - V_{tL}$

Subject: Date:

high خروجی دهد. با این این مقاومت را در حد کمتری

نگه دارد مقاومت حدود تر انزیستور است.

V_{OL}

$I_{DSL} = K/2 (V_{GSL} - V_{tL})^2$ اشباع

$I_{DSO} = K[(V_{GSO} - V_{tO})V_{DSO} - V_{DSO}^2/2]$ خطی

$V_{in} = high = V_{OH} = V_{DD} - V_{tL}$ ترانزیستور

با در نظر گرفتن V_{in} که این را می‌نویسیم.

$\Rightarrow K/2 (V_{DD} - V_{out})^2$ که V_{tL} است

$= K[(V_{DD} - V_{tL} - V_{tO})V_{out} - V_{out}^2/2]$

$V_{out} = V_{OL} = ?$ معادله درجه ۲ که ریشه غیر صفر آن

V_M

$I_{DSL} = K/2 (V_{GSL} - V_{tL})^2$

$I_{DSO} = K/2 (V_{GSO} - V_{tO})^2$

Subject: Date:

$$v_{in} = v_{out} = v_m$$

$$\Rightarrow K_1/2 (v_{DD} - v_{out} - v_{tL})^2 = K_0/2 (v_{in} - v_{t0})^2$$

$$\Rightarrow K_L (v_{DD} - v_M - v_{tL})^2 = K_0 (v_m - v_{t0})^2$$

$\Rightarrow v_m$ ...

$$\boxed{v_{IL}}$$

$$I_{DSL} = K_1/2 (v_{GSL} - v_{tL})^2$$

$$I_{DS0} = K_1/2 (v_{GS0} - v_{t0})^2$$

$\Rightarrow v_{GSL} = v_{DSL}$ ...?

$$\Rightarrow K_L/2 (v_{DD} - v_{out} - v_{tL})^2 = K_0/2 (v_{in} - v_{t0})^2 \quad (1)$$

$$\Rightarrow dv_{out}/dv_{in} = -1 \Rightarrow (2) \rightarrow v_{in} = v_{IL}$$

(2)

$$\boxed{v_{IH}}$$

$$I_{DSL} = K_L/2 (v_{GSL} - v_t)^2$$

$$I_{DS0} = K_0 [(v_{GS0} - v_{t0}) v_{DS0} - v_{DS0}^2/2]$$

... v_{IL} ...

Pilavaran

$\Rightarrow K_{L/1}(V_{DD}-V_{out}-V_{tL})^2$

$= K_0[(V_{in}-V_{t0})V_{out}-V_{out}^2/2]$ ①

$\frac{dV_{out}}{dV_{in}}=-1$ ← ۲ ⇒ ۱۲ ⇒ $V_{in}=V_{IH}$

(عکس) شبیه NMOS بایاس شده



$V_{GS0}=V_{in}$

$V_{DS0}=V_{out}$

$V_{GSD}=0$

$V_{DSD}=V_{DD}-V_{out}$

$V_D: V_{tD}<0$

$V_{GSD}=0 > V_{tL}$ ← V_{tD}?

$$\Rightarrow K_{L/2}(V_{DD}-V_{out}-V_{tL})^2$$

$$= K_0\left[(V_{in}-V_{t0})V_{out}-V_{out}^2/2\right] \quad ①$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

$$\longrightarrow \quad ② \Rightarrow 4 = 2 \Rightarrow V_{in} = V_{IH}$$

(حالت اول) NMOS با بار فعال بررسی کنید



$V_{GSO} = V_{in}$

$V_{DSO} = V_{out}$

$V_{GSD} = 0$

$V_{DSD} = V_{DD} - V_{out}$

Q_D : $V_{tD} < 0$

$V_{GSD} = 0 > V_{tL}$ ② V_{tD}?

به این ترتیب ولتاژ را به ترتیب برای ورودی ها . تا جایی که شبیه نویز.

η_0 مقادیر کم ضعیف ← high

ورودی high ← low

مقادیر کم زیاد می شود.

η_D : G,S ← هم متصل ← $V_{GSD} = 0$

است

چون η_D کم وضعیت ثابت ندارد این ترانزیستور است.

= عبور کامل

η_D: $V_{TD} < 0$ $V_{GSD} = 0 > V_{TD}$

قرار ورودی

V_{DSD} $V_{GSD} - V_{TD}$

$V_{DD} - V_{out}$ $0 - V_{TD}$

عدد ثابت مثبت

اندازه ولتاژ آستانه

V_{out} چه مقداری پیدا می کند؟ باید بررسی کنیم

V_{OH} تا ابتدا را بررسی کنیم.

V_{SD}

$V_{DD} - V_{out}$ | $V_{in} = 0$

$V_{DD} - V_{DD}$ | $V_{out} \to V_{DD}$

عدد ثابت مثبت > 0

$V_{GSD} - V_{TD} > V_{DSD}$ خطی

V_{IL}) $v_{in} > v_+$
$v_{out} \rightarrow v_{DD}$ ↓

v_{OH} : ثابت

$v_{GSD} - v_{TD}$ v_{DSD}
$v_{DD} - v_{out}$
$v_{DD} - v_{DD}$

v_M نقطه‌ای که در آن $v_{in} = v_{out}$ باشد.

$v_{in} = v_{out} = v_m$

$v_{GSD} - v_{TD}$. v_{DSD}
$v_M - v_{TD}$ < $v_{DD} - v_{out}$
$v_{DD} - v_m$

مقاومت در ناحیه اشباع است.



v_m همواره از v_+ بیشتر است

v_{OL} ضدی سیگ

v_{DSD} $v_{GSD} - v_{tD}$

$v_{DD} - o$ > عددیت

انتخاب

$v_{in} \rightarrow v_{DD}$

$v_{out} \rightarrow o$

v_{IH} $v_{in} \rightarrow v_{DD}$

$v_{out} \rightarrow o \uparrow$

$v_{DD} - o \uparrow$ > عددیت انتخاب

مجهولی	η_o	η_D
v_{OH}	قطع	خطی
v_{IL}	sat	قطع
v_M	sat	sat
v_{IH}	خطی	sat
v_{OL}	خطی	sat

مثال: مقادیر نقاط بحرانی را بدست آورید.

$V_{tD} = -2V$

$V_{tO} = 1V$, $V_{DD} = 5$ ولت , $K' = 20\ \mu A/V^2$

$(W/L)_D = 10\ \mu m / 40\ \mu m$, $(W/L)_O = 10\ \mu m / 10\ \mu m$

V_{OH} $I_{DSO} = 0 \Rightarrow I_{DSD} = 0$

$I_{DSD} = K[(V_{GSD} - V_{tD})V_{DSD} - V_{DSD}^2/2]$

$\Rightarrow V_{DSD} = 0$

$\Rightarrow V_{DSD} = V_{DD} - V_{out} = 0 \Rightarrow V_{OH} = V_{out} = V_{DD}$ ولت 5

V_{OL} $I_{DSO} = K_O[(V_{GSO} - V_{tO})V_{DSO} - V_{DSO}^2/2]$

$I_{DSL} = K_L/2(V_{GSL} - V_{tL})^2$

$\Rightarrow$ برای اینکه جریان مدار ثابت باشد طول بار فعال را تغییر دهیم تا K ثابت شود.

$20 \times 10^{-6} \times 10/10\ [(5-1)V_{out} - V_{out}^2/2]$

$V_{in} = high = V_{OH} = 5$ ولت

$\Rightarrow 20 \times 10^{-6}/2 \times 10/10 . (0-(-2))^2 = V_{out} = V_{OL}$

V_M $K_{0/2}(v_{GSO}-v_{TO})^2 = I_{DSO}$

$I_{DSD} = K_{D/2}(v_{GSD}-v_{TD})^2$

$\Rightarrow v_{in} = v_{out} = v_m$

$20\times10^{-6}/2 \times 10/10(v_m-1)^2 = \frac{20\times10^{-6}}{2}\times\frac{10}{40}(0-(-2))^2$

$\Rightarrow v_m <$ ۲ ۵۵ / ۰ ۵۵۴ ← ولتاژ بایاس آستانه

V_{TH} $I_{DSO} = K_0[(v_{GSO}-v_{TO})v_{DSO}-v_{DSO}^2/2]$

$I_{DSL} = K_{L/2}(v_{GSO}-v_{TO})^2$

$\Rightarrow 20\times10^{-6} \times 10/10[(v_{in}-1)v_{out}-v_{out}^2/2]$ (1)

$= 40\times10^{-6}/2 \times 10/40(0-(-2))^2$

$\Rightarrow dv_{out}/dv_{in} = -1 \Rightarrow (v_{in}-1)dv_{out}/dv_{in} + v_{out}$

$+ dv_{out}/dv_{in}\ v_{out} = 0$

$\Rightarrow (v_{in}-1)(-1) + v_{out} + v_{out} = 0$

$1 + v_{in} + 2v_{out} = 0$ (2)

$V_{in} = V_{IH} = 2.48$

V_{IL} $I_{DSD} = K_D\left[(V_{GSD} - V_{tD})V_{DSD} - \frac{V_{DSD}^2}{2}\right]$

$I_{DSO} = K_{D/L}(V_{GSO} - V_{tO})^2$

$\Rightarrow 20\times10^{-7} \times 1.2\left[(0-(-2))(5-V_{out}) - (5-V_{out})^2/2\right] = 20\times10^{-4}\times 10/10 (V_{in}-1)^2$

$dV_{out}/dV_{in} = -1$

$V_{IL} = V_{in} = 1.45$

$1.2 \rightarrow$

مثال ۱:

توان تلفی در حالت عملی می‌شد؟



مثال ۲



$V_{OH} = ?$

$V_{OL} = ?$

فرض:

$|V_{tp}| = 2V$

$W/L = 2$

$W/L = 4$ و $|V_{tp}| = 1$ و V_{DD} ، $V_{tn} = 1$ و

$K' = 20\ \mu A/V^2$ برای هر دو کانال است.

در مدارهای

موجود در مدارهای SRAM

که نیاز به ترانزیستورهای با اندازه‌های مختلف دارند.

۲ مورد از ۳ مورد به صورت کلی

با استفاده از ترانزیستورهای MOSFET

چگونه با استفاده از NMOS ست‌های زیر را طراحی کنیم؟

۱- NMOS ساده



در high ضعیف پدید
دلیل مقاومت حالت روشن
را انتقال می‌دهد

۲- p انتقال



۳- کامل



Subject: Date:

به طور کلی دو نوع گیت داریم: NMOS گیت‌هایی که از pullup تشکیل شده‌اند

دارم

pullup ها را به صورتی که خروجی high بدهند و pull down ها را به صورتی که خروجی low بدهند وصل می‌کنیم



در نهایت یک طرف مدار به VDD یا خروجی گیت و طرف دیگر به زمین یا خروجی گیت متصل می‌شود.

مقاومت pullup در گیت‌های NMOS با افزایش و کاهش می‌توانند در

صورت که تفاوتی ندارد کدام را انتخاب کنیم ولی ترجیحاً NMOS

کاهش را انتخاب می‌کنیم چون مقاومت کمتری زمان را از بین می‌برد

$V_{off} = V_{DD}$ و

مزیت

اثر صاف تغذیه از چیم pullup استفاده کنیم از کاهش

استفاده می‌کنیم

Pilavaran

Subject: Date:

مقدمه: pull down و pull up طراحی تابع f را انجام می‌دهیم



ضرجی به صورت not است.

ساده‌ترین نوع گیت not بود که عکس را انجام داده بودیم.

طراحی NAND

A	B	Vout
L هردو ورودی	L	H
L یکی از ورودی‌ها	H	H
H	L	H
H	H	L

pullup ← PMOS

pull down ← NMOS

Subject: Date:

AB



وقتی A و B هر دو high باشند ترانزیستور NMOS وصل می‌شود و خروجی Vout به low وصل می‌شود.

وقتی هر دو ورودی low باشند ترانزیستور PMOS وصل می‌شود و خروجی Vout به high وصل می‌شود.

اگر یکی از ورودی‌ها high باشد (B) ترانزیستور متناظر با آن (A) وصل می‌شود و ترانزیستور متناظر با ورودی دیگر قطع است ← خروجی به زمین متصل می‌شود

برای همین شرط مدار داشتیم ← Vout به low

A, B به high

تمرین: جدول درستی مدار را رسم کنید؛ خروجی مدار فقط وقتی low است که ورودی‌ها high باشند.

این ۲ تا رو کنار هم بکشید عمل AND
و اینجوری



$\overline{A \cdot B}$ = out اینم اگه not عمل نمیشه

حالا برای اینها میتونید ترانزیستور کنارهم وایت بزنید CMOS

راه هم وصل کردیم پنجاه W برابر هست دوتا.

فقط حفظ کنید برای NAND عملا مدل اینجاست ما

۲ تا وایت میزنیم. بجای اینها یک ترانزیستور داریم که ۲ تا ولت میده

پنجاه میشه

و NAND منفی تفاوت میکنه. ولی در NOR مساوی است.

Subject: Date:

طراحی گیت NOR

به صورتی که دستاندیکتور را دیده ایم عمل میکنیم.



$V_{out} = \overline{A+B}$

	A	B	Vout
حالت اول	L	L	H
حالت ۲	L	H	L
۳	H	L	L
۴	H	H	L

H ← Vout ، L ← A,B

B روشن ← H ← B

موازی هستند ⇐ از Vout به زمین یک مسیر جریان کم

L ← Vout ⇐

A,B ← روشن مسیر به زمین وجود دارد

Nout ۴ < Vout ۲,۴



گیت هم D هایشان متصل است.

هرکدام W یکسانی دارند. L های کانال دارند.

$K_2 = K' W/L$ برای هرکدام یک L و W جدا دارد.

در حالتی که هردو یکسان شوند $K_4 = K' 2W/L$

K_4 و K_2 مقاومت است تأثیر در Vout می‌گذارد.

K بیشتر شود، در حالت Vol کمتر از آن می‌شود.

$$\frac{V_{DD} - V_{OL}}{R_L} = K_4 \left[(V_{GS} - V_t) V_{DS} - V_{DS}^2/2 \right]$$

pull up = مقاومت

K_n نسبت به K_p برابر شود.

V_{OL} با K رابطه برعکس دارد

$K \uparrow \Rightarrow V_{OL} \downarrow \Rightarrow V_{OL}$ بهتر است

بهتر از V_{OL} داریم است.

V_{OL} بهتر $< V_{OL}$

زیرا Low است پس دقیقاً ضعیف نیست.

مثال: می‌خواهیم تابع f را پیاده سازی کنیم.

$$f = \overline{AB+C}$$



در pulldown مدارهای را باید می‌دهیم ضدی شبکه not

را بدست آوریم.

مثال. F را پیاده سازی کنید

$$F = \overline{A + BC + \bar{D}}$$

ورودی‌ها را مکمل داریم به آنها صورت سوال تحقیق شود.

می‌توانیم صحت آن را تحقیق با شبیه‌سازی مدارهای طراحی شده.

فقط با فرض نداشتن ها کاملاً طراحی کنید.
کامل.



در همین حد کافی است. not را اگر کنیم و بیشتر می‌توانیم وصل کنیم.

مثال: $F = A + \bar{B} + CD$

دو روش برای طراحی این تابع وجود دارد.

روش اول: می‌توانیم با روشی که تا حالا کار کردیم این را رسم کنیم.

هر جا F not نداریم باید خودش را رسم کنیم و در آخر یک بار not بزنیم.



روش دوم: تعمیم روش قبل برای تعداد کل ترانزیستورهای استفاده شده تا جایی که امکان دارد کم شود.

$$\bar{F} = \overline{A+\bar{B}+CD} = \bar{A}\cdot B\cdot \overline{CD}$$

$$\bar{F} = \bar{A}\cdot B\cdot(\bar{C}+\bar{D})$$

$$\Rightarrow F = \overline{\bar{A}\cdot B\cdot(\bar{C}+\bar{D})}$$



برای این مثال شکل را رسم کردیم و تعداد ترانزیستورها را محاسبه کردیم و با روش اول مقایسه کنیم اما در این جا روش دیگری را عنوان می‌کنیم تا برای هر روش شکل را رسم نکنیم. برای یک حالت شکل را رسم کنیم و با روش‌ها تعداد ترانزیستورها را بگوییم!

روش ۱ در مثال متن تعداد ترانزیستورها

تعداد متغیر ترانزیستورهایم داریم. + هر متغیر یک ترانزیستور برای pullup لازم دارد (با فرض استفاده از pullup های ترانزیستوری + not ها هرکدام ۲ ترانزیستور لازم دارد.

$(4+1)+2+2=9$

+ آن متغیر not نداشته باشیم یک not دیگر باید برایش بگذاریم

(دقت کنید در این مثال ...)

روش ۲ در مثال متن

$4+1 + 2\times3 = 11$

۴ ورودی not — تعداد اصلی

= در این حالت روش ۱ بهتر است. چون تعداد ترانزیستورها

$F = \bar{A} + B\bar{C} + \overline{DE}$ مثال

$(@+1) + 4\times 2 + 2 = 14$

$\bar{F} = \overline{\bar{A} + B\bar{C} + \overline{DE}}$

$\bar{F} = A \cdot \overline{B\bar{C}} \cdot DE \Rightarrow \bar{F} = A \cdot (\bar{B}+C) \cdot DE$

$F = \overline{A \cdot (\bar{B}+C) \cdot DE}$

$(@+1) + 2 = 8$

در این حالت از دیود ۲ بهره‌ات استفاده کنیم.

برای $\overline{DE}$ ابتدا DE را پیاده‌سازی می‌کنیم و سپس

$\overline{DE}$ به $\bar{D}+\bar{E}$ تبدیل می‌کنیم.

در این حالت ما not داریم

یک not هم در ورودی

$\overline{\bar{D}+\bar{E}}$ هست

خروجی باید یک بار دیگر

not شود.



pullup شبکه

بالا - همان not شده

پایین.

ممکن است شکل را به صورت دارها تابع را بخواهند.

مثال. تابع را به دست آورید.

(pull up در این حالت مقاومت است)



$$\bar{F} = \bar{D}(A+B) + A\left[\overline{C(A+D)}\right]$$

* روش کلی این است که pulldown را بنویسید

فرض $\bar{F}$ است.

مدار ۱ : F را با NMOS تعیین طراحی کنید.

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

ممکن است حاطی F را بدهند یا جدول درستی آن را بدهند.

(حداقل تراشه سعی را طراحی، not ها را فدای ما میکنیم)

مدار ۲ : $F = \overline{ABC + D + EF}$ تعیین CMOS

طراحی کنید. نسبت های W/L را مشخص کنید.

مدار ۳ : تابع F چیست ؟



زمان نداریم آنرا درست کنیم low یا high

ترجمه درست

میدانیم چه تابعی تولید شده یا خیر.

ترجمه این کار درست می شود یا خیر

Subject: Date:

تعیین اندازه‌ی ترانزیستورهای NMOS

می‌خواهیم حالت‌های زیر را بررسی کنیم



در هنگام pullup

V_{OH}

ممکن است در چه حدی باشد.

در V_{OL} صفر می‌شود مقدار

پیدا می‌کند. آیا در هر pullup یا pulldown یا امپدانس نداریم

آیا می‌خواهیم V_{OL} کم شود V_{OL} کم شود $\Rightarrow \frac{R_{P.U}}{R_{P.D}} \uparrow$

این هم مقدار یابی هم محدودیت دارد. ممکن است خازن‌های پارازیتی هم آید مثل سازه‌ی تقریبی مدار را هم بزند عوض شود.

است. $\frac{R_{P.U}}{R_{P.D}} = \frac{1}{4} = \frac{(L/W)_{P.U}}{(L/W)_{P.D}}$

$L/W = 4$

$R = \rho L/A = \rho L/tW \approx L/W = 4$

مشابه L/W است

امپدانس از مقاومت کمی بزرگتر است.

Pilavaran



با انتخاب اندازه‌های مناسب عدد ۴ را بدست می‌آید.

$$\frac{(L/W)_{P.U}}{(L/W)_{P.D}} = 4$$

⇐ گیت منطقی مشابه را می‌توان با این روش طراحی کرد.

اثبات عدد ۴: با این فرض، ابتدا پهنای کانال‌ها را برای تست حالت هم‌آستانه‌ای محاسبه می‌کنیم.

$$V_M = V_{DD}/2$$

فرض:
$$V_{TL} = -0.6\, V_{DD}$$
$$V_{TD} = 0.2\, V_{DD}$$

⇐ چون نفع کاهش است، منفی است.

در نقطه M ⇐ هر دو ترانزیستور اشباع هستند.

$$K_D/2\,(V_{GSD} - V_{TD})^2 = K_L/2\,(V_{GSL} - V_{TL})^2$$

$$\Rightarrow K_D\,(V_M - 0.2\,V_{DD})^2 = K_L\,(0 - (-0.7\,V_{DD}))^2$$

$V_M = V_{DD}/2$

$\Rightarrow K_0/K_L = \frac{K(W/L)_0}{K(W/L)_L} = \frac{4}{1}$ نسبت مساوی

ممکن است اشتباه کنید. چه چیزی؟
نسبت را نمی‌توان برابر

می‌توانیم با استفاده از این نسبت‌ها W/L را بدست آوریم

مثال. نسبت‌های W/L را بدست آورید.



$Z_{P.U}/Z_{P.D} = 4/1$

Z بالایی را می‌توانیم $\frac{1}{4}$ بگیریم

$\frac{W}{L} = 4$

خروجی صدرصد یک می‌شود

با هردو ترانزیستور روشن باشد

خروجی 0 می‌شود.

وقتی هردو روشن هستند ۲
آنکه روشن است ۱
$V_{out} < V_{out1}$ حالا کمتر شد

تا صفر کردن نمی‌توانیم حرف اضافه کنیم. چیز را نمی‌توانیم صفر کنیم
فقط نزدیک می‌شود. A و B
فقط نزدیک می‌شود ولی این حالت مشکل‌زاست.

می‌خواهیم تا حدی که می‌توانیم سایزشون بدهیم.

حالتهایی را در نظر می‌گیریم که یک ترانزیستور روشن باشد.

$\Rightarrow z_A = 1$
$z_B = 1$

$(L/W)_A = 1$ $(L/W)_B = 1$

مهم این است که کدام ترانزیستورها را در نظر بگیریم.

مثال.

$W/L = ?$



میخواهیم تکه‌ای بیرون بیاوریم

آیا خواهیم مواردی را در نظر بگیریم مقرون است حالتی

باشد که ترانزیستورها روشن

شوند ولی در آن حالت

V_{OL} ها کمتر از مقدار است

که ما مشخص کرده‌ایم

مقادیر را چطور پیدا کنیم.

A – B – D ⇒ $z_A + z_B + z_D = 4 \Rightarrow z_A = z_B = z_D$

A – C – D ⇒ $z_A + z_C + z_D = 4 \Rightarrow z_A = z_C = z_D$

A – C – E ⇒ $z_E = 1$

A – B – E ⇒ $z_A = z_B = z_E = 1$

از حل این دستگاه معادلات z ها برابر با یک به دست می‌آید.

حال از آنجایی که نسبت $\frac{W}{L}$ ها برابر با یک است، پس R_{eq} برابر با R خواهد شد.

$$R_{eq} = \frac{R}{4} = \frac{12}{4} = 3\,k\Omega$$

حال برای محاسبه تأخیر کافی است نسبت‌ها را به دست آوریم.

$$\frac{t_{p.u}}{t_{p.d}} = \frac{R_{eq}}{R} = \frac{3}{12} = \frac{1}{4}$$

مدار ۴۵

نسبت $\frac{W}{L}$ ها را نسبت به آن به دست آورید.

(z ها عکس $\frac{W}{L}$ ها است)



Subject: Date:

معکوس کننده CMOS



ترکیب CMOS

PMOS و NMOS

برای داشتن هر دو خاصیت خوب

NMOS ← V_{OH} خوب می‌دهد

PMOS ← V_{OL} (صفر) خوب می‌دهد

مزیت CMOS

صفر خوب

۱ خوب (بالا) می‌دهد

توان مصرفی در حالت ایستا ندارد

نفی وقتی $V_{out} = h$ ← جریان نمی‌گیرد.

V_{OL} در NMOS جریان دارد

V_{OH} هیچ جریانی ندارد.

در PMOS ← S ← ولتاژ بالا را به خروجی می‌دهیم.

D ← ولتاژ پایین را

در NMOS برعکس این حالت است.

Subject:
Year. Month. Date.

X پایان ترم اگر دارد بدهد ما بدانیم مثال

در حالتی که H یا L یا HI مرحله مداوم باشیم

X-state شود.

فصل ۵

مدارهای منطقی نوین

pass transistor ترانزیستور عبور یا

NMOS است آنکه پایه G وقتی High داشته باشد

روشن است آید صفر باشد خاموش است.



اگر کنترل ۱ باشد

ورودی عبور می‌کند وضعیت می‌گیرد.

مقدار دقیق با جدول بررسی می‌شود.

if Control = 1 => Vout = Vin

PqPCO

Subject:
Year. Month. Date. ( )

v_{in}	control	v_{out}
0	v_{DD}	0
v_{DD}	v_{DD}	$v_{DD}-v_t$
0	0	HI
v_{DD}	0	HI



$\Rightarrow v_{out}=v_{DD}-v_t$

NMOS آند خاموش باشد خروجی رطبی ورودی ندارد ← HI

آند $v_{DD}=v_{in}$ نیز روشن است تمام ورودی را به خروجی منتقل می‌کند.

روشن

یکی ورودی ← 0
یکی v_{DD} ← هم انتقال می‌کند.

$v_{GS}>v_t$

$v_{in}\to v_{DD}$ $\quad G\to v_{DD}$

G و S ولتاژ یکی دارند. ⇐ اندازه v_t اختلاف دارند

$v_{DD}-v_t$ یک v_t کم کنیم حال اندازه‌ی روشن است اما خروجی ضعیف است دارد.

اشتراک G و S بعد روشن شدن NMOS می‌شود.

اینجا فقط D ورودی می‌دهیم و از آن خروجی می‌گیریم
S ورودی ندارد

PdPCO

Subject:
Year. Month. Date. ( )

خروجی را در این حالت کنترل کرد.



برای PMOS هم داریم.

برای PMOS برعکس است.



برای V_{DD} ← HI است.

NMOS صفر را خوب رد می کند high را خوب رد نمی کند.

Control این حالت صفر رد می شود است. چون PMOS است.

$V_{tp} = -1$ فرض کنید

$V_{in} = 0$

Control = 0

$0 - V_{out} < -1$

$V_{out} = 1$ ⇒ تولید سطح است

منفی تر از V_{tp} باشد رد می شود.



if Control = 0 ⇒ $V_{out} = V_{in}$

PqPCO

Subject:
Year. Month. Date. ( )

$V_{out} = max(V_{in}, V_G - V_{tp})$





$V_{out} = min(V_{in}, V_G - V_t)$

معکوس است منتها از این ↑ ها پُر میشوم و رفتم با ۱.

مقدار NMOS را میدهد . با ترکیب P, N انتقال ای را می کند.



PaPCO

Subject:

Year. Month. Date. ( )

برای PMOS

v_{in}	Control	v_{out}
0	v_{DD}	HI
v_{DD}	v_{DD}	HI
0	0	$\|v_{tp}\|$ → برعکس NMOS است
v_{DD}	0	v_{DD}

PMOS با صفر روشن می‌شود.

برای PMOS $v_{GS} < v_t$ باید باشد.

$$G = 0$$
$$\Rightarrow v_G - v_S < v_t$$
$$v_G - v_{out} < v_{tp}$$ (منفی است)
$$0 - v_{out} < \text{"}$$

$\Rightarrow v_{out}$ را اندازه $|v_{tp}|$ باشد تا ترانزیستور روشن شود.

طراحی

حال می‌خواهیم با استفاده از این طراحی را انجام دهیم

با طراحی گیت NAND با ترانزیستور عنصر II

ابتدا یک روش کلی ذکر می‌کنیم.

می‌خواهیم گیت AND را طراحی کنیم (جدول بگیم)

Subject :

Year . Month . Date . ( )

A	B	out
0	0	0
0	1	0
1	0	0
1	1	1

هر کابلی باید ورودی داده باشد.

آند آن ورودی را نشان می‌دهد.

۱- ورودی را عنوان کنترل

می‌خواهیم این دو تا ورودی را هم مثل کنترل‌ها کنترل کنیم (B کنترل)

↓

G

B صفر است یا یک است.

یا B کنترل است ← B است ① است

یا

$\bar{B}$ است ۰ است.

می‌خواهیم با استفاده از گیت‌های منطقی ورودی‌هایی را بسازیم که فرض کنیم

هر گیت AND را بدهد.



وقتی B روشن است

↓

1

فرض ← اگر A = ۰ خروجی ۰ یعنی A را متقل کند.

A = 1 ، ۱

P4PCO

Subject :

Year . Month . Date . ( )



برای $\bar{B}$ هرجا A هست $\bar{A}$ بذار

ضرب صفرات = جمع صفرمنطقی دارد

می‌تونه خروجی هم صفرمنطقی یا یک باشه.

آیتم ۳ تا ورودی A و B و C

داشتیم با شیء خط میزدیم B و C را نگه داشتیم

که بدونیم داره نقطه‌ی چه خروجی میره.

1	BC
	$\bar{B}C$
	$B\bar{C}$
	$\bar{B}\bar{C}$



PqPCO

Subject:
Year. Month. Date. ( )

دقت کنید در روش استاندارد ضرب ضدد این صورت درنظر گرفته میشد

روش دوم روش عکس ؟ حالتی پیش بیاید اثر دستگاه روی شد ۱ امید همزمان روشن شود هرکس برای خودش یک مقدار شتاب در نظر میگیرد. عملا مدار می سوزد پس درست کار نمیکند.



مثلا برای MUX 2x1 جدول

برای عملیات در هر لحظه زمان یکدام انتخاب بر اساس ورودی های کنترلی هم. امکان ندارد $\overline{B}C$ با هم روشن باشند BC

چون C یا صفر یا یک است.

سه مفهوم اینست که ۲ ورودی A,B داریم یک پایه کنترل میگذاریم



هر کدام چه داریم

اگر کنترل $0=$ ضرب $A \leftarrow$

$1=$ جمع $B \leftarrow$

جای گذاری جدول با ۳ ورودی و عملیات

Cnt چه pass یکی از این موارد استفاده کنیم

PdfCo

Subject :
Year . Month . Date . ( )

$cnt = 0 \rightarrow A$ فعال شود.

$cnt = 1 \rightarrow B$ "

آن دو قطعه را با استفاده از pass tran مطابق شکل

استفاده کنیم. و در انتها باید

که خروجی درست را دهد.

سپس OR

را هم می‌توانیم پیاده‌سازی کنیم.

A	B	out
0	0	0
0	1	1
1	0	1
1	1	1



مدار B ← 1

$\bar{B}$ ← A فعال شود.

تمرین های این بخش آماده ارائه است.

در جلسه حضوری تمرین‌های دیگر را بزنید.

Subject :
Year . Month . Date . ( )

آند عدد غلط باشد بنویسم که عددمان غلط است . و استک overflow میکند

کمپایلر کنترلت ضدبا غشن را از کتاب گذشته بود (اینجا هم همین صورت است

لیست انتقال Transmission gate



از ترکیب P و N استفاده کرده

از مزیتهای CMOS را

عکس هم ایراد ندارد .

که NMOS باید بیشتر کار داریم

مشخصه‌ی کلید در دو حالت

روی ضدضربه بنویسم اشکالش این است که منفی h را ضرب

ربطی که P ۰ را در ضرب دخیل می‌کند .

به همین علت این دیتا را اینگونه می‌نویسیم

Cnt = 1 => Vout = Vin طبق این است Cnt

N , P هردو روشن است

اشکال قبل را رفع کرده

افت ندارد (واقعیا در دنیای واقعی هم ندارد .

Cnt = 0 => Vout = HI

خروجی ندارد .

N با مشخص می‌شود P ← not ← اضافه‌شد

P4PCO

Subject:
Year. Month. Date. ( )

فراهم‌سازی ماشین‌های ترکیبی با ثبت انتقال

مثال: یک fulladder را فراهم با ثبت انتقال می‌سازیم.

EA مدل‌سازی دارد. (نام‌گذاری دهم)

	A	B	C_{in}	S	C
$\bar{A}\bar{B}$	0	0	0	0	0
	0	0	1	1	0
$\bar{A}B$	0	1	0	1	0
	0	1	1	0	1
$A\bar{B}$	1	0	0	1	0
	1	0	1	0	1
AB	1	1	0	0	1
	1	1	1	1	1

روش‌های روشی است که در تمرین‌ها pass+ ، توانستیم عبور دادیم.

یک بار فراهم C را دوبار بیاوریم همانطور که می‌بینیم.

n تا ورودی

n-1 ← پارامترهای تنظیم

یعنی pass+ که می‌خواهیم pmos ها را رسم می‌کنیم

Subject :
Year . Month . Date . ( )

A , B ← کنترل می‌کنیم .

هر کدام را که خواهیم می‌توانیم کنترل کنیم از هر جا که بخواهیم آن را داشته

حال فرض عملی کنیم

$\bar{A}B$ می‌خواهد S بدهد ← S ← 0

ورودی C ← 0

S ← 1

ورودی C ← 1

$A\bar{B}$ (=) وضعیتی Cin را داریم می‌کنیم .

حالت بدی $\bar{A}B$

این بار S ← 0 S ← 1

C ← 1 C ← 0

Cin (=) را داریم می‌دهیم .

$\bar{A}B$ S ← 0 S ← 1

C ← 1 C ← 0

Cin (2

PdPCO

Subject:
Year. Month. Date. ( )

Cin ثابت میشود. AB

هرجا در N ها ست
not نشد را در P ها هم.

آن هایی که ندارند با PT

فقط N ها ست آن شود.

D
PS ← دستورات با ←





P4PCO

Subject :
Year . Month . Date . ( )

برای Carry

$\bar{A}\bar{B}$: $C \leftarrow 0$; C_{in} کاری ندارد

$\bar{A}B$: C_{in} را عبور داده و کپی می‌کنیم.

$A\bar{B}$: " " " C_{in}

AB : 1 شده و را داده می‌کنیم ؛ C_{in} کاری ندارد.



آشکارساز مورد B ، C_{in} ، شد.

دستگاه عدد صحیح می شود.

P4PCO

Subject:

Year. Month. Date. ( )

A	B	C	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$\bar{B}\bar{C}$ ← Carry رطی ورودی ندارد '0' منطقی

$\bar{B}C$ ← ضرب ~~AA~~ را می دهیم

$B\bar{C}$ ← " " "

BC ← '1' منطقی را می دهیم.



خروجی آنها را با یک گیت OR

جمع می کنیم تا خروجی

کل مدار را داشته باشیم.

Subject:
Year. Month. Date. ( )

معایب NMOS

ترکیب NMOS ، CMOS شبیه nmos را عوض می‌دهد.

nmos ← pullup خوب بود.

cmos برای nmos است اما برای nmos هم pmos باید می‌ذاشتیم



در بالا یک pmos می‌ذاریم. و به زمین وصل کردند

همیشه روشن بود. تولید بقیه بالایی ← افزایش، کاهش همیشه روشن

nmos همه‌ی دردسرهای خودش می‌رفتیم.

ظاهراً یک ثبت not می‌دهد. اشتباه این است. وقتی تولید بقیه طبق روش

است خروجی کاملاً خوب بود و حقیقتاً یک را می‌داد.

اشکال: در نقطه میانی Vm ← اشباع نمی‌رفت. خاطر ولتاژهای

آستانه خطا می‌رفت.

$V_{bios} \leftarrow V_{DD}/2$

این کار را کردند.

Subject:
Year. Month. Date. ( )

سعی nmos

این فرم را نداریم.

هدف این را خواهیم که دوانیم با این طراحی کنیم.



$V_{bios} = V_{DD}/2$

bios

گاهی اوقات طراحی ما این فرض است که تداخل تقریبا حذف باشد.

کاربرد این است یا نه؟ اشیاء مورد این کار را با پارامترهای ... انجام دهیم.

با این عمل می‌کنیم bios کردن. نفی با این فرض مقاومت‌ها حذف تنظیم شده که مقدارها را دارند.

آیا NOR با nmos ؟



bios ← pullup

nmos ← pull down

این nmos است.

P4PCO

Subject:
Year. Month. Date. ( )

منطق CMOS یا ؟

مدار اینا



این مدار در هر لحظه از زمان یا پایین یا بالا یکدام روشن است خروجی از سمت پایین یا بالا به زمین یا تغذیه وصل شده است.

مدار اینا بیشتر توضیح انگار که در Vout کمی خازن داریم در کسری از ثانیه دشارژ شده و در ثانیه بعد هم شارژ شد.

در هر صورت در هر لحظه از زمان Vout یا زمین یا منبع تغذیه راه دارد

اما در مدار پویا به این صورت نیست

مدار پویا

حالتی ممکن است و هر دو شاخه خروجی از هم جدا و نه به تغذیه یا زمین وصل باشد.

P4PCO

همدیگه نباشه اما می‌تونیم وقفه دارد.

تمارین

در اینجا آن‌ضدضربه را حداقل نباشه‌ی نفهم ← M1 شناور است

ولی در پورتابل چون از زمان‌های خیلی کوچک بررسی می‌کنیم.

یک clk داریم. به صورت یک پالس یا دوره تناوب مشخص

اعمال می‌شود آند ← $clk = 0$ تغذیه ترانزیستور پایین ← خاموش است.

pmos

v_{out} ← درین

هیچ راهی از زمین ندارد.

تا زمانی که $clk = 1$ شود.

پایین nmos است با $clk = 1$ روشن

با pmos ، خاموش



آند ← $v_{in} = 1$

روشن شود،

$v_{in} = 0$ ، $clk = 1$

PqPCO

Subject:
Year. Month. Date. ( )

هم همین است. مقدار h خودرا حفظ کرده اما این حفظ کردن

در مدار نوشتنی است.

در یک پایه کلاک خازن روشن ماننده مقدارش هم با وجود $V_{in}=0$ است

مقدارش را حفظ کرده تا زمانی که $clk=0$ شد. آنقدر کوتاه است

داریم می‌کنیم. ولی h داریم می‌دهیم در این ناحیه مدار حالت شارژ

دارد زمانی $clk=1$ می‌شود. حتی V_{in}.

اندازه‌ی ترانزیستور مناسب باشد. می‌توانیم طول و عرض ویژگی می‌دهیم

می‌توانیم از مدار استفاده کنیم تا توان مصرفی کم شود و از این مقدار ولتاژ

را بازه‌ی کوچکی نداشته.

از نظر کاربردی کارایی زیادی دارد چون در مصرف توان خیلی

صرفه‌جویی می‌شود.

$clk=1$ روشن nmos $\begin{cases} V_{in}=1 & \text{روشن} \\ V_{in}=0 & \text{خاموش} \end{cases}$

$clk=0$ روشن pmos $V_{out}=1$ مدت زمانی

PqPCO

Subject:
Year. Month. Date. ( )



آخرین گیت شماره پیاده سازی شده

بود.



حداقل تعداد ترانزیستورهایی که باید در فرم کلی مدارات پیاده شود

در فرم کلی یک گیت nmos برای pmos داریم و یک شبکه P.D که از nmos ها تشکیل شده است و به صورت موازی به ورودی های مختلف وارد می شود.



PdfCo

Subject :
Year . Month . Date . ( )

مثال. مدار NOR را با پیش شارژ رسم کنید.



در فاز پیش شارژ یعنی زمانی که $clk=0$ است

$V_{out}=1$ خروجی

در فاز ارزیابی یعنی زمانی که $\overline{clk}=0$

NOR پیاده سازی می شود.

(فقط یک شبکه PMOS)

مثال. تابع $F=\overline{a+bc}$ را با مدار دومینو پیش شارژ رسم کنید.

و فرض را بر صحت درستی عملکرد آن بزنید.

فقط CLK را دارد



Subject:
Year. Month. Date. ( )



$clk = 0$

سلف روشن پایین خاموش است.

p همان clk است ولی نقیض است

و ورودی clk یکی.

می‌خواهیم خروجی را بدست بیاوریم

$clk = 0$ داریم pullup

$V_{out} = h$

$clk = 1$ خاموش = P.U

روشن = P.D

می‌خواهیم ببینیم مدار به ازای چه خروجی را تولید می‌کند. (مدار ارتباطی)

در اولین لحظه $a,b,c = 0$ ⟸ هر سه ترانزیستور خاموش است.

خروجی $a = 1$ می‌شود.

مدار دیگر پیدا می‌کند خاموش می‌شود ↙ clk روشن می‌شود.

clk مدار وارد شود ⟸ $clk = 0$ خروجی ← P.U

n

Subject:
Year. Month. Date. ( )

وقتی a از یک صفر عوض شود. تراشه تغییر روش بعدی را خواهد شد.

↓

دریت است که از این رفتار وقتی مدیون شده ایم.

q خاموش شده اما دوباره نمی تواند out سه high شود.

علت: مقداری ذخیره کرده بود از خروجی از دست داد.

و امکان مقدار گذشتن ندارد تا clk بعدی بیاید.

وقتی low شد دیگر را از دست داد و دوباره نمی تواند high شود.

هر کدام مقدار را ضایع کند تا هر دو را از دست بدهد.

بدهد.

سپس b را تغییر کرده اما چون در مدار ذخیره نیست. out تغییر کرده

آنها b,c تغییر کرد در مدار ذخیره. ولی چون در مدار ذخیره شده

دیت تغییر نمی کند. اثر نمی گذارد. دوباره out ← ساکت.

و البته کیا ← اثر نمی گذارد.

تغییر در دی

P4PCO

Subject:
Year. Month. Date. ( )

مدار پیش دشارژ







تنها تفاوتش اینه که از pmos استفاده می‌کنیم.

$CLK = 1$ برعکس حالت قبل

خازن P.U خازن P.D روشن

$out = 0$

$CLK = 0$ P.U = روشن، P.D = خاموش } بسته به v_{in} میشه

$v_{in} = 0$ خروجی می‌تونه High بشه

$v_{in} = 1$ → خروجی مقدار صفر خازنش را حفظ میکنه.

Subject :
Year . Month . Date . ( )

آمد در این حالت خروجی ما نیز high است .

اما در این حالت عقب کی خازن در out داریم که اصل

دشارژ شده که مقدار صفر دارد در این بازه کربن

صفر خروجی را خواهد داد .

pre discharge : مدارات پیش دشارژ



Subject :
Year . Month . Date . ( )

انتقال زنجره ای : cascade

انتقال از زنجره ای مدارات پیشرفته دیجیتال

خروجی مدار پیش از را به ورودی بعدی وصل می کنیم .



اگر به Clk دقت کنیم فقط کلاک وارد بعدی می شود ، شکل موجی کامل نیست

در واقعیت هم دقت مدیریت کامل ندارد .

مقدار زمان حول لبه کلاک را با th نمود و با کمی دقت همین حاصل

مقدار زمان ناخیر داریم و مدیریت کامل نیست .

در بخش های انجام شده هم سعی داریم در لبه زمانی کلاک بعدی

در لبه بالا رونده کار می کند و ناخیر دهد تا نتیجه است عملیات در مکان مناسب

نداشته باشد .

P4PCO

Subject:
Year. Month. Date. ( )

ما در دو پدیای عبث می کنیم

ـ) تا ضربک چپ تاثیر ندارد است .

فرض کنید ϑ_{in} یک تا ضربی اعمال شود .

فقط $clk = 0$ (مدار طبقه اول) جدا پیش فرض است .

$z_1 \to H$

clk تغییر کند $clk = 1$ آنگاه تغییر دارد

$clk = 1$ شود . توانند سیگنال پاسخ رسانی شود .

آنگاه $\vartheta_{in} = 1$ ـ) ضربک دف زنی شود .

ولی یک تا ضربی انجام می شود ، مقدار صفر تاثیر تا ضربک دوباره



ضربک تغییر وضعیت دهد

مدار حالت پیش فرض خود برود .

z_1 با ازای z پیش فرض

است تا ضربک ضربک ۱ شود ـ) تداوم سیگنال پاسخ رسانی .

Subject:
Year. Month. Date. ( )

مقدار واقعی Z_1 صفر است. اما خط تاخیر مقدار این نظم

$Z_1=1$ می‌بیند تا اینکه به درستی روشن می‌شود. دقت شود.

وجود یک خروجی ناخواسته است خروجی معلوم نیست.

مقدار صفر می‌گیرد. ← Z نهایی



؟ همان اینکه مکانیک

این شد. آن دید Z_1 صفر است و مقدار Z خروجی را خط‌خطی کرد.

اما سوال چه جوری Z_1 صفر شد؟ کل تاخیر باعث شد خروجی اشتباه

PdPCO

Subject:
Year. Month. Date. ( )

باید تدبیری برای حل این مشکل اندیشه بیاندیشیم ؟

۲ راه پیشنهاد می شود: ① آندرایو ی اول با طلاک کار می کنیم. طبقه ی بعدی با CLK کار کند که پیش شارژ است پیش دشارژ شود.

② منطق دامینو — کی از راه های پیشنهادی برای ادغال چندین مدار از این نوع

منطق دامینو



سه راه دیگر ساخت CMOS قدرتی دهم

قبل از این است not کنیم

این ۲ تا دامینو است.

PqPCO

Subject:
Year. Month. Date. ( )



آن خروجی را به ورودی وصل نیم.
یک P.D شبکه network
nmos است.
ضدی را هم می توان
از یک not عبور بدهیم
تا Z را بسازیم
ثبت سوم وصل کنیم.
تأخیرش به این صورت است
که $V_{out} \leftarrow \overline{Z_1}$ not است.

$Z=h(Z=h \leftarrow$ ضدی CLK = مقدار high می شود تا بتوانیم بر مبنای مقدار
مقدار CLK تغییر وضعیت می دهد. دوردی نگاه می کند $(Z \; V_{out}=0$
رسیدن نشود تا چیزی اشود. ... شود تا دشارژ انجام
می شود پس از یک تأخیر ترکیبی دشارژ شود
مشکلی ندارد
مورد انتظار ما در ضدی مقدار
است. تا ضدتبیش از موعد دشارژ نشود.

P4PCO

Subject:
Year. Month. Date. ( )

④ عمق not آن چیزی است که ضرب‌المثل بالا است.

= از یک not باید بیشتر زنیم.

با توجه به شرایط ... خودمان مدار ④ مورد نظر

با چه مدت آمده یک بالا است. باید به انتهای مدت مدار عوض شود.

عددش ۵: تابع F چیست؟



معمولی ضرب کنیم باشد هرچقدر که خواهم بیاورم می‌زنم

PqPCO

Subject:
Year. Month. Date. ( )



np_cmos



Subject :
Year . Month . Date . ( )





Subject:
Year. Month. Date. ( )

برای درستی P استفاده می‌کنیم.
↙
pull up network می‌شود.

آند clk در طبقه اول $\overline{clk}$ در طبقه دوم می‌گیریم
ضدضعیف اولی وارد دومی به عنوان ورودی وارد می‌شود. خودشو هم
ممکن است input دوشه باشه.

این شکل هم آند بندیم مشکل ایجاد نمی‌شود.

همونو بیتم فقط کمک pmos بذاریم در مدار 2.

اگر $clk=0$ ← پیش‌رونده ← مدار ①
مدار ② (not)
$clk=1$ ⇐ پیش‌رونده مدار ② ⇐ ضدضعیف است.

$clk=1$ ← مدار ① ← طبقه ورودی

p.D درصد ارزیابی قدار دارد.

مدار ② $\overline{clk}=0$ pmos روشن است.
p.u شده
در مدار بیتای است.

PdPCO

Subject:
Year. Month. Date. ( )

مبلغ تاخیر پیاده شده مدار ضربه می دهد بنابراین تاخیرها اهمیتی ندارند.

تمرین: چرا تاخیر پیاده سازی می شود؟



یکی از ورودی های pmos دوم از اولی آمده و ورودی های دیگر هم مشابه دارند.

pmos یک شروع می شود. وقتی که پیش از موعد نوشته شده (بعضی np-cmos صفر)

روشن شوند عملا با عکس کردن هر p تاخیر جبران شده.

p با صفر روشن می شود. یک بیت کنترل داری کند.

ضرب بیتی با دقت خودش را می دهد.

PqPCO

Subject:
Year. Month. Date. ( )

آخرین نوع از مدارهای پویا:

۱- منطق C^2MOS

انواع از: 2cmos دینامیک هم استفاده می‌کنیم.





تغذیه‌ای دارد شبیه از mosfet های نوع n.
و ورودی هم در شبکه pull down.

Subject :
Year . Month . Date . ( )

وقتی $clk = 1$ ترانزیستور pmos ، nmos روشن هستند

عملگر cmos اجرا می‌شود . $\overline{a+b}$ را اجرا می‌کند یعنی NOR را اجرا می‌کند .

وقتی clk یک است ترجیح با ورودی می‌دهد . ⇐ در مدار زیر مقدار دار

$clk = 0$ pmos خاموش است .

مقدار قبلی خروجی را حفظ می‌کند . آنرا سیاه بود HI .

خروجی ندارد ⇐ چون در ورودی بعث می‌کنیم .

وقتی clk داریم در بحث بوده است .

$clk = 0$ ← مدتهاری عملگر قبلی حافظه عمل می‌کند .

هرگاه در مدار زیر درست حفظ می‌کند .

می‌توانیم سه مقدار در مدارهای بدهیم که خروجی خاص بدهیم

تا یک بازه‌ی زمانی ستیم ، خازن که از خروجی قرار می‌دهد مقدار

را در خروجی حفظ می‌کند در یک بازه‌ی زمانی از دست مقدار

را از دست می‌دهد .

P4PCO

Subject:
Year. Month. Date. ( )

CLK = 1 → مدار زبانه CMOS

CLK = 0 → حفظ داری

باعث شود مقدار خروجی مصرف کنان باشد باید در یک بازه های همه ترانزیستورها خاموش است و هیچ مقدار خروجی داریم (=0) یعنی حافظه ای داریم که خروجی دارد اما مقدار را نگه داشته

تعدادی NAND ، OR ، ... است ورودی و مالتی پلکسر 8x1 با استفاده از آن است انتقال پیدا کند.

۳ خط کنترل نیاز دارد.

حافظه ها

یکی از دسته بندی های حافظه

- استاتیک SRAM
- دینامیک DRAM

استاتیک: تقریبا همیشه بهش وصل است نیازی به refresh ندارد یک Data را دائم روش قرار دهیم.

PqPCO

Subject:
Year. Month. Date. ( )

دینامیک — DRAM

تمام وقت اینکه نداره به صورت

اینکه تمام سعی می‌کند اطلاعش را refresh نیز دارد.

SRAM

① اولین نوع حافظه Static RAM

عمدتاً از CMOS استفاده می‌کند.



مثال سازهای ترانزیستور رهای عبوری WL وصل می‌شوند.

worldselect line

یک سلول از حافظه را انتخاب می‌دهد.

دو NOT به صورت فیدبکی ثبت سرهم قرار می‌گیرند.

Subject:
Year. Month. Date. ( )

داده‌ای مثل یک منطقی را قرار می‌دهیم یک وارد می‌شود.

این not صفر می‌شود ← ضدش یعنی بوسیله not شود. و دوباره یک بیفتیم

پس آن یک را خط یک را نگه داریم و بدارم یک داخلش قرار می‌گیرد.

در صورتی که آن cmos یا بشه یا هنوز not نگیرد، بشه.

روشن بشه.

در مورد نوشتن یا write

کار ما برای این است که فیلدهای داریم می‌خواهیم سلول خاصی را

انتخاب کنیم وقتی بخواهیم بنویسیم یا بخوانیم کار مربوط به همان سلول

را فعال می‌کنیم.

BL مثبت داده‌ای می‌خواهیم بنویسیم یا وقتی خواستیم بخوانیم.

قرار است همان بدهد. مقدار عددی ذخیره کنیم یا ازش بخوانیم در BL

است.

مثبت نوشتن ابتدا کار را فعال می‌کنیم. سپس این دهیم.

PqPCO

Subject :
Year . Month . Date . ( )

خودداده را روی BL می‌گذاریم
وارونش را روی $\overline{BL}$ می‌گذاریم.

مقدار ① : +منفی را روی BL
0 منفی روی $\overline{BL}$ (قراری دهیم)

وقتی کلمه‌ی نویسیم سلف فعال است یعنی این کلید تراشستور عبور است کلید را روی کند.

کلید وارد و روی راست می‌شود.

صفر وارد ۵ چپ می‌شود.

کلید باعث می‌شود. T_2 روشن شود.

صفر باعث می‌شود T_4 روشن شود.

یک نیمه فعال می‌نیم مقداری گذاریم سپس سلف غیرفعال می‌شود. وقتی غیرفعال می‌شود دیودی داریم
تمیز مقدار از بیرون داخل می‌آید. همین مقداری گذاشت حفظ می‌شود.

این صورت T_2 روشن شده صفر می‌شود. صفر باعث می‌شود T_3 روشن شود.

یعنی یک صفر کند. اینها هم‌دیگر را تثبیت می‌کنند.

PAPCO

Subject:
Year. Month. Date. ( )

ابتدا

با یک و صفر که داریم T_2 و T_3 روشن شده و داده ها داریم.

منتها صفر و یک دارد و داده از قطعه ها دارد می‌رود تا ترانزیستورها روشن باشند.

آنگاه 1 و 0 وارد می‌کنیم.

$\overline{BL}$ ← 1 BL ← 0

تا اینجا قطعه درست درسیر.

0 وارد شده ← T_1 روشن می‌شود.

1 و 0 و 1 و 0 مقدار را حفظ می‌کند.

ورودی



Q

← هر مقداری را خواهیم می‌توانیم برهم.

مقدار خواندن

مقدار داخل حافظه را خواهیم خواند.

ابتدا BL و $\overline{BL}$ را HI می‌کنیم. مقداری روشن قرار نداشته باشد تا راه را فعال می‌کند. ← هرچه داخل نوشته باشیم از ترانزیستورهای عبور می‌شود و BL و $\overline{BL}$ قدرت می‌گیرد.

PqPCO

Subject:
Year. Month. Date. ( )

آند ۰ داشته باشیم $BL \leftarrow 0$ $\overline{BL} \leftarrow 1$ می‌فرستیم

و انتظار داشتیم $BL \leftarrow$ صفر

هرچه نوشتیم همان را می‌خوانیم هرچه در سلول ذخیره کرده بودیم

مقاومت مدارمان بسیار است باید مسیر طولانی را طی کند. مسیر طولانی

باعث می‌شود ولتاژمان افت کند.

ترانزیستور عبور $\rightarrow$ مثلاً آند ۵ ولت بدهیم. طرف دیگر $5-V_t$

ترانزیستور افت ولتاژ دارد. (۰ را خوب عمل می‌کند)

برای Support از مسیرهای طولانی بجای آمپ BL و $\overline{BL}$ را

HT کند. BL و $\overline{BL}$ را پیش شارژ می‌کند.

قبل از خواندن مداری که شارژ شده حالا آند مدار با شرط می‌خوانیم.

که همان پیش شارژ باقی می‌ماند.

آند مدار با شرط صفر بخوانیم خازن دشارژ می‌شود

پیش شارژ برای انتقال مقدار داده در مسیر طولانی است.



PaPCO

Subject:
Year. Month. Date. ( )

اشکال

تمان مصرفی ایستا دارد. تقذیه های دائم و نیاز بدهند ترانزیستورها روشن شوند. ولی در عوض ایستایی است اصطلاح به معنی ندارد و حافظه ترانزیستور کار کند و تقذیه ها دائم و نیاز برهد. مقدار خود را در خود نگه داشته باشد VDD را برهم و حال عمر ترانزیستور خاموش شد)

۳ ترانزیستوری DRAM

برای ما
عمق ۴ ترانزیستور است ولی چون ترانزیستور بالا در خود سلول کاری ندارد



T3 ، T2 ، T1 هایی می روند در همین عمق ۳ ترانزیستوری حذف شوند

PdPCO

Subject:
Year. Month. Date. ( )

ϕ_1 و ϕ_2 دو فاز هستند.

ناهمپوشانی: دو فاز هیچ وقت با هم یک نمی شوند.

ϕ_1 در بازه هایی که ϕ_2 صفر است مقدار دارد.



وقتی ϕ_2 روشن است ϕ_1 نباید مقدار '1' داشته باشد.

write

می خواهیم داده بنویسیم. ← WR با ϕ_2 باید فعال شود.

مقدار را روی BL قرار می دهیم.

ϕ_2 فعال | T_2 روشن | مقدار از T_3 می آید روی درین T_2
ϕ_1 غیرفعال |

عمق یک خازن داریم که از یک سمت خازن های خروجی T_3 و درین T_2 آی بی شده مقدار اروی خازن ذخیره می شود.

اگر بخواهیم صفر بنویسیم فرقی نمی کند باز هم T_3 نقش ترانزیستور

Subject:
Year. Month. Date. ( )

صفر دار دی کند صفر نوشته می شود.

یک بیت فعال می کنیم و بعد غیر فعال می شود. مقدار را داخلش نوشتیم.

مقدار در حافظه نوشته شده و دیتا در شین حفظ است. هیچ تغذیه ای

نداریم تا آن مقدار نمی کند تا موقعی که خواهیم بخوانیم.

بین ستنیل نوشتن و ϕ_2 سطل دارم and دیتا را

خواندن در ϕ_2

خواندن

در یک بازه زمانی ϕ_1 فعال می شود. ← خواندن تقویت

بایاس روشن می شود باعث می شود BL ← پیش شارژ شود.

بعد ϕ_1 غیر فعال سپس ϕ_2 و ستنیل خواندن

را فعال می کنیم.

BL پیش شارژ است مقدار دیتا h روی خازن قرار دارد.

ϕ_1 خازش WR خازش

مدت T_1 و T_2 را داریم

PqPCO

Subject:
Year. Month. Date. ( )

T_1 روشن است حرف $RD.\phi_2$ هم روشن است.

T_2 ← وضعیت T_2 شبیه این دارک هم چیزی روشن نوشته باشیم.

روی جازن

قبلاً اگر نوشته بودیم ← T_2 روشن می‌شود.

T_1 و T_2 روشن ← BL دیتا روشن می‌شود.

BL صفری شود.

نفی نوشته بودیم صفری خواهیم

T_2 ← قبلاً اگر صفر نوشته باشیم.

T_2 نمی‌تواند روشن باشد. خاموش است.

= اینپوت روی باقی می‌ماند که پیش داده بودیم، در BL.

= صفر نوشته بودیم اما می‌خوانیم.

هرچی نوشته بودیم not آن را می‌خوانیم.

RD. T_2 '1' on $\Rightarrow$ BL = '0'

'0' off $\Rightarrow$ BL = '1'

PdPCO

Subject:
Year. Month. Date. ( )

باید تعداد دفعاتی که not می‌خوانیم باید بعد از not

قرار بدهیم که مقدار واقعی را بدهد

چون دینامیک است. ——— ولی از قبل خانه‌ش را نمی‌دانیم

ولی از قبل می‌دانیم

مقداری را هم روی خازن

ذخیره کرده باشد.

پس خازن ذخیره می‌شود تا کی زمان

بعد خودش خالی کند (= دوباره ها را زمان دارد

خودش نمی‌فهمد دوباره داده را آنجا ذخیره کرده تا مقدار

را حفظ کند.

۱ گیت نوعی این است که نیاز به حافظه دارد.

این یک تراشه است به هندسه است.

توانایی را مصرف نمی‌کند ذخیره‌ی اندکی زمان را می‌دهد.

با این کار باید حافظه‌ی کمی اندازه تراشه کمتر می‌شود اشغال کند

فشرده‌تر می‌شود تراشه این کار را هم می‌کند

PAPCO

Subject:
Year. Month. Date. ( )

سلول حافظه DRAM



در حالی که در نظر می‌گیریم خازن بزرگ‌ای دارد که خازن مدت زیادی شارژ باقی بماند.

خازن ایده‌آل می‌شود.

write

WL فعال ← داده ورودی BL می‌گذاریم

ترانزیستور عبور روشن می‌شود.

هدف که روی BL بالا یا روی خازن می‌گذارد.

WL غیرفعال می‌کنیم.

مقدار روی BL می‌گذاریم Data را روی خازن قرار دارد.

خواندن

برعکس است.

BL را پیش شارژ می‌کنیم

WL فعال می‌کنیم.

هدف داریم BL مقدار خازن را می‌گیرد.

هدف نداشتیم همان را می‌خوانیم.

P4PCO

Subject:
Year. Month. Date. ( )

چون حافظه بیشتر است دیرتر تعویض می‌شود.

وقتی حافظه بیشتر است ~~پس~~ پردازنده کمتر حاضر دارد

حاضر زیاد است.

بنابراین DRAM کندتر است.

نیازی به رفرش تقدیم ندارد.

41 مدار کندتر است.

P4PCO

Subject:
Year. Month. Date. ( )

فصل ۶ ترانزیستورهای ۲ قطبی و منطق‌های مبتنی بر آن (BJT)

خروجی این ترانزیستور ۳ پایه b, c, e دارد



→ نام ترانزیستور bjt

نکته: ضمن وجود تفاوت‌های بسیار

P و n داریم در این مدل npn در ۲.

عملاً مثل این است که ۲ تا دیود داریم.



با بایس‌های DC کار اجرا می‌کنیم

دیود ای شکل.



آند E جهت فلش



به وسط امیتر می‌رود

وارونه pnp هایی شوند مثل MOSFET

که n و p عکس هم عمل می‌کنند. این هم جزئیات است.

P4PCO

Subject :
Year . Month . Date . ( )

npn ترانزیستور ۴

بر حسب اینکه دیودها در چه وضعیتی باشند ۴ حالت مختلف ایجاد می‌شود.

وضعیت ترانزیستور	پیوند BC	پیوند BE	
cutoff	Reverse معکوس	Reverse معکوس	$I_B = I_E = I_C = 0$
Forward active	Reverse	forward	$I_{BC} = \beta_f I_B$ β_f ضریب بهره $\beta_f > 1$
			$\sigma = 1$ ← در مدار در
saturation	forward	forward	$I_C = \sigma \beta_f I_B$ $\sigma \leq 1$ بدلیل اتصال $I_E = I_B + I_C$
Reverse Active	forward	Reverse	$I_C = -(1+\beta_R) I_B$ منفی $\beta_R < 1$ $I_E = I_B + I_C$ منفی

جهت‌های E, C عوض شده جهت B ثابت

① آند هردو پیوند در وضعیت معکوس باشد. کل ترانزیستور قطع یا خاموش است

آندهای را اتصال بدهیم I_B, I_E, I_C وارد می‌شود

خارج می‌شود.

Subject :
Year . Month . Date . ( )

④ اگر BE در وضعیت روشن بیاید ← Forward متقدم

BC معکوس در این وضعیت ترانزیستور در حال مقدم است .

اگر بخواهیم مقدار جریان را بدست بیاوریم .

$I_C = \beta_f I_B$

با ضریب β_f نسبت دارد .

ضریب بهره

I_E شکل گرفته عمل می کند

مقدار دو جریان کمتر از I_E می شود .

دیود BE روشن است .

⑤ اگر هر دو دیود روشن باشند . ترانزیستور در وضعیت اشباع می رود .

$I_C = \sigma \beta_f I_B$

$\beta_f > 1$ (همیشه)

با فاکتور اشباع است .

با فاکتور اشباع مقدار $\sigma < 1$ را دارد .

$I_E = I_B + I_C$ را داریم .

σ در مدار مقدارش تک است .

⑥ بیوند C ← f BE ← R با شد . وضعیت reverse active

این حالت کمتر پیش می آید سعی کنیم bias ها طوری باشد که

این حالت کمتر پیش بیاید . در وضعیت reverse BE ← R را دارد .

P4PCO

Subject:
Year. Month. Date. ( )

جریان‌های E و C نسبت به جریان B هستند.

معمولاً روشن بودن را در مدار مستقیم یا اشباع برگزار کنیم.

(فعال) ← بیشتر منظورمان فعال مستقیم است.

آن مدار معکوس هم نوایی ذکر شود.

جریان‌ها هست که در نوشتن تیریم معمولاً:

V_{BE} (forward) = ۰/۷V
V_{BE} (saturation) = ۰/۸
V_{CE} (sat) = ۰/۲

} آن در صورت مسئله عدد نداشتند از این عددها استفاده می‌شود

هرچند که عددها داده شود. که از آنها استفاده می‌کنیم

برحسب وضعیت دیود تراتزیستور در یکی از حالت‌های قرار می‌گیرد مشخص شود که منظور

- اعمال می‌کنیم.

این منطق که بررسی می‌کنیم KCL است.

PqPCO

Subject:
Year. Month. Date. ( )

Resistor Transistor Logic RTL منطق



از مقاومت و ترانزیستور تشکیل شده.

معکوس کننده RTL را بررسی می‌کنیم.

ولتاژ ورودی Low اعمال می‌کنیم

تا وقتی دیود BE روشن نشود، ترانزیستور خاموش است خروجی High است.

مقدار ورودی را زیاد می‌کنیم تا به اندازه 0.7 برسد. BE روشن می‌شود

در وضعیت فعال مستقیم قرار می‌گیرد. پس خروجی $V_C - RI$ تا آنجایی که

ولتاژ ورودی را زیاد کنیم تا ترانزیستور به اشباع برود BC و BE هر دو روشن شود

خروجی CE می‌شود. ولتاژ CE کمتر از 0.2 ← حول اشباع است.

خروجی انگار Low است. Low ضعیف‌تر است.



P4PCO

Subject:
Year. Month. Date. ( )

ترانزیستور را با نام Q می‌نامیم

V_{OH} : $V_{in} < 0.7V \rightarrow Q(off)$ ⇒ $V_{out} = V_{OH} = V_{CC}$ می‌گوییم مقدار

خاموش bt

V_{IL} : $Q(f.A)$ $V_{in} = V_{IL} = 0.7V$

تقاطع شروع ۰٫۷

از ۰٫۷ به بعد وصیت ترانزیستور می‌خواهد روشن شود.

فعال مستقیم می‌رود. V_{BE} می‌خواهد روشن شود.

on ← اشباع ← را مشخص می‌کنیم

فعال مستقیم را با on مقدار آن را می‌دهیم.

V_{OL} : $Q(sat)$ $V_{out} = V_{OL} = V_{CE}(sat) = 0.2$

ورودی را آنقدر زیاد می‌کنیم که ترانزیستور اشباع رسیده

V_{IH} : $V_{in} = R_B I_B + V_{BE}(sat)$

فعال مستقیم و اشباع است. مرز قطع است

ولتاژ ورودی به حدی رسیده که Q روشن شود.

I_B → I_C استفاده می‌کنیم $I_C = \beta I_B$

آنها با β یکسان در نظر گرفته می‌شود $\beta = 1$ است

$I_C = \frac{V_{CC} - V_{CE}(sat)}{R_C}$ آنگاه I_C را بدست آوردیم I_B بدست می‌آید را بدست آوردیم

PqPCO

Subject:

Year. Month. Date. ( )

$$V_{in} = V_{IH} = \frac{R_B}{\beta R_C}\left[V_{CC} - V_{CE}(sat)\right] + V_{BE}(sat)$$

$V_{BE} = 1V$ Q در وضعیت اشباع می‌رود. $R_B I_B$ هم داریم چون

$R_B I_B$ حدیقاً 1V نیست چون صرف می‌کند.

از فرمول‌های مدار مشترک استفاده می‌کنیم I_B را بدست بیاوریم.

اگر مقاومت نبود $V_{BE} = 1V$ یعنی 1V کافی بود تا اشباع بود.

در نقاط تحدانی V_M را هم داریم. باید قرار دهیم $V_{in} = V_{out}$

رابطه‌ی مربوط به مدار مشترک را برای I_B و I_C را بنویسیم و در رسم V_m

برسیم. در BJT ها زیاد با V_m کار نداریم با همان عبارت بدست آمده

کار داریم.

تا بحال مختلف را می‌توان پیاده سازی کرد. تا بحال با آن پیاده سازی می‌کنیم

NAND را پیاده سازی می‌کنیم. هر تابعی را فرم NAND, NOR

NOR می‌توانیم در بیاوریم. (مثال دو تابع را می‌نویسیم).

PqPCO

Subject:
Year. Month. Date. ( )

NOR

عملاً ترانزیستورها طوری موازی در نظر گرفته می‌شوند



Cها همه هم وصل می‌شوند

برای جدول ورودی و خروجی گیریم:

V_1	V_2	V_{out}
L	L	H
L	H	L
H	L	L
H	H	L

اگر ورودی‌ها L باشند ترانزیستورها خاموش BE می‌ترانزیستور شود ← فرض ← V_{CC} ← H

یا حتی اگر یکی از ورودی‌ها H باشد V_2 ← H

V_1 ← L ← خاموش

اگر همشان هم H باشند همه ترانزیستورها روشن و حالت اشباع است و چون با هم موازی‌اند مقاومت CE اشباع است.

ترانزیستور وارد اشباع می‌شود ← فرض L است.

مقاومت CE اشباع است.

تذکر: کل فرض هم مقاومت CE اشباع را دارد.

PqPCO

Subject:
Year. Month. Date. ( )

مشکل تقسیم جریان اتک با مقاومت مناسبی قدرتیم ایجاد کنیم.

از V_{IL} تا V_{IH} حالتی که نه H است و نه L است.

$V_{BE} = 0.7 + R_B I_B$ نمی دانیم خروجی می شود.

$V_{BE} = 0.7$ می خواهد روشن شود.

در ناحیه بد زمانی قدرتیم شبیه H یا L است.

NAND

هر طبقه را با C طبقه بعد وصل کردیم

از زمین E را به زمین وصل می کنیم.

و خروجی را به C_{n-1} می بریم.



	V_1	V_2	V_{out}
①	L	L	H
②	L	H	H
③	H	L	H
④	H	H	L

① هر دو خاموش خروجی مقدار H دارد.

② V_1 L ← Q_1 خاموش

V_2 H ← BE مقدار کافی روشن بودن را دارد اما چون از بار اقطع است.

مدوش بودن و نبودنش تاثیر ندارد.

عملا ترانزیستورها خاموش است.

Subject:
Year. Month. Date. ( )

④ همه ترانزیستورها در وضعیت اشباع ← خروجی مجموع V_{CE} اشباع

n ترانزیستور داریم ← n می‌شود.

④ کم‌ظرفیت آنها به جای وصل بیت، پایه‌های ترانزیستور دقیقاً جای وصل بیت

آنها قطع است.

محدودیت داریم در تعداد ترانزیستورها برای NAND داریم.

Fan in برای NAND

ما باید بتوانیم مدار را روشن کنیم.

$n\, V_{CE(forward)} < V_{BE(forward)}$

$$n < \frac{V_{BE(forward)}}{V_{CE(sat)}} \Rightarrow n = 4$$

باید حداکثر در این حالت انتخاب می‌شود

$n = 4$ می‌شود اگر عدد بیشتری

داشته باشیم باید n را جدا کنیم.

برای NOR این مشکل را نداریم و خروجی هم V_{CE} اشباع می‌شود مشکل نداریم

Subject:
Year. Month. Date. ( )

RTL برای معکوس کننده Fan out

این روش کار برای هر تعداد دیگری هم به همین صورت است.



حداکثر چند عدد خروجی را به ورودی آن متصل کنیم ← Fanout

ضعف این تکنیک مثل همه را دارد support نکند.

V_A را I_{out} اسم گذاری کردیم تا با تعیین V_o ها اشتباه نشود

V_A اگر L باشد یعنی ابتدا ورودی را H دادیم. Q اشباع ← V_A

t_L

L نمی‌توانیم کدام را روشن کند. Q_1 تا Q_n ← خاموش.

در این حالت مقاومت است. V_A : Low → Q_1 — Q_n : off
Q(sat)

V_A : high → Q_1 — Q_n : sat
Q(off) V_{in} = Low

جریان کنند

I تقسیم می‌شود. I باید مساوی یا بزرگتر از مجموع جریان‌های B_1 تا B_n باشد.

Subject:
Year. Month. Date. ( )

$$\frac{v_A - v_{CC}}{R_C} \geq I_{B1} + I_{B2} + \cdots + I_{Bn}$$

$$I_{Bi} = \frac{v_A - v_{BE(sat)}}{R_{Bi}}$$

$R_{B1} = R_{B2} = R_{B3} = \cdots = R_{Bn}$ ← مقاومت‌های مشابه

$$\frac{v_A - v_{CC}}{R_C} \geq \frac{v_A - v_{BE(sat)}}{R_{B1}} \quad n \Rightarrow$$

$$n \leq \frac{\frac{v_A - v_{CC}}{R_C}}{\frac{v_A - v_{BE(sat)}}{R_{B1}}}$$

از v_A هم‌زاد که مقاومت‌ها می‌شوند ترانزیستورها اشباع v_{BE} اشباع دارند

اگر n تا مقاومت باهم موازی هستند.

$$R_{total} = R_{B1} \| R_{B2} \| \cdots R_{Bn}$$

چون همه‌ی ترانزیستورها اشباع هستند یک‌طرف R_B از یک‌طرف v_A وصل هستند.

$$R_{total} = \frac{R_{B1}}{n}$$

$$I_{R_{total}} = \frac{v_A - v_{BE(sat)}}{R_{B1}/n}$$ مقاومت کل

و از طرف دیگر ولتاژهای BE اشباع می‌توانیم تقریبا همه باهم موازی شده‌اند

و معادل موازی شده را در نظر بگیریم

Subject:
Year. Month. Date. ( )

V_A ← مجهول است مقدارش معلوم است.

از V_{IH} شروع به عنوان H می‌کنیم.



آنقدر V_{cc} را پشت سر هم منفی میزنیم.

منظور از زمانی است که کمترین مقدار H

باشد ← کافی است به جای V_A ← V_{IH} که در مشخصه گیت RTL بدست

آوردیم را بنویسیم. $V_A = V_{IH}$

کمترین مقدار V_A برای ما مهم است. کمترین مقدارش ← V_{IH} است.

و همینطور مجهول بدست می‌آید.

برای RTL , TTL ← همین روش استفاده می‌کنیم.

روند کار همین صورت است و فرمول‌ها ممکن است تغییر کند.

گیت معرفی اینکا:

الف) بدون بار مرحله‌ی بعدی از منبع تغذیه جدا جریان می‌گیرد.



P4PCO

Subject:
Year. Month. Date. ( )

توان مصرفی ← average ← میانگین جریان در حالتی که خروجی ← L

جریان در حالتی که خروجی ← H

$$P_{CC\,avg} = \frac{I_{OH} + I_{OL}}{2} V_{CC}$$

I_{OH} این بیشتر V_{OH} است جریانی دارد.

V_{OH} : Q(off) $\Rightarrow I_C = I_{OH} = 0$

V_{OL} : Q(sat) $\Rightarrow I_C = I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$ collector

$$P_{CC} = \frac{V_{CC} - 0.2}{2R_C} V_{CC}$$

توان مصرفی خروجی در حالتی که خروجی به زمین وصل شده باشد.

داری با I_{OH} هرچی در خروجی قرار بدهیم بار ایجاد می‌کند.

زمانی که خروجی جریان دهی می‌کند. (مثل خروجی که به خروجی وصل کرده باشیم)



Subject:
Year. Month. Date. ( )

$Q_1 \dots Q_n$ انباع هستند. ولی Q های off است. Q ← در V_{OH}

همه جریان بین Q ها تقسیم می‌شود.

هر باین را می‌خواهیم که با خط مدار مشخص شده. بجای مقاومت‌ها می‌توانیم

$$I_{OH} = \frac{V_{CC} - V_{BE(sat)}}{R_C + R_B/n}$$

R_{total} در نظر می‌گیریم.

دیتیدابر با I_{CE} نیت

صفر است.

مقدار دارد.

V_{OL} : $Q(sat)$ ← همه ترانزیستورها خاموش

$$I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$$

$Q_1 \dots Q_n$: off

$$P_{CC\,avg} = \frac{\frac{V_{CC} - 0.8}{R_C + R_B/n} + \frac{V_{CC} - 0.2}{R_C}}{2} V_{CC}$$

PqPCO

Subject:
Year. Month. Date. ( )

Diode transistor logic DTL منطق

ورودی اش دیود دارد.



اولین گیتی بررسی می‌کنیم معکوس کننده است.

معکوس کننده



ورودی: مقدار پایین

و یا می‌دهیم max

مقدار وی بینیم خروجی می‌شود

V_{in} : Low $\simeq$ ۰٫۲ : V_{OH}

آند باید هم.

ولتاژ ورودی ۰٫۲ ولت شده و طبق دیود ۰٫۷ می‌تواند روشن شود. D1 می‌تواند روشن شود. که ۰٫۲ + ۰٫۷ دیود. در نقطه V_x با ولتاژ ۰٫۹ می‌بینیم. تا اندازه Q در حالتی روشن است که V_{BE} ۰٫۷ داشته باشد.

PqPCO

Subject :
Year . Month . Date . ( )

۰٫۷ هم V_{DL} و خواهد تا بتواند دیگر را روی تراندیستور بندد.

۰٫۹ نمی تواند و تا ۰٫۷ را برای من بیرون بدهد) باردهی L

تراندیستور ما خاموش است. Q ← خاموش ← هزینه H

$DI(on) \rightarrow V_x = 0.7 + V_{O(on)} \Rightarrow V_x = 0.9$

$V_{DL(on)} + V_{BE(for)}$

$0.7 + 0.7 = 1.4$

$Q(off) \Rightarrow V_{out} = V_{OH} = V_{CC}$

ورودی را نمایش می دهیم که چه ورودی را باید بگیرد تا تراندیستور

وضعیت مقاله مستقیم رسیم و صفت اشباع برود.

حال $V_{IL} = 1.5 - 0.8$

دیگر می تواند قرار برهد ← هزینه L

تفاوت بین L و H چه است.

ج) وضعیت not را می دهد.

مدار روبرو مثال است V_{IL} : $Q(on)$ یا $Q(for)$

$V_x = V_{DL(on)} + V_{BE(for)} = 0.7 + 0.7 = 1.4$

روش DI $\Rightarrow V_x = V_{in} + V_{D(on)} \Rightarrow V_{in} = 0.7$

PAPCO

Subject:
Year. Month. Date. ( )

V_{IL} ← همواهم ← on ← forward active باشد.

درنتیجه احتیاج داریم با تغییر V_x برابر با ... باشد.

از طرفی DI روشن است ⇐ ترانزیستور ورودی V_{CC} از V_{CC} بزرگ

روشن است. V_x ← $V_{in} + V_{D(on)}$ می‌شود.

ورودی

$V_{in} = 0.7$ ⇐ باید

وقتی V_{in} به 0.7 برسد وضعیت forward داریم.

V_{IH} : و اینا ورودی را باز هم اضافه می‌کنیم.

ترانزیستوری که تا انتها روشن است فعال است.

$Q(sat) \Rightarrow V_x = V_{DL(on)} + V_{BE(sat)}$ ← اشباع است.

$\Rightarrow V_x = 0.7 + 0.8 = 1.5$

روشن DI $\rightarrow V_x = V_{in} + V_{D(on)} \Rightarrow V_{in} = V_{IH} = 0.8$

فقط اضافه IH با IL فقط از است.

P4PCO

Subject:
Year. Month. Date. ( )

V_{OL}: $Q(sat) \Rightarrow V_{out} = V_{CE(sat)} = 0.2$

آنرا حاشیه نویز بالا و پایین را بدست آورید.

$NMH = |V_{OH} - V_{IH}| = |5 - 1.8| = 3.2$

$NML = |V_{OL} - V_{IL}| = |0.7 - 0.2| = 0.5$

مهندسان اشکال دارد نفی و منطق بالایی نداریم تا 3.2 ولت نویز دارد

نیم. در پایین مقدار نویز کم است. نفی نامتقارن است.

بدیهی می دهیم که حاشیه نویزها هم متقارن باشند (همیشه صادق نیست

می دهیم و نفی است حاشیه نویزها را می بینیم بعد این که حاشیه نویزها متقارن شوند

و اندکی مقاومت نداشته باشند.

DTL (ادامه شره)

R_D تاثیر بدی و بدی ندارد اما تاثیرش برای نفی است که می خواهیم

تغییر را راحت تر بدست بیاید. سرعت را کم می کند. تا این از خروجی زیاد گیرد

و تاثیر بدی منفی را تثبیت می دهد



مثل ۷: اضافه کردیم

Subject:
Year. Month. Date. ( )

V_{OH}: V_{in} = Low $\simeq$ ۰٫۲ ⟶ D_1(on) ⇒ V_x = ۰٫۲ +

V_D(on) ⇒ V_x = ۰٫۹ < ۲٫۱

V_{DL_1} + V_{DL_2} + V_{BE}(for)
۰٫۷ ۰٫۷ ۰٫۷ = ۲٫۱

⇒ Q(off) ⇒ $V_{out} = V_{OH} = V_{CC}$ = ۵

V_{IL}: Q(for) ⇒ $V_x = V_{DL_1}$(on) + V_{DL_2}(on) + V_{BE}(fo

⇒ V_x = ۰٫۷ + ۰٫۷ + ۰٫۷ = ۲٫۱

D_1 ⇒ ۲٫۱ = V_x = V_{in} + V_D(on) ⇒ V_{in} = ۱٫۴

V_{IL} = ۱٫۴

V_{IH}: Q(sat) ⇒ V_x = V_{DL_1}(on) + V_{DL_2}(on) + V_{BE}(sat)
۰٫۷ ۰٫۷ ۰٫۸
= ۲٫۲

D_1 ⇒ ۲٫۲ = V_x = V_{in} + V_D(on) ⇒
$V_{in} = V_{1H}$ = ۱٫۵
یا (۱) اندکی غیر منتظره ۰٫۱ کمتر است.

V_{OL}: Q(sat) ⇒ $V_{OL} = V_{out} = V_{CE}$(sat) = ۰٫۲

PqPCO

Subject:
Year. Month. Date. ( )

آیا خواهم با هم بهتر شود. تک دیود دیگری تا نهم اضافه کنیم و می شود

دیود ورودی اینجا می کند که ورودی با هم و ۵ تا ۲ ورودی باید ۷ بشود.

$$NMH = |V_{OH} - V_{IH}| = 1.4$$

$$NML = |V_{OL} - V_{IL}| = 1.2$$

تمرین: برای مدار اصلاح شده fan out را بدست آورید.

$R_D = R_B = 5K\Omega$

$R_C = 2.2K$ $\beta = 40$

$V_{CC} = 5V$ $\gamma = 1$

PdPCO

Subject:
Year. Month. Date. ( )

DTL یا NAND

DTL ایجاد کنیم؛ NAND می‌خواهیم با



چون D_1 و D_2 این‌ها قرار دارند، این را اضافه کنید.

V_1	V_2	D_1 D_2 RL Q	V_{out}
L	L	on on off off	H
L	H	on off off off	H
H	L	off on off off	H
H	H	off off on sat	L

(این IC است)

transistor transistor logic

TTL

مدل TTL انواع مختلفی دارد. دیود ندارد. دیود کندی دارد.

ترانزیستور ترکیب ۲ تا دیود است.

TTL به این شکل است. همه‌ی ورودی‌ها ترانزیستور دارند.

P4PCO

Subject:
Year. Month. Date. ( )



گیت TTL ساده شده



ابتدا اجازه دهید وضعیت Q_I را مشخص کنیم. Q_I در ناحیه‌ی فعال معکوس می‌رود وقتی که اتصال BE در حال روشن شدن باشد. V_{CC} بزرگ‌تر از ۰٫۸ ولت است. Q_0 روشن می‌شود.

Q_0 روشن $\Rightarrow$ V_x حداکثر ۰٫۸ ولت است. Q_I روشن می‌شود.

$V_{in} < 0.8$ یا $V_{in} + V_{CE(sat)} <$ اشباع Q_I اشباع

$V_{in} = 0.2 + 0.5 = 0.7$ ولت خواهد بود

اگر V_{in} کمتر از ۰٫۷ باشد Q_I اشباع است.

Q_0 روشن می‌شود اگر V_x کمتر از ۰٫۸ باشد. فقط Q_0 روشن است.

Subject :
Year . Month . Date . ( )

اگر $v_{in} < 0.5$ باشد.

اگر $0.5 < v_{in} < 0.7$:

Q_0 روشن شده و خروجی مقدار افت دارد

اگر $v_{in} > 0.7$ Q_0 هم اشباع

Q_I اشباع ← ترانزیستور BE روشن / CE روشن است.

BE تا مقدار ورودی ← $V_{cc} - 0.7$ روشن است.

اگر ولتاژی که از آن بیشتر شد، ترانزیستور این وضعیت در می‌آید. Q_I → معکوس

ترانزیستور ۰ اشباع مانده

میدان BE روشن است.

v_{in}	Q_I	Q_0	v_{out}
$v_{in} < 0.5$	sat	off	V_{cc}
$0.5 < v_{in} < 0.7$	sat	on	$V_{cc} - RCI_C$
$0.7 < v_{in} < v_{cc} - 0.7$	sat	sat	$V_{CE(sat)}$
$v_{cc} - 0.7 < v_{in}$	R_A	Sat	$V_{E(sat)}$

اینجا مقاومت‌ها همچنین دارد.

V_{OH} : V_{cc}

V_{OL} : V_{CE} (اشباع)

PAPCO

Subject :
Year . Month . Date . ( )

V_{IL} : حداکثر ولتاژ ورودی که منطقی ۰ محسوب می‌شود

V_{IH} : حداقل ولتاژ ورودی که منطقی ۱ محسوب می‌شود

totempole TTL

$L \rightarrow V_{in}$ ؟ } خانواده TTL
$H \rightarrow V_{cc}$ V_{in} }



V_{in}	Q_1	Q_S	Q_O	Q_P	V_{out}
L	sat	off	off	on	H
H	R_A	sat	sat	off	L

تمام ترانزیستورهای ورودی به یک Emitter دارند.

multiple Emitter TTL



Subject:
Year. Month. Date. ( )

A	B	Q_1	Q_0	V_{out}
L	L	sat	off	H
L	H	sat	off	H
H	L	sat	off	H
H	H	RA	sat	L

اگر یکی از BE ها روشن باشد ← ترانزیستور روشن است
همه‌ی BE ها هم روشن باشند

اصطلاح: روشن بودن یا BE بیت. یعنی آن‌ها هم کافی است.

BE ؛ A وصل است روشن است ؛ اشباع می‌رود.

هدر راه‌حل A/B ← مثال مکمل.

با یک مدار multiple ← NAND تقسیم.

در DTL ← دو تا دیود ورودی‌ها را ترانزیستور است.

← هر کاری را با این مدل می‌توان انجام داد

P4PCO

Subject:
Year. Month. Date. ( )

TTL

totempole خروجی بافر



V_{in}	Q_I	Q_S	Q_O	Q_P	V_{out}
L	sat	off	off	on	H
H	RA	sat	sat	off	L

کاتد تداشتن مقاومت در ورودی باعث می‌شود که با صفر شدن ورودی، جریان از آن عبور نکند و ولتاژ ورودی H را صفر شدن آن استخوانی کنیم تا بیشتر خروجی

Q_I و Q_S با Q_O مخالف هم عمل می‌کنند.

$V_{in} < 0.5$ ← Q_I ← اشباع

Q_S ← خاموش

Subject:
Year. Month. Date. ( )

Q_S خاموش ← $b\epsilon$ اختلاف ولتاژ ندارد که بخواهد روشن شود.
از مقاومت عبور نمی‌شود.
Q_O خاموش ←

Q_P از طریق تقسیم R_C ها نمی‌تواند روشن باشد.

$B\epsilon$ دیگر دیود.
۰٫۷ + ۰٫۷ = ۱٫۴
Q_P روشن ← ۱٫۵ ولت نیاز دارد. ← با اشباع

Q_P روشن یا اشباع ← R_C و جریانی از آن عبور می‌کند.

حداکثر مقدار جریان R_C ، R_B طوری باشد که اشباع بماند.

$$V_{CC} - V_{B\epsilon(\text{اشباع})} - V_D - R_C I_{base}$$

(Q_P)

اگر از I_{base} صرف‌نظر کنیم، داریم:

$$(V_{OH}) = V_{CC} - 2V_D$$

در صورتی که اندازه V_D مهم باشد، D را نیز در نظر می‌گیریم.

که از آن R_I صرف‌نظر شود.

دیگر h مهم نیست.

همان ایده P.U یا P.D را در گیت‌ها استفاده می‌کنند.

ولتاژ High مهم نیست.

PAPCO

Subject:
Year. Month. Date. ( )

در اینجا در مورد مقاومت محدودیت نداریم. محدودیت که تعداد ترانزیستور باشد.

Q_S اشباع $\leftarrow$ Q_0 اشباع

$0.8 + 0.8 + 0.2$

Q_P خاموش است.

$V_m = V_{CE(sat)} + V_{BE(sat),0}$

$0.2 + 0.8$

$<$ است.

دیود را الزامی نداشتیم Q_P می‌تواند روشن شود.

دیود باید. Q_P خاموش.

خروجی $\rightarrow$ V_{CE} (Q_0 اشباع)

open collector TTL



تعداد ترانزیستور آفزایش جبی وصل نیست.

PqPCO

Subject:
Year. Month. Date. ( )

V_{in}	Q_1	Q_S	Q_0	V_{out}
L	sat	off	off	H.I
H	RA مقدار	sat	sat	L (V_{CE}(sat))

وقتی ورودی LOW است. Q_1 ← قطع

Q_S خاموش Q_0 خاموش

خروجی ← HI است.

وقتی که H می‌خواهیم تعریف کنیم از این استفاده کنیم.

وقتی که HI می‌خواهیم تعریف کنیم خروجی‌ها باید به شکل open collector است. وقتی Low می‌دهیم.

H بدهیم. مدار می‌بینیم درست کار نمی‌کند چون درست نیست open collector

عمل P.U می‌کنیم با یک مقاومت 1k یا 1.2k بین منبع تغذیه و خروجی که HI می‌دهد.

مدار این‌گونه مقدار نامشخص نمی‌دهد. P.U می‌کنیم.



: TTL خروجی سری

multiple و یا NAND یاد کردیم.

open c TTL قبلی خواهیم یاد کنیم. می دانیم چیزی

مدار open c داشتیم و از آن تابع ساختیم



تا ۲ P.D وصل می کنیم

خروجی ها را به هم وصل می کنیم. عمل وصل خروجی ها را سیم P.D نامند

(سیم and) . wired and

عمل $\overline{A} \cdot \overline{B}$ را ایجاد می کند

Subject :

Year . Month . Date . ( )

A	B	Q_{1A}	Q_{SA}	Q_{AB}	Q_{PB}	Q_{BB}	Q_{OB}	V_{out}
L	L	sat	off	off	sat	off	off	H
L	H	sat	off	off	RA	sat	sat	L
H	L	RA	sat	sat	sat	off	off	L
H	H	RA	sat	sat	RA	sat	sat	L

$\overline{A} + \overline{BC}$. می‌شود mux هم دستگیم

تمرین : با استفاده از open collector یک XNOR را طراحی کنید .

totempole NOR یک TTL



P4PCO

Subject:
Year. Month. Date. ( )

totampole ساختار

A	B	Q_{1A}	Q_{SA}	Q_{1B}	Q_{SB}	Q_p	Q_0	V_{out}
L	L	sat	off	sat	off	on	off	H
L	H	sat	off	RA	sat	off	sat	L
H	L	RA	sat	sat	off	off	sat	L
H	H	RA	sat	RA	sat	off	sat	L

Q_p روشن بودنش را مقاومت هست اما آنقدر اشباع است که روشن فرض کنیم.

Q_{SB} چون اشباع است می‌تواند Q_0 را اشباع ببرد.

وقتی خروجی C را هم وصل کنیم و ولتاژی که می‌خواهیم بگیریم

Q_{1A} برای ورودی H و L عکس می‌کند.
Q_{1B} H L

Q_0 و Q_p هم حالت عکس دارند.

H H Q_{1A} و Q_B را نمی‌گیرند.

$$V_{out} = \bar{A} \cdot \bar{B} = \overline{A+B}$$

P4PCO

Subject:
Year. Month. Date. ( )

$F=\overline{AB+CD}$ با totempole عمل کنید. با استفاده از

راه‌حل‌ها: (کافی است از هر یک از موارد استفاده کنیم)

گیت AND قبل می‌شود.

totempole در مدل FANOUT



V_o: high

در مدل FANOUT دو مدت در نظر گرفته می‌شود

V_o: Low

مانند قبل است و خروجی باشد.

اگر V_o ← high باشد Q(**) در وضعیت RA می‌رود

⇐ جریان نمی‌کند تا زمانی که ولتاژ دیگر زیاد نشود.

V_o: Low

Q(**) sat

Q_1 RA

Q_S sat

Q(*) :sat

P4PCO

حداقل جریان خروجی که می‌تواند تأمین شود برابر است با:

$$I'_{IL} = \frac{V_{CC} - V_{BE,**}(sat) - V_{CE,*}(sat)}{R_B}$$

$$\eta = \frac{I_{OL}}{I'_{IL}}$$

Qp ترانزیستور I_{OL} جریان خروجی C * است.

$$I_{OL} = I_{C,*} = \gamma \beta I_{B,*}$$

ضریب بهره ← بازده اشباع

$$I_{B,*} = I_{ES} - I_{RD} \qquad I_{E,S} = I_{B,S} + I_{C,S}$$

$$I_{RD} = \frac{V_{BE(sat)}}{RD}$$

$$I_{B,S} = I_{C,I} = (\beta_R + 1) I_{B,I}$$

$$I_{B,I} = \frac{V_{CC} - V_{BC,I}(R) - V_{BE,S}(sat) - V_{BE,*}(sa}{R_B}$$

$$I_{C,S} = \frac{V_{CC} - V_{CE,S}.(sat) - V_{BE,*}(sat)}{R_C}$$

جریان B مدت زمان باقی‌مانده از آن جریان C و در ادامه می‌آید.

PqPCO

Subject:
Year.. Month. Date. ( )

مراحل تبدیل گیت منطقی با TTL :

۴ مدل را با استفاده از open c و تفهیم.

آنرا با استفاده از open c Direct and ایجاد کنیم.

multiple E در ورودی تبدیل و خروجی نهایتاً nand تبدیل.

آنرا نیز با multiple E کار کنیم. طرز تبدیل مثل کار nand یک totempole ایجاد کنیم می داریم این بار با استفاده از



حالا می خواهیم AND ایجاد کنیم.

دو تا ورودی با یک multiple E تبدیل nand و not کنیم.

اما جهت راحتی کار این کار را ایجاد نمی دهیم.