

الذریعہ ریاضیاتی

مراجعہ

۱۔ اکتھو سنڈ ریاضیاتی تالیف (مکتبہ المدینہ)

۲۔ مدرسہ اہل سنت ریاضیاتی تالیف (مکتبہ المدینہ) (ذرائع اور مسائل)

۳۔ اعزہ تالیف (مکتبہ المدینہ) (ذرائع اور مسائل)

۱۸۔ اعزہ تالیف (مکتبہ المدینہ)

پورہ یا تحقیق (۲۰۱۸ اعزہ اعلیٰ)

کتاب ۱-۱۲ (مکتبہ المدینہ)

مفصل مطالب

۱۔ مکتبہ المدینہ

۲۔ مدینہ

۳۔ مکتبہ المدینہ (MOSFET)

۴۔ مکتبہ المدینہ (NMOS
CMOS)

Subject:

Date:





۵- مدارهای منقح بیجا

۶- ترانزیستورهای در قطب و منقح بیجا


RTL, DTL, TTL

BiCMOS - ۷


نوعی از دروازه های منطقی



نوعی NOT و دروازه های منطقی



در صورتی که ورودی V_{in} ولتاژ V_{cc} باشد، خروجی V_{out} ولتاژ 0 خواهد بود. زیرا در این حالت، ترانزیستور NMOS در حالت اشباع قرار می گیرد و جریان زیادی از V_{cc} به زمین می کشد.



نوعی دروازه های منطقی
 MOSFET
 Drain

گیت NAND

فناوری دیجیتال




عذر دارم سینه حالت ایده ال است. اما در ورودی خروجی تاخیر وجود دارد


مقاومت خروجی منفرجه تر است. در حالت ایده ال هر حال در این مقاومت است

$$V_{TC} = \dots$$

(الفنی و گیت خروجی به ورودی)




گیت NOT ایده ال



این تغییر در خصوص سطح ورودی خروجی واقع نیست و حالت ایده ال است و امکان پیوستگی خروجی ورودی تاخیر در خروجی وجود دارد که هر دو را در یک خط می کشیم

خروجی خروجی وجود دارد. خروجی خروجی پیوستگی ندارد. ورودی ورودی تاخیر در خروجی وجود دارد. این (Vout) خروجی خروجی تاخیر در خروجی وجود دارد. این تاخیر تا 50 تا 100 پیکوثان است.



high low high low
 high low high low
 high low high low
 high low high low

$V_{IL} = 1$

$V_{OH} = 0$

$V_{IH} = 0$

$V_{OL} = 1$

= مقادیر علی-حدی و سفلی (در حالت ایده‌آل) در خروجی و ورودی درجه‌بندی شده‌اند.
 هم‌بندی با مقادیر V_{OH} و V_{OL} در خروجی و V_{IH} و V_{IL} در ورودی.
 و در خروجی و ورودی مقادیر V_{OH} و V_{OL} و V_{IH} و V_{IL} در خروجی و ورودی.
 (این مقادیر مقادیر ایده‌آل هستند)

not min max high low


V_{OH}

V_{OL}


حاشیه امنیت نویز Noise margin

شکل های خاصه برای تعیین حاشیه نویز



مدار اول: حاصل شده است و منطبق با جدول نویز است. (نمونه جایی که برای هر دو ورودی)



مدار 2 هم به همراه 1 بهینه تر می باشد یعنی نویز اشغال ایجا در دره 0.5 تا 0.5+Vih می باشد. در هر دو حالت می باشد.



$$NM_L = \frac{V_{IL} - V_{OL}}{V_{IH} - V_{IH}} = 2$$



مدار اول و دوم هر دو اصل طراحی می کنند 0.5 ولت می باشد. با این مدار می توان ساخت.

اما آنچه می بینیم بر این اساس مطرح است ضامن است. بعد از آن این روش در درجه بعدی می آید.


از هر دو میان شود حالت خنثی است و معنی آن آن است که

در هر صورتی که بر روی آن یک سیگنال بیاید اما نوسان و اعطای هر شود


باید تغییر دهنده شود

FAN IN FAN OUT

نقطه اتصال بین مدار و مدار دیگر
مجموع ورودی
تعداد ورودی های هر مدار



AND 3 ورودی




تعداد ورودی های
این مدار که باید
در نظر گرفته شود


طریقه فرقی

تفاوتی که در این است خارج می شود

در این حالت که یک NOT در یک مدار است و در آن مدار یک NOT دیگر است



در این صورت که در این مدار یک NOT
تفاوتی که در این است
در این صورت که در این مدار یک NOT
تفاوتی که در این است



Handwritten notes in Persian explaining the diagram. The text discusses the relationship between input and output signals, mentioning terms like 'rise time', 'fall time', and 'propagation delay'. It notes that the output signal is delayed relative to the input signal.

$$t_p = \frac{t_{PHL} + t_{PLH}}{2}$$

Handwritten text in Persian: "اندازه سرعت در این مدار با تغییر بار بستگی دارد. هرچه بار بیشتر باشد، سرعت کمتر خواهد بود." (The speed of this circuit depends on the load. The more load, the slower the speed.)


Handwritten text in Persian: "در مدارهای دیجیتال، تأخیر زمانی در خروجی نسبت به ورودی یک پارامتر مهم است. این تأخیر به دلیل ظرفیت بار خروجی و پارامترهای مدار است." (In digital circuits, the time delay in the output relative to the input is an important parameter. This delay is due to the output load capacity and circuit parameters.)

Handwritten text in Persian: "این تأخیر زمانی در مدارهای دیجیتال، تأخیر زمانی در خروجی نسبت به ورودی است. این تأخیر به دلیل ظرفیت بار خروجی و پارامترهای مدار است." (This time delay in digital circuits is the time delay in the output relative to the input. This delay is due to the output load capacity and circuit parameters.)

Handwritten text in Persian: "مقدار تأخیر زمانی در مدارهای دیجیتال، تأخیر زمانی در خروجی نسبت به ورودی است." (The amount of time delay in digital circuits is the time delay in the output relative to the input.)

لیا

زمانی توانایی می‌باشد که خازن کم‌تر در حال شارژ شدن است



خازن بار تغییر در ولت‌ها می‌کند

است. ضریب مقیاس‌بندی ندارد

در آن مقیاس‌بندی در ولت‌ها تغییر است

باری در شارژ دارد و هنگامی که در خروجی از H به L می‌رود

C حاصل می‌شود و ولت‌ها در بار هر زمان که اتصال را می‌خواهیم مقادیر ولت‌ها

است

$$P_{\text{Dynamic}} = f \cdot C_L \cdot V_{CC}$$

ولت‌ها V_{CC}

خازن C_L

تکرار f

فراوانی ولت‌ها و خازن و تکرار

تکرار می‌شود

تکرار می‌شود

می‌آید این C_L قدرت تکرار می‌دهیم

$$P_{\text{Total}} = P_{\text{Static}} + P_{\text{Dynamic}}$$

آن‌ها هم به هم می‌توانند

تکرار می‌شوند

set

ردیف صفحہ ۲

انظر الى ترتيب العناصر في المجموعات المذكورة في الجدول التالي من الترتيب

بواسطة احدى الطرق التي ذكرتها في فروعها السابقة في هذا الموضوع

في احدى فروعها السابقة في هذا الموضوع

ما در این مورد به فروع ما اکتفا به از روی ترتیب های منقسم به رسم و بیشتر بدین روش

PA را در این فروعها داریم

ردیفها منقسمه به P و N است

+	P	+	-	-
+		+		

در مابقی سطرها نیز آن دو ناهمبندی از نوع P و N است

از اینها به سبب است منقسم به ایزومورفیسم است

ناهمبندی نوع N منقسم به ایزومورفیسم است

+	+	-	+	-
+	P	+	+	N
+	+	-	+	-

در مابقی

از طرفی با سهی ضعیف از سمت راست و داشتن کمترین جابجایی در سبب باعث می شود

در مدار (در وسط) یک اتصال ایجاد شود، اسم ناهمبندی کلیم

در هر دو طرف در سبب بارها و مثبت یکدیگر می کشند و خواص آن ضعیف است



و در عرض مدار می کشند از طرف دیگر هم بارها و مثبت در سبب بارها

متن مدار می کشند و سبب اتصال ای ایجاد می کنند که در حالت عادی هم در مدار

کار می کشد و سبب بارها و مثبت و منفی ۲ طرف با هم برابر است و یک ناهمبندی

ضعیف از سبب داریم (هندی خود را این صوابی بر مبرمی آمد)

کار را از سبب و سبب بارها و منفی




electron diffusion ←

→ صوابی عادی در مدار

← hole drift

از طرفی سبب بارها و مثبت و منفی ۲ طرف با هم برابر است و یک ناهمبندی



hole drift ← نشیء الايجابية

electron drift ← الالكترونات : اني شكل حركي ايجابي لشيء

معنى diffusion حبيبية : همزيدها الاكترونات والاشياء

الشيء اتم ما يبرد هادرنظرتهم

ويش زمانه ، مفاهيم ايسل نيم و دوتا بريم باير نيم در ان 500

كلاس صباين : اشياء علمي و لغوي كلاس صباين الازم

(انفا) با ايسل مستقيم

وقتي : دوتا ديورودوتا نسبت اعمال نيم



$V_D > 0$

عقد سرشيت : نسبت نيم
در منفى : منفى نيم

در با ايسل مستقيم صباين علمي صباين diffusion

صباين diffusion > drift : drift و drift



I_D

صبت قرار داس : همصبت با صرت همزه ها
عص صرت الة نيم : كلاس علمي ايسل ايسل

و جریان diffusion در نیم حبه همزه
 عندئذ جهت الکترون



مقاومت هم اثر می کند:

$$I_D = I_s \left(e^{\frac{V_D}{\phi_T}} - 1 \right)$$


I_s → جریان اشباع معکوس
 → جریان الکترون اشباع معکوس
 ϕ_T → پتانسیل ترمینال
 kT/q → درجه سانتیگراد
 q → بار الکتریکی

$\phi_T = \frac{kT}{q}$ → درجه سانتیگراد
 q → بار الکتریکی
 → درجه سانتیگراد
 → بار الکتریکی

و آن جریان می شود یا به دلیل حرکت معکوس جریان یا به دلیل...

این بار معکوس

در لحظه معکوس معکوس این اتفاق می افتد.



در این حالت و شارژ معکوس اعمال می کنیم.

در درجه اول اجزاء مثبت هستند و منفی می کشند.


این باعث می شود عرض غشای میانی بزرگ شود.

»»

ہر طرف سے ایک ہی سمت میں حرکت کرنے والی ذرات کی یہ حرکت کہلاتی ہے۔

جسے drift کہتے ہیں۔

drift > diffusion



$$|I_D| = I_S$$

یہ مقدار تقریباً ایک ہی ہے۔
 صرف ایک ہی سمت میں حرکت کرتی ہے۔

یہ مقدار تقریباً ایک ہی ہے۔
 ہر طرف سے ایک ہی سمت میں حرکت کرتی ہے۔

یہ مقدار تقریباً ایک ہی ہے۔
 ہر طرف سے ایک ہی سمت میں حرکت کرتی ہے۔


یہ مقدار تقریباً ایک ہی ہے۔
 ہر طرف سے ایک ہی سمت میں حرکت کرتی ہے۔

یہ مقدار تقریباً ایک ہی ہے۔
 ہر طرف سے ایک ہی سمت میں حرکت کرتی ہے۔

یہ مقدار تقریباً ایک ہی ہے۔

یہ مقدار تقریباً ایک ہی ہے۔
 ہر طرف سے ایک ہی سمت میں حرکت کرتی ہے۔

بدل خصیہ کاروں پر



صبراً دیوار پر صبراً کر کے بنائیں

درجہ سے متعلق وقتاً فوقتاً اسے صبراً در نظر کریں۔ وہی در واقعیت باہر وقتاً

نسبتاً زیادہ تر اسے صبراً کر کے صبراً ہی diffusion ہے

drift کی نسبت اسے صبراً کر کے صبراً ہی drift ہے

صبراً کر کے $V_D(ON)$ ہے

مقررہ وقتاً فوقتاً اسے صبراً کر کے صبراً ہی drift ہے


قبل اسے $V_D < V_D(ON)$ $I_D < 0$ ہے

$$\left. \begin{aligned} V_D < V_D(ON) & I_D < 0 \\ V_D = V_D(ON) & I_D = 0 \end{aligned} \right\}$$

وقتاً فوقتاً اسے صبراً کر کے صبراً ہی drift ہے

من تاہذا فاضل ہے

وہی در واقعیت اسے صبراً کر کے صبراً ہی drift ہے




$I_D = ?$
 $V_D = ?$

$10 > 0.7$ → forward bias → current flows ←

$10 > 0.7$ → D: ON

$$I_D = \frac{10 - 0.7}{10k} = 0.93 \text{ mA}$$

Handwritten notes in Arabic script.



V_{inA}	V_{inB}	V_{out}
L	L	L
L _{on}	H _{off}	L
H _{off}	L _{on}	L
H _{on}	H _{off}	H

Handwritten notes in Arabic script explaining the truth table.

اندازه ورودی ها را باید (یک طرفه یعنی) وصل کنیم از طرف دیگر، دنا² تو در

وصل است. (دوسه دیو در دنا² بیشتر از ۰.۷ مقدارش بزرگتر است)

صورت: هر دو ورودی A و B در هم (هر دو دیو در دنا²)

ضریب هر ورودی A و B $(= 0.7 + 0.7)$ ضریب خروجی A را دارد.

اندوت² A و B در هم ضریب هم 0.7 را بزرگتر است. حالا اگر یکی از ورودی ها A یا B است

$A \rightarrow A$ $B \rightarrow B$ $H \rightarrow H$ (دوسه دیو دنا² است) $(A$ و B در هم)

استفاده از اندازه 0.7 بزرگتر است B می تواند در دنا² شود A می تواند در دنا² است


با هم هم در دنا² است. کافی است که از ورودی ها رو به دنا² ضریب از طریق A یا B بزرگتر

مقدار A یا B بزرگتر.

توضیح: ورودی ها در دنا² H بزرگتر رقم مثبت A یا B ضریب A یا B ضریب از طریق مقادیر

مثبت A و B ضریب H بزرگتر

این V_{TC} است V_{TC} است



فرض کنیم ولتاژ ورودی V_{in} را داشته باشیم.

$$V_{inA} = V_{inB} = V_{in}$$

طبق این ورودی می‌توانیم فرض کنیم.

$$V_{CC} - V_{in} > V_{D(on)} \quad \text{در صورتی که ولتاژ ورودی کمتر از ولتاژ افت ولتاژ دیود باشد}$$

↓

$$V_{in} < V_{CC} - V_{D(on)}$$

$$\Rightarrow V_{out} = V_{in} + V_{D(on)}$$

این معادله برای ولتاژ خروجی در حالت عبور از دیود در جهت مثبت ولتاژ ورودی معتبر است. ولتاژ خروجی همیشه $V_{in} + V_{D(on)}$ خواهد بود.

$$\text{در صورتی که } V_{in} > V_{CC} - V_{D(on)} \Rightarrow V_{out} = V_{CC}$$

$$V_{in} < V_{CC} - V_{D(on)} \Rightarrow V_{out} = V_{in} + V_{D(on)}$$

$$V_{in} > V_{CC} - V_{D(on)} \Rightarrow V_{out} = V_{CC}$$

نتیجه

وقتی $V_{in} < V_{CC} - V_{D(on)}$ است، ولتاژ خروجی برابر با $V_{in} + V_{D(on)}$ خواهد بود.


و وقتی $V_{in} > V_{CC} - V_{D(on)}$ است، ولتاژ خروجی برابر با V_{CC} خواهد بود.

$$V_{OH} \rightarrow V_{CC}$$

$$V_{OL} \rightarrow V_{in} + V_{D(on)}$$

در حالت عبور از دیود در جهت مثبت ولتاژ ورودی

Pilavarang این معادله برای ولتاژ خروجی در حالت عبور از دیود در جهت مثبت ولتاژ ورودی معتبر است. ولتاژ خروجی همیشه $V_{in} + V_{D(on)}$ خواهد بود. ولتاژ خروجی در حالت عبور از دیود در جهت منفی ولتاژ ورودی برابر با V_{CC} خواهد بود.



OR \bar{v}_{TC} gain

فرض کنیم ورودی و خروجی را V_{in} و V_{out} بنویسیم

$V_{in} > V_{th(on)} \Rightarrow$ $V_{out} = V_{in} - V_{th(on)}$

$\Rightarrow V_{out} = V_{in} - V_{th(on)}$

$V_{in} < V_{th(on)} \Rightarrow V_{out} = 0$

$V_{in} = V_{th(on)} \Rightarrow V_{out} = 0$

$V_{in} = V_{cc} \Rightarrow V_{out} = V_{cc} - V_{th(on)}$

برای $V_{in} = V_{cc}$ ؟

اگر $V_{out} = V_{cc} - V_{th(on)}$ باشد

فرض کنیم $V_{in} = V_{cc}$ و $V_{out} = V_{cc} - V_{th(on)}$ باشد

V_{inA} و V_{inB} و V_{out} و V_{cc} و V_{ce} و $V_{ce(sat)}$

تقریباً $V_{ce(sat)}$ و V_{ce} و $V_{ce(sat)}$ و V_{ce} و $V_{ce(sat)}$

$$V_{out} \rightarrow V_{ce} - V_{ce(sat)}$$

$$V_{out} \rightarrow 0$$

برعکس حالت قبل V_{out} از V_{ce} منفرجه است یا $V_{out} \leftarrow V_{ce}$


نصفی تا معده ارائه دارد. (مدارهای تقویت کننده) به جز اینها

نیمه و در حالت تقویت کننده V_{out} به V_{ce} برابر است (در حالت تقویت کننده)

مثال: تست AND دو ورودی

$$V_{inA} = V_{inB} + 1 \quad \text{①}$$

اگر V_{inA} و V_{inB} هر دو 1 باشد V_{out} نیز 1 است



$$V_{out} = V_{ce} - V_{inB}$$

و $V_{out} = V_{ce} - V_{inA}$

این مدار برای تست AND دو ورودی است

در ضریب انتقالی (نسبت توان ها) V_{out} را نسبت به V_{in} می بینیم

نسبت توان P_{out} نسبت به P_{in}

نسبت توان P_{out} نسبت به P_{in} ضریب است

در این جا V_{out} و V_{in} و P_{out} و P_{in} هر کدام می تواند در V_{in} یا V_{out}

باشد P_{out} و P_{in} و V_{in} و V_{out} هر کدام P_{out} و P_{in}

نسبت P_{out} و P_{in} است

نسبت P_{out} و P_{in} است $P_{out} = P_{in}$ اگر V_{in} و V_{out} هر دو در V_{in}

انتخاب کرده اند P_{out}

$$V_{DB} = V_{out} - V_{in} = V_{in} + \rho V - V_{in}$$

$$V_{out} = V_{in} + V_D(\rho)$$

$$V_{in} + 1 + \rho V \cdot V_{in} = 1 \quad (5)$$

نسبت توان P_{out} نسبت به P_{in} در V_{in} است

مقدار ρ 1/2 است

نسبت توان هر دو ورودی و خروجی V_{in} و V_{out} هر دو در V_{in}

$$V_{DA} = V_{out} - V_{in} = V_{in} + \rho V - V_{in}$$

ATC - *islem*

$$V_{inA} = V_{inB} = V_{in}$$

$$P_{DA} \quad V_{CC} - V_{in} > V_{D(on)}$$

$$\Rightarrow V_{in} < V_{CC} - V_{D(on)}$$

bu durumda DA aktif olarak çalışır ve DA'nın çıkışı DA'ya bağlıdır.


$$P_{DA} \quad V_{in} > V_{CC} - V_{D(on)}$$

$$P_{DL} \quad V_x - (-V_{EE}) > V_{D(on)}$$

$$\Rightarrow V_x > V_{EE} + V_{D(on)}$$

$$P_{DL} \quad V_x < -V_{EE} + V_{D(on)}$$

bu durumda DA aktif olarak çalışır ve DA'nın çıkışı DA'ya bağlıdır.



$$\left. \begin{array}{l} \text{D}_A \\ \text{D}_L \end{array} \right\} \begin{array}{l} V_{in} < (V_{CC} - V_{D(on)}) \Rightarrow V_x = V_{in} + V_{D(on)} \\ V_{in} + V_{D(on)} > -V_{EE} + V_{D(on)} \Rightarrow \end{array}$$

توسط ترانزیستور D_L این سیگنال V_x را به $-V_{EE} + V_{D(on)}$ می‌رساند.

$$\boxed{V_{in} > -V_{EE}}$$

در این حالت ترانزیستور D_L و D_A هر دو در حالت اشباع قرار می‌گیرند.

در این حالت $V_{out} = V_{in} + V_{D(on)} - V_{D(on)} = V_{in}$

$$V_{out} = V_{in} + V_{D(on)} - V_{D(on)} = V_{in}$$

این ترانزیستور در حالت اشباع قرار می‌گیرد.

$$-V_{EE} < V_{in} < (V_{CC} - V_{D(on)})$$

$$\left. \begin{array}{l} \text{D}_A \\ \text{D}_L \end{array} \right\} \begin{array}{l} V_{in} < -V_{EE} \\ V_{out} = -V_{EE} \end{array}$$

در این حالت ترانزیستور D_L در حالت اشباع قرار می‌گیرد.

این ترانزیستور در حالت اشباع قرار می‌گیرد.

در این حالت ترانزیستور D_A در حالت اشباع قرار می‌گیرد.

$$\text{D}_A \quad V_{in} > (V_{CC} - V_{D(on)})$$

$$\text{D}_L$$

Pilavarani

در این حالت ترانزیستور D_A در حالت اشباع قرار می‌گیرد و ترانزیستور D_L در حالت اشباع قرار می‌گیرد.

$\Rightarrow \text{D}_L$

$$V_{out} = V_{CC} - R_H (I) - V_{D(on)}$$

$$V_{CC} - V_{D(on)} - (-V_{EE})$$


$$R_H + R_L$$

توی $V_{CC} - V_{D(on)}$: $V_{D(on)}$ برابر

در V_{CC} و V_{EE} و $V_{D(on)}$ و R_H و R_L و I و V_{out} و V_{CC} و V_{EE} و $V_{D(on)}$ و R_H و R_L و I و V_{out}

(توی V_{CC} و V_{EE} و $V_{D(on)}$ و R_H و R_L و I و V_{out})

CR V_{CC} و V_{EE} و $V_{D(on)}$ و R_H و R_L و I و V_{out}



$$R_H = R_L = 100K \Omega$$

$$V_{EE} = 0V$$

$$V_{CC} = 0V$$

$$V_{D(on)} = 0V$$

تبدیل نمودن یک مدیم جریان را به یک منبع ولتاژ است.

ارتباط از طریق فنرهای است. این دو نوع تبدیل

Source
gate دارد
drain

این دو چهار وجهی داریم با یک Bulk یا پتانسیل که معمولاً به یک

Source وصل می شود و از آن صرفه نفعی ندارد. بر روی نوارهای نازک

معمولاً دو طرف هم داریم از S و D داشته باشیم. در بعضی موارد که اعمال

فرایند مکرر است، جهت صرفه ای از S و D داریم.

n, p برای ساختن سیلیکون استفاده می کنند.

B وصل می شود p . طرف دیگر سیلیکون داریم S, D .

در زمان همگی کار می کنند. برای این جریان S, D برقرار است. تصحیح


در هم این دو در دو جهت خاص می شوند. (باید بگویند) باشند تا

امکان در کار ایجاد کنند. علاوه بر کار S, D وصل می کنیم. یعنی کار

دیگرها هیچ وقت نمی توانند روشن شوند چون در طرف اصطلاحاً در کنار

از طرف منبع به V_{DS} اهمی نسبت می دهیم .


منبع تغذیه به صورت زیر اعمال می شود .



در هر زمان که منبع اعمال می شود می تواند روشن شود .

به نسبت است .
در هر زمان که منبع اعمال می شود


در هر زمان که منبع اعمال می شود می تواند روشن شود .



عبارت

S, D از طرف منبع به V_{DS} اهمی نسبت می دهیم

منبع تغذیه به صورت زیر اعمال می شود




در حالت $V_{GS} = 0$ و $V_{DS} > 0$ (در حالت $V_{GS} = 0$)

در این حالت $V_{GS} = 0$ و $V_{DS} > 0$ است.

در این حالت $V_{GS} = 0$ و $V_{DS} > 0$ است.

در این حالت $V_{GS} = 0$ و $V_{DS} > 0$ است.

در این حالت $V_{GS} = 0$ و $V_{DS} > 0$ است.



$$V_{DS} > 0$$

$$V_{GS} > V_{th}$$

در این حالت $V_{GS} > V_{th}$ و $V_{DS} > 0$ است.

در این حالت $V_{GS} > V_{th}$ و $V_{DS} > 0$ است.

$$V_{GS} - V_{DS} > V_{th}$$

$$I_{OS} = k_n (V_{GS} - V_{th})^2 (V_{DS} - V_{DS}/r)$$

مقادیر کوچک دارند
 تا دقت کافی صورتی DS داریم در این صورت اعظم می کند
 این مقادیر اعظم می کند

$$I_{OS} = k_n [(V_{GS} - V_{th})^2 (V_{DS} - V_{DS}/r)]$$

فردی در این صورت

$$k_n = \mu_n C_{ox} w/L$$

اینکه واحد سطح
 حرکت پذیری الکترون

طول کانال به درآمده L
 مقدار بار الکتریکی در هر واحد tox
 w عرض کانال
 $\epsilon_0 \epsilon_r$ ثابت دی الکتریک

اندازه داریم خازن ای در این حالت
 به این صورت در این حالت خازن
 حالت در دست

حرفه ای الی در این حالت (علاقه) چون $I_G = 0$
 می توانیم در این حالت
 می توانیم استفاده از این MOSFET

V_{DS} مقدار دارد (مقدار ثابت است)

$$I_{DS} \propto \frac{V_{DS}^2}{r_{ds}}$$

آنرا می توان r_{ds} صرف نظر کنیم. (بعضی ها می توانیم داشته باشیم)

$$I_{DS} = 0 \frac{1}{r_{ds}} V_{DS}$$

$$r_{ds} = \frac{1}{K_n (V_{GS} - V_{th})^2}$$

این در ولتاژ V_{GS} می توانیم تغییر می دهیم و می توانیم عمل می کند

در مدارها می توانیم عمل می کند. (بعضی ها می توانیم عمل می کند)

$$V_{GS} > V_{th}$$

$$V_{GS} < V_{th}$$

از این جهت می توانیم عمل می کند

در مدارها می توانیم عمل می کند. (بعضی ها می توانیم عمل می کند)


کمانه می در طرف V_{GS} می توانیم عمل می کند. (بعضی ها می توانیم عمل می کند)

$$I_{DS} = k_n / r (V_{GS} - V_T)^2$$

این رابطه را می توانیم به صورت زیر بنویسیم:

$$V_{GS} > V_T \Rightarrow V_{GS} - V_{DS} > V_T \Rightarrow$$

$$V_{DS} > V_{GS} - V_T \Rightarrow V_{DS} > V_{GS} - V_T$$




$$V_{DS} = V_{GS} - V_T$$

$$V_{GS} = V_T$$

در $V_{GS} = V_T$ و $V_{DS} = V_{GS} - V_T$ (یعنی $V_{DS} = 0$) جریان I_{DS} صفر است. زیرا در این حالت، ولتاژ دروازه V_{GS} فقط به اندازه ولتاژ آستانه V_T است و ولتاژ $V_{GS} - V_T$ صفر است. بنابراین، $I_{DS} = 0$.

در $V_{GS} > V_T$ و $V_{DS} > V_{GS} - V_T$ ، جریان I_{DS} به حالت اشباع می رسد. در این حالت، ولتاژ $V_{GS} - V_T$ ثابت است و I_{DS} فقط به $(V_{GS} - V_T)^2$ بستگی دارد.

هر تمام از اینها حالتی که در آن شروع می‌کنیم با V_{GS} شروع می‌کنیم.




نقطه V_{GS} که توانیم با آن شروع کنیم و در آن نقطه V_{GS} متغیر است.

چرا به این صورت است. اینها هستند. (اینها توان، اینها V_{GS} و V_{DS})

چرا اینها V_{GS} و V_{DS} می‌توانیم در آنجا شروع کنیم و در آنجا شروع کنیم.

مثال. مقدار I_{DS} را بیابید. $I_{DS} = ?$
 $K_n = 10 \text{ MA/V}^2$
 $V_{GS} = 4 \text{ V}$
 $V_{DS} = 1 \text{ V}$



در این حالت $V_{GS} > V_{GS(th)}$ است. پس در این حالت شروع می‌کنیم.

$$V_{GS} = 4$$

$$V_{DS} = 1 \Rightarrow 4 > 1$$

مقدار I_{DS} را بیابید. در MOSFET افزایش V_{GS} باعث افزایش I_{DS} می‌شود.

در این حالت $V_{GS} > V_{GS(th)}$ است. پس در این حالت شروع می‌کنیم.

$$I_{DS} > 4 - 1$$


اینجا I_{DS} را بیابید.

معادله انتقالی

$$I_{D_S} = K_n / \mu (V_{GS} - V_{T_n})^2$$

$$= \frac{10 \times 10^{-7}}{\mu} (\alpha - 1)^2 = 20 \mu A$$

نماد NMOS افزایشی



نماد NMOS سول



در این مثال ها و مدارها، اگر مدارها را به سبب این فرض کردن در نظر آن

فرضها نامی ها است آوریم.

PMOS = P افزایشی نوع

نشان می دهد که در خروجی n و در کانال ای در n م است.


حال در خروجی نوع P در n م است.

$$\begin{aligned}
 & \text{خبر} \quad V_{GS} < V_{+} \\
 & \left. \begin{aligned}
 & V_{DS} > V_{GS} - V_{+} \\
 & I_{DS} = K_p [(V_{GS} - V_{+}) (V_{DS} - V_{DS}^+) / r]
 \end{aligned} \right\}
 \end{aligned}$$

معادلات درجه اول است

$$K_p = \mu_p C_{ox} W/L$$

که می توانیم برای حالت های مختلف آنجا آورده



در PMOS

در NMOS

تقریباً $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ در این حالت، تقریباً $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ (تقریباً در این حالت)

از حفره ها است. (این تقریباً در این حالت، تقریباً $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ برابر

بهین تر از حفره ها می تواند عمل کند. تقریباً $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ (تقریباً برابر حفره ها

می تواند عمل کند.

در PMOS

و معمولاً $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ در این حالت.


و این می تواند $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ در این حالت.

در NMOS $V_{GS} = V_{+}$ و $V_{DS} = V_{+}$ در این حالت.

MOSFET

NMOS

فولت با افزایش ولت V_{GS} کانال از چپ وجود دارد
 یعنی همان V_{GS} که در $V_{GS} > V_{th}$ عمل میکند.



در $V_{GS} > V_{th}$ کانال

وجود پیدا می کند.

وقتی $V_{GS} > V_{th}$ در V_{GS} کانال از چپ در $V_{GS} > V_{th}$ است

$$I_{DS} \propto (V_{GS} - V_{th})^2$$

در $V_{GS} > V_{th}$ V_{GS} اثر V_{GS} در $V_{GS} > V_{th}$ کانال از چپ در $V_{GS} > V_{th}$ است


در $V_{GS} > V_{th}$ V_{GS} اثر V_{GS} در $V_{GS} > V_{th}$ کانال از چپ در $V_{GS} > V_{th}$ است

در $V_{GS} > V_{th}$ V_{GS} اثر V_{GS} در $V_{GS} > V_{th}$ کانال از چپ در $V_{GS} > V_{th}$ است

و شایسته در صورت آنکه ولتاژ کانال از ولتاژ آستانه V_{GS} بزرگتر باشد V_{GS}

برای آنکه در مدار کار کند در شرایط عبور از V_{GS} آستانه

در کانال از ولتاژ V_{GS} بزرگتر



در شرایط عبور از V_{GS} آستانه

$$V_{GS} < V_{GS} - V_{th}$$


$$V_{GS} < V_{th}$$

در این حالت

PMOS

در صورت آنکه در مدار کار کند در شرایط عبور از V_{GS} آستانه

در این حالت $V_{GS} > 0$



در این حالت

و شایسته در صورت آنکه در مدار کار کند در شرایط عبور از V_{GS} آستانه

CMOS

MOSFET

هر یک از MOSFET ها نوع n و p می باشد و در این

استان نوع p و n را می بینید


↓
نوع n از نوع p بدرد

وقتی هر دو را هم کنار هم می گذاریم از نوع دیگری از MOSFET و CMOS

استفاده می کنیم هر دو را کنار هم قرار می دهیم.

همینطور اضافه بر این بافتن در هم می آوریم و در p و n کنار هم قرار می دهیم

یعنی هر دو را کنار هم می گذاریم و در کنار هم قرار می دهیم. CMOS و not




مکثرتی علی بنی بنده اتفاقاً درستی کنند

اگر V_{SB} و V_{GS} را در V_{GS} و V_{DS} قرار دهیم و V_{GS} را V_{GS} قرار دهیم و V_{DS} را V_{DS} قرار دهیم.

اگر V_{GS} را V_{GS} و V_{DS} را V_{DS} قرار دهیم و V_{GS} را V_{GS} قرار دهیم و V_{DS} را V_{DS} قرار دهیم.

که بدایه و وسای اتفاقاً دارد

و وسای اتفاقاً



?

V_{SB}

$$V_{GS} = V_{GS0} + \gamma \left[\sqrt{2qN_A} + V_{SB} - \sqrt{2qN_A} \right]$$

اگر V_{GS} و V_{DS} را V_{GS} و V_{DS} قرار دهیم و V_{GS} را V_{GS} قرار دهیم و V_{DS} را V_{DS} قرار دهیم.

$V_{GS} > 0$ در نتیجه V_{GS} را V_{GS} قرار دهیم و V_{DS} را V_{DS} قرار دهیم.

تا من ضایع کانالی از آن است و کانالی از آن است و کانالی از آن است.

تا کانالی از آن است و کانالی از آن است و کانالی از آن است.

۱) بیض بودیم بزرگ را هم وصل کنیم.

در NMOS معمولاً I_D را و ولتاژ V_{GS} می‌نویسیم بند را هم وصل کنیم

تا اختلاف ولتاژ می‌نویسند با هم.

چون اوج را وصل کردیم نو اینم این کار را می‌کنیم (در غیر این صورت اینم اینم)

و بعد در آن اند در ولتاژ عنوان شد که نسبت به مدل گفته شده را

در گفتیم و به آن گفته شد این تا می‌رود در آن است. باید اعمال کنیم

چون این را هم وصل کردیم.

$$I_D \sim K (V_{GS} - V_{th})^2$$


آن V_{th} گفته اند با V_{GS} و V_{DS} و V_{GS} و V_{DS} و V_{GS} و V_{DS} و V_{GS} و V_{DS}

۲) چون این را هم وصل کردیم در دو طرف تا می‌رود در آن است.

۳) بند در دو طرف تا می‌رود در آن است (بزرگ را هم وصل کنیم تا آنجا)

تا می‌نویسند.

در چه ولتاژی است؟



مثال:

$$|V_{GS}| = V_{GS} = V_{DD} = 5V$$

برای هر دو جهت ولتاژ در PMOS افزایش است.

$$V_{GS} = -V_{GS} = -V_{DD} = -5V$$

در صورتی که ولتاژ V_{GS} مثبت است و V_{DS} منفی است.

منبع تغذیه V_{GS} و V_{DS} در $V_{GS} = 5V$ و $V_{DS} = -5V$ است.

$$V_{DS} = V_{GS} - V_{GS} = 5V - 5V = 0V$$

در PMOS، V_{GS} مثبت و V_{DS} منفی است. در NMOS، V_{GS} مثبت و V_{DS} مثبت است.


در صورتی که ولتاژ V_{GS} مثبت است و V_{DS} منفی است.

ولتاژ V_{GS} و V_{DS} در $V_{GS} = 5V$ و $V_{DS} = -5V$ است.

$$V_{GS} = 5V$$

$$K_n = 5 \text{ mA/V}^2$$

Pilavarani



معوضاً در N و D و P و N و P و N

معوضاً در N و D و P و N و P و N

معوضاً در N و D و P و N و P و N

$$V_G = \frac{10}{10M + 10M} \times 10^4 = 5 \text{ ولت}$$

در NMOS $I_G = 0$ در حالت
 معوضاً در N و D و P و N و P و N

معوضاً در N و D و P و N و P و N

$$V_D = V_{DD} - R_D I_{DS}$$

$$V_S = R_S I_D$$

معوضاً در N و D و P و N و P و N


$$V_{DD} - R_D I - R_S I = 0 - R_S I - 1$$

$$10 - 4KI - 4KI = 4 - 4KI$$

$$10 - 12KI = 4 - 4KI \quad \textcircled{1}$$

معوضاً در N و D و P و N و P و N

با بار و مقاومت
NMOS
مکانیست



ماده درین نوع مگنوس کشنده است

کلید با ولتاژ کنترل می شود

وقتی ولتاژ بارین هر دو هم برابرند تغییر ولتاژ اندک است تا موقعی
که ولتاژ بارین

کم است . کلید قطع خود به مقدار high دارد

ولتاژ را می توانیم کم کنیم تا ولتاژ بارین می شود . ولتاژ بارین مقدار ولتاژ بار

و در هر دو هم ضربه و دقیقاً ای طور عمل می کند . یعنی مقدار وصل شدن ضربه


مقدار وصل می شود

نی مقدار جریان که در آنقدر زیاد می شود که ولتاژ تغذیه در مقاومت افت می کند

باعث می شود $R I$ V_{DD} تغذیه صاف ببرد ولتاژ ضربه V_{min} شود

Low می خورد

در این لحاظ می بینیم که ولتاژ کشنده با بار عمل می کند



هدف از این است که بتوانیم سیگنال را بدون تغییر در دامنه و فرکانس از ورودی به خروجی منتقل کنیم.

مقاومت ورودی این ترانزیستور را می‌خواهیم.


- ۱- ترانزیستور
- ۲- کولیس

برای ترانزیستور می‌خواهیم V_{GS} و V_{DS} را تعیین کنیم.

برای ترانزیستور می‌خواهیم V_{GS} و V_{DS} را تعیین کنیم.


$$V_{GS} = V_{in} \quad V_{DS} = V_{out}$$

برای ترانزیستور می‌خواهیم V_{GS} و V_{DS} را تعیین کنیم.



ترانس

با بدین جریان بویج در تار با بدین آدرکاسی توانی سوسر ایدرین




مقادیر دقیق V_{out} بویج V_{in} ایدرین

این شکل مقادیر

V_{GS} در یک باره و در جای دیگر شود. اگر V_{GS} ها مختلفند باید برای V_{DS}

در هر امتیاح به منتهی به در خط مقاومت داریم تا منتهی بالا را قطع کند

و ما مقادیر دقیق ایدرین داریم.



$$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L} = \frac{V_{DD} - V_{DS}}{R_L}$$

$$I_{DS} = \frac{V_{DD} - V_{DS}}{R_L}$$

برای $V_{DS} = 0$ و $V_{DS} = V_{DD}$ در نقطه اشتقاق داریم.

$$V_{DS} = 0 \Rightarrow I_{DS} = \frac{V_{DD}}{R_L}$$

$$V_{DS} = V_{DD} \Rightarrow I_{DS} = 0$$

این دو نقطه را در نمودار رسم می‌کنیم.

نقاط تقاطع را به رسم کنیم پس نمودار اول است. در هر دو استاندارد دقیق

در $V_{DS} = 0$ و $V_{DS} = V_{DD}$ در نقطه اشتقاق داریم.

این دو استاندارد را با هم مقایسه می‌کنیم و مقادیر دقیق نقاط را به رسم می‌آوریم.

اصطلاح (فول-رایز) (F) دارد. (و غیر مستقیم) تغییرات کوچک در ولت

منجر به تغییرات بزرگ در خروجی می‌شود.

۱۱ ریزن کلیسی

در نقاط عبوری و صفات ترانزیستور استخراج کنیم پس بر اساس

صفاتی که در جدول زیر در طبقه راجع به آن آورده

نقاط عبوری	وصف ترانزیستور
V_{OH}	قطع cut-off
V_{IL}	اشباع saturation
V_M	saturation
V_{IH}	خطی Linear
V_{OL}	Linear

V_{OH} در حالت ورودی کم و خروجی در حد اشباع

در حالت اشباع و خروجی ترانزیستور اشباع می شود


در حالت ورودی اشباع و خروجی در حد اشباع

تقریباً V_{DD} است

$V_{out} \rightarrow V_{DD}$
میل می کشد

$V_{in} = V_{GS} = 0 \quad (V_T =)$ قطع ترانزیستور
cut off

توجه داشته باشید که V_{in} می تواند از V_{DD} کمتر یا بیشتر باشد.
 اگر $V_{in} < V_{DD}$ باشد، خروجی V_{out} به V_{DD} می رسد.
 اگر $V_{in} > V_{DD}$ باشد، خروجی V_{out} به V_{in} می رسد.



$V_{out} = V_{DD}$

$V_{in} > V_{DD}$

V_{out}

در این حالت $V_{GS} > V_{th}$ و ترانزیستور در ناحیه اشباع قرار می گیرد.

توجه داشته باشید که V_{DD} می تواند از V_{in} کمتر یا بیشتر باشد.

V_{IL}

V_{DS}

$V_{GS} - V_{th}$

توانسته بودیم حالت اشباع را در $V_{GS} - V_{th}$ پیدا کنیم.

V_{DD}

در این حالت $V_{GS} < V_{th}$ و ترانزیستور در ناحیه خطی قرار می گیرد.

در این حالت $V_{GS} < V_{th}$ و ترانزیستور در ناحیه خطی قرار می گیرد.

V_{M}

$$V_{in} = V_{out} = V_M \rightarrow V_{GS} = V_{DS}$$

$$\Rightarrow V_{GS} - V_{th} < V_{DS}$$

اشباع

توجه داشته باشید که V_{DD} می تواند از V_{in} کمتر یا بیشتر باشد.

در این حالت $V_{GS} < V_{th}$ و ترانزیستور در ناحیه خطی قرار می گیرد.

$$\boxed{V_{IH}}$$

حالی حالت (در دورہ افرینندگی است)

بر Max مقدار خروجی است

V_{DD} نزدیک به 0 و برابریت V_{IH} مقدار لگت

در حالت خروجی min مقدار قدر در حال نزدیک به 0 است

مقدار V_{OH} و V_{OL} صفر نیست

$$V_{in} \rightarrow V_{DD}$$

$$V_{out} \rightarrow 0$$

$$V_{OS} < V_{DD} - V_{+}$$

خبر

$$\boxed{V_{OL}}$$

$$V_{in} \rightarrow V_{DD}$$

در دورہ max مقدار ورود

$$V_{out} \rightarrow 0$$

خروجی min مقدار

فصل در دورہ

$$V_{OS} < V_{DD} - V_{+}$$

خبر

حالت V_{OH} و V_{OL} در این حالت برابری مقدار در خروجی لگت است

مقدار در

کسر لگتہ سے برای جوانڈیو رسی (صاف و است)

بابت سوال بقا در متن نقا ذکر کنی لایق است هر آریم تا بار لگتہ می بیند
برای لگتہ بقیال کما سما ایک درهم .
سوال . مقادیر در متن نقا ذکر کنی لایق است .

$$R_L = 12 K \Omega, V_{DD} = 5V$$

$$K' = 20 \text{ MA}/\mu\text{e}^2, V_T = 1V, W/L = 10/\mu\text{m}/\mu\text{m}$$

$$K_n = K'_n (W/L) \quad \left. \begin{array}{l} W/L, K' \leftarrow K_n \text{ (مقادیر در متن)} \\ \text{لایق است} \end{array} \right\}$$

$$K_p = K'_p (W/L)$$

V_{OH} $\Rightarrow I_{DS} = 0$ (توازن و صاف است)

$$I_{RL} = I_{DS} = 0 \Rightarrow \frac{V_{DD} - V_{out}}{R_L} = 0$$

$$\Rightarrow V_{out} = V_{OH} = V_{DD} = 5$$

مقدار در متن لایق است و لایق است

مقدار در متن لایق است و لایق است

لایق است

V_{OL} , V_{OH} , V_{TH} , V_{TL}

V_{IL} , V_{IH} , V_{M} , V_{M}

توجه داشته باشید که در این حالت ولتاژ خروجی را فرض کنید

V_{OL}

خطی

$I_{DS} = K((V_{GS} - V_T) V_{DS} - V_{DS}^2 / 2)$

$I_{DS} = 2 \times 10^{-4} \times 10 \times [(10 - 1) V_{out} - V_{out}^2 / 2]$

در حالت ولتاژ خروجی بالا (High) ولتاژ ورودی را فرض کنید Low و در حالت ولتاژ خروجی پایین (Low) ولتاژ ورودی را فرض کنید High

اصلاً جای این دو حالت در خروجی و ورودی را در نظر بگیرید

$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$

$2 \times 10^{-4} \rightarrow 10^{-4} [10 V_{out} - V_{out}^2 / 2] = \frac{10 - V_{out}}{10 \times 10^3}$

$V_{out} = V_{OL} = \frac{10 \pm \sqrt{40}}{2}$

وقتی در خروجی بیت می‌آید می‌توانیم فرض کنیم که ولتاژ خروجی

منتهی به بیت می‌آید می‌توانیم فرض کنیم که ولتاژ خروجی

Pilavaran است و آن ولتاژ خروجی است.

در مدار V_{OL} و V_{OH}

با در نظر گرفتن در شرط تواندهی کمتر از حد مجاز
 با فرض داشتن مقادیر ثابت V_{OH} و V_{OL}
 با فرض اینکه $V_{OH} > V_{OL}$

در شرط صدق تواندهی است.

آورد ولتاژ در است داشته باشیم باید در این مدار اعمال کنیم.

در مدار است در آن ولتاژ منفی نیست.

V_m است

$$V_{in} = V_{out} = V_m$$

$$I_{DS} = I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$$

$$\Rightarrow \frac{20 \times 10^{-7}}{1} = \frac{10 - V_m}{10 \times 10^3} \Rightarrow (V_m - 1)^2 = \frac{10 - V_m}{10}$$

اینجا است I_{RL} باید مقدار دهیم

$$\Rightarrow (V_m - 1)^2 = 10 - V_m \Rightarrow V_m^2 - 2V_m + 1 = 10 - V_m$$

نتیجه V_m است

* این مقدار در V_{out} و V_{in} در خروجی و ورودی متفاوت است
 V_{DS} V_{GS}

$$V_{IL}$$

این مقدار در این نقطه است
 V_{IL}

$$I_{DS} = K/2 (V_{GS} - V_T)^2$$

$$I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$$

$$\Rightarrow 20 \times 10^{-7} / 2 \times 10 / \mu (V_{in} - 1)^2 = \frac{5 - V_{out}}{10 \times 10^3}$$

در V_{GS} و V_{in} مقدار متفاوتی داریم

در این در خروجی مقدار Low دارد اما در ورودی مقدار High

است. مقدار دقیق V_{out} را نمی‌دانیم می‌دانیم است

high مقدار است که در آنجا نمی‌دانیم مقدار دقیق مقدار است.

$$\Rightarrow \frac{dV_{out}}{dV_{in}} = -1$$

$$V_{IH}, V_{IL}$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

این مقدار است که در این نقطه است
 این مقدار است

$$V_T (V_{in} - 1)^2 = V_{out}$$

$$\Rightarrow V_{in} - 1 = \frac{dV_{out}}{dV_{in}}^{-1}$$

$$\Rightarrow V_{in} - 1 = -(-1) \Rightarrow V_{in} = 2 = V_{IH}$$

در این حالت، ولت ورودی و خروجی برابر است و در این حالت، ولت ورودی و خروجی برابر است.

در این حالت، ولت ورودی و خروجی برابر است و در این حالت، ولت ورودی و خروجی برابر است.

توجه: در این حالت، ولت ورودی و خروجی برابر است و در این حالت، ولت ورودی و خروجی برابر است.

در این حالت، ولت ورودی و خروجی برابر است و در این حالت، ولت ورودی و خروجی برابر است.

$$V_{IH}$$

$$I_{DS} = K [(V_{GS} - V_T) V_{DS} - V_{DS}^2 / 2]$$

$$I_{RL} = \frac{V_{DD} - V_{out}}{R_L}$$

$$\Rightarrow 10 \times 10^{-7} \times 10^4 [(V_{in} - 1) V_{out} - V_{out}^2 / 2]$$

$$= 0 - V_{out} \quad \text{①}$$

$$dV_{out} / dV_{in} = -1$$



$$V_{out} + (V_{in} - 1) \frac{dV_{out}}{dV_{in}} - \frac{dV_{out}}{dV_{in}} V_{out} = \frac{-dV_{out}}{dV_{in}}$$

ist $V_{in} = 1$?

$$\Rightarrow V_{out} - V_{in} + V_{out} = 1$$

$$\Rightarrow 2V_{out} - V_{in} = 0 \text{ (1)}$$

$$1/r \Rightarrow 2V_{out} = V_{in} \Rightarrow V_{out} = V_{in}/2$$

$$10^{-\epsilon} [(V_{in} - 1) V_{in}/r - (V_{in}/r)^r / r]$$

$$= \frac{\omega - V_{in}/r}{r}$$

$$\Rightarrow r \times 10^{-\epsilon} \left[\frac{V_{in}^r}{r} - 1 - V_{in}^r / \epsilon \right]$$

$$= \omega/r - V_{in}/\epsilon$$

$$\Rightarrow 10^{-\epsilon} V_{in}^r - 10^{-\epsilon} - 10^{-\epsilon} V_{in}^r / r$$

$$= \omega/r - V_{in}/\epsilon$$

$$\Rightarrow \epsilon \times 10^{-\epsilon} V_{in}^r - \epsilon \times 10^{-\epsilon} - r \times 10^{-\epsilon} V_{in}^r - 10 + V_{in} = 0$$

$$r \times 10^{-\epsilon} V_{in}^r - 10,000 \epsilon + V_{in} = 0$$

Pilavaran

$$1 - \epsilon (r \times 10^{-\epsilon} / (-1, \dots, \epsilon)) \approx 1,000,000 r \epsilon$$

$$\frac{-1 \pm \sqrt{1,000,000,000}}{e \times 10^{-18}} = \left(\pm \sqrt{\epsilon_0 / \epsilon} \right)$$

$$\cdot \quad \pm \sqrt{\epsilon_0 / \epsilon}$$

ادامه سوال: در صورتی که ولتاژ در این حالت برابر است

$$NM_H = |V_{OH} - V_{IH}|$$

$$NM_L = |V_{OL} - V_{IL}|$$

مقدار است اما تفاوتها در صورتی که اینها را با هم مقایسه کنیم (فقط و سایر موارد)

در این مورد

توان میسر است

در این حالت ضریب μ در low و $high$ ضریب μ در low

NMOS (مقدار) برای

$I_{OH} = 0$ (در این حالت ضریب μ در $high$)
 چون در V_{OH} توان میسر است

$$I_{OL} = \frac{V_{DD} - V_{OL}}{R_L}$$

$$P = \frac{I_{OH} + I_{OL}}{2} V_{DD}$$

مقدار توان در این حالت

با این بینیم برای V_{OH} و V_{OL} مقدار V_{OH} و V_{OL} را می توانیم پیدا کنیم


و V_{OH} high ضربه است

این فاکتور در مورد مقاومت است. و V_{OL} یعنی صفر است. مقاومت در هنگام ساخت باید از این انتخاب می کنند.

بیشتر می دهند که بتواند سوئیچ را با مقاومت کمتر در بدهد.

مغز لنده $NMOS$ با این فرایند

فرایند با این مقاومت تراشه سوئیچ قرار می دهد.



در این حالت برای هر دو C_L و C_{in} به این

$$V_{GS0} = V_{in}$$

$$V_{DS0} = V_{out}$$


μ_n مثل V_{GS} است از ولتاژ شروع می شود تا V_{GS} از V_{in} بیشتر شود چون تغییر نمی کند

$$V_{GSL} = V_{DSL} = V_{DD} - V_{out}$$

در این حالت V_{GS} به V_{in} می رسد

$$V_{GSL} = V_{DSL} \Rightarrow V_{GSL} = V_T + V_{DSL}$$

اشباع



مقدار جریان در ناحیه اشباع برابر است با I_{D50} که در $V_{DS} = V_{DS(sat)}$ رخ می‌دهد.

در ناحیه اشباع، $I_{D50} = I_{DSL}$

$$\Rightarrow K/2 [V_{GSL} - V_T]^2 = K/2 (V_{DD} - V_{out} - V_T)^2$$

$$K/2 (V_{DD} - V_{DSO} - V_T)^2$$

مقدار جریان در ناحیه اشباع برابر است با I_{D50} که در $V_{DS} = V_{DS(sat)}$ رخ می‌دهد.

مقدار جریان در ناحیه اشباع برابر است با I_{D50} که در $V_{DS} = V_{DS(sat)}$ رخ می‌دهد.

اشباع

نقاط عمل	η_{0}	η_L
V_{OH}	قطع	اشباع
V_{IL}	اشباع	"
V_M	اشباع	"
V	خط	"
V	خط	"
		"

اینجا هم صورت بارها می‌تواند به دست آید

$$V_{OH}$$

فول‌جریان حالت اشباع = $\frac{1}{\text{قطع}}$

به هم می‌زنند \rightarrow فریب داده \rightarrow اشباع

$$I_{DS0} = I_{DSL} \Rightarrow V_{GSL} - V_{TL} = 0$$

$$I_{DSL} = K/4 (V_{GSL} - V_{TL})^2 \Rightarrow I_{DSL} = 0$$

$$\Rightarrow V_{DD} - V_{out} - V_{TL} = 0$$

Pilavarin? $V_{out} = V_{OH} = V_{DD} - V_{TL}$

high

...

$$V_{OL}$$

$$I_{DSL} = K/4 (V_{GSL} - V_{TL})^2$$

$$I_{DSO} = K [(V_{GSO} - V_{TO})V_{DSO} - V_{DSO}^2/k]$$

$$V_{in} = high = V_{OH} = V_{DD} - V_{TL}$$

...

$$\Rightarrow K/4 (V_{DD} - V_{out})^2$$

$$= K [(V_{DD} - V_{TL} - V_{TO})V_{out} - V_{out}^2/k]$$

$$V_{out} = V_{OL} = ?$$

...

...

$$V_M$$

$$I_{DSL} = K/4 (V_{GSL} - V_{TL})^2$$

$$I_{DSO} = K/4 (V_{GSO} - V_{TO})^2$$

$$V_{in} = V_{out} = V_m$$

$$\Rightarrow K_{1/2} (V_{DD} - V_{out} - V_{TL})^2 = K_{0/2} (V_{in} - V_{T0})^2$$

$$\Rightarrow K_L (V_{DD} - V_m - V_{TL})^2 = K_0 (V_m - V_{T0})^2$$

$$\Rightarrow V_m \approx \frac{V_{DD} - V_{TL}}{2}$$

$$V_{IL}$$

$$I_{DSL} = K_{1/2} (V_{GS_L} - V_{TL})^2$$

$$I_{DS0} = K_{1/2} (V_{GS0} - V_{T0})^2$$

$$\Rightarrow K_{L/2} (V_{DD} - V_{out} - V_{TL})^2 = K_{0/2} (V_{in} - V_{T0})^2$$

$$\Rightarrow \frac{dV_{out}}{dV_{in}} = -1 \Rightarrow V_{in} = V_{IL}$$

$$V_{IH}$$

$$I_{DSL} = K_{L/2} (V_{GS_L} - V_{TL})^2$$

$$I_{DS0} = K_0 [(V_{GS0} - V_{T0}) V_{DS0} - V_{DS0}^2 / 2]$$


$$\Rightarrow K_L / r (V_{DD} - V_{out} - V_{TL})^r$$

$$\approx K_0 [(V_{in} - V_{T0}) V_{out} - V_{out}^r / r] \quad \textcircled{1}$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

$$\xrightarrow{\quad} r \Rightarrow 4r \Rightarrow V_{in} = V_{IH}$$

(sigma) μ_{sub} NMOS μ_{eff}



$$C_D : V_{TD} < 0$$

$$V_{GS D} = 0 > V_{TL} \quad V_{TD}?$$


$$\Rightarrow K_L / r (V_{DD} - V_{out} - V_{TL})^r$$

$$= K_0 [(V_{in} - V_{TO}) V_{out} - V_{out}^r / r]^{\textcircled{1}}$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

$$\xrightarrow{\quad} r \Rightarrow 4r \Rightarrow V_{in} = V_{TH}$$

(circled) $V_{GS} = V_{in}$ NMOS $V_{DS} = V_{out}$



$$C_D : V_{th} < 0$$

$$V_{GS} = 0 > V_{th} \text{ (circled) } V_{th}?$$

آب انبار درون کارخانه به وسیله آداپتور استیبلیزه

مقادیر کم خروجی ← high
در حد high و low
مقادیر کم زیاده است ←

$V_{DSD} = 0 \rightarrow V_{GSD} = 0$


در حد 0 مقدار مثبت است ندارد

کلیه

$V_{DSD} < 0 \rightarrow V_{GSD} = 0 > V_{TD}$
 $V_{DSD} \quad V_{GSD} - V_{TD}$

$V_{DD} - V_{out} \quad 0 - V_{TD}$

در حد مثبت است
از 0 تا V_{DD} است
یعنی



V_{DD}

$V_{DD} - V_{out} \quad \left. \begin{array}{l} V_{in} = 0 \\ V_{out} \rightarrow V_{DD} \end{array} \right\}$

در حد مثبت است > 0

$V_{GSD} - V_{TD} > V_{DSD}$

V_{IL}

V_{OH}

$V_{in} > V_{T+}$
 $V_{out} \rightarrow V_{DD}$

$V_{GSD} - V_{TD}$ V_{DSD}

جواب

>

$V_{DD} - V_{out}$
 $V_{DD} - V_{DD}$


V_M

میان این دو ولتاژ
 برابر

$V_{in} = V_{out} = V_M$

$V_{GSD} - V_{TD}$ V_{DSD}
 $V_M - V_{TD}$ $V_{DD} - V_{out}$
 $V_{DD} - V_M$

این دو ولتاژ



V_{OL}

low rise
high rise

V_{DD}

$V_{GS} - V_{TH}$

$V_{in} \rightarrow V_{DD}$

$V_{DD} - 0$

$> V_{GS}$
سريع

$V_{out} \rightarrow 0$

V_{IH}

$V_{in} \rightarrow V_{DD}$

$V_{out} \rightarrow 0 \uparrow$

$V_{DD} - 0 \uparrow > V_{GS}$ { V_{in} }

V_{in}	V_{O}	V_{D}
V_{OH}	low	low
V_{IL}	sat	low
V_M	sat	sat
V_{IH}	low	sat
V_{OL}	low	sat

حل المسألة .

$$V_{TD} = -kV$$

$$V_{TD} = 1V, V_{DD} = 0.5V, K' = 10 \mu A/V^2$$

$$(W/L)_D = 10 \mu m / 40 \mu m, (W/L)_O = 10 \mu m / 10 \mu m$$

$$\boxed{V_{OH}} \quad I_{DSD} = 0 \Rightarrow I_{OSD} = 0$$

$$I_{DSD} = K [(V_{GSD} - V_{TD}) V_{DSD} - V_{DSD}^2 / 2]$$

$$\Rightarrow V_{DSD} = 0$$

$$\Rightarrow V_{DSD} = V_{DD} - V_{out} = 0 \Rightarrow V_{OH} = V_{OUT} = V_{DD} = 0.5V$$

$$\boxed{V_{OL}} \quad I_{DSD} = K_O [(V_{GSD} - V_{TD}) V_{DSD} - V_{DSD}^2 / 2]$$

$$I_{DSL} = K_L / 2 (V_{GSL} - V_{TL})^2$$

بما أن $V_{GSD} = V_{DSD} = 0$ فإن $I_{DSD} = 0$.
 من $I_{DSL} = I_{DSD} = 0$ نجد $V_{OL} = V_{OUT}$

$$10 \times 10^{-7} \times 10 / 10 [(0 - 1) V_{out} - V_{out}^2 / 2]$$

$$V_{in} = high = V_{OH} = 0.5V$$

$$\Rightarrow 10 \times 10^{-7} / 2 \times 10 / 10 (0 - (-1))^2 = I_{DSL} = I_{DSD} = 0 \Rightarrow V_{OL} = V_{OUT}$$

$$V_{in} \rightarrow V_{in} = V_{IH} = V_{TA}$$

$$I_{DSD} = K_D \left[(V_{GSD} - V_{TD}) \left(V_{DSD} - \frac{V_{DSD}}{\mu} \right) \right]$$

$$I_{DSD} = K_D / \mu (V_{GSD} - V_{TD})^2$$

$$\Rightarrow 20 \times 10^{-7} \times 10 / 10 \left[(0 - (-1)) (0 - V_{out}) - (0 - V_{out})^2 / \mu \right] = 20 \times 10^{-4} \times 10 / 10 (V_{in} - 1)^2$$


$$dV_{out} / dV_{in} = -1$$

دولت‌های برابر

$$V_{IL} = V_{in} = 1.1 \text{ V}$$


۱.۱ V →

توانسته در این مدار عمل کند



خارجی

$V_{OH} = ?$
 $V_{OL} = ?$



فولت

فولت


$W/L = 2$
 $W/L = 1$
 $W/L = 2$

$K' = 20 \text{ MA/V}^2$

SRAM
 سوئیچ در میاب
 از دست دادن اطلاعات


مورد ۳، مورد ۴
 مورد ۱، مورد ۲
 mosFet

قانون عمل و عملیات در NMOS




NMOS ساده

موقعی که input high است و در خروجی 0 می آید و این حالت را می گویند




PMOS



CMOS

نیم طرفی پیکرهای مهم و NMOS تحت تاثیر آنها قرار میگیرد pullup

pullup در حالتی که ولتاژ ورودی high باشد و خروجی در حالتی که



در حالتی که ولتاژ ورودی low باشد و خروجی در حالتی که ولتاژ ورودی high باشد و خروجی در حالتی که

NMOS - افزایش - کاهش - مقادیر در pullup قرار میگیرد

اصولاً در حالتی که ولتاژ ورودی high باشد و خروجی در حالتی که ولتاژ ورودی low باشد و خروجی در حالتی که


کاهش ولتاژ ورودی - افزایش ولتاژ ورودی - مقادیر در pullup قرار میگیرد
 $V_{out} = V_{DD}$

مقادیر در pullup است که ولتاژ ورودی high باشد و خروجی در حالتی که

\overline{AB}

V_{DD}

pull down



NMOS وقت Low من کرد و فابرس

high " " P

وقت ورودی ها و خروجی ها در درجه اول V_{out} و V_{DD} است

تست آن ورودی ها high با P (B)

A فابرس منطقی است، که منطقی است (= ضربی یا تقسیمی)


با این روش مقدار داده با V_{out} high است

high $\leftarrow A, B$

تعداد داده ها ؟ اول بریم. ضربی خروجی مقدار

Low بداند

این (۲) دره کشیم بعد AND
این (۲) دره



$$S_{out} = A \oplus B$$

این (۲) دره

هر تریگ اینها می توانستند، دو تریگ تریگ کشیم، دره کشیم

این (۲) دره کشیم، برای هر دو حالت -

وقتی فقط ۰ دره می کشیم بعد از اینها، ما


دره کشیم، اینها تریگ تریگ کشیم، اینها

اینها ← حالت -

و NAND می توانستند، دره، NOR می توانستند

NOR گیت

دستگاه منطقی است که خروجی آن معکوس مجموع است



$$v_{out} = \overline{A+B}$$

	A	B	vout
۱	L	L	H
۲	L	H	L
۳	H	L	L
۴	H	H	L


$H \leftarrow v_{out}$, $L \leftarrow A, B$

$\overline{A+B} \leftarrow H \leftarrow B$

خروجی گیت معکوس مجموع است

$L \leftarrow v_{out}$ (=

$$V_{out} \approx V_{out} \mu_f C$$



سازمان دولتی

هر دو کانال را میزنند. μ_f را میزنند.

$$K_f = K' \mu_f / \dots$$

$$K_{eff} = K' \mu_f / \dots$$

K_f, K_{eff} است. V_{out} میزنند.

$V_{DD} - V_{OL}$ در V_{OL} است.

اینجا

$$\frac{V_{DD} - V_{OL}}{R_L} = K_{eff} [(V_{DS} - V_{th}) (V_{DS} - V_{DS}^2 / \mu)]$$

$$p_{out} VP = \dots$$

کے لیے K_2 کا برابر ہونا۔

V_{OL} کا اعلیٰ ہونا، K_1 کا اعلیٰ ہونا اور

V_{OL} کا اعلیٰ ہونا $(\Rightarrow V_{OL} \downarrow) (\Rightarrow K \uparrow)$

اس لیے V_{OL} کا اعلیٰ ہونا


$V_{OL} < V_{OL} \text{ کا اعلیٰ ہونا}$

یہ Low اور High کے لیے ہے۔

یہاں F کا اعلیٰ ہونا

$$F = \overline{AB+C}$$

ع:





در این صورت می توانیم not را طوری بنویسیم که در خروجی not می توانیم وصل کنیم.

$$F = A + \bar{B} + CD$$

پس برای طراحی این تابع می توانیم در دروازه

در دروازه not می توانیم با دروازه and و or ترکیب کنیم این دروازه

می توانیم not را در دروازه and بنویسیم و در دروازه or می توانیم not بنویسیم




برای هر دو ورودی: $F = \overline{A + B + CD} = \overline{A} \cdot \overline{B} \cdot \overline{CD}$

حالت اول: در صورتی که هر دو ورودی 0 باشند.

$$\overline{F} = A + B + CD = \overline{A} \cdot \overline{B} \cdot \overline{CD}$$




$$\overline{F} = \overline{A} \cdot \overline{B} \cdot (\overline{C} + \overline{D})$$

$$\Rightarrow F = \overline{\overline{A} \cdot \overline{B} \cdot (\overline{C} + \overline{D})}$$



$$F = \overline{\overline{A} \cdot \overline{B} \cdot (\overline{C} + \overline{D})}$$

$$= A + B + CD$$



برای این مثال شکل را رسم کردیم و مقدار تواندهای آن را فرمودیم
 و با روش اول نتایج را رسم کردیم اما در این طرز روش دیگر را عنوان می کنیم
 تا برای هر دو روش شکل را رسم کنیم. برای مثال حالت 2^4 را رسم
 کنیم و با روش مقدار دهی تواندهای آن را رسم کنیم
 روش ۱ در مثال قبل مقدار دهی تواندهای آن را

مقدار دهی تواندهای آن را رسم کردیم. + هر عددی یک تواندهای
 برای pull up داریم دارد (مانند استفاده از pull up
 های تواندهای + not ها هر کدام ۲ تواندهای آن را دارد.

$$(4 + 1) + 2 + 2 = 9$$

+ آن عددی not میزنند به آن
 یک not دیگر باید برای آن بگذاریم
 و چون مدار را برای مثال
 (۲)

روش ۲ در مثال قبل

$$\frac{4 + 1}{\text{متناهی}} + 2 \times 2 = 11$$

۴ درجه not

Pilavaran = در این طرز روش ۱ بهتر است. چون مقدار دهی تواندهای آن را

$$F = \bar{A} + B\bar{C} + \overline{DE}$$

$$(0+1) + 1 \times 1 + 1 = 111$$

$$\bar{F} = \overline{\bar{A} + B\bar{C} + \overline{DE}}$$

$$\bar{F} = A \cdot BC \cdot DE \Rightarrow \bar{F} = A \cdot (B+C) \cdot DE$$

$$F = \overline{A \cdot (B+C) \cdot DE}$$

$$(0+1) + 1 = A$$

از درون ۲ بیت است استفاده کنیم

DE و \overline{DE} را می توانیم از یک دروازه \overline{DE} بگیریم

$\overline{DE} = \overline{D+E}$ ← \overline{DE} ← $\overline{D+E}$



در این صورت $\overline{D+E}$ داریم

در $\overline{D+E}$ دروازه not می گذاریم

$\overline{D+E}$ می بینیم

در این صورت $\overline{D+E}$ داریم


در $\overline{D+E}$ دروازه not می گذاریم



مفهوم است ^د عمل را به صورت دایره تابع انجام می‌دهد

سوال: تابع را به صورت آدریس

(pullup, در این ۴ مقادیر است)



$$\bar{F} = \bar{D}(A+B) + A[\bar{C}(A+D)]$$

$\bar{C} \leftarrow$ pulldown $\bar{C} \leftarrow$ ~~pullup~~

مقدار \bar{F} می‌دهد

کتاب ۱ : NMOS و CMOS گیتها در مهندسی

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1


(?)

مقاله ای با نام F طراحی کنید که ورودی آن A، B و C باشد.

(ورودی برآیند، در فرآیند not ها را فراموش نکنید)

گیت ۲ : $F = \overline{ABC + D + EF}$ CMOS گیتها

طراحی کنید. گیتها و/یا استفاده کنید.




گیت ۳ : $F = \overline{EF}$ PMOS گیتها


(?)

این مدار را در صورتی که Low و High

تفاوتی در خروجی آن مشاهده می کنید؟



تحقیق اندازه گیری ترانزیستورها در NMOS



مقاومت بار را می توانیم

در خروجی pull up

V_{OH}

مقدار عددی در خروجی - بر سر

در V_{OH} صغیرتر مقدار

بسیار نزدیک اند، جایی pull up, pull down تا امپدانس برابریم

$$\frac{\sum P.U}{\sum P.D} \uparrow \Rightarrow \text{که مقدار } V_{OH} \text{ کم شود}$$

انرژی، مقدار بار بسیار کم شود در خروجی صغیر است خازن ها

که به صورتی که در خروجی تا V_{OH} را به هم نزدیک کرده است


$$\frac{\sum P.U}{\sum P.D} = F_1 = \frac{(C/w) P.U}{(L/w) P.D} \quad (1)$$

$$L/w = C$$

$$R = PL/A = PL / (w \cdot L) \approx L/w = C$$

مقاومت بار

اصولاً از آنجا که $C = R/w$



$$\frac{(L/\omega)_{P.U}}{(L/\omega)_{P.O}} = \dots$$

با استفاده از تقریب هندسی در هر طرف
را بدست می آید.

معادله را می توان به این شکل نوشت:

اشارت عدد ۴: با این فرض که در این حالت ولتاژ خروجی برای ولتاژ ورودی

همان اندازه می باشد $V_M = V_{DD}/2$

در این حالت $V_{TL} = -0.4 V_{DD}$
 $V_{TO} = 0.2 V_{DD}$

در معادله ۴ (در دو طرف معادله) درین

$$K_{O1} (V_{GS0} - V_{TO})^2 = K_{L1} (V_{GS1} - V_{TL})^2$$


$$\Rightarrow K_O (V_M - 0.2 V_{DD})^2 = K_L (0 - (-0.4 V_{DD}))^2$$

$V_M = V_{DD}/4$

$$\Rightarrow K_O / K_L = \frac{K (W/L)_O}{K (W/L)_L} \rightarrow \frac{f_{OL}}{f_{OL}}$$

محققان این ثابت را خواهد پرسیدند؟
این در واقع همان است

مقادیر استاندارد این ضرایب ها را در جدول آوریم
این ضرایب ها را در جدول آوریم



حاصل می شود از مقادیر استاندارد

$$Z = f$$

$$W/L = 1$$

v_{out}

مقدار استاندارد

این مقادیر استاندارد را در جدول

ضریب Low آوریم

$$Z_{P.O} / Z_{P.D} = f / 1$$

مقدار استاندارد این ضرایب

این ضرایب

$$Z_{P.O} \leftarrow Z_{P.D} \leftarrow Z_{P.D} \leftarrow Z_{P.O}$$

این مقادیر استاندارد را در جدول
مقدار استاندارد این ضرایب را در جدول

A - B - D $\Rightarrow z_A + z_B + z_D = 1 \Rightarrow z_A = z_B = z_D$

A - C - D $\Rightarrow z_A + z_C + z_D = 1 \Rightarrow z_A = z_C = z_D$

A - C - E $\Rightarrow z_E = 1$

A - B - E $\Rightarrow z_A = z_B = z_E = 1$


$f_{1,1}$
 $\frac{1}{1}$
 $\frac{1}{1}$

مقدار z در هر شاخه برابر است.
 مقدار $f_{1,1}$ در هر شاخه برابر است.


$f_{1,1} = 1/1 = 1/1$

مقدار z در هر شاخه برابر است.

$z_{P.O} / z_{P.D} = f_{1,1} \cdot 1/1 = 1/1 = 1/1$



CMOS (موس و پموس)



CMOS ترکیب

PMOS و NMOS

برای داشتن هر دو خاصیت
فرد

$V_{DD} - V_{th}$ فر = فر NMOS
 $V_{DD} - V_{th}$ (معقد) فر = فر PMOS

سرعت CMOS

سرعت فر

توان مصرفی حالت استیلا ندارد

$$t_{prop} = \frac{C_{load} \cdot V_{DD}}{I_{drive}}$$

سرعت فر

در NMOS V_{th} فر = فر

فر = فر

در PMOS $V_{DD} - V_{th}$ فر = فر

$$I_{drive} = \frac{W}{L} \mu C_{ox} (V_{GS} - V_{th})^2$$

در NMOS برعکس این حالت است

V_{in}	control	V_{out}	V_{DD} V_{in}	V_{out}
0	V_{DD}	0		
V_{DD}	V_{DD}	$V_{DD} - V_t$		
0	0	HI		
V_{DD}	0	HI		

$\Rightarrow V_{out} = V_{DD} - V_t$

NMOS اند خاصیت باغی خرابی ربطی هم ورودی ندارد HI

اند $V_{in} = V_{DD}$ نمی رکن است و هم ورودی را با خرابی منتقل می کند
 درین

که ورودی V_{DD} ← هر انتقالی کند

$V_{DD} > V_t$

$V_{in} \rightarrow V_{DD}$ $G \rightarrow V_{DD}$


S, G و باقی تک دارند. با اندازه V_t افتاد
 ندارد

که V_{DD} تک V_t که نیم حال تا نصف ورودی
 است اما خرابی است دارد.


اصاف S, G با بعد رکن NMOS می شود.

اند با غلط هم ورودی هم هم
 S ورودی ندارد و زیاد خرابی می کند

فرم اداریه از 5 تمهید



برای PMOS هم داریم
 برای PMOS هم داریم




برای V_{DD} HI ←

NMOS صغیرا خوب بردارند high افزاید میبرد

Control اینها با صغیرترین است
 PMOS است
 ←

منتهیاز $0 - V_{out}$
 ولتاژ است





دو آن $V_{tp} = -1$
 $V_{in} = 0$
 $Control = 0$

$0 - V_{out} < -1$

↓
 $V_{out} = 1$ ⇒

if Control = 0 ⇒ $V_{out} = V_{in}$



$$V_{out} = \max(V_{in}, V_G - V_{tp})$$



$$V_{out} = \min(V_{in}, V_G - V_t)$$

معرفی می‌شود از این جهت که هر دو درجه یک است.

NMOS و PMOS در مدارات با یکدیگر استفاده می‌شوند.



V_{in}	Control	V_{out}	PMOS	برای
0	V_{DD}	HI		
V_{DD}	V_{DD}	HI		
0	0	$ V_{+P} $	→	برعکس NMOS است
V_{DD}	0	V_{DD}		

PMOS، صندرتی می‌شود.

برای PMOS $V_G < V_+ < V_{DD}$ است.

$$V_G = 0$$

$$\Rightarrow V_G - V_S < V_+$$

$$V_G - V_{out} < V_{+P} \rightarrow$$

$$0 - V_{out} < "$$

$$V_{out} > 0$$

اندازه

V_{+P} است، تا ترانزیستور روشن شود.

هرگاه با استفاده از اینها طراحی انجام دهیم

طراحی کنیم تا ترانزیستور عبور کند

استدلال روشن می‌شود زنده کنیم.

برای همین است AND طراحی کنیم (جدول حقیقت)


A	B	out
0	0	0
0	1	0
1	0	0
1	1	1

ہر ایک سے باہر دل دارا ہے

اگر ان ورودی دا ہے

۱- ورودی با عنوان کنٹرول

میں ہم اپنے دو تا ورودی داریم سے لاکھ کنٹرولیم = B




B صفات لاکھ است

یا ہم کنٹرول است ← B است ① است

B است ۰ است


میں فراہم با ترائیو عبور کنیم ہم کنٹرولیم ورودی ہاں صواب ہے



And لاکھ

وقت B است
↓

فرضہ ← اگر $A = 0$ فرضہ $A = 1$
 ۰ فرضہ $A = 1$ فرضہ $A = 0$
) (میں A مستقل ہے



برای \bar{B} \bar{A} هر دو با P

ضرب صفراست = صفر نفعی دارد


و نه ضرب هر دو صفر نفعی با هم دارد.

این سه A و در B و C

درست است به طرز مثال B و C را آنکه \bar{B} و \bar{C}

و \bar{C} را در \bar{B} و \bar{C} در \bar{B} و \bar{C} در \bar{B} و \bar{C}


- BC
- $\bar{B}\bar{C}$
- $B\bar{C}$
- $\bar{B}C$



وقت نبرد در این استنادار | ضرب ضرب این صورت در نظر داریم

و در این شکل : حالت بیس نباید آوردن می بینیم

در ۱ و ۲ هر زمان که در هر کس برای ضرب یک مقدار نفاذ در می آید. عموماً ما می سوزد در دست کار می کنند




عندت برای مUX 2x1 داریم

برای حالت در هر خطی که می داریم آنان می افتد به لایه در دست های

این دهیم . امکان ندارد
 $\bar{B}\bar{C}$ یا $B\bar{C}$ یا $\bar{B}C$
 چون C یا ضریب است.

مفروضه این است که در دست A, B داریم که می بینیم نتایج می داریم



و یک فرد چه داریم

اگر $A=0$ و $B=0$ $A \cdot B = 0$
 $A=0$ و $B=1$ $A \cdot B = 0$
 $A=1$ و $B=0$ $A \cdot B = 0$
 $A=1$ و $B=1$ $A \cdot B = 1$

در صورتی که در دست A و B داریم

نت = 0 → A . منتقل شود .

نت = 1 → B " .


آن وقت تعداد بیت‌ها را تا مرتبه‌ای که از pass train

استفاده کنیم . و در این صورت \rightarrow مطمئن هستیم

که فریب درستی در هر

تیب OR

را هم در تعداد بیت‌ها به کار می‌بریم .



← B و A

← B منتقل شود .


تغییرهای این بخش است که فریب است .

اند عدد غلط با عدد درست کم عدد مانع غلط است . و استبداد در حقیقت استبداد است
 گویند که شرفت ضداً غنیمت را از کتاب بگذرد اما همان هم همین صورت است

لبه انتقال Transmission gate

از ترکیب P, N استفاده کرده

از قطعه CMOS



عکس هم امکان ندارد

NMOS با پهنای بیشتر داریم

دره ضربه میزنیم و بعضی وقت در دهه اشکال انتقالی مثل h را فرود

در زمان P و L ضرب میزنیم

به همین علت این لبه را ترکیبی میزنیم

$Cnt = 1 \Rightarrow V_{out} = V_{in}$ در صورتی که P, N هر دو روشن است

اشکال تنه را رفع کرده

این مدار دقیقاً در دره اشکال تنه را رفع کرده

$Cnt = 0 \Rightarrow V_{out} = \overline{V_{in}}$

دره ضربه میزنیم و بعضی وقت در دهه اشکال انتقالی مثل h را فرود

فراموشی حالت منفرجه انتقال

فصل ۱۰. Fulladder از فراموشی انتقال فراموشی

FA به دو درجه در (۱) (۰) (۱) (۰) (۱) (۰) (۱) (۰)

	A	B	Cin	S	C
$\bar{A}\bar{B}$	0	0	0	0	0
$\bar{A}B$	0	1	0	1	0
$A\bar{B}$	1	0	0	0	1
AB	1	1	0	1	1

روش دوم همان روش اول است در اینجا + pass، ترانزیستور عبور دایه

کتاب فراموشی ۵ رابطه با درجه به هم وابسته است

۱ و ۰

$$n - 1 \leftarrow \text{حالت های}$$

این pass که می بینیم در pass ها، که می بینیم

A, B سے تعلق کے لیے

دو کلام راجح خواہم میں تو انہیں تکرار بند کریم۔ میں محدودیت بنا کر ہم انہیں

کے لیے عملی کریم

$\bar{A}\bar{B}$ میں فراہم S بھراؤ
 $0 \in S$
 ورنہ $C \in 0$

$1 \in S$
 ورنہ $1 \in C$

$\bar{A}\bar{B}$ (=) رقیقاً C in اور دہی

$\bar{A}\bar{B}$ 4-ت لای

انہیں
 $1 \in S$ $0 \in S$
 $0 \in C$ $1 \in C$


C in اور دہی (=)

$\bar{A}\bar{B}$
 $1 \in S$ $0 \in S$
 $0 \in C$ $1 \in C$

C in (=)

دینا کے لئے

AB




ہر دور میں
net اور P اور

ان کے لئے زیادہ سے زیادہ PT

فقط ان کے لئے اور

PS کے لئے




Carry out

1. $C_{in} \cdot A \cdot B$ $\overline{A \cdot B}$

2. $C_{in} \cdot \overline{A} \cdot B$ $\overline{A \cdot B}$

3. $C_{in} \cdot A \cdot \overline{B}$ $\overline{A \cdot B}$

4. $C_{in} \cdot \overline{A} \cdot \overline{B}$ $\overline{A \cdot B}$



5. $C_{in} \cdot B$ $\overline{A \cdot B}$

6. $\overline{C_{in} \cdot B}$


A	B	C	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Carry ← $\overline{B}C$ Carry در دو ورودی دارد '0' منتهی

عده ~~این~~ ← $\overline{B}C$

← BC

← BC '1' منتهی این وجه



و این سه به یکدیگر منتهی

عبور می کنند به یکدیگر

در هر دو حالت از سمت

پایین به بالا


۱- مقبول NMOS

تقریباً NMOS ، CMOS سے بہتر nmos کی بجائی دہر .

nmos سے pullup فریب ہر .

cmos سے بہتر nmos کی بجائی دہر .

ہم pmos کی بجائی دہر .



دریافت pmos کی بجائی دہر .

ہم اس پر ہر .

nmos سے ہر ہر .

ظاہر ہے کہ not کی بجائی دہر .

اس کی بجائی دہر .


ان کی بجائی دہر .

ان کی بجائی دہر .

ان کی بجائی دہر .

nmos φ

این فرم را کنار ردی



هرگاه بخواهیم بتوانیم با این طراحی کنیم

$$V_{bios} = V_{DD}/2$$

bios


گاهی اوقات طراحی ما که بر این فرضیات است، تفاوتی در طراحی دارد

آرگونی است یا لا؟ این هم در این کار با این است. اینها را در هم

بانی عمل می کنیم. bios کردن. یعنی با این فرضیات مقادیرها

طوری تنظیم می شود که مرئیوها دارند.

نوع nmos با این NOR




bios ← pullup

این nmos ← u d

$$V_{out} = \frac{A+B}{2}$$

نتیجہ CMOS یوگا



مدار اینٹی

این مدار در نقطہ از زمان این یا پایا اقدام روشن است فرضه این این یا پایا روشن این تقدیم صل بوده است .

مدار اینٹی پیش توسیع انتقال در V_{out} پیدا خازن داریم در صحنه د ر شود در صحنه م ت ر شود .

در هر صورت در نقطه از زمان که V_{out} پیش

منبع تقدیم راه دارد

اها در مدار یوگا این صورت نبت

مدار یوگا

حالتی مفصل است و مورد در نبت پیش فرضه از منبع می دهد

یوگا تقدیم این منبع صل نبت پیش

به هر چه V_{in} بیشتر باشد مقدار V_{out} از V_{in} کمتر می شود.
 در صورتی که $V_{in} = 0$ باشد $V_{out} = 0$ می شود.


در صورتی که $V_{in} = 1$ باشد $V_{out} = 0$ می شود.
 مقدار V_{out} از V_{in} کمتر می شود.

در این مدار V_{out} همیشه برعکس V_{in} می باشد.
 در هر دو حالت V_{out} از V_{in} کمتر می شود.


این مدار یک $CMOS$ است. در این مدار V_{out} همیشه برعکس V_{in} می باشد.
 در هر دو حالت V_{out} از V_{in} کمتر می شود.

از نظر کاربرد این مدار می تواند در مدارهای دیجیتال استفاده شود.
 در هر دو حالت V_{out} از V_{in} کمتر می شود.

$$\begin{aligned}
 & \text{در } V_{in} = 1 \text{ } nmos \text{ روشن و } pmos \text{ خاموش} \\
 & \text{در } V_{in} = 0 \text{ } pmos \text{ روشن و } nmos \text{ خاموش} \\
 & \text{در } V_{in} = 1 \text{ } V_{out} = 0 \\
 & \text{در } V_{in} = 0 \text{ } V_{out} = 1
 \end{aligned}$$



این ترانزیستور PMOS است و مدار به صورت زیر است




بود


کدام ترانزیستور را می توانیم از مدار جدا کنیم

فرض کنیم مدارات زیر را

در فیلتر می توانیم از nmos برای clk داریم و nmos و pmos
از nmos ها استفاده می کنیم به این معنی
که این مدارها را می توانیم از مدار جدا کنیم
و در مدارهای دیگر استفاده می کنیم



مثال: مدار NOR با این ورودی رسم کنید.



در صورتی که $clk = 0$ از این مدار می‌تواند

منتهی به $out = 1$ شود
 زیرا $out = \overline{a + b}$


در صورتی که از این مدار می‌تواند


$clk = 0$
 NOR به این شکل است

وقتی ورودی A به 1 می‌رسد

مثال: مدار $F = \overline{a + b}$ را با مدارهای پایه رسم کنید.

وضوح را بر حسب ورودی‌ها نمایش دهید.





clk = 0

این روش اینی جامع است .

در CLK اوله انتخابت

این CLK اوله

هر اهرم خروجی اینت باورم

CLK = 0 pullup

↓
Vout = h

CLK = 1 P.U = ضابطه

P.D = روش

مفاهیم یعنی مدیه هت خروجی از اینت (دره از اینه)



در اولی نظر (a, b, c = 0) هر سه تریانیتت جامع است

از اینت


مدرسه را میانه کند. خانه از ارام بیرون کند. اینت CLK اوله

CLK اوله وارد شد CLK = 0 خروجی از P.U

ماہ میں رسالہ



تیار کرنے کے لیے پوسٹ کے لیے pmos استعمال کریں۔
 استعمال کریں۔



clk = 1 بجلی کی حالت میں

پوسٹ P.U $V_{out} = V_{DD}$
 P.D $V_{out} = 0$
 out = 0

clk = 0 P.U = $V_{out} = V_{DD}$ } $V_{in} = 0$
 P.D = $V_{out} = 0$ } $V_{in} = 1$


$V_{in} = 0$ پوسٹ کی حالت High ہے
 $V_{in} = 1$ پوسٹ کی حالت Low ہے

آندرانیتیه عبیه کدریم تر نعم high است .

اما در بوی عبیه کدریم عبیه کدریم فازه در out دریم عبیه

دست کدریم مقدار صفرت دریم مقدار در این بایزه کدریم
 صفرت را صفرت


فزا کدریم مقدار پیش دریم pre discharge



انقاسات زنجیره ای : cascade

انقاسات زنجیره ای مدارات بین دو ترانزیستور

موضوع مدارات بین دو ترانزیستور



آریت CLK وارد داریم کلایمک وارد به هم نه شود، شکل مربعی کامل نیست در واقعیت هم دقت مربعی کامل ندارد.

مقدارهای زمان حوله گذرات t_{p} شود در با لایه، همین خاطر مقدارهای تاخیر داریم و مربعی کامل نیست.

در محیطهای انتخابی دهیم بهتر داریم در محیطهای گوناگون آریت در محیطهای کار می کند و تاخیر در زمان تاخیر است و تاخیر تاخیر

ندارد از ترانزیستور



ما در ۵ دورای بعدی می بینیم

(=) تا آخر وقت خود تا آخر گذار است .

موضع کنید m تا یک تا آخره اعلا شود .


فتره $clk = 0$ (برای طبع اول) جبار پس از گذار است .
 $\rightarrow H$

clk نزدیک به 1 امکان تغییر دارد

$clk = 1$ شود . توان تغییر را پس از گذار می شود .

لذ $(m = 1)$ خازن دت را هم می شود .

در یک تا آخره این می گذرد ، مقدار صند تا آخره 0 و دوباره



جدا تغییر وضعیت می شود

در حال ۲۴

پس از گذار

z_1 هم از z پس از گذار

از یک تا آخره گذار

شود (=) تا آخره تغییر را پس


از پس

مقدار واقع Z_1 صفیات . این ضابطه تا فرقی صد ارضی سطح

$Z_1 = 1$ فر بیند تا اندر توری در این می شود . در Z_1 می شود .

در هر Z_1 ضابطه تا صد است ضریب معلوم است .

مقدار صفی در Z_1 Z_1 می باشد



این Z_1 صف

این Z_1 صف تا صد است ضریب معلوم است


این Z_1 صف تا صد است ضریب معلوم است

ایده تدبیری برای حل این مشکل داشته باشیم :

۱ راه پیشنهادی می شود: ① آوردن یک ورودی اندک با مدار

کامپلیمنت. یعنی در مدار clk کانتکت که میسرت رایت
می شود رایت.


④ انتقال دامن نیز از راه های پیشنهادی انتقال سینکری مدار
این نوع



چون قبل از این است not نمی

این not دامن است .

آپ کو ہم بار بار اس وقت تک



P.D network

names

ضد میں اہم تر

not عبور ہے

نہی جاتا ہے

نہی سہم وصل ہے

کامیابی میں صورت ہے

Vout و CLK, not Z₁ ہے

high ہوتی ہے جب کہ CLK فریڈ ہے Z₁ ← Z₂ ← Z

مقررہ CLK قدر صحت ہے اور وہی تھا کہ ہے Vout ہے

رہے نہ ہو (C) اس وقت ہے فریڈ ہے (D) اس وقت

ماہر میں اس کے تاخیر کے دل لائے

مورد اس کے ساتھ ر ضریں سے

ہے تاخیر نہیں ان سے دل لائے


③ not کے لیے not کی ضرورت ہے۔ not کی ضرورت ہے۔

۱۔ not کی ضرورت ہے۔

۲۔ not کی ضرورت ہے۔



۳۔ not کی ضرورت ہے۔

۴۔ not کی ضرورت ہے۔



۵۔ not کی ضرورت ہے۔



مقدمه کنیم بینم مسئله ای در مورد ماخیزه . آن در در سیستم
 CLK صفرا به ماخیزه . خرابی می آید سیستم .



در تمام این مدارها
 در هر دو

برای هر یک
 ↓

هدف از این تست بررسی عملکرد مدار است.
 CLK صرفاً برای تست است.



در تمام مدارها
 VDD و GND

برای درسی ϕ استفاده می‌کنیم -
Pull up network ϕ می‌شود.

اگر clk در سطح اول \overline{clk} در سطح دوم clk می‌توانیم
خروجی اولی را در خروجی دوم عنوان در خروجی داریم. خروجی دوم
معادل $input$ در سطح دوم است.

! این شکل هم اگر بنویسیم مشکلی ایجاد نمی‌شود.

مجموع بنویسیم فنکشن $pmos$ بنویسیم در مدار 2.


اگر $clk = 0$ به بیرون \rightarrow مدار ①
② مدار $\overline{clk} = 1$ (not)
این طرح معادل است.

$clk = 1$ مدار ① - طبق ورودی
P.D در مدار بنویسیم که دارد.

$pmos$ مدار ② $clk = 0$
است. $p.n$ در مدار بنویسیم است.

صورتی نام بنامه V_{DD} مدار خازنی در مدار ارتباط بین تابع ها اهمیت می یازد

عبارت هر تابع بنامه سازی می شود P



کنترل ورودی های pmos در مدارهای ورودی های دیجیتال و در خروجی های دیجیتال در مدار np-cmos
 خروجی پموس می شود. وقتی که بین این دو ورودی باشد یعنی می شود



در این صورت عموماً با برعکس کردن n و p تأخیر می یازد.

P با چند ورودی می شود. یعنی تعداد ورودی ها که در خروجی می یازد با افزودن ورودی ها در

آشنایی با مدارهای دیجیتال

انواع CMOS

انواع از CMOS در مدارهای دیجیتال



تفاوت مدارهای CMOS و NMOS
 نوع n
 و در مدارهای دیجیتال

وقته $clk = 1$, nmos , pmos $\frac{1}{2}$ مسه

عهه $cmos$ ایا بهی کنه . $\alpha + b$ یا ای ده کندهنی نهه
ای بهی کنه .

وقته clk بکوات بره تا به خورده به ره . (= در مدار نی به مقدار دار

$clk = 0$ pmos خاموشه ای .

مقدار صفر خورده ای حفظی کنه . آند ای نیور HI .
خوره نیور () خوره در نیور بهی بهی کنه .

وقته clk خوره نیور در بهی نیور ایست .

$clk = 0$ + خوره نیور عهه خوره ای حافظه عمل می کنه .

ههه خوره در مدار نیور در نیور حفظی کنه .

مهه قدانیم مهه مقدار در مدار نیور بهی بهی کنه .

تک ایزه ی زمانه بهی خوره ای خوره بهی بهی کنه در مقدار

ارده خوره حفظی کنه در نیور بهی بهی کنه در مقدار

را عهه ای کنه .

$clk = 1 \rightarrow$ مدارهای CMOS
 $clk = 0 \rightarrow$ مدارهای دیفرانسیلی

باید در مدارهای دیفرانسیلی باید در یک بازه زمانی همی

توان مصرفی را کاهش می دهد اما مقدار انرژی در هر یک از

حافظه های دیفرانسیلی که می توانند در هر یک از بازه های زمانی

گندیده است. NAND, OR و ورودی و خروجی 2x8

↓
 خطای در
 مدار
 نیم

با استفاده از گیت های دیفرانسیلی

حافظه ها

انواع دیفرانسیلی های حافظه
 SRAM (استاتیک) DRAM (دینامیک)

استاتیک تغذیه همیشگی در طول استاتیک refresh

تغذیه Data, address, refresh


دینا تک
DRAM داده های این مدار به صورت

این داده ها صرفاً همگام با refresh میزنند.

SRAM

① اولین نوع حافظه Static RAM

عقد از دو CMOS استفاده می کند.



مقاله های ترانزیستورهای عبوری WL وصل می شوند.
worldselect line

با سگه از حافظه استیسی را نشان می دهد.

در NOT صورت میگیرد و هم قرار می گیرند

داده اس منٹ کے منتظر رہیں۔ یہاں سے وہاں کے لئے۔

not اس سے صاف ہے کہ وہاں سے وہاں کے لئے۔ وہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔ یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔ یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

یہاں سے وہاں کے لئے۔

خورداده را در BL ختم دارم
not ازش را در BL ختم دارم.

① مقدار : - امنتی را در BL
و منتی را در BL (تاریخ ده)

وقتی که به نویسم الف فعال است () این یک بدانند سوره عبید
است یک دارم کند.

یک وارد و دردی را است می شود.

صفت دارد یک جب می شود.

کتاب بکش می شود. T درش می شود.

صفت بکش می شود. T درش می شود.

یک نیمه فعال می نیم مقدار می دارم پس اما غیر فعال می شود. وقتی غیر فعال می شود

تسیر مقدار از بیرون (داخل نمی آید) همین مقدار می خورم فقط می شود
و بیرون دارم

! این صورت T درش می شود. صفت می شود. صفت بکش می شود. T درش می شود.

پس یک صفت کند. اینها هم در رو تکیه می کنند.

اے ۰ دائرہ باہر $BL \leftarrow 0$ ۰ $BL \leftarrow 1$ اے فرانس

۰ اے فرانس باہر $BL \leftarrow 0$ ۰ $BL \leftarrow 1$ صفر

ہر پندرہ سال ایک بار فرانس ہر ۳۰ سال ایک بار داخل ہوتے ہیں

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار

۰ ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار ہر ۱۰ سال ایک بار



امتحان

تعداد مصرفی بسیار دارد. تکرارهای داده‌ها و دستورات بهینه‌تر می‌شود.

رابطه می‌شود. در بعضی موارد این سیستم است. اصلاً؟ مرسوم

بزرگ است. تکرارهای کارآمد در تکرارهای داده‌ها و دستورات


مقدار داده‌ها در هر سطر است. در هر سطر و در هر سطر

(حکایت)

DRAM

برای

عملیات تکرار می‌شود. در هر سطر و در هر سطر



T_1 در صورت $RD \cdot \Phi_p$ حد دفعه است

(T_2) در صورت T_2 ~~تیم با این دارم~~ ~~در صورت~~ ~~در صورت~~ ~~در صورت~~

رو به چپ
 مبنای انداخته بودیم T_2 در صورت

T_1 و T_2 در صورت BL در صورت

BL صفر شود

فرایند بردیم صفر فرایند


T_2 مبنای انداخته بودیم

T_2 نیز که انداخته بودیم

$(=)$ اینها در واقع همانند BL در BL -

$(=)$ صفر فرایند بردیم امی فرایند

همچنین فرایند بردیم not اندام فرایند



باید تمام داشته باشیم، غیره not میفرایم باید بعداً not

قدار در حجم، مقدار و افعال را بدهد

حرف و دین است. — و لنا تقدیم خاص و ابراهیم

و لنا تقدیم خاص و ابراهیم
مقدار می دهیم در افعال
ضمیمه باشند.

در خازن و ضمیمه در کتاب زبان

صرف فردوس حفظی کنند (= در زمانه هر از زمانه دائم)

رضش نیم نفر دوباره داده را نیز از هم در وقت با مقدار

احضوا کنند.

اگر کاش بگویم این است که بنا بر رضش دارد


انداغ ندان این اندازه رسم مدتی است.

توانست را که صرف نمی کند و ضمیمه اندکی زمانها با هم دهیم.

با اینجای باید رضش نیم اندر در صفت ندان که می کتاب است

مقدور است و ندانند اندکار را اینجای بدهند

DRAM کی ترقیب



در طراحى در نطرحى نپند بخازن بزرگ اى در نورد
 هم طوله لاهوت بتوانند شى و بپايم لاندر
 خازن اى ايم شود.

write

WL فعال شى داده را در BL هم نذاريم

تواند بتوجه عبور روئى هم شود.

هر دم كه در BL پائى درى خازن هم نذارى.

و WL غير فعال هم نپيم.

مقدار درى BL هم نذاريم Data در خازن قرار دارد.

خواندن

مبغض است. BL را پائى شى و نپيم

WL فعال هم نپيم.

هر دم داريم BL مقدار خازن را هم نپار.

هر دم نپوشى خازن را هم نپاريم.

هنگام خواندن نبردها است (یعنی در هر یک از نبردها)

وقتی خواندن نبردها است (که در آنجا که حافظه دارد)

↓
حافظه زیاده است.

• یعنی DRAM کند است.


• نیاز به برقراری تعداد زیادی.

• ۶۱ مدار کند است.

فصل 4 تئوری و مدارهای آمپلیفایر و منطق های دیجیتال

برای (BJT)

فرم رایج - این صورت است (BJT) b, c, E مدار




نوع نیم رسانای $bjt \rightarrow$

است: (مدار) در مدار پیوند


p, n, n در این مدل nnp در E

عده این است که 2 تا ورود داریم




پیوندهای $p-n$ ایجاد می کنیم

دو نوع ساخت



اند E عبور 4 pnp



مدار n می شود

واری pnp همانی n می شود $MOSFET$


p, n, c عتسوم عملی دارند. این p هم می تواند است

۴ nPN دارنوی لایم

بر حسب این دیدگاه در وضعی با این حالات مختلف انجام شود.

وضعیت ترانزیستور	وضعیت BC	وضعیت BE	
cut off	Reverse مغکون	Reverse مغکون	$I_B = I_E = I_C = 0$
Forward active	Reverse	forward	$I_{BC} = \beta_f I_B$ $\beta_f > 1$
saturation	Forward	forward	$I_C = \sigma \beta_f I_B$ $\sigma < 1$ $I_E = I_B + I_C$
Reverse Active	Forward	Reverse	$I_{E\sigma} = -(1 + \beta_R) I_B$ $\beta_R < 1$ $I_E = I_B + I_C$ E, C مغکون B مغکون

① اگر در وضعی مغکون باشد کل ترانزیستور قطع یا خاموش است



اندوین اینها برهم

② اگر BE در وضعیت روشن باشد ← Forward متعین

BC مقفول در این وضعیت تراز بتقویم و فعال است

اگرچه هم مقدار بسیار اندک باشد

$$I_c = \beta \neq I_B$$

بعضی $\beta \neq 1$ نبوده

لا ضرر به

I_E

مقدار کمی که

مقدار بسیار کمی دارد

دیگر BE روشن است

③ اگر هر دو در روشن باشند تراز بتقویم وضعیت اشباع می رود

$$I_c = \beta I_B$$

بزرگتر از اشباع است

$\beta > 1$ (همیشه)

بزرگتر از اشباع مقدار

$$I_E = I_B + I_C$$

در مدار مقادیر ثابت است

④ $\beta < 1$ BE ← R باشد. وضعیت active

این حالت که پیش می آید یعنی کم bios و آن طریقی است

این حالت که پیش می آید در وضعیت reverse BE ← R باشد

حالتی که در آن

جریانهای I_C و I_E منفی نیستیم جریان I_B هست.

معمولاً در ترانزیستور در فعال مستقیم یا اشباع بریکاه کنیم.

(فعال) به نیت منظورمان فعال مستقیم است.

اند فعال معکوس مدنواست و داند استور.

جریانهای هست در ترانزیستور معکولاً:

$V_{BE} \text{ (forward)} = 0.7$ } اند در صورت مستقیم عدد

$V_{BE} \text{ (saturation)} = 0.8$ } ندادند این عدد ها استفاده

$V_{CE} \text{ (sat)} = 0.2$


مهند
 معرانیست عدد ها داد استور.
 که اینها استفاده کنیم.

بر حسب وضعیت دیود. تفاوتی در V_{BE} قرار می گیرد مشخص شد.

العمله کنیم.

ادرس متفق می بودیم که R_{T1} است.

Resistor Transistor Logic RTL



از مقادیر ولتاژ خروجی مشخص شده

معدلهای کسدهی RTL را بر روی نیم

ولتاژ ورودی Low اعمال می کنیم

تا وقتی ورودی $V_{in} = 0$ روشن نشود. ولتاژ خروجی خاموش است خروجی High است.


مقدار ورودی از حدی که نیم تا بم اندازد. لا رفته رفته بیشتر V_{in} روشن می شود

در وضعیت فعال مستقیم مقدارش برابر $V_{CC} - I_C R_C$ تا اینجا

ولتاژ ورودی زیاد کنیم تا ولتاژ خروجی اشباع برود $V_{out} = V_{CE(sat)}$

خروجی V_{out} می شود و ولتاژ V_{in} صفر است

$V_{out} = 0$ خروجی اشباع Low است. Low صفر است V_{in} است



$$V_{in} = V_{IH} = \frac{R_B}{\beta R_C} [V_{CC} - V_{CE(sat)}] + V_{BE(sat)}$$

$V_{BE} = 0.7V$ در وضعیت اشباع می رود $R_B I_B$ هم داریم چون جریان می ریزد. (صفتاً 0.7V نیست چون $R_B I_B$ جریان می ریزد)

این فرمول های معادله تنظیم را می توانیم I_B را بدست بیاریم

اگر مقادیر فنبر $V_{BE} = 0.7V$ یعنی 0.7V کافی بود تا اشباع بود

در نقاط بحرانی V_M داریم باید قرارداد هم $V_{in} = V_{out}$ رابطه جریان معادله تنظیم را برای $I_C - I_B$ و این فرمول در دسترس V_M

برسیم. در BJT ها زیاد با V_M کار نداریم چون V_M زیاد می ریزد
 کار داریم

تا بعد از مختلف می توانیم پیاده سازی کرد. تا بعد از این پیاده سازی می کنیم

NAND, NOR پیاده سازی می کنیم. هدف ما این فرم NAND NOR

می توانیم در پیاده سازی (یعنی همان دو تابع اصلی می توانیم)

سهولت در رسم مدار با استفاده مناسب توانیم انجام بدهیم.

از V_{IL} تا V_{IH} داریم که $V_{IH} + V_{IL}$ است.

$V_{IH} + R_B I_{IH} + 1$ که در این فرمول V_{IH} می شود.

که خواهر در دسترس.

در این مدار توانیم $V_{IL} + V_{IH}$ است.

NAND

هر طبقه را با طبقه بعدی وصل کنیم
 افزودن E را با اتصال به زمین
 و خروجی را از C میگیریم.

	V_1	V_2	V_{out}
①	L	L	H
②	L	H	H
③	H	L	H
④	H	H	L

① هر دو ورودی خروجی مقدار H دارد.


② $V_1 \leftarrow Q_1, L \leftarrow Q_2$ خروجی

$V_2 \leftarrow H$ BE مستقیم باشد در این مدار

دارد اما چون از بالا قطع است.

مروص بودن و نبودن تا کمر ندارد.

عملی تر از اینها خواهد بود.



④ هم تریانگولر ها در صیغه اشیاع ← فردی صیغه EF اشیاع

اشیاع تریانگولر هم داریم ← ما هم خود

④ که طرفی اشیاها هم در صیغه صیغه اشیاع تریانگولر هم داریم و صیغه

اشیاع هم صیغه اشیاع

هم در صیغه داریم در تریانگولر ها برای NAND داریم

Fan in برای NAND

ما نباید بدانیم ما در باره بارش کند

$$n V_{CE} (\text{forward}) < V_{BE} (\text{forward})$$

$$\boxed{n < \frac{V_{BE} (\text{forward})}{V_{CE} (\text{sat})}} \Rightarrow n = 3$$


در این جا اشیاها هم در صیغه
 $n = 3$ می شود اگر عدد تریانگولر

در این جا هم باید n را حساب کنیم

برای NOR این مشکل را نداریم و در خودی هم ما می توانیم مشکل را حل کنیم
 اشیا V_{CE}

RTL Fan out بر پایه مدل RTL

در مدل RTL بر پایه مدل ریسر هم I_{out} و I_{in} در نظر گرفته شده است.



مدل ریسر (Resistor) و خروجی را فرجه این مدل داریم I_{out} و I_{in} در نظر گرفته شده است. I_{out} و I_{in} در نظر گرفته شده است.

I_{out} و I_{in} در نظر گرفته شده است.

I_{out} و I_{in} در نظر گرفته شده است.

I_{out} و I_{in} در نظر گرفته شده است.

I_{out} و I_{in} در نظر گرفته شده است.

بر پایه مدل ریسر

$$\frac{V_A - V_{CC}}{R_C} \geq I_{B1} + I_{B2} + \dots + I_{Bn}$$

$$I_{B1} = \frac{V_A - V_{BE(sat)}}{R_{B1}}$$

$$R_{B1} = R_{B2} = R_{B3} = \dots = R_{Bn}$$

↑
نمایند

$$\frac{V_A - V_{CC}}{R_C} \geq \frac{V_A - V_{BE(sat)}}{R_{B1}} \quad n \Rightarrow$$

$$n \leq \frac{\frac{V_A - V_{CC}}{R_C}}{\frac{V_A - V_{BE(sat)}}{R_{B1}}}$$

از V_A هم داریم مقدار مشخص
می‌شوند ترانزیستورها (انتخاب)
 V_{BE} انتخاب دارند

اما، n مقاومت با هم موازی هستند.

$$R_{total} = R_{B1} \parallel R_{B2} \parallel \dots \parallel R_{Bn}$$

$$R_{total} = \frac{R_{B1}}{n}$$

چون همه ترانزیستورها انتخاب

هستند بهترین مقاومت R_{B1}

$$I_{R_{total}} = \frac{V_A - V_{BE(sat)}}{R_{B1}/n}$$


از بهترین V_A و موازی هستند.

و از بهترین ترانزیستورها و مقاومت BE انتخاب می‌توانیم تعیین کنیم هم موازی هستند

و مقدار توانی هم در آنجا تعیین

V_A ← محدود است مقادیر محدود است .

از V_{IH} به بعد به مقدار H می آید .



اند V_{OH} به V_{OL} می افتد .

مقدار زمانی است که در این مقدار H

است به کفایت است . V_A ← V_{IH} در معرکته RTL است

آوردیم اثبات . $V_A = V_{IH}$

کدرین مقدار V_A برای ما مهم است . کدرین مقادیر V_{IH} است

و محدود است به V_{OH} .

برای RTL ، TTL — به همین روش است اما در V_{OH} .

روند کار به همین صورت است در فرمول ها معرکته می آید .

تذکره معرکته است :

الف) بدون بار مصرفی یعنی اینکه کدرین مقدار V_{OH} است



توان متوسط ← average ← میانگین توان بار و توان مصرفی ←

میانگین توان بار و توان مصرفی ← H

$$P_{cc\ avg} = \frac{I_{OH} + I_{OL}}{2} V_{CC}$$

I_{OH} : میانگین جریان خروجی در حالت V_{OH} (توان بار و توان مصرفی)

$$V_{OH} : Q(\text{off}) \Rightarrow I_C = I_{OH} = 0$$

$$V_{OL} : Q(\text{sat}) \Rightarrow I_C = I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$$

$$P_{cc} = \frac{V_{CC} - \frac{1}{2} V_{CC}}{R_C} V_{CC}$$


میانگین توان بار و توان مصرفی

میانگین توان بار و توان مصرفی

R_C collector

توان بار و توان مصرفی در خروجی قدرتی در بارها (کار می کنند)

نشان می دهد که خروجی چند در درجه اول (در بار خازنی) با خروجی در بارها (کار می کنند)



Q_1 — Q_n — Q — Q_{off} ← Q
 $\underline{V_{OH}}$ ↗
 در مدار Q ها تریستور

جریان ورودی در خروجی را با R_{total} در نظر بگیریم. بجای مقاومت ها می توانیم


$$I_{OH} = \frac{V_{CC} - V_{BE}(sat)}{R_C + R_B/n}$$

در I_{CE} نیز
 که معرّف است

$V_{OL} : Q(sat) \rightarrow$ معرّف I_{OL} است
 $I_{OL} = \frac{V_{CC} - V_{CE}(sat)}{R_C}$
 Q_1 — Q_n : off


$$P_{CC avg} = \frac{\frac{V_{CC} - V_{OL}}{R_C + R_B/n} + \frac{V_{CC} - V_{OL}}{R_C}}{2} V_{CC}$$

Diode transistor logic DTL منطق



ورودی اشباع دارد -

و خروجی اشباع



؟ ورودی اشباع مقدار پایین

و ولتاژ خروجی max

مقدار ورودی و خروجی حدی می باشد

آر لایحه : $V_{OH} : V_{in} : Low \approx 0$

رابطه بین V_{OH} و V_{OL} در لحظه اشباع می تواند در V_{OL} باشد

در لحظه اشباع $V_{OH} = V_{CC} - I_{B} R_B$ و $V_{OL} = V_{BE}$

در لحظه اشباع $V_{OH} = V_{CC} - I_{B} R_B$ و $V_{OL} = V_{BE}$

رابطه V_{OH}

۷. هم V_{DL} و فواهد را بقایند و V_{DL} را روی ترانزیستور بنویسند.

۹. ترانزیستور را در حالت V_{BE} را بیان من بیویسند (بار ورودی L

ترانزیستور V_{BE} خاموش است. Q خاموش است \Rightarrow خروجی $H \leftarrow$

$$DI(on) \rightarrow V_{x1} = V_{BE}(on) + V_{BE}(for) = 1.7$$

$$V_{DL}(on) + V_{BE}(for)$$

$$1.7 + 1.7 = 3.4$$

$$Q(LOFF) \Rightarrow V_{out} \rightarrow V_{OH} = V_{CC}$$

ورودی را از یقه نیم V_{BE} و خروجی را از یقه نیم تا ترانزیستور

و صفت فعال مستقیم، بیس، و صفت اشیاع برود.

$$\text{حال } 1.7 + 1.7 = 3.4$$

دست V_{BE} ترانزیستور را برود \Rightarrow خروجی $H \leftarrow$

تفاوت بین L ، H است.
 (صفت not را می روبر)

$$\boxed{V_{IL}} : Q(on) \text{ و } Q(for) \text{ در خروجی است}$$

$$V_{x1} = V_{DL}(on) + V_{BE}(for) = 1.7 + 1.7 = 3.4$$

$$\text{در } DI \Rightarrow V_{x1} = V_{in} + V_{D}(on) \Rightarrow V_{in} = 1.7$$

در V_{IH} به سمت فراموشی \rightarrow V_{OH} \leftarrow forward active \rightarrow V_{OL}

در نتیجه امپدانس داریم برابر V_{OL} با V_{OH}

از طرفی DI روشن است \Rightarrow بازتابش ورودی V_{OL} $\rightarrow V_{OH}$

$$V_{OH} = \frac{V_{in} + V_{OL}(n)}{n}$$

$$V_{in} = 0.7$$

وقتی V_{OL} با V_{OH} در وضعیت Forward قرار می‌گیرد.

و این ورودی با بازخورد امپدانس می‌گیرد V_{IH}

زمانی که بازتابش امپدانس فعال است.

$$Q(sat) \Rightarrow V_{OL} = V_{OL}(n) + V_{BE}(sat)$$

$$\Rightarrow V_{OL} = 0.7 + 0.7 = 1.4$$

$$DI \Rightarrow V_{OL} = V_{in} + V_{OL}(n) \Rightarrow V_{in} = V_{IH} = 1.4$$

نمی‌تواند V_{IH} با V_{OL} فقط از آن است.

$$V_{OL}: Q(\text{sat}) \Rightarrow V_{out} = V_{CE}(\text{sat}) = 0.2$$

اگر حاشیه نویز بار را بایزن نخواهیم

$$NMH = |V_{OH} - V_{IH}| = 0.9$$

$$NML = |V_{OL} - V_{IL}| = 0.9$$

مهندسی اشغال دارد یعنی در منطق بالا می توانیم تا 0.2 ولت نویز وارد کنیم. در پایین مقدارش هم کم است. یعنی نامتقارن است.


تبدیل نویز به حاشیه نویزها هم نزدیک باشند (معمولاً مدارات غیر

در هم و تغییرات حاشیه نویزها را می بینیم بجای این حاشیه نویزها متقارن شوند و اندک تفاوت نداشته باشند.

DTL (اصطلاح شوره)

R_D تا نیم روی و سایر مدارها تا نیمی بر این مدار است و می توانیم

تحقیق بار را به کمک سرعت به میز دست روی دهد. تا اینکه از خودی دست را بگیرد و تا نیمی بر این مدار است و می توانیم



صدا، اصطلاح فراموش

$$V_{OH}: V_{in} = \text{Low} \approx 0 \rightarrow D_I(\text{on}) \Rightarrow V_x \approx V_{cc} +$$

$$V_O(\text{on}) \Rightarrow V_x = 0 < V_{cc}$$

$$V_{DL1} + V_{DL2} + V_{BE}(\text{for})$$

$\cdot V \quad \cdot V \quad \cdot V \quad = V_{cc}$

$$\Rightarrow Q(\text{off}) \Rightarrow V_{out} = V_{OH} = V_{cc} = 5$$

$$V_{IL}: Q(\text{for}) \Rightarrow V_x = V_{DL1}(\text{on}) + V_{DL2}(\text{on}) + V_{BE}(\text{for})$$

$$\Rightarrow V_x = 0.7 + 0.7 + 0.7 = 2.1$$

$$V_{OH}, D_1 \rightarrow 0.1 = V_x = V_{in} + V_O(\text{on}) \Rightarrow V_{in} = 4.6$$

$$V_{IL} = 1.1$$

$$V_{IH}: Q(\text{sat}) \Rightarrow V_x = V_{DL1}(\text{on}) + V_{DL2}(\text{on}) + V_{BE}(\text{sat})$$

$\cdot V \quad \cdot V \quad \cdot V$

$= 2.1 \quad \wedge$

$$V_{OH}, D_1 \Rightarrow 2.1 = V_x = V_{in} + V_O(\text{on}) \Rightarrow$$

$$V_{in} = V_{IH} = 1.8$$

بما أن $V_{BE}(\text{sat}) = 0.7$ ، فإن $V_{IL} = 1.1$ (بما أن $V_{BE}(\text{sat}) = 0.7$)

$$V_{OL}: Q(\text{sat}) \Rightarrow V_{OL} = V_{out} = V_{CE}(\text{sat}) = 0$$

اندازه‌های بازخورد - یک ورودی داریم که آنجا هم یک ورودی داریم

در ورودی این‌ها که در ورودی بازخورد و در ورودی بازخورد

$$NMH = |V_{OH} - V_{IH}| \approx 1.8$$

$$NML = |V_{OL} - V_{IL}| \approx 1.2$$

گفته: برای مدار اصل که Fan out این است

$$R_D = R_B = 5K\Omega$$

$$R_C = 2.2K$$


$$V_{CC} = 0V$$

$$\beta = 4$$

$$\delta = 1$$

DTL & NAND

DTL ایگزیرتیم : NAND چه نوع است : عکس



من V3 D2, P1 و D1 ایگزیرتیم؟ این چه نوع است؟

V_1	V_2	D_1	D_2	R_L	Q	V_{out}
L	L	on	on	off	off	H
L	H	on	off	off	off	H
H	L	off	on	off	off	H
H	H	off	off	on	sat	L

(L, H) ~~Q~~

transistor transistor logic

TTL

لا منطق ترانزیستوری است . دیود مدارم . دیود کندی کند .

ترانزیستور کندی ۲ تا دیود است .

TTL با این ۲ حالت . بهی دریا دیود کندی ترانزیستور کندی کند .

نصف از $V_{in} < V_{th}$ و نیم از $V_{in} > V_{th}$

Q_0 در $V_{in} < V_{th}$ و در $V_{in} > V_{th}$ مقدار افت را می

از $V_{in} > V_{th}$ Q_0 در $V_{in} > V_{th}$
 Q_I (انتقال) ← انتقال به BE در $V_{in} > V_{th}$
 و در $V_{in} < V_{th}$ Q_I در $V_{in} < V_{th}$

BE در $V_{in} > V_{th}$ و در $V_{in} < V_{th}$ در $V_{in} < V_{th}$

اگر $V_{in} > V_{th}$ از این می شود - تا زمانی که $V_{in} > V_{th}$ در $V_{in} > V_{th}$
 Q_I → $V_{in} > V_{th}$

برای $V_{in} > V_{th}$ و Q_0 در $V_{in} > V_{th}$ در $V_{in} > V_{th}$

V_{in}	Q_I	Q_0	V_{out}
$V_{in} < V_{th}$	sat	off	V_{cc}
$V_{in} > V_{th}$	sat	on	$V_{cc} - R_C I_C$
$V_{in} > V_{th}$	sat	sat	$V_{CE}(sat)$
$V_{in} < V_{th}$	RA	Sat	$V_E(sat)$


انتقال به BE در $V_{in} > V_{th}$

$V_{OH} : V_{cc}$


$V_{OL} : V_{CE}(sat)$

V_{IL} : ...
 V_{IH} : ...

totempole TTL $L \rightarrow$... $H \rightarrow V_{CC}$ V_{in} } ITL



... Emitters ...



A	B	Q_1	Q_0	√out
L	L	sat	off	H
L	H	sat	off	H
H	L	sat	off	H
H	H	RA	sat	L

اگرچہ BE ہمارے پاس ہے۔ تاہم BE سے تعلق رکھتی ہے۔
 BE ہمارے پاس ہے۔

اصولاً BE سے تعلق ہے۔ تاہم BE سے تعلق ہے۔

BE اور A سے تعلق ہے۔


BE اور A سے تعلق ہے۔

BE اور A سے تعلق ہے۔

BE اور A سے تعلق ہے۔

BE اور A سے تعلق ہے۔

TTL
توتپولے کے لیے باخروجی



V_{in}	Q_1	Q_2	Q_3	Q_4	V_{out}
L	sat	off	off	on	H
H	RA	sat	sat	off	L

کے ساتھ ساتھ H, L کے لیے اس کے لیے V_{in} کے لیے V_{out} کے لیے

ہی ہے

Q_1, Q_2 کے لیے $V_{in} \leftarrow Q_1$ کے لیے $V_{in} \leftarrow Q_1$ کے لیے $V_{in} \leftarrow Q_1$ کے لیے

Q5 خاموش ہے BE اسیٹن و سٹاڈرڈ کچھ اہدوں میں موجود
 انہماک میں یعنی ہے۔
 Q6 خاموش ہے

Q7 انگریزی تفسیر ہے RC کی تداہدوں میں ہے۔

BE دیکھو۔

$$N + 17 = 14$$

اُنہماک ہے 110 و سٹاڈرڈ میں داردار ہے Q8 اور میں

Q9 دیکھو اُنہماک ہے RC و جہاں ہے انہماک میں تفسیر داردار۔

سڈر دیکھو ہے RC ، RB طور ہے ہے اُنہماک میں ہے۔

$$V_{CC} - V_{BE} (\text{اُنہماک}) - V_D - RC I_{base}$$

اُنہماک I_{base} صرف ٹرانزیسٹور کے طور میں ہے۔

$$V_{OH} = V_{CC} - 12 V_D$$

در صورتی کہ یہاں انہماک ہے۔ جہاں ہے V_D یا انہماک میں ہے۔

ہے انہماک RI صرف ٹرانزیسٹور۔

دیکھو h ہے نہایت۔

ہے انہماک $P.O$ یا $P.D$ انہماک میں ہے۔ انہماک میں ہے۔

دیکھو h ہے نہایت۔

در این جا در مورد مقاومت محدودیت نذاع. محدودیت Φ برانندستور
 به اشیاع بردن کبرنورد.

Φ اشباع Φ_0 اشباع

$$0.18 + 0.18 + 0.17$$

Φ خاموش است.


$$V_m = V_{CE(sat)} + V_{BE(sat)}, 0$$

\leftarrow است

دید را از نظر نذاع Φ من توانت روشن کرد.

و به اورد. Φ خاموش.

خروجی Φ_0 (اشباع) V_{CE}



توانت استور آفر به اورد من است.

V_{in}	Q_1	Q_s	Q_o	V_{out}
L	sat	off	off	H-I
H	RA خارج	sat	sat	L ($V_{ce}(sat)$)

وقت دورہ Low ات Q_1 ← اسیج

Q_o خارج Q_s خارج

خروج ← (H-I) ات

وقت کے H-I میں فراہم کیے جانے والے انسانی

قوت کے H-I میں زیادہ دقتیں۔ حالات کا یہ کہ انسان کی فزیکل

open collector ات سے Low کی رہے


H پریم۔ فراہم کرنے کے لئے، اگرچہ کہ اس وقت پریم

open collector

ات

at P.V. پریم باقی ماندت k_1 k_2 اور k_3 کے لئے

دوسرے پریم باقی ماندت کے لئے H پریم




بہاؤ (at) کے لئے اس کے لئے P.V. پریم

طراحی سیم پیچ TTL

multiple B و C NAND

open c TTL: طراحی سیم پیچ و سیم پیچ

open c سیم پیچ و سیم پیچ



سیم پیچ و سیم پیچ در پ.و. سیم پیچ و سیم پیچ در پ.و. سیم پیچ و سیم پیچ در پ.و.

(wired and) . wired and des
 $\bar{A} \cdot \bar{B}$ (ویرگول)
 $\bar{A} + \bar{B}$ (ویرگول)


A	B	Q _{1A}	Q _{5A}	Q _{1B}	Q _{5B}	Q _{6B}	V _{out}
L	L	sat	off	off	sat	off	H
L	H	sat	off	off	RA	sat	L
H	L	RA	sat	sat	sat	off	L
H	H	RA	sat	sat	RA	sat	L

$\overline{A+BC}$ - $\overline{A+BC}$ mux $\overline{A+BC}$

$\overline{A+B}$ x NOR $\overline{A+B}$ open collector ; $\overline{A+B}$

totempole

NOR $\overline{A+B}$ TTL



$\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_A
 $\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_B
 $\{ \text{پنجشنبه, شنبه, یکشنبه} \}$ \rightarrow Q_P
 $\{ \text{دوشنبه, سه شنبه, چهارشنبه} \}$ \rightarrow Q_S
 $\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_0
 $\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_{out}

A	B	Q_A	Q_S	Q_B	Q_P	Q_0	Q_{out}
L	L	sat	off	sat	off	on	off
L	H	sat	off	RA	sat	off	sat
H	L	RA	sat	sat	off	off	sat
H	H	RA	sat	RA	sat	off	sat

Q_P روزهای پنجشنبه، شنبه، یکشنبه است. Q_S روزهای دوشنبه، سه شنبه، چهارشنبه است.

Q_B روزهای یکشنبه، دوشنبه، سه شنبه است. Q_0 روزهای دوشنبه، سه شنبه، چهارشنبه است.

روزهای پنجشنبه، شنبه، یکشنبه \rightarrow Q_A
 روزهای دوشنبه، سه شنبه، چهارشنبه \rightarrow Q_B
 روزهای یکشنبه، دوشنبه، سه شنبه \rightarrow Q_P
 روزهای دوشنبه، سه شنبه، چهارشنبه \rightarrow Q_S
 روزهای یکشنبه، دوشنبه، سه شنبه \rightarrow Q_0
 روزهای سه شنبه، چهارشنبه، پنجشنبه \rightarrow Q_{out}

Q_A روزهای سه شنبه، چهارشنبه، پنجشنبه است.
 Q_B روزهای یکشنبه، دوشنبه، سه شنبه است.
 Q_P روزهای پنجشنبه، شنبه، یکشنبه است.
 Q_S روزهای دوشنبه، سه شنبه، چهارشنبه است.
 Q_0 روزهای دوشنبه، سه شنبه، چهارشنبه است.
 Q_{out} روزهای سه شنبه، چهارشنبه، پنجشنبه است.

Q_P, Q_0 روزهای پنجشنبه، شنبه، یکشنبه است.


Q_A روزهای سه شنبه، چهارشنبه، پنجشنبه است.
 Q_B روزهای یکشنبه، دوشنبه، سه شنبه است.

$$Q_{out} = \overline{A} \cdot \overline{B} = \overline{A+B}$$

$F = \overline{AB} + CD$ \rightarrow totempole \rightarrow با استفاده از

لازم است (گاهی است از پایه ای استفاده کنیم)
 AND گیت دو ورودی

totempole در خروجی FANOUT



V_o : high \rightarrow خروجی FANOUT در حالت اول

V_o : Low \rightarrow حالت دوم در خروجی

ام $V_o \leftarrow$ high \rightarrow $Q(**)$ در حالت اول RA ورودی

$F =$ جریان خروجی تأثیر در RA دارد و در نهایت به RA می‌رسد

- V_o : Low $Q(**)$ sat
- Q_I RA
- Q_3 sat
- $Q(*)$: sat

حساب جریان خروجی در حالت اشباع

$$I'_{IL} = \frac{V_{CC} - V_{BE, *}(sat) - V_{CE, *}(sat)}{R_B}$$

$$\eta = \frac{I_{OL}}{I'_{IL}}$$

پ
توان خروجی

توان خروجی I_{OL}

$$I_{OL} = I_{C, *} = \beta I_{B, *}$$

توان خروجی
توان ورودی

$$I_{B, *} = I_{E, S} - I_{R, D}$$

$$I_{E, S} = I_{B, S} + I_{C, S}$$

$$I_{R, D} = \frac{V_{BE}(sat)}{R_D}$$

$$I_{B, S} = I_{C, S} (\beta R + 1) I_{B, S}$$

$$I_{B, S} = \frac{V_{CC} - V_{B, C, I} (R) - V_{BE, S}(sat) - V_{BE, *}(sat)}{R_B}$$

$$I_{C, S} = \frac{V_{CC} - V_{CE, S}(sat) - V_{BE, *}(sat)}{R_C}$$

توان خروجی و توان ورودی و توان تلفات

توان خروجی

طراحی سیستم منطقی با TTL :

۴ مدل بار اتصال ده از open c

این بارها استاندارد از open c and Direct ای دارند

multiple E در ورودی عبارتی در خروجی یعنی NAND

اینجا هم بارهای استاندارد از multiple E بارهای

بارهای ایتم در ورودی این بارها استاندارد از totemple NAND



ای دارند
 حالت خروجی AND ای دارند

تولید بارهای multiple E NAND عبارتی و not ای دارند

