



مبانی الکترونیک دیجیتال

جلسه اول



چرا الکترونیک دیجیتال؟

- ✓ در حال حاضر نیمه رساناها دنیای ما را احاطه کرده‌اند. حتی در ماشین لباس شویی و اسباب بازی‌ها هم پیدا می‌شوند
 - ✓ در حال حاضر دنیای ارتباطات و فن آوری اطلاعات به شدت به نیمه رساناها و داده‌های دیجیتال وابسته است



روند رو به رشد الکترونیک دیجیتال

اولین ماشین های محاسبه مکانیکی بودند



برخی از مشکلات این ماشین ها


- ✓ پیچیدگی و هزینه ای طراحی
- ✓ هزینه ای بالای ساخت (بیش از ۲۵۰۰۰ قطعه)
- ✓ سرعت بسیار پایین

روند رو به رشد الکترونیک دیجیتال

بعد از ماشین های مکانیکی از رله ها برای بیاده سازی منطق های بسیار ساده استفاده شد.

رله ها ابزارهای نیمه مکانیکی و نیمه الکتریکی هستند.

رله ها هنوز هم استفاده دارند.



روند رو به رشد الکترونیک دیجیتال



سپس برای ساخت پردازشگر با قابلیت های بیشتر از لامپ خلا استفاده شد.
لامپ خلا در ابتدا فقط کاربرد آنالوگ داشت.

روبرویی با مشکلات بزرگ


✓ قابلیت اطمینان پایین

✓ توان مصرفی بسیار بالا

✓ هزینه‌ی بسیار زیاد

روند رو به رشد الکترونیک دیجیتال


اختراع اولین ترانزیستور و آغاز انقلاب کامپیوتر



THE FIRST TRANSISTOR AS IT WAS PATENTED BY THREE NOBEL PRIZE-WINNING BELL LABORATORIES SCIENTISTS


روند رو به رشد الکترونیک دیجیتال

مقایسه نسبت قدرت پردازش به هزینه برای تکنولوژی های متفاوت




روند رو به رشد الکترونیک دیجیتال

کاهش سایز ترانزیستورها ← امکان مجتمع سازی، کاهش ابعاد مدار، کاهش توان مصرفی




روند رو به رشد الکترونیک دیجیتال

افزایش تعداد ترانزیستورها ← امکان پیاده سازی مدارهای پیچیده تر ، کارایی بیشتر




روند رو به رشد الکترونیک دیجیتال

افزایش فرکانس بالس ساعت ← افزایش سرعت مدار . برداش بیشتر در واحد زمان




جایگاه درس بین درس های رشته کامپیووتر




فیزیک و مدار الکتریکی

مدار منطقی ✓

جایگاه درس بین درس های رشته کامپیووتر




مدار الکترونیکی ✓



الكترونيك ديجيتال ✓

جایگاه درس بین درس های رشته IT



سرفصل های اصلی درس


- ✓ مبانی برق و الکترونیک
- ✓ آشنایی با نیمه هادی ها و ترانزیستورها
- ✓ منطق کلید زنی و طراحی گیت با استفاده از شبکه های کلید
- ✓ مشخصات ایستا و پویای گیت
- ✓ معرفی چند خانواده های منطقی مهم
- ✓ بررسی چند نمونه از مدارهای خاص

جلسه آینده ...

- ✓ مبانی برق
- ✓ قانون های ولتاژ و جریان
- ✓ مفهوم توان

مبانی الکترونیک دیجیتال

جلسه دوم



پیشوند مقدارها


علامت	اسم	ضریب	ضریب با نماد علمی
T	Tera	1000000000000	10^{12}
G	Giga	1000000000	10^9
M	Mega	1000000	10^6
K	Kilo	1000	10^3
m	milli	.001	10^{-3}
μ	micro	.000001	10^{-6}
n	nano	.000000001	10^{-9}
p	pico	.000000000001	10^{-12}
f	femto	.000000000000001	10^{-15}



واحدهای الکتریکی

کمیت	نماد کمیت	واحد در سیستم بین المللی (SI)	نماد واحد
Charge	Q	coulomb	C
Energy	W	joule	J
Power	P	watt	W
Potential difference	V	volt	V
Current	I	Ampere	A
Resistance	R	ohm	Ω
Conductance	G	Siemens	S
Capacitance	C	farad	F
Inductance	L	Henry	H
Impedance	Z	ohm	Ω
Frequency	F	Hertz	Hz

بار الکتریکی



✓ بار الکتریکی دو نوع مثبت و منفی دارد .

✓ بار الکتریکی یک کمیت گسسته است . یعنی بار الکتریکی ضریبی از بار الکتریکی یک الکترون است . یک کولن باری به اندازه 6.25×10^{18} الکترون را دارد .

✓ پتانسیل الکتریکی ، انرژی واحد بار الکتریکی است .

✓ با زیاد شدن اختلاف پتانسیل الکتریکی نیروی بین بارهای مثبت و منفی برای جذب و خنثایشدن بیشتر می شود .


انرژی و توان

$$W = V \times Q$$

✓ انرژی امکان انجام کار است.

✓ توان، آهنگ (سرعت) تولید یا مصرف انرژی است.

$$P = \frac{W}{T}$$




قانون وات

$$P = \frac{W}{T} = \frac{V \times Q}{T} = V \times I = R \times I^2 = \frac{V^2}{R}$$

اختلاف پتانسیل الکتریکی

✓ پتانسیل الکتریکی را می‌توان با قدرت ایجاد شده توسط پمپ آب یا ارتفاع آب مقایسه کرد.



$$V = \frac{W}{Q}$$



جريان الکتریکی

$$I = \frac{Q}{T}$$

✓ جریان الکتریکی شار بار الکتریکی مثبت در واحد زمان است.




✓ بار مثبت با از دست دادن انرژی جریان می یابد و به پتانسیل کمتر می رسد.

✓ بنابراین جریان مثل ولتاژ کمیت جهت داری است.

✓ علامت منفی در جریان الکتریکی را می توانیم به صورت جریان بارهای منفی در آن جهت یا جریان بارهای مثبت در جهت مخالف فرض کنیم.

جریان الکتریکی



جریان بار الکتریکی را می توان با شار آب مقایسه کرد.

رابطه‌ی ولتاژ و جریان

اگر اختلاف پتانسیل الکتریکی به دو سر یک ماده اعمال کنیم شاید جریان الکتریکی ایجاد شود.

$$R = \frac{V}{I}$$

به نسبت ولتاژ بر جریان مقاومت الکتریکی می‌گویند.

$$G = \frac{I}{V}$$

به نسبت جریان بر ولتاژ هدايت الکتریکی می‌گویند.


قانون اهم



$$I = \frac{V}{R}$$

$$V = I \times R$$

نسبت ولتاژ و جریان در عناصر مختلف



نمودار جریان بر حسب ولتاژ را با اندازه‌گیری و تست می‌توان بدست آورد.



شیب خط وصل کننده‌ی هر نقطه از نمودار به مبدأ نشان‌دهنده‌ی هدايت نقطه‌ای در ولتاژ مشخص شده است.


مقاومت و هدايت ارتباط عکس دارند.



مقاومت یک عنصر خطی است. (شیب ثابت)

اگر شیب ثابت نباشد عنصر غیر خطی است.

باید ولتاژ و جریان را حس کنیم!



عناصر خطی و غیر خطی

- ✓ عناصر خطی فقط مقاومت، سلف و خازن هستند.
- ✓ هدایت الکتریکی مقاومت در برابر عبور جریان مستقل از فرکانس است.
- ✓ هدایت الکتریکی سلف و خازن در برابر عبور جریان با فرکانس تغییر می‌کند.

Impedance = resistance + capacitance + inductance



: رفتار مقاومت در برابر اعمال ولتاژ Resistance




: رفتار خازن در برابر اعمال ولتاژ Capacitance

: رفتار سلف در برابر اعمال ولتاژ Inductance

: اسم کلی برای توصیف نسبت ولتاژ به جریان Impedance

: اسم کلی برای توصیف نسبت جریان به ولتاژ Conductance

منبع ولتاژ و جریان



✓ ژنراتورها انرژی را از شکل مکانیکی به شکل

الکتریکی تبدیل کنند.

✓ باتری ها انرژی را از شکل شیمیایی به شکل

الکتریکی تبدیل کنند.

✓ سلول های خورشیدی انرژی را از شکل

الکترومغناطیسی به شکل الکتریکی تبدیل کنند.

✓ منبع ولتاژ ایده آل مستقل از جریان گذرنده از آن

دو سر خود ولتاژ ثابتی را تولید می کند.

✓ منبع جریان ایده آل مستقل از ولتاژ دو سرش.

جریان ثابتی را عبور می دهد.

جلسه آینده...

✓ قانون ولتاژ کریشهف

✓ قانون جریان کریشهف

مبانی الکترونیک دیجیتال


جلسه سوم




تعریف ها

مان الکتریکی گره شاخه اختلاف پتانسیل V_{ab} اتصال سری و موازی

$$\begin{aligned}V_{ab} &\neq \left\{ \begin{array}{l} V_a + V_b \\ V_a - V_b \end{array} \right. \\&= V_a - V_b\end{aligned}$$




المان الكتریکی گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی




تعريف ها

المان الكترىكي گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی




تعريف ها

المان الكتروني گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی




تعريف ها

المان الكتروني گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی




تعريف ها

المان الكتروني گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی



تعريف ها

المان الكتروني گره شاخه اختلاف پتانسیل Vab اتصال سری و موازی




تعريف ها

المان الكتروني گره شاخه اختلاف پتانسیل V_{ab} اتصال سری و موازی




$$V_{ab} = V_a - V_b$$

$$V_{ba} = V_b - V_a$$




تعريف ها


المان الكتروني گره شاخه اختلاف پتانسیل V_{ab} اتصال سری و موازی




✓ عناصر سری : عناصر پشت سر هم بدون انشعاب




✓ عناصر موازی : اتصال نظیر به نظیر سرهای المان ها



معرفی مختصر بعضی از عناصر الکتریکی



قوانين ولتاژ و جریان کیرشهف



✓ قانون بقای انرژی \leftarrow قانون ولتاژ کیرشهف : KVL

✓ قانون بقای ماده ، بار \leftarrow قانون جریان کیرشهف : KCL

✓ این قوانین برای مدارهای فشرده قابل استفاده هستند

✓ برای بررسی مدارهای گسترده احتیاج به علم الکترومغناطیس داریم

✓ ابعاد مدار فشرده در مقابل طول موج سیگنال های موجود در مدار باید ناچیز باشد

قانون ولتاژ کیرشیف



✓ قانون بقای انرژی

✓ در یک مدار بسته، اگر از یک نقطه شروع به حرکت کنیم، ممکن است باگذر از هر المان ولتاژ تغییر کند، اما با رسیدن به نقطه اول، به همان ولتاژ خواهیم رسید.

قانون ولتاژ کیرشیف



✓ جمع جبری ولتاژ شاخه ها در یک مدار بسته صفر است.

$$V_{Gnd} + V_{battery} - V_{resistor} = V_{Gnd}$$

$$+ \\ - V_{Gnd} = - V_{Gnd}$$


$$V_{battery} - V_{resistor} = 0$$

$$V_{battery} = V_{resistor}$$

$$V_{Gnd} + V_{battery} = V_{cc}$$


$$V_{cc} = V_{battery}$$

قانون جریان کیرشوف



✓ قانون بقای بار

✓ مقدار باری که به گره وارد می شود با مقدار باری که از آن خارج می شود برابر است.



✓ جمع جبری جریان های یک نود صفر است.

$$I1 = I2 + I3 + I6$$

$$I6 = I4 + I5$$

$$I1 = I2 + I3 + I4 + I5$$

$$+I1 - I2 - I3 - I6 = 0$$

$$+I6 - I4 - I5 = 0$$

$$I1 = I2 + I3 + I6$$

$$I6 = I4 + I5$$


جلسه آینده...

✓ حل مثال و تمرین در مورد KVL و KCL

✓ معادل تونن و نورتن


مبانی الکترونیک دیجیتال

جلسه چهارم



مثال

حل کردن مدار : بحسب آوردن ولتاژ همه نودها و جریان همه شاخه ها



KCL a:

$$I_1 = I_2 = I$$

KVL:

$$V_{cc} - I_1.R_1 - I_2.R_2 = 0$$

KCL a & KVL :


$$V_{cc} = I.R_1 + I.R_2 = I(R_1+R_2)$$



$$I = V_{cc} / (R_1+R_2)$$

$$V_a = I(R_2)$$

مثال



KCL at node:

$$I_{source} = I_1 + I_2$$

KVL:

$$+I_1.R_1 - I_2.R_2 = 0 \text{ or } I_1.R_1 = I_2.R_2 = V_a$$

$$I_{source} = V_a/R_1 + V_a/R_2$$

$$I_2 = V_a/R_2 \rightarrow I_2 = I_1.R_1/R_2 \rightarrow I_2/I_1 = R_1/R_2$$

$$I_{source} = I_1 + I_2 = V_a/R_1 + V_a/R_2 = (R_2.V_a + R_1.V_a)/(R_1.R_2)$$

$$I_{source} = V_a(R_1+R_2)/(R_1.R_2)$$


$$V_a = I_{source}(R_1.R_2)/(R_1+R_2)$$

$$I_1 = V_a/R_1$$

$$I_2 = V_a/R_2$$

معادل تونن و نورتن

✓ به جای هر مدار خطی تغییر ناپذیر با زمان می توان مدارهای معادل زیر را قرار داد




Short circuit :

$$I = V_{th} / R$$

مدار تونن ✓

Open circuit :

$$V = V_{th}$$



Short circuit :

$$I = I_{no}$$

مدار نورتن ✓

Open circuit :

$$V = I_{no} . R$$


✓ تبدیل مدار تونن به نورتن و برعکس

$$I_{th} = I_{no} \rightarrow I_{no} = V_{th}/R$$

$$V_{th} = V_{no} \rightarrow V_{th} = I_{no} . R$$

$$R_{th} = R_{no}$$

مثال



KCL 1:

$$I_2 = I_3$$

KCL 2 :

$$I_1 = I_2 + I_4$$

KVL 1:

$$V_{cc} - I_1.R_1 - I_2.R_2 - I_3.R_3 = 0$$

KVL 2:

$$V_a - I_4.R_4 + I_2.R_3 + I_2.R_2 = V_a$$

$$-I_4.R_4 + I_2.R_3 + I_2.R_2 = 0$$

$$\rightarrow I_2(R_2+R_3) = I_4.R_4$$

$$\rightarrow I_4 = I_2((R_2+R_3)/R_4)$$


KVL 1 & KCL 2:

$$V_{cc} - (I_2+I_4)R_1 - I_2.R_2 - I_2.R_3 = 0$$

& KVL 2:

$$V_{cc} - I_2[((R_2+R_3+R_4)/R_4).R_1 - R_2 - R_3] = 0$$

مثال



KCL a :

$$+I_1 + I_2 - I_3 = 0 \rightarrow I_1 + I_2 = I_3$$

KVL 1:

$$+V_1 - I_1.R_1 - I_3.R_3 = 0$$

KVL 2:

$$+V_2 - I_2.R_2 - I_3.R_3 = 0$$

KVL 3:

$$V_a - I_3.R_3 = 0 \rightarrow V_a = I_3.R_3 \quad \& \quad I_3 = V_a/R_3$$

KVL 1 & KVL 3:

$$V_1 - I_1.R_1 = V_a \rightarrow I_1 = (V_1-V_a)/R_1 : \text{ohm's law}$$


KVL 2 & KVL 3:

$$V_2 - I_2.R_2 = V_a \rightarrow I_2 = (V_2-V_a)/R_2 : \text{ohm's law}$$


KCL a:

$$I_3 = I_1 + I_2 \rightarrow V_a/R_3 = (V_1-V_a)/R_1 + (V_2-V_a)/R_2$$


حل مثال قبل با استفاده از معادل نورتن



✓ در بعضی موارد تبدیل کردن مدارهای خطی تغییر ناپذیر با زمان به معادلهای نورتن یا تونن، حل مدار را راحت‌تر می‌کند.



✓ در این مورد خاص با تبدیل منابع ولتاژ و مقاومت‌های آن‌ها به معادل نورتن، حل مدار را سریع‌تر می‌کند.



✓ سه مقاومت موازی و دو منبع جریان ساده خواهند شد.

جلسه آینده...


✓ تقسیم ولتاژ و تقسیم جریان

✓ المان های سری و موازی






✓ مدار باز و مدار کوتاه

مبانی الکترونیک دیجیتال

جلسه پنجم




اتصال باز ، اتصال کوتاه




Cartoon by Ehsan Soltani, a high school student
from Barrie, ON, Canada.


منابع معادل




KCL: جریان منابع با هم جمع می شود



KVL: ولتاژ منابع باید یکی باشد



KCL: جریان منابع باید یکی باشد



KVL: ولتاژ منابع با هم جمع می شود

مقاومت ، خازن و سلف های معادل



$$R_{\text{total}} = \sum R_i$$

$$i_1 = i_2 = \dots$$




$$\frac{1}{C_{\text{total}}} = \sum \left(\frac{1}{C_i} \right)$$

$$q_1 = q_2 = \dots$$




$$L_{\text{total}} = \sum L_i$$

$$i_1 = i_2 = \dots$$




$$\frac{1}{R_{\text{total}}} = \sum \left(\frac{1}{R_i} \right)$$

$$v_1 = v_2 = \dots$$



$$C_{\text{total}} = \sum C_i$$

$$v_1 = v_2 = \dots$$




$$\frac{1}{L_{\text{total}}} = \sum \left(\frac{1}{L_i} \right)$$

$$v_1 = v_2 = \dots$$

تقسیم ولتاژ

- ✓ در مقاومت های سری ، مجموع ولتاژ های دو سر مقاومت ها برابر ولتاژ کل است (قانون ولتاژ کیرشef)
- ✓ در مقاومت های سری ، جریان مقاومت ها یکسان است (قانون جریان کیرشef)
- ✓ در مقاومت های سری ، ولتاژ دو سر هر مقاومت متناسب با آن مقاومت است




$$R_{total} = \sum R_i$$

$$I = V_{cc} / R_{total}$$

$$V_i = R_i \cdot I$$

$$V_i = V_{cc} (R_i / R_{total})$$

یک کاربرد تقسیم ولتاژ : سنسور



$$V_{out} = V_{cc} \cdot (R_{sensor} / (R_{sensor} + R_{load}))$$



✓ مقاومت الکتریکی برخی از سنسورها با تغییر یک محرک خارجی تغییر می کند

✓ محرک خارجی : نور ، رطوبت ، حرارت ، گازها ،


✓ هدف : تشخیص تغییر محرک خارجی با استفاده از سیستم دیجیتال

✓ ابزار تشخیص : سنسور به شکل مقاومت متغیر

✓ راه کار :


۱. تبدیل مقاومت متغیر به ولتاژ متغیر (تقسیم ولتاژ با مقاومت)

۲. تبدیل ولتاژ متغیر به عدد (تبدیل کننده آنالوگ به دیجیتال)



تقسیم جریان

- ✓ در مقاومت‌های موازی، ولتاژ دو سر مقاومت‌ها برابر است
- ✓ در مقاومت‌های موازی، جریان هر مقاومت متناسب با هدایت آن است



$$G_{\text{total}} = \sum G_i$$

$$V = I_{\text{source}} / G_{\text{total}}$$

$$I_i = G_i \cdot V$$

$$I_i = I_{\text{source}} (G_i / G_{\text{total}})$$

$$R_{\text{total}} = \sum R_i$$

$$G_{\text{total}} = \sum G_i$$

$$I = V_{cc} / R_{\text{total}}$$

$$V = I_{\text{source}} / G_{\text{total}}$$

$$V_i = R_i \cdot I$$


$$I_i = G_i \cdot V$$

$$V_i = V_{cc} (R_i / R_{\text{total}})$$

$$I_i = I_{\text{source}} (G_i / G_{\text{total}})$$

تقسیم جریان

- ✓ نویز: سیگنال‌های ناخواسته که از طرف محیط به مدار اعمال می‌شود.
- ✓ نویز به صورت ولتاژ به سیگنال‌های دیگر مدار اضافه می‌شود (سیم واقعی مقاومت دارد !)
- ✓ این ولتاژ ناخواسته انتقال داده را مختل می‌کند.
- ✓ یک راه بر طرف کردن مشکل ارسال جریان الکتریکی به جای ولتاژ است.



✓ استفاده از قانون جریان کیرشهف ← مستقل از ولتاژ سیم، هر جریانی که وارد سیم شود از آن خارج می‌شود.

✓ در گیرنده این جریان از مقاومت می‌گذرد و به ولتاژ تبدیل می‌شود.

مبانی الکترونیک دیجیتال


جلسه ششم



نیمه هادی ها

B	C	N	O
Al	Si	P	S
Ga	Ge	As	Se
In	Sn	Sb	Te

- هدايت الکترونیکی از طریق جایگایی بارهای الکترونیکی انجام می شود .
- بارهای مثبت در غالب پروتون و درون اتم ثابت شده اند .
- الکترون ها که قابلیت جایگایی دارند حامل بار منفی هستند .
- برخی از الکترون ها به هسته ای اتم وابستگی دارند .
- برخی دیگر در باندهای بالاتر انرژی قرار دارند و وابستگی کمتری به هسته دارند .
- اختلاف سطح انرژی الکترون های لایه ای آخر با بقیه ای الکترون ها ، مشخص کننده ای خصوصیات الکترونیکی آن جسم است .



نیمه هادی های نوع مثبت و منفی


- از اضافه کردن ناخالصی به شبکه‌ی کریستال نیمه رسانا نیمه هادی‌های مثبت و منفی به وجود می‌آید.

- نیمه هادی نوع مثبت در خود بارهای آزاد از جنس مثبت دارد.

- نیمه هادی نوع منفی در خود بارهای آزاد از جنس منفی دارد.

- نیمه هادی‌های نوع مثبت و نوع منفی باردار نیستند.

http://www.play-hookey.com/semiconductors/basic_structure.html



The number of electrons increases by one from left to right in each row:						
Period	II	III	V	VI	VII	He
2	B	C	N			
3	Al	Si	P	S		
4	Zn	Ga	Ge	As	Se	
5	Cd	In	Sn	Sb	Te	


↑ Valence band ↑ From this column across 3 electron menu ↑

What are Families II-VI?
The introduction of 2 of Family I with one of Family VI results in a conundrum in some periodic tables. In the first edition of the periodic table, the elements of Groups 13-15 of Period 4 were placed in the same horizontal row as the elements of Groups 16-17 of Period 3. This was done because the atomic radius of Boron is larger than that of Silicon. In the second edition, the elements of Groups 13-15 of Period 4 were placed in the same horizontal row as the elements of Groups 16-17 of Period 3. This was done because the atomic radius of Boron is smaller than that of Silicon.

پیوند نوع N و نوع P

- ✓ در نیمه هادی ها ، تحرک بارهای منفی از تحرک بارهای مثبت راحتتر و بیشتر است .
- ✓ بارهای آزاد مثبت و منفی در اطراف پیوند همدیگه رو خنثی می کنند .
- ✓ به این ناحیه ای خالی از بار آزاد ، ناحیه ای تخلیه می گویند .
- ✓ جابجا شدن این بارها برای خنثی شدن ، باعث ایجاد میدان الکتریکی در ناحیه ای تخلیه می شود .
- ✓ این میدان الکتریکی ناحیه ای تخلیه را ایجاد می کند و امکان تولید جریان را ندارد .


http://www.play-hookey.com/semiconductors/pn_junction.html



پیوند نوع N و نوع P

- ✓ اگر به نیمه هادی N ولتاژ مثبت و به نیمه هادی P ولتاژ منفی اعمال کنیم بارهای مثبت و بارهای منفی N جذب باتری خواهند شد \leftarrow ناحیه ای تخلیه بزرگ می شود .
- ✓ اگر به نیمه هادی N ولتاژ منفی و به نیمه هادی P ولتاژ مثبت اعمال کنیم بارهای مثبت و بارهای منفی N سستر خواهند شد \leftarrow ناحیه ای تخلیه کوچک می شود .

http://www.st-andrews.ac.uk/~www_pa/Scots_Guide/info/compi/semiconductors/pn_junction.html




پیوند نوع N و نوع P

اگر به نیمه هادی P ولتاژ مثبت و به نیمه هادی N ولتاژ منفی اعمال کنیم بارهای مشبت P و بارهای منفی N جذب باتری خواهند شد \leftarrow ناحیه‌ی تخلیه بزرگ می‌شود.

اگر به نیمه هادی P ولتاژ منفی و به نیمه هادی N ولتاژ مشبت اعمال کنیم بارهای مشبت P و بارهای منفی N سستر خواهند شد \leftarrow ناحیه‌ی تخلیه کوچک می‌شود.

http://www.st-andrews.ac.uk/~www_pa/Scots_Guide/info/comp/pассив/diode/pn_junc/pn_junc.htm



دیود

تشکیل شده از یک پیوند نیمه هادی N و نیمه هادی P

رفتار این پیوند با تغییر جهت اعمال پتانسیل الکتریکی، تغییر می‌کند.

محل برخورد دو نوع نیمه هادی به صورت طبیعی خالی از بار آزاد و در نتیجه نارسانا است.


در صورت اعمال ولتاژ بیشتر به P (بایاس مستقیم، forward bias) این محدوده‌ی خالی از بار کوچک می‌شود تا این که به کلی از بین بروید \leftarrow رسانایی

در صورت اعمال ولتاژ بیشتر به N (بایاس معکوس، reverse bias) این محدوده‌ی خالی از بار بزرگ‌تر می‌شود \leftarrow عدم رسانایی

http://www.st-andrews.ac.uk/~www_pa/Scots_Guide/info/comp/pассив/diode/diode.htm




مدل ساده‌ی دیود




دیود به عنوان کلید یک طرفه (دیود ایده آل)



در نظر گرفتن ولتاژ forward bias




در نظر گرفتن مقاومت داخلی دیود



رفتار دیود واقعی

http://www.st-andrews.ac.uk/~www_pa/Scots_Guide/info/comp/pассив/diode/chars/chars.htm



کاربردهای دیود

http://www.play-hookey.com/semiconductors/specialized_diodes.html

- ✓ یک سو سازی
- ✓ استفاده به عنوان خازن متغیر
- ✓ استفاده از دیود حساس به نور (photo diode) به عنوان سنسور یا گیرنده اطلاعات
- ✓ دیود ساعت کنندهٔ نور (LED (Light Emitting Diode))

جلسه آینده...

- ✓ ترانزیستورها
- ✓ ترانزیستورهای BJT



مبانی الکترونیک دیجیتال

جلسه هفتم



ترانزیستور چیست

- ترانزیستور یک قطعه‌ی نمیه رسانا است که سیگنال الکتریکی را تقویت می‌کند.
- کلمه‌ی **transistor** از کلمه‌های **Transfer Resistor** گرفته شده.
- اشتباه نکنید!! ترانزیستور تولید کننده‌ی انرژی نیست
- ترانزیستور مثل یک کلید عمل می‌کند که با سیگنال الکتریکی تحریک می‌شود.
- ترانزیستورها زندگی ما رو منقلب کردند.
- مدار چیپ‌ها تقریباً فقط از ترانزیستور و سیم ساخته شدند.



انواع ترانزیستور

ترانزیستورهایی که بیشتر مورد استفاده قرار می‌گیرند

• دو قطبی : Bipolar Junction Transistor



• اثر میدان : Field Effect Transistor

اگر تمایل دارید در مورد دسته‌های مختلف ترانزیستورها اطلاعات بیشتری پیدا کنید، به لینک زیر مراجعه کنید

http://en.wikipedia.org/wiki/Category:Transistor_types




ساختار ترانزیستورهای BJT




عملکرد ترانزیستور BJT

http://www.learnabout-electronics.org/bipolar_junction_transistors_05.php




رابطه‌ی ولتاژ و جریان در ترانزیستور BJT

مجموع جریان‌های وارد شونده به ترانزیستور با مجموع جریان‌های خارج شونده از آن برابر است (KCL).



$$I_E = I_C + I_B$$

با گذشتن از پایه‌های ترانزیستور و رسیدن به نود اول، جمع جبری ولتاژها صفر می‌شود (KVL).



$$V_{CB} + V_{BE} + V_{CE} = 0$$

or

$$V_{CB} + V_{BE} = V_{CE}$$

ناحیه های کار BJT


- برای این که طرز کار ترانزیستور **bjt** را بررسی کنیم، باید ببینیم هر کدام از دیودهای تشکیل دهنده ای ترانزیستور در چه وضعیتی قرار دارند
- در حقیقت ما همیشه بر اساس نیازمند برای پدیده ها مدل پیدامی کنیم. جدول زیر رفتار ترانزیستور را فوق العاده ساده توصیف می کنه. برای این که نمونه ای دقیق تر مدل ترانزیستور را ببینید به این لینک بروید و به تعداد پارامترهایی که برای توصیف رفتار ترانزیستور تعریف شده نگاه کنید!

http://en.wikipedia.org/wiki/Gummel%20%20Poon_model

BE diode bias	BC diode bias	Mode	Relation	Simple model
Reverse	Reverse	Cut off	$I_C = 0, I_B = 0, V_{BE} < .7$	Open circuit
Forward	Reverse	Active	$I_C = \beta \cdot I_B, V_{BE} = .7$	Current source
Reverse	Forward	Reverse active	$I_C = \beta R \cdot I_B, V_{BE} < .7$	$\beta R \approx 1$
Forward	Forward	Saturation	$V_{CE} = .2V, V_{BE} = .8$	Close switch


نمودار ولتاژ-جريان BJT

- در ناحیه ای قطع، مستقل از این که چه ولتاژی دو سر کلکتور تا امیتر می افته، از کلکتور جریانی نمی گذرد.
- در ناحیه ای فعال، مستقل از این که چه ولتاژی دو سر کلکتور تا امیتر می افته، از کلکتور β برابر جریان بیس می گذرد.
- در ناحیه ای اشباع، ولتاژ کمی دو سر کلکتور تا امیتر می افته، جریان کلکتور تو ناحیه ای اشباع نمی تونه از β برابر جریان بیس بیشتر بشه.



بایاس ساده‌ی ترانزیستور BJT

نقطه‌ی کار ترانزیستور : ولتاژ کلکتور-امپیر ، جریان کلکتور ، ولتاژ بیس-امپیر نقطه‌ی کار ترانزیستور ، نقطه‌ای از نمودار سه بعدی است که ترانزیستور در آن شرایط کار می‌کند .




جلسه آینده...

✓ ترانزیستورهای JFET
✓ ترانزیستورهای MOSFET

مبانی الکترونیک دیجیتال

جلسه هشتم




FET : Field Effect Transistor

ترانزیستور اثر میدان

میدان الکتریکی در این ترانزیستورها عبور جریان الکتریکی از کanal ترانزیستور را کنترل می کنند.

در این ترانزیستورها بر خلاف ترانزیستورهای BJT از پایه‌ی تحریک کننده، جریان عبور نمی کند.




FET انواع

ترانزیستورهای اثر میدان شامل دو خانواده‌ی عمدۀ هستند:

JFET : Junction FET

MOSFET : Metal Oxide Semiconductor FET



رابطه ولتاژ و جریان در ترانزیستورهای FET

$$ID = IS$$

$$IG = 0$$

$$VDS = VDG + VGS - VGS - VGD$$




$$VGD = VGS + VSD = VGS - VDS$$

N channel :


$$VD \geq VS$$

P channel :


$$VD \leq VS$$



ساختار ترانزیستورهای JFET




- ترانزیستورهای JFET از یه کانال نیمه هادی تشکیل شده اند.
- دو تکه نیمه هادی مخالف با جنس کانال به کانال متصل شده اند.
- اعمال ولتاژ به این نیمه هادی ها باعث بزرگ شدن ناحیهٔ تخلیه و در نتیجه کوچک شدن سطح موثر برای عبور جریان می شود.
- ترانزیستورهای JFET به صورت عادی جریان را از خود عبور می دهند.
- با اعمال ولتاژ مناسب به ترانزیستور می توانیم جریان را کم باقطع کنیم.



عملکرد ترانزیستور JFET

http://www.learnabout-electronics.org/fet_03.php




ناحیه های کار ترانزیستور JFET

V_p - Pinch off Voltage N: $V_p < 0$ P: $V_p > 0$
 $IDSS = ID$ when ($VGS = 0$ & $VDS = Vp$)

Channel near Source	Channel near Drain	Mode	Relation	Simple model
✗	✗	Cut off	$I = 0$	Open circuit
✓	✗	Saturation	$I = (IDSS/Vp^2) [VGS - Vp]^2$	Current source
✓	✓	Linear	$I = (IDSS/Vp^2) [2(VGS-Vp)VDS - VDS^2]$	Resistor

JFET	✗	✓
channel near Source	$ VGS \geq Vp $	$ VGS < Vp $
Channel near Drain	$ VGD \geq Vp $	$ VGD < Vp $

نمودار ولتاژ-جریان JFET




جلسه آینده...

MOSFET ترانزیستورهای ✓



مبانی الکترونیک دیجیتال

جلسه نهم



ساختار ترانزیستورهای MOSFET

- جنس نیمه رسانا در میانه ی کانال در ترانزیستورهای MOSFET تغییر می کند.
- این ساختار تشکیل دو دیود پشت به پشت را می دهد ، که جریان را عبور نمی دهد.
- ترانزیستورهای MOSFET افزایشی به صورت عادی جریان را از خود عبور نمی دهند.
- ترانزیستورهای MOSFET تخلیه ای به صورت عادی جریان را از خود عبور می دهند.



عملکرد ترانزیستور MOSFET

<http://www-g.eng.cam.ac.uk/mmg/teaching/linearcircuits/mosfet.html>



ناحیه های کار ترانزیستور MOSFET

V_t - threshold Voltage N: V_t>0 P: V_t<0
K' (W/L)

Channel near Source	Channel near Drain	Mode	Relation	Simple model
x	x	Cut off	I = 0	Open circuit
✓	x	Saturation	I = .5 (K' . W/L) [V _{GS} - V _t]^2	Current source
✓	✓	Linear	I = .5 (K' . W/L) [2(V _{GS} -V _t)V _{DS} - V _{DS} ^2]	Resistor



MOSFET	*	✓
channel near Source	V _{GS} < V _t	V _{GS} ≥ V _t
Channel near Drain	V _{GD} < V _t	V _{GD} ≥ V _t

نمودار ولتاژ-جریان MOSFET



نمودار ولتاژ-جریان MOSFET تخلیه ای

For depletion MOS:N: $V_t < 0$ P: $V_t > 0$




جلسه آینده...

تمرين برای ترانزیستورها



مبانی الکترونیک دیجیتال

جلسه دهم




مدارهای ترانزیستوری

- برای حل مدارهای ترانزیستوری باید از روابط ترانزیستور در ناحیه‌ی کار صحیح استفاده کنیم.
- همیشه تا قبل از حل کامل مدار، ناحیه‌ی دقیق کار ترانزیستورها مشخص نمی‌شود. بنابراین در بعضی از موارد باید ناحیه‌ی کار ترانزیستور را حدس زد.
- بعضی وقت‌ها برای فهمیدن ناحیه‌ی کار ترانزیستورها مجبور به سعی و خطا هستیم.



حل تقریبی NPN

در این مثال به جای حل دقیق مدار، رفتار تقریبی مدار با دو ورودی صفر و ولتاژ تعذیه بررسی شده.




$V_{be} = 0 < .7V \rightarrow$ BE diode: reverse bias

$V_{bc} = 0 - V_{cc} = -V_{cc} < .7V \rightarrow$ BC diode: reverse bias

\rightarrow Cut off region $\rightarrow I_c = 0 \rightarrow I_r = 0$

$$V_{out} = V_{cc} - I_r * r = V_{cc} - 0 = V_{cc}$$



$V_{be} \geq .7V \rightarrow$ BE diode: forward bias

$V_{bc} = V_b - V_c = (V_{cc} - I_b \cdot R_b) - (V_{cc} - I_c \cdot R_c) \geq .7$


\rightarrow BC diode: forward bias \rightarrow Saturation region

$$\rightarrow V_{ce} = .2V$$


$$V_{out} = V_{ce} = .2V \approx 0V$$

حل تقریبی

در این مثال ترانزیستور pnp استفاده شده که بر خلاف مثال قبل با سیگнал منفی تحریک و روشن می شود.



در این مدار از خاصیت هر دو ترانزیستور npn و pnp استفاده شده:




حل دقیق، روش ترسیمی

حل دقیق مدار با استفاده از رسم نمودار ولتاژ جریان

$$KVL : V_{CC} - V_r - V_{CE} = 0 \rightarrow \text{ محل تلاقی دو نمودار جواب معادله است.}$$


$$V_r = V_{CC} - V_{CE}$$



روند حل مدارهای ترانزیستوری

- ۱- ابتدا پایه های درین و سورس رو تشخیص می دهیم.
- ۲- ناحیه‌ی کار هر ترانزیستور را حدس میزنیم.
- ۳- رابطه های KVL و KCL لازم رو می نویسیم.
- ۴- با توجه به ناحیه‌ی ترانزیستورها، روابط مناسب رو در معادله‌ها قرار می دهیم.
- ۵- با حل معادله‌ها، جواب‌ها رو به دست می آوریم.
- ۶- با مقایسه‌ی جواب‌ها با فرض‌های اولیه، از درستی جواب‌ها مطمئن می شویم.
- ۷- در صورت غلط بودن جواب، فرض ناحیه کار را تغییر می دهیم و دوباره مسئله رو حل می کنیم.

مثال، NMOS، قطع



به ورودی ولتاژ $V_{in} = 0V$ را اعمال می کنیم.

هر چه از بالای این مدار به سمت پایین حرکت کنیم ولتاژ کمتر می شود.
بنابراین یا به این درین بالایی و پایه ای سورس پایینی است.

$$V_{gs} = V_g - V_s = 0 - 0 = 0$$


کانال سمت سورس بسته است \leftarrow حتماً کانال سمت درین هم بسته است

زیرا ولتاژ درین بزرگتر مساوی ولتاژ سورس است.

\rightarrow Cut off region $\rightarrow I_d = 0$

$$KCL : I_r = I_d \rightarrow I_r = 0$$

$$KVL : 5 - I_r * R = V_{out} \rightarrow V_{out} = 5$$



مثال، NMOS، خطی

به ورودی ولتاژ $V_{in} = V_{dd}$ را اعمال می کنیم.

$$V_{gs} = V_g - V_s = 5 - 0 = 5$$

کانال سمت سورس باز است \rightarrow

فرض می کنیم که ترانزیستور در ناحیه خطي است.
می دانیم که در این اختلاف ولتاژ درین تا سورس کمتر از ناحیه اشباع است.

$$KCL : I_r = I_d$$

$$I = (5 - V_{out})/1K = .5 * 1 * 2 * [2(V_{gs} - V_{th})V_{ds} - V_{ds}^2]$$

$$(5 - V_{out})/1K = [2(5-1)V_{out} - V_{out}^2]$$



$$5 - V_{out} = 1K (8V_{out} - V_{out}^2) \rightarrow$$

$$5 - V_{out} = 8K V_{out} - 1K V_{out}^2 \rightarrow$$

$$V_{out}^2 - 8V_{out} + 5m = 0 \rightarrow V_{out}^2 - 8V_{out} \approx 0$$


$$V_{out} \approx 0, 8$$

مقدار ۸ غیر قابل قبول - مقدار ۰ در شرایط خطی صدق می کند، بنابراین جواب به صورت سیار بزرگ است.



مثال، NMOS، اشباع

- جریان های گذرنده از دو مقاومت $5K$ و ترانزیستور با هم برابر هستند.
- به دلیل وجود مقاومت های یکسان بالا و پایین ترانزیستور، قطعن ولتاژ درین از $6V$ بیشتر است و ولتاژ سورس از $6V$ کمتر است.
- برای حل مدار ترانزیستور رو در ناحیه ای اشباع در نظر هی گیریم.



KCL:

جریان گذرنده از هر دو مقاومت $1M$ با هم برابر است. زیرا عیت عایق است.

KVL:

$$V_g = 12 \times [1M / (1M + 1M)] = 6V$$

فرض اشباع:

$$V_{gs} > V_{tn} \rightarrow 6 - V_s > 2 \rightarrow V_s < 4$$

$$V_{gd} < V_{tn} \rightarrow 6 - V_d < 2 \rightarrow V_d > 4$$

مثال، NMOS، اشباع

$$KCL: I_{r1} = I_{r2} = I_d = I$$

$$KVL: 12 - I \cdot 5K - V_{ds} - I \cdot 5K = 0$$

از رابطه ای جریان ترانزیستور در ناحیه ای اشباع استفاده می کنیم:

$$I = 0.5 K' n (W/L) [V_{gs} - V_{tn}]^2$$

با توجه به این که سورس و مقاومت هم پتانسیل هستند:

$$V_s = V_r = 5K \cdot I$$

حالا مقادیر رو در KCL جاگذاری می کنیم

$$I = 0.5 \cdot 2 [6 - (5K \cdot I) - 2]^2 \rightarrow I = (4 - 5K \cdot I)^2$$

$$I = 16 - 40K \cdot I + 25K^2 \cdot I^2 \rightarrow$$

$$25K^2 \cdot I^2 - 41K \cdot I + 16 = 0 \rightarrow I = 1mA, 0.64mA$$

با جواب $1mA$ ولتاژ سورس $5V$ و با جواب $0.64mA$ ولتاژ

سورس $3.2V$ می شود. بنابراین جواب $0.64mA$ جواب قابل


قبول است.

جلسه آینده...

✓ باز هم حل مدارهای ترانزیستوری

مبانی الکترونیک دیجیتال

جلسه یازدهم



مثال، NMOS، تخلیه ای

ترانزیستور تخلیه ای NMOS مثل ترانزیستور NMOS با ولتاژ منبی تحریک می شود.

* تفاوت ترانزیستور تخلیه ای با ترانزیستور عادی در این است که ترانزیستور تخلیه ای از قبل کانال دارد.

فرض می کنیم ترانزیستور در ناحیه ای اشباع قرار دارد

$$I = 0.5K'(W/L)(V_{GS} - V_t)^2 \rightarrow I = .5(0.4K^*| - 1 |^2)$$

$$2*I = (-4K^*| + 1 |^2) \rightarrow 16M^*I^2 - 10K^*I + 1 = 0$$


$$I = .5mA, .125mA \quad \text{با فرض} .5mA$$

$$V_S = 4K^*.5m = 2V \rightarrow V_{GS} = -2V : V_{GS} < V_t \rightarrow \text{سورس بسته}$$

با فرض .125mA

$$V_S = 4K^*.125m = .5V \rightarrow V_{GS} = -.5V : V_{GS} > V_t \rightarrow \text{سورس باز}$$

اگر سورس بسته باشد ترانزیستور قطع است و جریان حصر می شود. پس جواب درست است. 125mA



PMOS مثال

نکس NMOS ، برای روشن شدن ترانزیستور PMOS باید به گیت آن ولتاژ پایین تر اعمال کنیم.

$$NMOS: V_{gs} = 0 - 0 = 0 : 0 < V_{tn} \rightarrow \text{سورس بسته است}$$

به دلیل بسته بودن سورس ، ترانزیستور در ناحیهٔ قطع است.

$$PMOS: V_{gs} = 0 - 5 = -5 : -5 < V_{tp} \rightarrow \text{سورس باز است}$$

به دلیل منفی تر بودن V_{tp} از V_{gs} سورس باز است . ترانزیستور نمی‌تواند در ناحیهٔ قطع باشد . ناحیهٔ کار ترانزیستور را خطی فرض می‌کنیم.

$$KCL: I_{pmos} = I_{nmos}$$

$$I_{nmos} = 0$$

$$I_{pmos} = .5K'p(W/L) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2]$$

$$.5K'p(W/L)[2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0 \rightarrow [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$

$$2(0-5- -1)(V_{out}-5) - (V_{out}-5)^2 = 0 \rightarrow 8(V_{out}-5) + (V_{out}-5)^2 = 0$$

$$(V_{out}-5)[8+(V_{out}-5)] = 0 \rightarrow V_{out} = 5, -3$$

عدد 3- از کمترین ولتاژ تقدیم کمتر هست . عدد 5 رو با شرایط فرض شده بررسی می‌کنیم :

$$PMOS: V_{gs} = -5 < V_{tp}, V_{gd} = -5 < V_{tp} \rightarrow \text{درین و سورس باز است و ناحیه خطی}$$

مثال

در هر دو ترانزیستور NMOS درین به گیت وصل شده :

$$V_{gd} = 0 : V_{gd} < V_{tn} \rightarrow \text{درین بسته است چون ولتاژ آستانه مثبت است}$$

هر دو ترانزیستور رو در ناحیهٔ اشباع در نظر می‌گیریم :

$$KCL: I_1 = I_2$$

$$.5K'n(W_1/L_1)(V_{gs1}-V_t)^2 = .5K'n(W_2/L_2)(V_{gs2}-V_t)^2$$

$$(1/2)(5-V_{out}-1)^2 = (2/2)(V_{out}-0-1)^2$$

$$(4-V_{out})^2 = 2(V_{out}-1)^2 \rightarrow |4-V_{out}| = \sqrt{2} |V_{out}-1|$$


$$4 - V_{out} = \pm 1.4 (V_{out}-1) \rightarrow V_{out} = 2.25, -6.5$$

از این دو جواب ، 2.25 درست است . در این صورت :

$$V_{gs1} = 2.25-0 = 2.25 > V_t \rightarrow \text{سورس ترانزیستور پایین باز است}$$

$$V_{gs2} = 5-2.25 = 2.75 > V_t \rightarrow \text{سورس ترانزیستور بالا باز است}$$

به همین دلیل هر دو ترانزیستور طبق فرض ، در ناحیهٔ اشباع هستند .



یه مثال دیگه!

گیت هر سه ترانزیستور به درین آن ها وصل شده .

وجود منبع جریان نشان می دهد که ترانزیستورها خاموش نیستند .

ترانزیستورها در حالت اشباع قرار دارند .

نتیجه هی KCL در سه نود ۱ و ۲ و ۳ در رابطه هی زیر دیده می شود :

$$.5K'(W1/L1)(Vgs1 - Vt)^2 = .5K'(W2/L2)(Vgs2 - Vt)^2 =$$

$$.5K'(W3/L3)(Vgs3 - Vt)^2 = 2mA$$

$$\rightarrow 2(Vgs1 - Vt)^2 = 2(Vgs2 - Vt)^2 = 2(Vgs3 - Vt)^2 = 2mA$$

$$\rightarrow |Vgs1 - 1| = |Vgs2 - 1| = |Vgs3 - 1| = 1$$


$$V2 - V1 - 1 = \pm 1 \rightarrow V1 = V2 - 1 \pm 1$$

$$V3 - V2 - 1 = \pm 1 \rightarrow V2 = V3 - 1 \pm 1$$

$$7 - V3 - 1 = \pm 1 \rightarrow V3 = 6 \pm 1 = 5V$$

$$\rightarrow V2 = 5 - 1 + 1 = 3V$$

$$\rightarrow V1 = 3 - 1 + 1 = 1V$$



جلسه آینده ...


✓ مزایای سیستم های دیجیتال نسبت به آنalog

✓ منطق کلیدزنی و شبکه های سویچ

✓ استفاده از ترانزیستور به عنوان کلید


مبانی الکترونیک دیجیتال

جلسه دوازدهم




سیستم های آنالوگ

- در دنیای اطراف ما ، خیلی از کمیت های فیزیکی پیوسته یا نزدیک به پیوسته هستند.
- در محیط اطراف منابع نویز بسیار زیاد هستند .
- طراحی مدارهای آنالوگ سختی و پیچیدگی های زیادی دارد .





سیستم های دیجیتال

- تبدیل کردن مقادیر پیوسته به مقادارهای گسسته (زمان ، مقدار).
- مبنای کار سیستم های دیجیتال جبر بولین یا دودویی است .
- طراحی مدارهای دیجیتال روتین و روشنمند است .




چرا سیستم های دیجیتال؟

- جدا کردن نویز از دیتای اصلی
- روش های ذخیره سازی
- بهره گیری از کامپیوتر برای طراحی مدارهای دیجیتال
- امکان فشرده سازی مدارهای دیجیتال در مقیاس های بسیار بزرگ
- افزوده شدن قابلیت پردازش در سیستم های دیجیتال




شبکه‌ی کلید



منطق کلیدزنی


- در حقیقت این روابط جبری نشان دهنده‌ی راه‌هایی است که ورودی را به خروجی وصل می‌کند.
- راه دیگر برای نوشتن رابطه‌ی یک شبکه ، نوشتن مسیرهایی هست که دو طرف شبکه‌ی کلید را به هم وصل می‌کند.



$$d' + (a . (b' + c))$$


$$d' + a.b' + a.c$$

مثال



$$(a + c) \cdot (b + d)$$

$$a.b + c.d + a.d + c.b$$



$$e=0 : a.b + c.d$$

$$e=1 : a.b + c.d + a.d + c.b$$

$$\Rightarrow e'(a.b + c.d) + e(a.b + c.d + a.d + c.b)$$

$$\Rightarrow e'(a.b + c.d) + e(a.b + c.d) + e(a.d + c.b)$$

$$\Rightarrow (a.b + c.d) + e(a.d + c.b)$$


$$a.b + c.d + a.e.d + c.e.b$$

ولتاژ به جای مقدار جبری

- روابط جبری مقدارهای صفر و یک می‌گیرند.
- در مدارهای دیجیتال عموماً ولتاژ بالا نمایندهٔ یک منطقی و ولتاژ پایین نمایندهٔ صفر منطقی هستند.
- برای این که خروجی مدار منطقی ما یک و صفر منطقی شود باید بتوانیم خروجی را به ولتاژ مثبت تغذیه و ولتاژ منفی تغذیه وصل کنیم.
- یک روش برای پیاده سازی، استفاده از دو شبکهٔ ترانزیستوری است که یکی خروجی را به V_{dd} و دیگری به Gnd وصل می‌کند.
- به شبکه‌ای که خروجی را به V_{dd} وصل می‌کند، شبکهٔ بالا کشتهٔ یا **Pull Up Network** می‌گویند.
- به شبکه‌ای که خروجی را به Gnd وصل می‌کند، شبکهٔ پایین کشتهٔ یا **Pull Down Network** می‌گویند.

پیاده سازی گیت با PUN و PDN

- یک روش برای پیاده سازی گیت های منطقی این است که ورودی های مدار ، شبکه های بالا کشند و پایین کشند را کنترل کنند.
- اگر هر دو شبکه قطع باشند خروجی به هیچ ولتاژی وصل نیست و نسبت به بقیه ای مدار مقاومت زیادی از خود نشان می دهد. به این شرایط Z می گویند. Z مقدار منطقی نیست.
- اگر PUN قطع و PDN وصل باشد ، خروجی به ولتاژ منفی تغذیه وصل می شود.
- اگر PUN وصل و PDN قطع باشد ، خروجی به ولتاژ بالای تغذیه وصل می شود.
- در صورتی که هر دو شبکه وصل باشند حالت نامعلوم X پیش می آید که نامطلوب است.
- برای این که خروجی مدار فقط صفر و یک منطقی باشد باید PUN و PDN برعکس هم عمل کنند.




جلسه آینده...

✓ گیت های منطقی
✓ مشخصات گیت های منطقی

مبانی الکترونیک دیجیتال

جلسه سیزدهم



یادآوری مدارهای منطقی

حتماً مراجعت بر درس مدارهای منطقی داشته باشید!

	buffer	not
A	\triangleright	\triangleleft
	a	\bar{a}
0	0	1
1	1	0

	or	nor	and	nand	xor	xnor
A B	\triangleright $a + b$	\triangleleft $\overline{a + b}$	\square $a \times b$	$\square\triangleleft$ $\overline{a \times b}$	$\triangleleft\triangleright$ $a \oplus b$	$\triangleleft\triangleleft$ $a \ominus b$
0 0	0	1	0	1	0	1
0 1	1	0	0	1	1	0
1 0	1	0	0	1	1	0
1 1	1	0	1	0	0	1

یادآوری مدارهای منطقی

برای یادآوری جبر بولین به پیوند زیر مراجعه کنید:

http://www.play-hookey.com/digital/boolean_algebra.html

برای یادآوری طرز کار گیت های منطقی به پیوندهای زیر مراجعه کنید:

http://www.play-hookey.com/digital/basic_gates.html

http://www.play-hookey.com/digital/derived_gates.html

http://www.play-hookey.com/digital/xor_function.html

مشخصات گیت منطقی

- گیت های منطقی مدارهای الکتریکی هستند که توابع منطقی را پیاده سازی می کنند.
- در این مدارها به جای صفر و یک منطقی ، ولتاژ های مشخص به کار می رود.
- عموما ولتاژ پایین منبع برای نشان دادن صفر منطقی و ولتاژ بالای منبع برای نشان دادن یک منطقی به کار می رود.
- گیت های منطقی در قالب خانواده های مختلفی از مدارهای الکتریکی پیاده سازی می شوند.
- درس الکترونیک دیجیتال به ساختار این مدارها و مقایسه ی آن ها می پردازد.
- برای مقایسه ی این مدارها باید پارامترهای کارایی آن ها بررسی کنیم.
- این پارامترها را در دو حالت ایستا و پویا بررسی خاهیم کرد.

مشخصات ایستا

بررسی مشخصات گیت در حالتی که ورودی ها و خروجی آن ولتاژ ثابتی دارند.

- بررسی ولتاژ خروجی و ورودی
- بررسی جریان خروجی و ورودی
- بررسی توان مصرفی گیت

<http://free-books-online.org/computers/digital-logic-design/digital-circuits-and-operational-characteristics>

مشخصات ایستای ولتاژ

ولتاژهای بالا و پایین برای خروجی

VoL: ولتاژ خروجی وقتی که خروجی صفر منطقی است.

VoH: ولتاژ خروجی وقتی که خروجی یک منطقی است.

ولتاژهای بالا و پایین برای ورودی


ViL: حداقل ولتاژی که برای گیت به عنوان صفر منطقی مناسب است.

ViH: حداقل ولتاژی که برای گیت به عنوان یک منطقی مناسب است.

ولتاژ میانه (**Vm**)

ولتاژ خروجی زمانی که ورودی به خروجی وصل است.

ولتاژ میانه‌ی گیت در ناحیه‌ی تعریف نشده قرار دارد.



محدودیت در برابر نویز

- محدوده‌ی ولتاژ صفر منطقی


$$NML = V_{iL} - V_{oL}$$

- محدوده‌ی ولتاژ یک منطقی

$$NMH = V_{oH} - V_{iH}$$

- اندازه‌ی قابل تحمل نویز

$$NM = \min\{NML, NMH\}$$



مشخصه‌ی انتقال ولتاژ

(Voltage transfer characteristic) VTC


- تابع تبدیل ولتاژ ورودی به ولتاژ خروجی

- مشخصه‌ی انتقال برای گیت ایده‌آل


- مشخصه‌ی انتقال برای گیت واقعی

* بازدایی سطح ولتاژ

* حذف نویز ورودی



مشخصات ایستای جریان



جریان صفر و یک ورودی

l_{IH} : جریانی که ورودی گیت هنگام بالا بودن به خروجی می‌دهد.

l_{IL} : جریانی که ورودی گیت هنگام پایین بودن از خروجی می‌گیرد.

حداکثر جریان خروجی برای صفر و یک منطقی

l_{OH} : حداکثر جریانی که خروجی هنگام بالا بودن می‌تواند بدهد.

l_{OL} : حداکثر جریانی که خروجی هنگام پایین بودن می‌تواند بگیرد.

fan in

حداکثر تعداد ورودی که گیت می‌تواند داشته باشد.

یک اصل مهم مهندسی

برون دهی یا **fan out**: حداکثر تعداد ورودی که می‌توان به خروجی یک گیت وصل کرد.

Fan out high = l_{IH} / l_{IL} **Fan out low = l_{OL} / l_{IL}**

Fan out = min {fan out L , fan out H}

همیشه در طراحی باید بدترین شرایط را در نظر گرفت!



Recycled Stock Photo - iStock/BOB R. & TONY/Clowes - Inc. 544 4445
jphox2/6.27.8892/crop:100w&w=800

جلسه آینده...

✓ مشخصات پویای گیت

✓ بررسی پارامترهای دیگر کارایی گیت های منطقی

مبانی الکترونیک دیجیتال

جلسه چهاردهم



مشخصات پویا


بررسی مشخصات گیت در حالتی که ورودی ها و خروجی در حال تغییر هستند.

- بررسی زمان تغییر ورودی
- بررسی زمان تغییر خروجی
- بررسی زمان انتقال تغییر ورودی به خروجی

عوامل ایجاد تاخیر

- اثر خازنی (شارژ و دشارژ خازن های مدار از طریق مقاومت)
- اثر سلفی
- تاخیر در سیم های انتقال دیتا در چیپ یا در برد

بررسی زمان تغییر ورودی تا خروجی



بررسی زمان تغییر ورودی

TLH و THL

بررسی زمان تغییر خروجی

$Trise$ و $Tfall$

بررسی زمان انتقال تغییر ورودی به
خروجی

Propagation Delay
 $TpdLH$ و $TpdHL$

چرا مصرف توان سیستم های دیجیتال مهم است؟




- مدارها برای کار کردن احتیاج به منبع تغذیه دارند.
- عبور جریان از مدار باعث مصرف انرژی منبع می شود.
- در سیستم های بسیار بزرگ، مصرف انرژی هزینه های بسیار بالایی دارد.
- تعداد کامپیوترهای متوسط بسیار زیاد است.
- کامپیوترهای کوچک و قابل حمل محدودیت منبع انرژی (باتری) دارند.





توان مصرفی کل مدارهای مجتمع

- کل توان مصرفی گیت : توان ایستا + توان پویا
$$P = Ps + Pd$$
- اصولاً مصرف توان و بسیاری از پارامترها روی هم اثرگذار متقابل دارند.
- مصرف توان در سطوح مختلف طراحی قابل کنترل هست.



قانون Amdahl

- قانون امدال در مورد حداکثر بهبود یافتنگی در یک سیستم صحبت می کند.
- بهبود دادن بخشی که درصد بیشتری از سیستم را تشکیل داده، اثر بیشتری خواهد داشت.
- بنابراین برای حل یک مشکل باید ابتدا به درستی تشخیص بدیم که سهم هر بخش در ایجاد یک مشکل چقدر هست.
- باید تمرکز رو روی بخشی بگذاریم که سهم بزرگ تری در بوجود آمدن مشکل بازی میکنه.



مصالحه بین توان و تاخیر

- همیشه برای به دست آوردن چیزی باید چیز دیگه ای را از دست بدی!
- برای بهینه کردن یک پارامتر در طراحی باید پارامترهای دیگر را از حالت بهینه دور کرد
- در طرح های واقعی تعداد پارامترهای وابسته به هم و اثرگذار بی شمار است!
- دو پارامتر توان مصرفی و تاخیر با هم رابطه عکس دارند :
کاهش توان \leftarrow افزایش تاخیر، کاهش تاخیر \leftarrow افزایش توان
- در صورت مهم بودن پارامتر خاصی در طرح، با صرف هزینه و از دست دادن مزایای دیگر به هدف نزدیک می شویم.
- در صورت مهم بودن هر دو پارامتر تاخیر و توان ، طراح سعی در حداقل کردن حاصل ضرب Power Delay می کند.
- خیلی از جاها به جای مطرح کردن تنهای تاخیر یا توان مصرفی، P.D عنوان می شود.

توان مصرفی ایستا


حاصل از عبور جریان ثابت از گیت (یا هر قطعه از مدار)

• ولتاژ تغذیه ای مدار V

• جریان گذرنده از مدار در حالت ایستا I

• مقدار جریان برای خروجی صفر و یک الزاما برابر نیست.

• زمان صفر بودن و یک بودن خروجی الزاما برابر نیست.



$$Ps = VI$$


$$Ps = (\alpha)PsI + (1-\alpha)Ps\theta$$

$$PsI = V.II$$

$$Ps\theta = V.I\theta$$

توان مصرفی پویا

- حاصل از شارژ و دشارژ خازن های مدار در اثر تغییر وضعیت خروجی
- اثر خازنی کل مدار (وابسته به مدار و تکنولوژی ساخت) C
- فرکانس پالس ساعت مدار f
- مجذور ولتاژ تغذیه V^2



$$Pd = f.C.V^2$$

جلسه آینده...


بررسی موارد دیگر اثرگذار بر:

- ✓ کارایی مدارهای مجتمع
- ✓ هزینه‌ی ساخت مدارهای مجتمع
- ✓ روند طراحی مدارهای مجتمع

...

مبانی الکترونیک دیجیتال

جلسه پانزدهم



مجتمع سازی

● **مجتمع سازی**: تکنیکی که به کمک آن المان ها و سیم های متصل کننده‌ی آنها در قالب تراشه‌هایی فشرده و با اطمینان پذیری زیاد و هزینه‌ی کم ساخته می‌شوند.

● دلایل مجتمع سازی:



- مساحت بسیار کم مدار (فسردگی)
- مصرف توان بسیار کم
- نیاز به آزمون پذیری کم در سطح سیستمی
- اطمینان پذیری زیاد (کیفیت بالای اتصالات)
- سرعت بسیار زیاد (خازن‌های بار بسیار کوچک)
- هزینه‌ی ساخت کم در تولید انبوه

روند رشد

- در هر فن آوری جدید ساخت اندازه نما (فاصله‌ی بین درین تا سورس ترانزیستور) ۰.۷ برابر می‌شود.
- **قانون مور:** گوردن مور در سال ۱۹۶۵ پیش‌بینی کرد که تعداد ترانزیستورهایی که می‌توان روح سطح ثابتی از تراشه جا داد تقریباً هر ۱۸ ماه دو برابر می‌شود. این پیش‌بینی همچنان رشد ترانزیستورها را نشان می‌دهد (پیش‌بینی می‌شود که تا ۲۰۱۶ حافظه‌هایی با ظرفیت ۱۲۸ گیگابایت ساخته می‌شوند)
- در مدارهای هم زمان، مدار با پالس ساعت هم سرعت است. در حال حاضر (۲۰۱۱) با گذشت هر ۲.۷ سال سرعت مدار ۲ برابر می‌شود.
- کاهش ولتاژ تغذیه باعث کاهش توان مصرفی می‌شود. ولتاژ تغذیه در حال حاضر (۲۰۱۱) به ۰.۸۷V رسیده. با وجود این، به دلیل زیاد شدن ترانزیستورها روی یک تراشه، مصرف توان تراشه‌ها رو به افزایش است.

روند رشد

- در حال حاضر (۲۰۱۱) تعداد لایه‌های اتصالات به کار رفته در تراشه ۱۰ لایه فلز است.
- با معرفی هر فن آوری جدید، متوسط قیمت ترانزیستور کاهش پیدامی کند. در حال حاضر (۲۰۱۱) قیمت متوسط یک ترانزیستور در مدار مجتمع ۰.۰۱ میکرو سنت است.



روند طراحی تا ساخت

اطلاعات و محدودیت های مورد تیاز طرح ، حداقل فرکانس کاری ، حداکثر توان مصرفی قابل قبول ، ... توصیف سطح بالاتر به توصیفی در سطح پایین تر توصیف عملکرد یا توصیف مسیر انتقال ثبات ها استفاده از زبان های توصیف سخت افزار (HDL) و با جزئیات بیشتر را سنتر گویند.

پیاده سازی طرح با استفاده از کتابخانه های طراحی پیاده سازی مدارهای منطقی با استفاده از مدارهای الکترونیک دیجیتال

مشخص کردن جای مدارها و مسیر سیم ها، به طوری که مساحت و فرکانس بهینه شود.

تولید ماسک های مختلف برای ساخت مدار

توصیف
سیسیم

طراحی
عملکرد


طراحی
منطقی

طراحی
مداری

طراحی
جیش

ساخت

سلسله مراتب در طراحی



- طراحی مدارهای متحتم با کمک سلول های از پیش ساخته شده.(شبیه برنامه نویسی شی گرا یا استفاده از توابع کتابخانه ها)
 - قابلیت استفاده ی مجدد
 - طراحی بهینه و دقیق سلول ها
- روندرشد تکنولوژی از روند طراحی پیشی گرفته است.
- استفاده از ابزارهای اتوماتیک برای پیاده سازی طرح ها.
- دلیل رشد الکترونیک دیجیتال در مقایسه با مدارهای آنالوگ ، طراحی سلسله مراتبی است.

هزینه‌ی ساخت مدارهای مجتمع

● هزینه‌های ثابت

- مستقل از میزان تولید
- مقدار زمان و نیروی انسانی برای تولید طرح
- هزینه‌ی تجهیزات کارخانه، تحقیق و توسعه، بازاریابی، ساختمان، ...

● هزینه‌های متغیر

- متناسب با حجم تولید
- قیمت قطعات به کار رفته در محصول
- قیمت ساخت و بسته بندی
- تست محصول

$$\frac{\text{قیمت ثابت} + \text{قیمت متغیر}}{\text{تعداد محصول}} = \text{قیمت هر تراشه}$$

بارآوری

● عوامل موثر در درصد سالم بودن محصول

- مساحت تراشه (متناسب با توان چهارم مساحت)

- تکنولوژی ساخت

- پیچیدگی فرایند ساخت (متناسب با تعداد ماسک‌ها)

$$\text{تعداد همه‌ی تراشه‌ها} * \text{درصد سالم} = \text{تعداد محصول}$$

$$\frac{\text{قیمت تراشه} + \text{قیمت تست} + \text{قیمت بسته‌بندی}}{\text{تعداد محصول}} = \text{قیمت متغیر}$$


جلسه آینده...

✓ مقدمه ای بر خانواده های مدارهای دیجیتال

RDL , RTL ✓

مبانی الکترونیک دیجیتال

جلسه شانزدهم



خانواده های مختلف مدارهای دیجیتال

◀ **مجموعه های گیت های کامل** : مجموعه ای از گیت ها که با آن ها بتوان هر رابطه‌ی جبری را پیاده سازی کرد:

{not , and , or}
{nand , nor}

◀ یک خانواده از گیت های منطقی، مدارهایی هستند که خصوصیات مشترکی دارند، مثل ولتاژ تغذیه ، قابلیت به پشت هم بسته شدن ، ...

◀ برای دیدن لیستی از خانواده های منطقی به پیوند زیر مراجعه کنید:


http://en.wikipedia.org/wiki/Logic_family

RDL : and , or

http://www.play-hookey.com/digital/electronics/dl_gates.html


این گیت ها از Diode و Resistor تشکیل شده اند.

- گیت های and و or را پیاده سازی می کنند اما گیت not ندارند ← همهی توابع منطقی را با این گیت ها نمی شود ساخت.
- پشت سر هم بستن این گیت ها ممکن نیست.
- این مدارها بسیار کند هستند.



$$\text{Out} = 0 \rightarrow V_{out} = 0 + I \cdot R$$

$$\text{Out} = 1 \rightarrow V_{out} \approx V_{in} - V_f$$





$$\text{Out} = 0 \rightarrow V_{out} \approx V_{in} + V_f$$

$$\text{Out} = 1 \rightarrow V_{out} = V_{dd} - I \cdot R$$

به هم بستن گیت های RDL

• افت ولتاژ (non restoring logic)


• افزایش جریان ها (fan out)




RTL : not

http://www.play-hookey.com/digital/electronics/rtl_gates.html


- در این خانواده از **Transistor** و **Resistor** استفاده شده است.
- ترانزیستور مثل سویچ عمل می کند و خاصیت تقویت کنندگی دارد.



RTL : and , or



RTL : nand , nor



: RTL خانواده
 $V_{CC} = 3V$
 $\text{Power} \approx 20\text{mW per gate}$
 $T_p \approx 12\text{ns}$
 Noise Margin : کم

جلسه آینده...

✓ خانواده دTL
 ✓ خانواده TTL

مبانی الکترونیک دیجیتال

جلسه هفدهم



DTL


در این گیت ها مشکلات گیت های RDL با استفاده از ترانزیستور برطرف شده.

http://www.play-hookey.com/digital/electronics/dtl_gates.html

مشخصات خانواده DTL

- $V_{cc} = 5V$
- Power : 15 mW per gate
- $T_p = 30ns$
- Noise Margin : good
- Fan out = 12


DTL : nand



برای برطرف کردن مشکلات RDL از گیت not استفاده می کنیم
خاصیت تقویت کنندگی ترانزیستور در گیت
مشکلات گیت های RDL را حل می کند
برای خاموش شدن ترانزیستور از دو روش
استفاده می کنند:

- با قرار دادن دیود قرمز رنگ بین دو مدار، 7. ولت به ولتاژ تحریک ترانزیستور اضافه می شود
- به وسیلهٔ تقسیم ولتاژ بین دو مقاومت (R₃, R₄) ولتاژ کمتری به بیس ترانزیستور اعمال می شود

DTL : nor



AOI : And - Or - Invert

بمبود یافته DTL

برای افزایش حاشیه‌ی نویز صفر، دیود آبی رنگ رو اضافه می‌کنیم.
برای روشن شدن ترانزیستور باید ولتاژ ورودی حداقل مقدار زیر را داشته باشد:


$$V_e - .7 - .7 = V_g, \quad V_e - .7 = V_{in}$$

$V_{be} = .7 \rightarrow$ diode be: forward bias

$$V_{be} = V_g - 0 = V_g$$


$$V_{be} = .7 \rightarrow V_e - 1.4 = .7 \rightarrow V_e = 2.1$$

$$V_{in} = V_e - .7 \rightarrow V_{in} = 1.4$$




HDTL


- در مدارهای قبلی، ترانزیستور T_2 با جریانی که از مقاومت $2K$ می‌گذرد روشن می‌شود.
- برای افزایش سرعت در روشن شدن T_2 از ترانزیستور T_1 استفاده می‌شود. با این روش جریان زیادتری ترانزیستور خروجی را تحریک می‌کند.
- برای افزایش سرعت در خاموش شدن T_2 ، مقاومت $5K$ به بیس و زمین وصل شده است. این مقاومت با تخلیه‌ی سریع بار بیس به زمین باعث زود خاموش شدن ترانزیستور می‌شود.
- دیود بیس-امیتر T_1 به جای دیود افزایش حاشیه نویز صفر کاربرد دارد.



به هم بستن HDTL خروجی صفر



به هم بستن HDTL خروجی یک




جلسه آینده...

بررسی گیت های TTL ✓

مبانی الکترونیک دیجیتال

جلسه هجدهم



TTL

مشکلات خانواده‌ی DTL را با جایگزین کردن دیود با ترانزیستور و تغییرات جزئی دیگر برطرف کردند، به این خانواده‌ی جدید TTL می‌گویند.



دلیل کند بودن خانواده‌ی DTL :

وروڈی کند: بار موجود در بیس ترانزیستور خروجی باید در مقاومت $5K$ تخلیه شود.
خروجی کند: در صورت یک شدن خروجی، حاضر خروجی باید از طریق مقاومت شارژ شود.
http://www.play-hookey.com/digital/electronics/ttl_gates.html

مشخصات خانواده TTL

- $V_{cc} = 5V$
- Power : $11mW$
- $T_p = 10ns$
- Noise Margin : $0.4V$

ساختار خانواده‌ی TTL



- به جای دیودهای سبز و قرمز رنگ که در DTL بودند،


ترانزیستور Q1 جایگزین شد.

- دیود بیس-امیتر ترانزیستور Q2 به جای دیود آبی رنگ، حاشیه‌ی نویز را افزایش می‌دهد.


- برای افزایش سرعت شارژ خازن خروجی و کاهش مصرف توان استاتیک صفر، به جای مقاومت خروجی، ترانزیستور Q3 قرار گرفته.

- به این طبقه‌ی خروجی totem pole گفته می‌شود. برای تحریک این دو ترانزیستور مجبور به اضافه کردن طبقه‌ی میانی یا راه انداز هستیم.


TTL : not , in=0



TTL : not , in=1




TTL : not , in=Z



TTL : nand


ترانزیستور BJT با چندین امیتر

- اگر جریان از بیس به سمت هر کدام از امیترهای جاری شود، ترانزیستور روشن می‌شود.




TTL : nor

- در طبقه‌ی راه انداز تابع nor پیاده سازی می‌شود.
- برای پیاده سازی توابعی به فرم AOI چه کاری می‌توان کرد؟




TTL : buffer

- بافر از دو معکوس کننده‌ی پشت سر هم تشکیل شده.
- برای پیاده سازی توابع or و and نیز از همین روش استفاده می‌کنند.



به هم بستن



جلسه آینده...


✓ گیت با خروجی کنترل شونده

✓ گیت با خروجی گلکتور باز

✓ آشنایی با خانواده ECL


مبانی الکترونیک دیجیتال

جلسه نوزدهم



خروجی سه حالت

PUN	PDN	Out
✗	✗	High impedance Z
✗	✓	0
✓	✗	1
✓	✓	✗



• گیت های منطقی به غیر از خروجی های صفر و یک ، مقدار سومی هم می توانند داشته باشند.



• در مقدار سوم امپدانس خروجی بسیار بالا هست.

• برای تولید این حالت ، PUN و PDN هردو قطع هستند.


• کاربرد خروجی سه حالت در کنترل وصل بودن یا قطع بودن خروجی از بقیه ی مدار است.

• یکی از کاربردهای گیت های سه حالت پیاده سازی مدار انتخابگرداده است. در این کاربرد یک مدار کدگشا هر بار فقط یکی از خروجی ها را به باس متصل می کند و بقیه از باس جدا هستند.

- در خانواده های مختلف ، به روش های متفاوتی گیت سه حالته پیاده سازی می شود.
 - پیاده سازی گیت با خروجی کنترل شونده در خانواده TTL



- در گیت هایی که خروجی آن ها کلکتور باز است، PUN پیاده سازی نمی شود.
 - نداشتن PUN این امکان را می دهد تا با اتصال مستقیم خروجی های گیت های مختلف، منطق سیمی AND را پیاده سازی کنیم.
 - هر کدام از خروجی ها فعال شوند، باس مقدار صفر منطبقی پیدا می کند.
 - برای تامین یک منطقی در زمانی که همهی خروجی ها غیرفعال هستند، احتیاج به یک مقاومت خارجی بالاکشنه است.



ECL

دلیل کند بودن خانواده‌ی TTL :

- تغییر حالت ترانزیستورها به قطع و اشباع و اکتیو

راه حل


- جلوگیری از اشباع شدن ترانزیستورها؛ در اکثر خانواده‌های اصلاح شده‌ی TTL
- استفاده از خانواده‌ی منطقی ECL

http://www.play-hookey.com/digital/electronics/ecl_gates.html

مشخصات خانواده ECL

- Vee : !!!
- Power : 25mw
- T_p = 2ns
- Noise Margin : 0.4v

طرز کار گیت‌های ECL



عملکرد تفاضلی

خروجی‌های مکمل

عملکرد همه‌ی ترانزیستورها در

ناحیه‌ی فعال

• حذف زمان شارژ و دشارژ بار در ترانزیستورها

◀ افزایش سرعت

• عبور دائم جریان از همه‌ی قطعات

◀ مصرف بالای توان


مدار منبع ولتاژ مرجع

◀ جبران ساز حرارتی


• استفاده از یک منبع ولتاژ مرجع برای چندین

گیت


ساختار خانواده ECL



ECL : or & nor



ECL : and & nand



نکات دیگر در مورد خانواده ECL

- منطق حالت جریان (Current Mode Logic) محدود به ECL نیست.
- مصرف توان بسیار بالا
- عدم امکان مجتمع سازی در مقیاس وسیع
- استفاده در موارد خاص (طبقه‌ی اول شمارنده)
- انتخاب خانواده‌های جدید به جای ECL

جلسه آینده...

NMOS خانواده

- بار مقاومتی

- شبه NMOS -


مبانی الکترونیک دیجیتال

جلسه بیستم




یادآوری منطق کلیدزنی

- شبکه های ترانزیستور که با ورودی ها کنترل می شوند Active هستند.
- به شبکه هایی که با ورودی کنترل نمی شوند Load گفته می شود.




گیت با بار منفعت



گیت NMOS با بار مقاومتی

معایب


- پیاده سازی مقاومت در مدارهای مجتمع سخت هست و جای زیادی را اشغال می کند.
- در خروجی صفر توان استاتیک مصرف می کند.



حل گیت not با بار مقاومتی

VoL :

$$V_{dd} = 5V \quad V_t = 1V \\ K^*(W/L) = 1/500$$



$$V_{gs} = 5 - 0 = 5, 5 > 1 ; \quad v_{gd} = 5 - VoL ; \rightarrow t : \text{Linear}$$

$$\text{KCL} : I_r = I_t \rightarrow (5 - VoL)/R = 0.5K^*(W/L) [2(V_{gs} - V_t)V_{ds} - V_{ds}^2]$$

$$(5 - VoL)/1k = 0.5 * (1/500) [2(5 - 1)VoL - VoL^2]$$


$$(5 - VoL) = [2(4)VoL - VoL^2] \rightarrow 5 - VoL = 8VoL - VoL^2$$

این مقدار برای VoL مناسب نیست. چرا؟

حل گیت not با بار مقاومتی

VoH :

$$V_{dd} = 5V \quad V_t = 1V \\ K^*(W/L) = 1/500$$



$$V_{gs} = 0 - 0 = 0, 0 < 1 ; \rightarrow t : \text{Cut off}$$

$$\text{KCL} : I_r = I_t = 0$$


$$\text{KVL} : 5 - I_r R - VoH = 0 \rightarrow 5 - I_r R = VoH$$

$$VoH = 5 - 0 = 5$$

حل گیت not با بار مقاومتی

V_m :

V_{dd}=5V V_t=1V
K^r(W/L)=1/500



$$V_{gd} = V_m - V_m = 0, 0 < 1 \rightarrow t : \text{Saturation}$$

$$\text{KCL} : I_r = I_t$$

$$(5 - V_m) / R = 0.5 K^r (W/L) \cdot (V_{gs} - V_t)^2$$


$$(5 - V_m) / 1K = 0.5(1/500) \cdot (V_m - 0 - 1)^2$$

$$5 - V_m = (V_m - 1)^2$$

حل گیت not شبکه

V_{oL}

V_{dd}=5V | V_t=1V
K^p=100 Kⁿ=200



$$1: V_{gs} = 5 - 0 = 5, 5 > 1 ; v_{gd} = 5 - V_{oL} \rightarrow t1 : \text{Linear}$$

$$2: V_{gs} = 0 - 5 = -5, -5 < -1 ; V_{gd} = 0 - V_{oL} \rightarrow t2 : \text{Saturation}$$

$$\text{KCL} : I_{t1} = I_{t2}$$

$$0.5 K^p (W_2 / L_2) \cdot (V_{gs} - V_t)^2 = 0.5 K^n (W_1 / L_1) [2(V_{gs} - V_t)V_{ds} - V_{ds}^2]$$

$$(V_{gs2} - V_t)^2 = 4 [2(V_{gs1} - V_t)V_{ds} - V_{ds}^2]$$

$$(0 - 5 - -1)^2 = 4 [2(5 - 0 - 1)V_{oL} - V_{oL}^2]$$


$$16 = 4 [2(4)V_{oL} - V_{oL}^2] \rightarrow 4 = 8V_{oL} - V_{oL}^2$$

حتماً به جواب آخر برسید و از دو جواب به دست آمده مقدار غلط را مشخص کنید و سپس مقدار دوم را تست کنید.

حل گیت NMOS شبکه not

V_{oH} :

$V_{dd} = 5V$ $|V_t| = 1V$
 $K_p = 100$ $K_n = 200$



1: $V_{gs} = 0 - 0 = 0, 0 < 1 \rightarrow t1 : \text{Cut off}$

2: $V_{gs} = 0 - 5 = -5, -5 < 1 ; V_{gd} = 0 - V_{oL} ; \rightarrow t2 : \text{Linear}$

KCL: $I_{t1} = I_{t2} = 0$

$$0.5K'(W2/L2) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$

$$[2(V_{gs} - V_t)V_{ds} - V_{ds}^2] = 0$$


$$[2(0-5 - -1)(V_{oH} - 5) - (V_{oH} - 5)^2] = 0$$

$$-8(V_{oH} - 5) - (V_{oH} - 5)^2 = 0 \rightarrow (V_{oH} - 5)(8 + (V_{oH} - 5)) = 0$$

حل گیت NMOS شبکه not

V_m :

$V_{dd} = 5V$ $|V_t| = 1V$
 $K_p = 100$ $K_n = 200$



1: $V_{gs} = V_m - 0 = V_m ; V_{gd} = V_m - V_m = 0, 0 < 1 \rightarrow t1 : \text{Saturation}$

2: $V_{gs} = 0 - 5 = -5, -5 < 1 ; V_{gd} = 0 - V_m = -V_m ; \rightarrow t2 : \text{Linear}$

KCL: $I_{t1} = I_{t2}$

$$0.5K'(W1/L1).(V_{gs}-V_t)^2 = 0.5K'(W2/L2) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2]$$

$$4.(V_{gs} - V_t)^2 = [2(V_{gs} - V_t)V_{ds} - V_{ds}^2]$$

$$4.(V_m - 0 - 1)^2 = [2(0-5 - -1)(V_m - 5) - (V_m - 5)^2]$$

$$4.(V_m - 1)^2 = [-8(V_m - 5) - (V_m - 5)^2] ; V_m - 5 = x \rightarrow V_m - 1 = x + 4$$

$$4.(x+4)^2 = -8x - x^2$$


جلسه آینده...

NMOS 

- بار اشباع
- بار تخلیه

مبانی الکترونیک دیجیتال

جلسه بیست و یکم



گیت NMOS با بار اشباع

معایب



- یک منطقی به ولتاژ منبع تغذیه نمی‌رسد.

- هدایت شبکه‌ی بالاکشنده خوب نیست.

- در خروجی صفر، توان استاتیک مصرف می‌کند.

مزایا


- در مقایسه با شبکه NMOS احتیاج به ترانزیستور PMOS ندارد.



حل گیت not با بار اشباع

VoL

$V_{dd} = 5V$ $V_t = 1V$
 $K' n = 100$



1: $V_{gs} = 5 - 0 = 5, 5 > 1 ; V_{gd} = 5 - VoL \rightarrow t1 : \text{Linear}$

2: $V_{gs} = 5 - VoL ; V_{gd} = 0 \rightarrow t2 : \text{Saturation}$

$$\text{KCL} : I_{t1} = I_{t2}$$

$$0.5K'(W2/L2).(V_{gs}-V_t)^2 = 0.5K'(W1/L1)[2(V_{gs}-V_t)V_{ds} - V_{ds}^2]$$

$$(V_{gs2} - V_t)^2 = 2 [2(V_{gs1} - V_t)V_{ds} - V_{ds}^2]$$


$$(5 - VoL - 1)^2 = 2 [2(5 - 0 - 1)VoL - VoL^2]$$

$$(4 - VoL)^2 = 2 [8VoL - VoL^2]$$

حل گیت not با بار اشباع

VoH :

$V_{dd} = 5V$ $V_t = 1V$
 $K' n = 100$



1: $V_{gs} = 0 - 0 = 0, 0 < 1 \rightarrow t1 : \text{Cut off}$

2: $V_{gd} = 0 \rightarrow t2 : \text{Saturation}$

$$\text{KCL} : I_{t1} = I_{t2} = 0$$


$$0.5K'(W2/L2).(V_{gs}-V_t)^2 = 0$$

$$0.5K'(W2/L2).(5 - VoH - 1)^2 = 0$$

$$(5 - VoH - 1)^2 = 0 \rightarrow (4 - VoH)^2 = 0 \rightarrow VoH = 4$$

حل گیت not با بار اشباع

V_m :



$$\begin{aligned}
 1: V_{gs} &= V_m - 0 = V_m ; \quad v_{gd} = V_m - V_m = 0, \quad 0 < 1 ; \rightarrow t_1 : \text{Saturation} \\
 2: V_{gs} &= 5 - V_m ; \quad v_{gd} = 5 - 5 = 0, \quad 0 < 1 ; \rightarrow t_2 : \text{Saturation} \\
 \text{KCL: } I_{t1} &= I_{t2} \\
 0.5K'(W1/L1).(V_{gs}-V_t)^2 &= 0.5K'(W2/L2).(V_{gs}-V_t)^2 \\
 2(V_{gs1}-V_t)^2 &= (V_{gs2}-V_t)^2 \\
 2(V_m - 1)^2 &= (5 - V_m - 1)^2 \\
 2(V_m - 1)^2 &= (4 - V_m)^2 \\
 \sqrt{2} |V_m - 1| &= |4 - V_m| \\
 \sqrt{2} (V_m - 1) &= \pm (4 - V_m)
 \end{aligned}$$

گیت NMOS با بار تخلیه



معایب

- در خروجی صفر توان استاتیک مصرف می کند.

مزایا


- ولتاژ یک منطقی به ولتاژ منبع تغذیه می رسد.

- عبور جریان از شبکه ای بالاکشنه در یک منطقی خوب و در صفر منطقی کم است.



حل گیت not با بار تخلیه


VoL



$$\begin{aligned}
 &1: V_{gs} = 5 - 0 = 5, 5 > 1 ; V_{gd} = 5 - V_{oL} ; \rightarrow t1 : \text{Linear} \\
 &2: V_{gs} = V_{oL} - V_{oL} = 0, 0 > -1 ; V_{gd} = V_{oL} - 5 ; \rightarrow t2 : \text{Saturation} \\
 &\text{KCL} : I_{t1} = I_{t2} \\
 &0.5K'(W2/L2) \cdot (V_{gs} - V_t)^2 = 0.5K'(W1/L1) [2(V_{gs} - V_t)V_{ds} - V_{ds}^2] \\
 &(V_{gs2} - V_t)^2 = [2(V_{gs1} - V_t)V_{ds} - V_{ds}^2] \\
 &(0 - -1)^2 = [2(5 - 1)V_{oL} - V_{oL}^2] \\
 &1 = 8V_{oL} - V_{oL}^2
 \end{aligned}$$

حل گیت not با بار تخلیه


VoH :



$$\begin{aligned}
 &1: V_{gs} = 0 - 0 = 0, 0 < 1 ; \rightarrow t1 : \text{Cut off} \\
 &2: V_{gs} = V_{oH} - V_{oH} = 0, 0 > -1 ; V_{gd} = V_{oH} - 5 ; \rightarrow t2 : \text{Linear} \\
 &\text{KCL} : I_{t1} = I_{t2} = 0 \\
 &0.5K'(W2/L2) [2(V_{gs} - V_t)V_{ds} - V_{ds}^2] = 0 \\
 &[2(V_{gs} - V_t)V_{ds} - V_{ds}^2] = 0 \\
 &[2(0 - -1)(5 - V_{oH}) - (5 - V_{oH})^2] = 0 \\
 &2(5 - V_{oH}) - (5 - V_{oH})^2 = 0 \rightarrow (5 - V_{oH})(2 - (5 - V_{oH})) = 0
 \end{aligned}$$

حل گیت not با بار تخلیه

V_m :



1: $V_{gs} = V_m - 0 = V_m$; $v_{gd} = V_m - V_m = 0$, $0 < 1$; $\rightarrow t_1$: Saturation

2: $V_{gs} = V_m - V_m = 0$, $0 > -1$; $V_{gd} = V_m - 5$; $\rightarrow t_2$: Saturation

KCL : $I_{t1} = I_{t2}$

$$0.5K'(W_1/L_1).(V_{gs}-V_t)^2 = 0.5K'(W_2/L_2).(V_{gs}-V_t)^2$$
$$(V_{gs1} - V_t)^2 = (V_{gs2} - V_t)^2$$
$$(V_m - 1)^2 = (0 - -1)^2$$
$$(V_m - 1)^2 = 1 \rightarrow V_m - 1 = \pm 1$$

جلسه آینده...

CMOS خانواده‌ی ✓


مبانی الکترونیک دیجیتال

جلسه بیست و دوم



طراحی گیت با PDN و PUN فعال


- اگر بخواهیم خروجی مدار منطقی ما فقط مقادیر منطقی (صفر و یک) باشد، آن گاه باید شبکه‌ی بالا کشته و شبکه‌ی پایین کشته بر عکس هم روشن و خاموش شوند.
- با استفاده از قانون دمورگان و ترانزیستورهای nmos و pmos، شبکه‌هایی ساخته می‌شود که بر عکس هم کار می‌کنند.
- PUN تابع خروجی را تولید می‌کند. PDN بر عکس تابع خروجی را تولید می‌کند.



PUN	PDN	Out
✗	✗	High impedance , Z
✗	✓	0
✓	✗	1
✓	✓	✗

به دست آوردن شبکه ها از روی تابع منطقی


- یک های جدول صحت را شبکه ای بالاکشنده تولید می کند، بنابراین خود تابع $(f(x))$ را در PUN پیاده سازی می کنیم.
- صفرهای جدول صحت را شبکه ای پایین کشنده تولید می کند، بنابراین برعکس تابع $(f(x))$ را در PDN پیاده سازی می کنیم.
- به دلیل هدایت مناسب ولتاژ بالا از کانال pmos، معمولن در PUN از pmos استفاده می شود.
- به دلیل هدایت مناسب ولتاژ پایین از کانال nmos، معمولن در PDN از nmos استفاده می شود.




نمونه مدارهای CMOS استاندارد

در خانواده‌ی CMOS استاندارد :

- در PUN فقط pmos و در PDN فقط nmos استفاده می شود.
- مسیرهای موازی در PDN به جای مسیرهای سری متضایر در PUN قرار می گیرند و برعکس.
- تعداد ترانزیستورهای pmos و nmos برابر است.



پیاده سازی گیت سه حالت



- برای قطع کردن خروجی از صفر و یک منطقی ، از دو ترانزیستور استفاده می کنیم. این دو ترانزیستور بین خروجی و شبکه های بالا و پایین کشنه قرار می گیرند.
- در صورت یک بودن ورودی **Control** ، خروجی به هر دو شبکه متصل است.
- در صورت صفر بودن ورودی **Control** ، خروجی از هر دو شبکه قطع است.
- عملکردی که در بالا توضیح داده شد، ورودی **active high** را توصیف می کند.
- این ورودی اسم های دیگری چون **enable** می تواند داشته باشد.

گیت CMOS

معایب

- تعداد ترانزیستورهای زیاد.

- سرعت کم نسبت به خانواده هایی که از **BJT** استفاده می کنند.

مزایا

- ولتاژ خروجی یک منطقی ، به **Vdd** می رسد.

- ولتاژ خروجی صفر منطقی ، به **Gnd** می رسد.


- توان استاتیک بسیار بسیار ناچیز است.

- محدوده‌ی ولتاژ کاری بالا

- فرایند ساخت ساده نسبت به خانواده هایی که از **BJT** استفاده می کنند.

- اندازه‌ی کوچک مدارها و قابلیت بالای مجتمع سازی.


مزایای زیاد این خانواده باعث شده تا این خانواده بسیار متداول شود.



CMOS not حل گیت

VoL

$V_{dd} = 5V$ $|V_t| = 1V$
 $k'n = 250$ $k'p = 100$




- 1: $V_{gs} = 5 - 0 = 5, 5 > 1 ; V_{gd} = 5 - V_{oL} ; \rightarrow t1 : \text{Linear}$
 - 2: $V_{gs} = 5 - 5 = 0, 0 < -1 ; \rightarrow t2 : \text{Cut off}$
- KCL: $I_{t1} = I_{t2} = 0$
- $$0.5K'(W1/L1) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$
- $$[2(5-0-1)V_{ds} - V_{ds}^2] = 0$$
- $$8V_{ds} - V_{ds}^2 = 0$$
- $$V_{ds}(8 - V_{ds}) = 0 \rightarrow V_{ds} = -8, 0$$

CMOS not حل گیت

VoH :

$V_{dd} = 5V$ $|V_t| = 1V$
 $k'n = 250$ $k'p = 100$




- 1: $V_{gs} = 0 - 0 = 0, 0 < 1 ; \rightarrow t1 : \text{Cut off}$
 - 2: $V_{gs} = 0 - 5 = -5, -5 < -1 ; V_{gd} = 0 - V_{oH} ; \rightarrow t2 : \text{Linear}$
- KCL: $I_{t1} = I_{t2} = 0$
- $$0.5K'(W2/L2) [2(V_{gs}-V_t)V_{ds} - V_{ds}^2] = 0$$
- $$[2(0-5-1)(V_{oH} - 5) - (V_{oH} - 5)^2] = 0$$
- $$-8(V_{oH} - 5) - (V_{oH} - 5)^2 = 0 \rightarrow 8(V_{oH} - 5) + (V_{oH} - 5)^2 = 0$$
- $$(V_{oH} - 5)(8 + (V_{oH} - 5)) = 0$$
- $$(V_{oH} - 5)(3 + V_{oH}) = 0$$
- $$V_{oH} = -3, 5$$

حل گیت CMOS not

V_m :

$$V_{dd} = 5V \quad |V_t| = 1V \\ k'n = 250 \quad k'p = 100$$



$$\begin{aligned} 1. \quad & V_{gs} = V_m - V_{dd} = 0 < 0, \rightarrow t1 : \text{Saturation} \\ 2. \quad & V_{gs} = V_m - V_{dd} = 0 > -1, \rightarrow t2 : \text{Saturation} \\ \text{KCL} : \quad & I_{ds1} = I_{ds2} \\ 0.5k'n(W1/L1).(Vgs-Vt)^2 &= 0.5k'p(W2/L2).(Vgs-Vt)^2 \\ 250 * (2/2)^2 (Vm-0-1)^2 &= 100 * (5/2)^2 (Vm-5+1)^2 \\ (Vm-1)^2 &= (Vm-4)^2 \\ |Vm-1| &= |Vm-4| \\ (Vm-1) &= +-(Vm-4) \\ Vm &= 2.5 \end{aligned}$$

گیت متقارن

گیتی که بدترین حالت PUN با بدترین حالت PDN با هم برابر باشند


جلسه آیینده...

✓ خانواده‌ی منطقی BiCMOS

✓ مقایسه‌ی خانواده‌های منطقی

مبانی الکترونیک دیجیتال

جلسه بیست و سوم




ضعف خانواده CMOS

- ترانزیستورهای MOSFET نسبت به ترانزیستورهای BJT جریان دهی کمتری دارند.
- در صورتی که لازم باشد تا از خروجی گیت های CMOS جریان زیادی عبور کنده باشد، لازم باشد خروجی این گیت ها حافظه های بزرگ را شارژ کنند، تاخیر این گیت ها بسیار زیاد می شود.
- در مدارهای CMOS چون حافظه ها کم هستند و مقاومت ورودی گیت ها بسیار بالا هست، این مشکل دیده نمی شود.
- مدارهای بزرگی چون پردازنده ها با استفاده از گیت های CMOS ساخته می شوند.
- برای اتصال خروجی این گیت ها به باس های ابارهای بزرگ دیگر، از تکنولوژی BiCMOS استفاده می شود.

مقایسه‌ی خروجی BJT با MOSFET

نمودار مقایسه‌ی سرعت شارژ و دشارژ خروجی گیت




خط چین: سیگنال ورودی به گیت not

نقطه چین: خروجی گیت not با تکنولوژی CMOS



خط پیوسته: خروجی گیت not با تکنولوژی BiCMOS

ساختار گیت‌های BiCMOS


- به دلیل عبور جریان از بیس ترانزیستورهای BJT، نباید خروجی یک گیت CMOS را به زوج npn و pnp وصل کرد.
- افت ولتاژ در کانال ترانزیستور MOS باعث روشن شدن هردو ترانزیستور BJT می‌شود.
- مدار قرمز رنگ مدار غلطی است که خروجی منطقی ندارد.
- اتصال خروجی گیت CMOS به ترانزیستورهای BJT به روش‌های مختلف انجام می‌شود.



روش غلط اتصال خروجی CMOS به ترانزیستورهای BJT




خروجی گیت BiCMOS




- ولتاژ صفر منطقی به صفر ولت نمیرسد
- ولتاژ یک منطقی به ولتاژ تغذیه نمیرسد
- ساخت ترانزیستورهای BJT در میان فرآیند ساخت CMOS بسیار هزینه بر است ،

2 input BiCMOS nand gate



مرور خانواده های منطقی




http://en.wikipedia.org/wiki/Logic_family

پارامترهای انتخاب خانواده‌ی گیت‌ها

- توان مصرفی
- سرعت
- در دسترس بودن
- قیمت ساخت مدار
- نویز پذیری
- سطوح ولتاژ
- تراکم ساخت مدار

مقایسه‌ی توان و سرعت چند خانواده‌ی منطقی




جلسه آینده...


بررسی خانواده‌ی DCVSL ✓

مبانی الکترونیک دیجیتال

جلسه بیست و چهارم




مشکل توان استاتیک صفر



- پیاده سازی گیت با استفاده از بار و شبکه‌ی پایین کشته شده
 - در زمانی که شبکه‌ی پایین کشته شده روشن است، بار نیز روشن می‌ماند.
- مزایا
- Sadeghi و تعداد کم ترانزیستور
- معایب

صرف توان بالا گرم شدن چیپ و محدودیت منبع انرژی
کم بودن سرعت یک شدن خروجی

افزایش سرعت افزایش توان مصرفی




دای حذف توان استاتیک صفر

عملکرد

- روشن شدن PDN \leftarrow یک شدن خروجی معکوس کننده \leftarrow خاموش شدن PMOS

بار در زمان روشن بودن شبکه‌ی پایین‌کشندۀ خاموش می‌شود.



مزایا

- صفر بودن توان مصرفی در خروجی صفر
- امکان کاهش مقاومت بار برای افزایش سرعت یک شدن خروجی

معایب


- استفاده از دو ترانزیستور بیشتر برای معکوس کننده

Dual Rail مدارهای

- برای کم کردن حساسیت به نویز در انتقال دیتا، از خروجی‌های مکمل و Sense amplifier استفاده می‌شود.
- Sense amplifier تقویت کننده‌ای است که براساس تقویت اختلاف ولتاژ بین دو ورودی کار می‌کند.
- در برخی مدارها، بودنتابع منطقی و معکوس آن به ساده سازی مدارها کمک می‌کند.
- حجم سیم کشی‌ها و اتصالات دو برابر حالت عادی خاهد بود.
- کاهش نویز پذیری، امکان افزایش سرعت را فراهم می‌کند.
- در این مدارها همه‌ی سیگنال‌ها و معکوس آن‌ها وجود دارد.
- خانواده‌ی ECL از جمله خانواده‌های Dual Rail است.

خروجی و معکوس خروجی

- استفاده از یک گیت **not** برای تولید معکوس خروجی کار مناسبی نیست.
- سیگنال سبز رنگ نسبت به خروجی تابع تاخیر دارد. (ایجاد اختلاف فاز و تاخیر)



DCVSL

Differential Cascade Voltage Switch Logic

عملکرد

- پیاده سازی تابع و معکوس آن به صورت متقاضن

مزایا

- تولید خروجی و معکوس آن بدون اختلاف فاز


- افزایش سرعت خروجی به دلیل تشدید عملکرد بار

- با استفاده از معکوس تابع

- پیاده سازی بدون استفاده از شبکه‌ی پایین‌کشندۀ


معایب

- تعداد دو برابر ترانزیستور‌ها و سیم‌کشی‌های اتصالات




مثال : buffer و not

- در پیاده سازی این گیت ها از مدارهای کامل مشابه ولی برعکس (مکمل) استفاده می شود.
- تعداد ترانزیستورها در این دو مدار برابر است.




ساختن شبکه های مکمل

- برای درست کردن مدار مکمل، مشابه ساختن PUN در گیت های CMOS عمل می کنیم.
- در اینجا به دلیل پیاده سازی PDN باید فقط از ترانزیستورهای NMOS استفاده کنیم.
- اما به ازای هر سیگنال ورودی، معکوس آن را نیز در اختیار داریم.



مثال xor و xnor

برای نوشتن تابع یک شبکه‌ی کلید می‌توانید راه‌های اتصال دو طرف شبکه را بنویسید.




جلسه آینده...

بررسی دقیق تر ترانزیستور MOS به عنوان سوییچ ✓


مبانی الکترونیک دیجیتال

جلسه بیست و پنجم



ترانزیستور MOS خاموش

- در صورتی که ولتاژ گیت ترانزیستور NMOS از $V_{th} + V_s$ کمتر باشد ترانزیستور خاموش است.



- در صورتی که ولتاژ گیت ترانزیستور PMOS از $V_s + V_{th}$ بیشتر باشد ترانزیستور خاموش است.


- به جای ترانزیستور خاموش می‌توان کلید باز را به عنوان یک مدل ساده قرار داد.

- مشخصه‌ی کلید باز، عبور نکردن جریان است. بنابراین اختلاف ولتاژ درین تا سورس در این شرایط اهمیتی ندارد.

- در صورتی که در مدار ولتاژ بیشتر از V_{dd} و کمتر از Gnd نداشته باشیم، ترانزیستورهای مقابل معادل کلید باز هستند.

ترانزیستور MOS روشن

- برای روشن کردن ترانزیستور NMOS باید به گیت آن ولتاژ بیشتر از ولتاژ سورس اعمال کرد.
- برای روشن کردن ترانزیستور PMOS باید به گیت آن ولتاژ کمتر از ولتاژ سورس اعمال کرد.
- اختلاف ولتاژ درین تاسورس در ناحیهٔ خطی کمتر از ناحیهٔ اشباع است.
- برای تشخیص وضعیت کار ترانزیستور ابتدا درین و سورس ترانزیستور را مشخص می‌کنیم.



در ادامه عملکرد MOS روشن رو در عبور جریان، و در حالت پایدار بررسی می‌کنیم.

هدایت جریان به ولتاژ پایین

S :

سورس کانال دارد $V_{GS} - V_{DD} - 0 - V_{DD} > V_{TN}$ \rightarrow
 $T = 0 :$

D : $V_{GD} = V_{DD} - V_{DD} = 0 < V_{TN}$ \rightarrow در زمان صفر ترانزیستور در ناحیهٔ اشباع قرار دارد
 مرز بین ناحیهٔ اشباع و خطی:

$$V_{GD} = V_t \rightarrow V_g - V_c = V_t \rightarrow V_c = V_g - V_t$$


$$V_c = V_{DD} - V_{TN}$$

$T = \infty :$

بعد از عبور ولتاژ خازن از $V_{DD} - V_t$ ترانزیستور به ناحیهٔ خطی وارد می‌شود و با رکوب تا هم پتانسیل شدن با ولتاژ سورس تخلیه می‌شود

$$V_c(\infty) = V_s$$

اگر به مدار فرصت کافی بدهیم، دو طرف ترانزیستور هم پتانسیل می‌شود.
 بنابراین با وجود روشن بودن ترانزیستور، جریانی از آن نمی‌گذرد



NMOS: هدایت جریان از ولتاژ بالا

D :

$$V_{gd} = V_{dd} - V_{dd} = 0 < V_{tn} \rightarrow \text{درین کانال ندارد}$$

T = 0 :

$$S : V_{gs} = V_{dd} - 0 = V_{dd} > V_{tn} \rightarrow \text{سورس کانال دارد}$$

در زمان صفر ترانزیستور در ناحیه اشباع قرار دارد

مرز بین ناحیه اشباع و قطع:

$$V_{gs} = V_t \rightarrow V_g - V_c = V_t \rightarrow V_c = V_g - V_t$$


$$V_c = V_{dd} - V_{tn}$$

T = \infty :

با رسیدن ولتاژ سورس به $V_{dd} - V_t$ ترانزیستور به ناحیه قطع می‌رسد و بار خازن امکان بیشتر شدن را به دست نمی‌آورد

$$V_c(\infty) = V_g - V_t$$

اگر به مدار فرصت کافی بدهیم، ترانزیستور به مرز قطع شدن می‌رسد.
بنابراین ترانزیستور امکان عبور جریان را نخواهد داشت



PMOS: هدایت جریان به ولتاژ پایین

D :

$$V_{gd} = 0 - 0 = 0 > V_{tp} \rightarrow \text{درین کانال ندارد}$$

T = 0 :

$$S : V_{gs} = 0 - V_{dd} = -V_{dd} < V_{tp} \rightarrow \text{سورس کانال دارد}$$

در زمان صفر ترانزیستور در ناحیه اشباع قرار دارد

مرز بین ناحیه اشباع و قطع:

$$V_{gs} = V_t \rightarrow V_g - V_c = V_t \rightarrow V_c = V_g - V_t$$


$$V_c = 0 - V_{tp}$$

T = \infty :

با رسیدن ولتاژ سورس به $-V_{tp}$ - ترانزیستور به ناحیه قطع می‌رسد و بار خازن امکان تخلیه شدن را به دست نمی‌آورد

$$V_c(\infty) = V_g - V_t$$

اگر به مدار فرصت کافی بدهیم، ترانزیستور به مرز قطع شدن می‌رسد. بنابراین ترانزیستور امکان عبور جریان را نخواهد داشت



PMOS : هدایت جریان از ولتاژ بالا

S :

$$V_{GS} = 0 - V_{DD} = -V_{DD} < V_{TP} \rightarrow$$

T = 0 :

$$D : V_{GD} = 0 - 0 = 0 > V_{TP} \rightarrow$$

در زمان صفر ترانزیستور در ناحیه ای اشباع قرار دارد
مرز بین ناحیه ای اشباع و خطی :

$$V_{GD} = V_t \rightarrow V_g - V_c = V_t \rightarrow V_c = V_g - V_t$$


$$V_c = 0 - V_{TP}$$

T = ∞ :

بعد از عبور ولتاژ خازن از V_{TP} - ترانزیستور به ناحیه ای خطی وارد می شود و بارخازن تاهم پتانسیل شدن با ولتاژ سورس بیشترمی شود.

$$V_c(\infty) = V_s$$

اگر به مدار فرصت کافی بدھیم، دو طرف ترانزیستور هم پتانسیل می شود.
بنابراین با وجود روشن بودن ترانزیستور، جریانی از آن نمی گذرد



MOS هدایت در مورد نتیجه گیری

● ترانزیستورهای NMOS هدایت جریان بهتری به سمت ولتاژهای پایین دارند.

● ترانزیستورهای PMOS هدایت جریان بهتری به سمت ولتاژهای بالا دارند.

● هدایت الکترونیکی بهتر، دلیل ترجیح استفاده از NMOS در PDN و ترجیح استفاده از PMOS در PUN است.

بررسی یک حالت خاص

اگر بدانیم ترانزیستور روشن هست و از کانال آن جریان عبور نمی کند ، می توانیم به جای حل کامل روابط ، جواب را از این روابط به دست بیاوریم.

- NMOS : $V_{out} = \min\{V_{in}, V_g - V_t\}$
- PMOS : $V_{out} = \max\{V_{in}, V_g - V_t\}$

به دلیل این که ترانزیستور MOS متقارن است و جریان امکان عبور از هر دو طرف را دارد ، از کلمه های ورودی و خروجی به جای درین و سورس استفاده شده. ورودی به پایه ای گفته می شود که ولتاژ آن را می دانیم.


جلسه آینده ...

گیت انتقال ✓

PTL ✓

مبانی الکترونیک دیجیتال

جلسه بیست و ششم



مثال از محاسبه‌ی ولتاژ ترانزیستور در حالت خاص

برای استفاده از روابط جلسه‌ی قبل باید دو شرط زیر را داشته باشیم



روشن بودن ترانزیستور

عدم عبور جریان از ترانزیستور

اگر کanal ترانزیستور در مدار بسته‌ای قرار نگرفته باشد، امکان عبور جریان از کanal آن فراهم نیست.

گیت ترانزیستورهای MOS عایق هستند ← اگر مسیر کanal ترانزیستور به گیت ترانزیستورها

ختم شود امکان عبور جریان پیوسته از کanal ترانزیستورها وجود نخواهد داشت.



Pass Transistor


همونطور که قبلاً دیدیم برای پیاده سازی توابع منطقی، میشه با استفاده از ترانزیستورها شبکه های سوییج ساخت.

به همین دلیل وقتی چنین استفاده ای از ترانزیستور می شود، به آن **pass transistor** یا ترانزیستور عبوری گفته می شود.

در مثال های زیر ، چون کانال این ترانزیستورها در مدار بسته ای قرار نگرفته، امکان عبور جریان از کانال آن ها وجود ندارد.

بنابراین برای محاسبه ای ولتاژها از فرمول های مطرح شده در جلسه‌ی قبل استفاده می کنیم. تحریک گیت ترانزیستور بعدی با PTL باعث افت ولتاژ غیر قابل قبولی می شود.

سری کردن ترانزیستورها باعث افزایش مقاومت و تاخیر می شود.



مشکل و راه حل استفاده از PT

عیب استفاده از Pass Transistor هدایت بد الکتریکی هست.

NMOS هدایت الکتریکی مناسبی برای یک منطقی ندارد.


PMOS هدایت الکتریکی مناسبی برای صفر منطقی ندارد.

راه برطرف کردن مشکل، استفاده از هر دو نوع ترانزیستور به موازات هم هست.

مزیت : هدایت الکتریکی خوب


معایب : تعداد ترانزیستورهای بیشتر ، نیاز به سیگنال های

کنترلی مکمل



Transmission Gate



گیت انتقال یا **Transmission Gate** به جای یک کلید استفاده می شود. و از دو ترانزیستور **pmos** و **nmos** موازی تشکیل شده. این گیت نسبت به یک ترانزیستور مشکلات الکتریکی کمتری دارد. این گیت امکان عبور جریان از دو طرف را فراهم می کند. (مشابه **PT**) سیگنال های الکتریکی، هر دو ترانزیستور را همزمان با هم روشن و خاموش می کنند. همه ی شماتیک هایی که مشاهده می کنید نشان دهنده **TG** هستند که با یک شدن سیگنال کنترلی روشن می شوند. شماتیک های پایین از دو بافر در دو جهت تشکیل شده اند.



بررسی ولتاژ خروجی در TG

اگر سیگنال های کنترلی ، گیت را خاموش کنند، خروجی **TG** مقدار منطقی نخواهد بود. در چنین شرایطی خروجی از بقیه مدار جدا هست و مقدار **high Z** خواهد داشت.

در صورت روشن بودن **TG** ولتاژ ورودی با ولتاژ خروجی برابر خاهد بود.






PTL

در صورت استفاده از **Pass Transistor** ها ولتاژ خروجی بدتر از ولتاژ ورودی میشود. اما مدارهای ساخته شده با PT ها بسیار کم حجم هستند. مدارهای ساخته شده با **Transmission Gate** ها مشکل ولتاژ خروجی را حل کرده‌اند. با وجود این پشت هم بستن ترانزیستورها مقاومت مسیر را زیاد می‌کند. عملن نیاز به سرعت بالا، امکان پشت هم بستن بیش از سه ترانزیستور را فراهم نمی‌کند.

به منطق‌های پیاده‌سازی شده توسط PTL، TG ها و TG ها یا **Pass Transistor Logic** گفته میشود.


طراحی multiplexer

- پیاده‌سازی **multiplexer** با استفاده از گیت‌های **not**، **and** و **or** احتیاج به تعداد بسیار زیادی ترانزیستور دارد.
- طراحی **PTL** با **multiplexer** تعداد بسیار کمی ترانزیستور نیاز دارد.



طراحی multiplexer

- با استفاده از $1 : 2$ میتوانیم mux های بزرگ تر بسازیم.
- راه دیگر برای ساختن mux های بزرگ تر ، موازی کردن مسیرهای مختلف است.



طراحی multiplexer

همهی مدارهای پیاده سازی شده با TGها را به کمک PTها پیاده سازی می کنیم.

