

Subject:

Year. Month. Date. ()

هدف: بررسی مدارهای داخلی IC های دیجیتال از دیدگاه الکترونیک

عناوین: مقدمه

بخش اول: تکنولوژی دوقطبی

۱- بررسی برانزستور بیوندی دوقطبی (BJT)

۲- بررسی بیت NOT ساده

۳- تکنولوژی RTL

۴- DTL

۵- TTL

۶- ECL

1. Digital Integrated circuits

By: Rabacy

بخش دوم: تکنولوژی MOS

۱- معرفی برانزستور MOSFET

۲- تکنولوژی NMOS

۳- سبب NMOS

۴- CMOS

۵- BiCMOS

۶- PDN

۷- PUN

۸- Domino

۹- Zipper

2. Analyses & Design of Integrated circuits

By: Jackson & Huges

تعمیر مدارات مجتمع دیجیتال

ترجمه: بیانی

3. Digital Electronic circuits

By: Glasford

۱۰- مدارهای منظم

RTL (NM - FO - Diss - P)

DTL

TTL (سوال)

چهارم از مجموعه اول
تالیف ۲ نفره (کل مطالب)
پایان ۹ نفره از مجموعه دوم


Speedup ساده خارج

نکته: این کتاب صورت گرافیک دارد
الکترونیک دیجیتال
نمایش: مطالب و اجزاء

مقدمه
 معرفی چند پارامتر مهم در IC های دیجیتال:

① Noise Margin (NM) حاشیه نویزی:

حد اکثر مقدار نویزی است که می توان در ورودی سردی سوار شود بدون آنکه سطح منطق خروجی را تغییر دهد.





ورودی دیجیتال

مقایسه ورودی ها و خروجی حاشیه نویزی باید زمین اعمال شود

V_{CC} و V_{OH}

خروجی دیجیتال



حالت کم ولتاژ خروجی هنگامی که خروجی در منطق 1 است
 V_{OL} : در منطق 0 است
 V_{IH} : در منطق 1 است که خروجی توانه به عنوان آن تلقی گردد
 V_{IL} : در منطق 0 است که خروجی توانه به عنوان آن تلقی گردد
 ارتباط V_{OH} و V_{OL} با V_{IH} و V_{IL}

$$V_{OL} \leq V_{IL}$$

$$V_{OH} \geq V_{IH}$$

حکایت است حساسی نباشد

$NM_L = 1 - 0 = 1$

$NM_L = V_{IL} - V_{OL}$

فاصله بین V_{IL} و V_{OL} را NM گویند

تعریف NM : حد اکثر مقدار نویزی است که می تواند به خروجی Low امانه شود در همچنان Low ماند.

حد اکثر مقدار نویزی است که می تواند از خروجی High کم شود در همچنان High باقی ماند.

$NM_H = 15 - 5 = 10$

$NM_H = V_{OH} - V_{IH}$

$NM = \text{Min} \{ NM_L, NM_H \}$

نکته: NM خطوب باید زیاد باشد

$\left. \begin{array}{l} \uparrow V_{IL} \\ \downarrow V_{IH} \end{array} \right\}$	$\downarrow V_{OL}$	$\left. \begin{array}{l} \uparrow V_{OH} \\ V_{CC} \end{array} \right\}$
	$\uparrow V_{IH}$	

عزل نصف تغذیه

$$LS = V_{OH} - V_{OL}$$


(۲) Logic swing (LS) نویسان حقوق: باید بزرگ باشد

$$Tw = V_{IH} - V_{IL}$$

(۳) Transition width (Tw) پهنای گذر: باید کوچک باشد


$$\beta = \frac{LS}{Tw} > 1$$

(۴) β (عمر دیجیتال) اگر $\beta = 1$ باشد آنگاه $LS = Tw$ است و $NM = 0$ است پس همیشه $LS > Tw$ است باید β بسیار بزرگتر از ۱ باشد.



توسط منبع تغذیه V_{CC} تغذیه و تغییر ولتاژ ورودی توسط اسلوسلویپ منبع V_{CC} سینوسی و حذف زمان

در مدارهای منطقی انواع VTC داریم: الف) Inverting VTC (وارتسند): با افزایش ورودی خروجی کاهش می یابد و با کاهش ورودی خروجی افزایش می یابد. ب) Non Inverting VTC (غیر وارتنده): با افزایش ورودی و ولتاژ ورودی هم افزایش می یابد.




$$\left. \frac{dV_o}{dV_i} \right|_{V_i = V_{IL} \text{ و } V_{IH}} = -1$$



ب) Non Inverting VTC (غیر وارتنده): با افزایش ورودی و ولتاژ ورودی هم افزایش می یابد.

Subject:

Year: Month: Date: ()



۲- مقادیر V_{IL} و V_{IH} و V_{OL} و V_{OH} از روی آن مشخص می‌شوند.




$$\beta \geq 1 \approx \frac{V_{OH} - V_{OL}}{V_{IH} - V_{IL}} \approx \frac{t_{s}}{t_w}$$

از روی نمودار دقتی در پریم
۱) حتماً V_{IL} و V_{IH} وجود دارند

② - تأخیر انتشار t_{pd} (Propagation Delay)

حدت زمانی که طول می‌کشد تا پس از اعمال ورودی، خروجی حاصل شود (۱۰-۹)
تأخیر عمدتاً ناشی از خواص خازنی ناخواسته است درون IC




تأخیر از انتشار ۰ H (PHL)
تأخیر از انتشار ۰ H (PLH)

$$t_{pd} = \frac{t_{PLH} + t_{PHL}}{2}$$

تأخیر نسبتاً زیاد است و باید تا حد ممکن کم باشد


توان مصرفی اکتیو (P_{diss})



$$P_{diss} (mW) = V_{i1}i_{i1} + V_{i2}i_{i2} + \dots + V_{iN}i_{iN} + V_{CC}i_{CC} + V_{o1}i_{o1} + V_{o2}i_{o2} + \dots + V_{oN}i_{oN}$$

اگر بار نداشته باشیم همه ها صفری شود. توان ناخاطوب است و باید کم باشد زیرا عبارت ایجاد می کند و IC می سوزد، جریان کمی شود و استفاده از بافری بجای منبع تغذیه

توان مصرفی متوسط: P_{diss (av)}



$$P_{diss} = V_i i_i + V_{CC} i_{CC} + V_o i_o$$

$$P_{diss(av)} = \frac{P_{dissL} + P_{dissH}}{f} \left\{ \begin{array}{l} P_{dissH} \leftarrow \begin{cases} V_i = 0 \\ V_o = 1 \end{cases} \text{ (1)} \\ P_{dissL} \leftarrow \begin{cases} V_i = 1 \\ V_o = 0 \end{cases} \text{ (2)} \end{array} \right.$$




A	B	V _o
0	0	1
0	1	1
1	0	1
1	1	0

$$P_{diss(av)} = \frac{3 P_{dissH} + P_{dissL}}{f}$$

با بفر سه ساری توان در سه سار اول

تعریف (کامل) (۷)

توان مصرفی متوسط مدارهای زیر را بنویسید
الف، گیت NOR ۱ درودی



(ب)

(۴) PDP (Power delay product) حاصلضرب تأخیر و توان

$$PDP = P_{diss} \cdot t_{pd}$$

\swarrow \swarrow \swarrow
 P_T mw ns

توضیح نیاز به PDP:

IC دیجیتال با توان مصرفی (کم) خوب به جریان کم به استفاده از تعداد گیتها بزرگ به تأخیر زیاد (بد)
 $\downarrow P_{diss}$ $\uparrow t_{pd}$

IC دیجیتال با توان مصرفی

IC با تأخیر خوب (کم) به مقاومت لوچی به جریان زیاد به توان مصرفی زیاد (بد)
 $\downarrow t_{pd}$ $\uparrow P_{diss}$

برای اینکه هم توان و هم تأخیر کم باشد باید P_{diss} و t_{pd} را کاهش دهیم. PDP تعریف شده است
 PDP نا مطلوب است و هر چه کوچکتر باشد بهتر است

Subject:

Year. Month. Date. ()


۲۸۲۰۳۳۷۴

دیپلومای مهندسی برق

$$P_{diss} (av) = \frac{1}{T_{Dy}} (P_{Dd} P_{dissL} + P_{dissH})$$

توان مصرفی متوسط مدارهای ترکیبی
الف) اینت NOR ، ۱ ورودی

خروجی وقتی ۱ می شود تمام ورودی ها صفر باشند



$$(D + C') \oplus (D + S) = F$$

$D=0 \rightarrow F=S$
 $D=1 \rightarrow F=C'$

A	B	C	D	C'	S	T ₁	T ₂	F = T ₁ ⊕ T ₂
0	0	0	0	1	0	0	0	0
0	0	0	1	1	0	0	1	1
0	0	1	0	1	1	0	1	1
0	0	1	1	1	1	0	1	1
0	1	0	0	1	0	0	1	1
0	1	0	1	1	0	0	1	1
0	1	1	0	1	1	0	1	1
0	1	1	1	1	1	0	1	1
1	0	0	0	0	1	0	1	1
1	0	0	1	0	1	0	1	1
1	0	1	0	0	0	1	0	1
1	0	1	1	0	0	1	0	1
1	1	0	0	0	0	1	0	1
1	1	0	1	0	0	1	0	1
1	1	1	0	0	1	1	1	0
1	1	1	1	0	1	1	1	0

Subject: _____

Year: _____ Month: _____ Date: _____ ()

$$P_{diss(av)} = \frac{1}{4} (1 P_{dissL} + 1 P_{dissH}) = \frac{1}{4} (P_{dissL} + P_{dissH})$$

جمع کنندہ ۳ بیٹی (Full Adder) کے لیے

Subject:

Year. Month. Date. ()

⑤ Fan-out (ظرفیت خروجی)


F_{OL} (برای خروجی low) : حداکثر تعداد طبقات مساهی که می توان به خروجی سطا وصل کرد که همچنان سطا بماند

F_{OH} (برای خروجی High) : حداکثر تعداد طبقات مساهی که می توان به خروجی High وصل کرد که همچنان High بماند

$F_{O} = \min \{ F_{OL}, F_{OH} \}$: حداکثر تعداد طبقات مساهی که می توان به خروجی وصل کرد تا سیگنال منطقی آن منقض نشود

نکته: دلیل محدودیت F_{O} کاهش خروجی High و افزایش خروجی سطا در درجه های بالاست. F_{O} حقلوب باید بزرگ باشد.



ex: یک مدار منطقی با اعمال خروجی H به هر طبقه ۱۰ ولت است که آن کم می شود اما با اعمال خروجی با هر طبقه ۳ ولت است. آن اضافه نمی گردد. اگر V_{TC} آن به شکل زیر باشد




الف) F_{O} چندرست
ب) NM بودن بار و بار کامل چندرست

$V_{OL} = 0.1$ $V_{IL} = 2$ $V_{CC} = 1.0$

$V_{OH} = 1.0$ $V_{IH} = 5$




$$F_{OL} = \frac{V_{IL} - V_{OL}}{0.1} = \frac{2 - 0.1}{0.1} = 19$$



مقدار سیگنال


Subject:

Year. Month. Date. ()




High \rightarrow min \rightarrow

$$F_{OH} = \frac{V_{OH} - V_{IH}}{0.14} = \frac{10 - 5}{0.14} = 1$$



$$F_{OH} = 1$$

مقادیر مستقل



$$\Rightarrow F_0 = \min\{1, 4\} = 1$$

$$V_{OH} = 10$$

$$= V_{OH} - V_{IH}$$

No load \leftarrow NM (ب)

$$V_{OL} = 0.9$$

$$NM_H = 10 - 5 = 5$$

$$V_{IL} = 2$$

$$NM_L = 2 - 0.7 = 1.3$$

$$V_{IH} = 5$$

$$= V_{IL} - V_{OL}$$

$$\left\{ NM = \min\{5, 1, 4\} = 1.3 \right\}$$

NO FL \leftarrow NM (ب) (مستقل مقادیر است)

$$V'_{OH} = V_{OH} - \epsilon \times 0.7 = 10 - 2.1 \times 0.7 = 7.4$$

مقدار FO صفت در خروجی قرار دهیم

$$V'_{OL} = V_{OL} + \epsilon \times 0.9 = 0.7 + 1.4 \times 0.9 = 1.8$$

برای ورودی High کاهش بریم

برای ورودی Low افزایش بریم

V_{IH} و V_{IL} مستقل از مقدار اجزای ورودی است

$$V_{IH} = 5 \quad V_{IL} = 2$$

$$NM_H = 7.4$$

$$NM_L = 0.14$$

$$\Rightarrow NM = 0.14$$

FO	NM
0	1.4
4	0.14

نتیجه: مقادیر NM و FO دقت کنند

تعلیق: برای داشتن حداقل 0.75 NM، FO چند راست

Subject:

Year. Month. Date. ()


کتاب اول

تکنولوژی های Bipolar (دوقطبی)

Bipolar junction Transistor
(ترانزیستور پیوندی دوقطبی)


IC های حاوی ترانزیستورها
npn یا pnp
BJT

(فلش جهت جریان در مدار E را نشان می دهد)





مدیریت ترانزیستور npn

$$I_E = I_C + I_B$$



Si ذاتی

تولید ۵
سدن ۳
غیر ذاتی < n
P



کاربرد تقویت کننده (آنالوگ)

$$\alpha_F = \frac{\beta_F}{\beta_F + 1}$$


$$0 < \alpha_F < 1$$

$$I_C = \alpha_F I_E$$


$$\beta_F = \frac{\alpha_F}{1 - \alpha_F} \quad I_C = \beta_F I_B$$

پیوند BE مستقیم

پیوند CB معکوس



Active (فعال)
Forward Active



$V_{CE} < V_{BE}$

مانند قطبیده (SC)


$$I_C < \alpha_F I_E$$

$$I_C < \beta_F I_B$$

$$I_C > I_B \text{ (شکایت)}$$

پیوند BE مستقیم


پیوند CB مستقیم



saturation (اشباع)

مانند قطبیده یا (OS)

کاربرد در منطق دیجیتال



$$I_C = 0$$

$$I_E = 0$$

$$I_B = 0$$

پیوند BE معکوس



پیوند CE معکوس

cut off (قطع)

Subject:

Year. Month. Date. ()

kΩ	R
mA	I
V	V
mW	P




گیت NOT ساده :

الف) $V_i = 0$ مثلاً $V_i = 0$ ولت \leftarrow B-E جفتون \leftarrow قطع $\leftarrow I_C = 0$
 $I_C = \frac{V_{CC} - V_o}{R_C}$
 $V_o = V_{CC}$ \leftarrow V_i کم، V_o زیاد

ب) $V_i = V_{CC}$ مثلاً $V_i = V_{CC}$ B-E جفتون مستقیم \leftarrow
 $I_B = \frac{V_i - V_{BE}}{R_B}$

اگر V_i اندازه لازم بزرگ باشد I_B بزرگ می شود، $I_B > \frac{I_C}{\beta_F}$ \leftarrow اشباع
 $V_o = V_{CE} (sat)$ \leftarrow V_i زیاد، V_o کم

محاسبات: با فرض داده های زیر $V_{CC} = 5V$, $R_C = 1k$, $R_B = 10k$, $\beta_F = 70$, $V_{BE} = 0.7V$ (فشار اشباع), $V_{CE} = 0.1V$ (فشار اشباع)



الف) NM
 ۱) $V_i < 0.7V$ ترانزیستور واقع می کند لذا $I_C = 0$ یعنی $V_o = V_{CC} = 5$
 ۲) $V_i > 0.7V$ ترانزیستور وصل می شود
 $I_B = \frac{V_i - 0.7}{R_B}$

چون V_i خیلی بزرگ نیست یعنی I_B زیاد بزرگ نیست پس در ناحیه فعال است
 $I_C = \beta_F I_B = 70 \left(\frac{V_i - 0.7}{10} \right)$

$$I_C = 7(V_i - 0.7)$$

$$V_o = V_{CC} - R_C I_C \Rightarrow I_C = \frac{V_o + V_{CC}}{R_C} \Rightarrow$$

$$V_o = 5 - 1 \times 7(V_i - 0.7) \Rightarrow V_o = 9.9 - 7V_i$$

۳. با اندازش V_{OL} نسبت به دلیل افزایش I_B ترانزیستور استیج می شود.

$$V_{OL} = V_{CE}(sat) = 0.1$$

$$\frac{V_i - V_i}{1} > \frac{0 - V_i}{\beta} \quad (sat) I_B > \frac{I_C(sat)}{\beta_F} \quad \text{شرط استیج}$$

$$V_i - 0.1 > 0.1 \Rightarrow V_i > 0.1$$


حال با توجه به نمودار می توان NM را بدست آورد.
 حد خطه V_{TC} خطی باشد (نه خمی) عرض توان از $\frac{dV_o}{dV_i} = -1$ برای
 این V_{IH} و V_{IL} استفاده کرد در عوض برای
 V_{IH} و V_{IL} می گیریم

- $V_{OH} = 5$
- $V_{OL} = 0.1$
- $V_{IH} = 1.4$
- $V_{IL} = 0.7$

$$N_{ML} = 0.6 \Rightarrow N.M = 0.6$$

$$N_{MH} = 3.6$$


$L_S = 4.9$ $T_w = 0.7$ $\beta = 7$ بهره دکتیال



ب) FOL :
 $? = FOL$

می خواهیم بدینم خودی NOT را به چند طبقه NOT می توان وصل کرد
 بدین اینده 0.1 کمتر از 0.7 است در زمانه (1) که ناممکن قطع
 است و این شده با بر این خودی های طبقه قطع است نیز 0.1 ندارد طبقه می شود
 ترانزیستور را نیز قطع می کنند

زیرا ترانزیستورهای طبقه بعدی قطع هستند $FOL = \infty$



با اعمال دینامیک خروجی High جریان بیس آن همیشه از $R_c = 1k$ عبور می کند و افت در خروجی High

$$\frac{V_{CC} - V'_{OH}}{R_c} = NI$$

$$V'_{OH} = 5 - NI R_c$$

$$V'_{OH} = 5 - NI$$

$$I = \frac{V'_{OH} - 0.7}{10} = \frac{V'_{OH} - V_{BE(sat)}}{R_B}$$

$$V'_{OH} = \frac{5 + 0.7N}{1 + 0.1N}$$

برای V'_{OH} بیشتر باشد N بیشتر باشد

1- در مسئله داده می شود 2- اگر در مسئله داده نشود NM بدون بار داده شده می گیریم

سینا: $V'_{OH} \geq V_{IH} + NM$

مطلوب: $V'_{OL} \leq V_{IL} - NM$


$$V'_{OH} \geq 1.4 + 0.6 = 2$$

$$\frac{5 + 0.07}{1 + 0.1N} \geq 2$$

$$5 + 0.07N \geq 2 + 0.2N$$

$$N \leq \frac{3}{0.13} = 23$$

$$F_{0H} = 23 \quad F_0 = 23$$



$$L = 1k (\Omega)$$

$$H = 1k (\Omega)$$

$$F_0 = \dots$$

$$NM = 0.14$$

$$F_{OH} = \frac{V_{OH} - V_{IH}}{V_{OH} - V_{OL}} = 11$$


$$F_{OL} = \frac{V_{IL} - V_{OL}}{V_{IL} - V_{OL}} = 11$$

$$V'_{OH} \geq V_{IH}$$

Subject:

Year: Month: Date: ()

$$F_0 = \frac{I_{Omax}}{I_{i min}}$$



رایج

$$I_{Omax} = \frac{V_{CC} - V_{OH}}{R_C} = 3 \text{ mA}$$

$$I_{i min} = \frac{V_{OH} - V_{iH}}{R_{iH}} = 0.13 \text{ mA}$$

$$F_{OH} = \frac{3}{0.13} = 23$$

$$I_O = \frac{V_{CC} - V_{OH}}{R_C}$$

ex: آرایش های روی یک IC انجام شده است و نیاز به دست آمده است F_0 این IC چقدر است


- $I_{OH} (max) = 100 \text{ mA}$ جریان خروجی High
- $I_{OL} (max) = 5 \text{ mA}$ جریان خروجی Low
- $I_{iH} (min) = 2 \text{ mA}$ جریان ورودی High
- $I_{iL} (min) = 1 \text{ mA}$ جریان ورودی Low

$$F_{OH} = \frac{I_{OH}}{I_{iH}} = \frac{100}{2} = 50$$

$$F_{OL} = \frac{I_{OL}}{I_{iL}} = \frac{5}{0.1} = 5000$$

$$\Rightarrow F_0 = 50$$


P_{diss} IC



$$P_{diss} = V_i I_i + V_{CC} I_{CC}$$

a) $V_i = "0" \Rightarrow V_o = "1" \Rightarrow \begin{cases} I_i = 0 \\ I_{CC} = 0 \end{cases}$

$$\Rightarrow P_{dissH} = 0$$



(ب) t_{pd} (تاخیر انتشار)

(۱) مدت زمان شارژ C_{BE} با V_i

$t_d \rightarrow$ delay time

(۲) عبور از فعال

$t_p \rightarrow$ fall time

(۳) تاخیر استراحت: مدت تحلیلهای اضافی در بیس

$t_s \rightarrow$ storage time

(۴) عبور از فعال: تاخیر t_r (rise time)

$t_d = 0.1 \text{ ns}$ (تئوری)

$t_p = 4.2 \text{ ns}$

$t_s = 14 \text{ ns}$ (تئوری)

$t_r = 1.5 \text{ ns}$

ex: برای یک ترانزیستور واقعی حداکثر ریز را داریم $t_{on} =$ زمان وصل

$$t_{PHL} = t_d + \frac{1}{f} t_p$$

$$t_{PLH} = t_s + \frac{1}{f} t_r$$

$$t_{pd} = \frac{1}{f} (t_{PLH} + t_{PHL})$$

زمان قطع

$$t_{PLH} = 31.5 \text{ ns}$$

زمان وصل

$$t_{PHL} = 2.9 \text{ ns}$$

$t_{off} =$ زمان قطع


$$\Rightarrow t_{pd} = 17.12 \text{ ns}$$

زمان قطع \ll زمان وصل

PDP (د)

$$PDP = P_{diss} (av) t_{pd} = 12 \text{ mw} \times 17.12 \text{ ns} = 205 \text{ fJ}$$


بهبود تاخیر انتشار: با فرض مشخص بودن t_d و t_p و t_s و t_r محدودی توان
 زمان قطع و وصل را کاهش دهیم
 الف) بهبود t_d :
 جی-توان R_B را کوچک کرد یا جریان را بزرگ کرد تا با این



کار پس از وصل شدن سریع ترانزیستور
 که هنگام قطع t_s را بیشتر زیاد می کند.
 $I_B \gg \frac{I_E}{\beta_F}$ $I_B = \frac{V_i - V_{BE}}{R_B}$
 فوق اشباع

ب) بهبود t_s (د): می توان هنگام قطع ولتاژ منفی به بیس اعمال کرد تا بارهای خنثی اضافی
 بیس را بیرون آورد. اما با این کار پس از قطع شدن سریع ترانزیستور ولتاژ منفی بیس روی خازن
 BE قرار می گیرد و هنگام وصل t_d را خراب می کند.

راه مناسب: در ابتدای وصل شدن ترانزیستور R_B را بیشتر تا t_d بهبود یابد اما پس از وصل ترانزیستور
 R_B را زیاد کنیم تا t_s خراب نشود.
 در ابتدای قطع شدن ترانزیستور، بیس را منفی می کنیم تا t_s بهبود یابد اما پس از قطع ترانزیستور، بیس را
صفر کنیم تا t_d خراب نشود.
 خازن $speed-up$ می تواند t_d و t_s را به نحوی عمل کند.



الف) فرقی ترانزیستور مدتها قطع ($V_i = 0$)
 به C خازن بار می شود یا ولتاژ اولیه صفر
 (ولتاژ خازن پیوسته است) لذا در ابتدای وصل C
 مانند انتقال کوتاه عمل می کند و R_B را بیشتر کاهش می دهد.
 اما پس از مدتی کوتاه C خازن بار می شود و R_B خازن می رود
 یعنی I_B از $\frac{V_S - V_{BE}}{R_S}$ در شروع کار به $\frac{V_S - V_{BE}}{R_S + R_B}$ کاهش می یابد.
 اشباع اشباع

ب) فرقی ترانزیستور مدتها وصل بوده ($V_i = 1$) C خازن بار یا ولتاژ اولیه بزرگ
 (تقریباً $V_S - V_{BE}$) لذا در ابتدای قطع شدن ($V_i = 0$) ولتاژ دو سر خازن ولتاژ بسیار
 منفی به بیس متصل می شود و بارهای اضافی بیس را خالی می کند. اما پس از مدت کوتاهی
 C ولتاژ خود را در R_B خالی کرده و منبع منفی می شود.

Subject:

Year. Month. Date. ()

حساب - ۵. در انتزاعی T_r ، C باید دسبار شده باشد تا منبع منفی از بین برود.

$$2.3 R_B C \leq T_r \Rightarrow C \leq \frac{T_r}{2.3 R_B}$$

$$C \leq \text{Min} \left\{ \frac{T_r}{2.3 R_B}, \frac{T_1}{2.3 R_S} \right\} \quad C_{\text{max}} = \text{Min} \left\{ \frac{T_r}{2.3 R_B}, \frac{T_1}{2.3 R_S} \right\}$$

در عمل غالباً یک C بزرگتر از C_{min} انتخاب می شود پس فرکانس ورودی محدود می گردد.

$$R_B = 10 \text{ k}\Omega$$

$$R_S = 1 \text{ k}\Omega$$

$$t_{PHL} = 2.9 \text{ ns}$$

$$t_{PLH} = 3.15 \text{ ns}$$

ex: فرقی کنید

الف) C_{min} چند است

$$C_{\text{min}} = \text{Max} \left\{ \frac{2.9 \text{ ns}}{2.3 \times 10 \text{ k}\Omega}, \frac{3.15 \text{ ns}}{2.3 \times 1 \text{ k}\Omega} \right\} = 311.5 \text{ PF}$$

ب) اگر $C = 100 \text{ PF}$ انتخاب شود حداقل فرکانس ورودی در چه حد است

$$T_1 \geq 2.3 R_S C$$

$$T_2 \geq 2.3 R_B C$$

$$T_1 = T_2 = \frac{T}{2}$$

$$\frac{T}{2} \geq 2.3 R_S C$$

$$\frac{T}{2} \geq 2.3 R_B C$$

$$T \geq 4.6 R_S C$$

$$T \geq 4.6 R_B C$$

$$f \leq \frac{1}{4.6 R_S C}$$

$$f \leq \frac{1}{4.6 R_B C}$$

$$f \leq \text{Min} \left\{ \frac{1}{4.6 R_S C}, \frac{1}{4.6 R_B C} \right\}$$

$$f_{\text{max}} = \frac{1}{4.6 R_B C} = \frac{1}{4.6 \times 10 \text{ k}\Omega \times 100 \times 10^{-12}}$$

$$\Rightarrow f_{\text{max}} = 214 \text{ kHz}$$

دیده می شود که چون خازن فوق قطع و وصل ترانزیستور را سریع می کند اما خود موجب تأخیر می شود زیرا سریع از قطع ترانزیستور باید خالی شود و پس از وصل ترانزیستور باید پر شود یعنی استفاده از این فرکانس و ورودی را محدود می سازد
 ضمناً استفاده از خازن های در حد PF بدون IC ها حقوق کم همزه نیست

گستره خازن PF بسیار اقتصادی
 ساختار مدار
 مجتمع غیر


بنابراین استفاده از خازن speed up دوستانه بود (۱) نمود (۲) ورودی ساخت مجتمع برای بهبود تأخیر IC ها از ترانزیستور شاتی استفاده می شود (shot key)



پیوند بین نیمه هادی و فلز است هر فلزی با هر نیمه هادی تشکیل دیود shot key نمی دهد
 دیود شاتی هم مزیت دارد ① ساختن آسان ② ولتاژ هدایت کمتر از سیلیکون دو بسته به جنس فلزی است مثلاً $AL = 1.5V$ ، $Pt = 1.4V$ ، $Ti = 0.13V$ ③ سرعت قطع وصل آن زیاد است

و تا این

ترانزیستور شاتی :



در انواع قطع و وصل دیود فوقی را می توان استفاده

زیرا پیوند C-B خالص است
 C-B خالص است

اندر ناحیه اشباع به دلیل لغت بودن ولتاژ هدایت شاتی نسبت به P-n پیوند C-B با این مستقیم لغتی می شود لذا ترانزیستور کمتر در اشباع فرو می رود به بیان دیگر t_d در شاتی بسیار کوچک است

$t_s \approx 0$

دوستانه
 $t_d = 10 ns$ $t_r = 10 ns$
 $t_f = 12 ns$

Subject:

Year. Month. Date. ()


$$\left. \begin{aligned} t_{PHL} &= 2,9 \text{ ns} \\ t_{PLH} &= 1,5 \text{ ns} \end{aligned} \right\} \Rightarrow t_{pd} = 5,12 \text{ ns}$$

$$t_{pd} = \frac{1}{2} (t_{PHL} + t_{PLH})$$

میانگین

در مقایسه با استاندارد معمولی (17,2 ns)

استفاده از امپدانس ورودی سیگنال شتابی:
 $V_{CE}(sat)$ آن بزرگ است



$$V_{CE}(sat) = -V_{SD} + V_{BE}(sat)$$

$$V_{BE}(sat) = 0,7 \text{ V} \Rightarrow V_{CE}(sat) = -0,7 \text{ V} + 0,7 \text{ V} = 0,3 \text{ V}$$


ex

تلفات: F_0 , NM , $P_{diss}(av)$ بدین باره برای تست در حساب کنید

دیتای هر دیت ($V_{SD} = 0,4 \text{ V}$)

$$\beta_F = 70 \quad (V_{OH} = V_{CC} = 5 \text{ V}) \quad V_{IL} = 0,7 \text{ V}$$

$$V_{BE} = 0,7 \text{ V} \quad (V_{OL} = V_{CE} = 0,7 \text{ V} - 0,4 \text{ V} = 0,3 \text{ V})$$




تکنولوژی رتلی RTL

خودجی دردی
 Resistor Transistor Logic

گیت پایه آن NOR است






A	B	F
0	0	1
0	1	0
1	0	0
1	1	0




مخزن در: اگر هر دو ورودی "0" باشد هر 2 ترانزیستور قطع می شود $\leftarrow F = "1"$
 اگر حداقل یک ورودی "1" باشد حداقل یک ترانزیستور وصل (اشباع) می شود $\leftarrow F = "0"$
 عملکرد NOR دارد

محاسبات: بازده داده های زیر $NM = ?$, $Fo = ?$, $P_{diss} = ?$

$$\left\{ \begin{array}{l} B_F = 30 \\ V_{BE}(\text{اشباع}) = 0.7V \\ V_{BE}(\text{اشباع}) = 0.1V \\ V_{CE}(\text{اشباع}) = 0.1V \end{array} \right. \left\{ \begin{array}{l} V_{CC} = 3.7V \\ R_C = 780 \Omega \\ R_B = 250 \Omega \end{array} \right.$$



$V_{OH} = V_{CC} = 3.7V$
 $V_{OL} = V_{CE}(\text{sat}) = 0.1V$
 $V_{IL} = 0.1V$ سبب قطع



PNP $I_B > \frac{I_C}{\beta_F}$

Subject:

Year: Month: Date: ()

$$\frac{V_i - 0.1A}{R_B} \rightarrow \frac{V_{CC} - V_{CE(sat)}}{R_C} \cdot \beta_F$$


$$\frac{V_i - 0.1A}{0.125} \rightarrow \frac{3.4 - 0.1}{0.125} \cdot 30$$

$$V_i > 0.1A$$

$$V_{IH} = 0.1A$$

FO: خروجی در سطوح است. اشیاء بعد از قطع می‌کنند پس در صورتی که توان کم است

$$F_{OL} = \infty$$



$$\begin{cases} V'_{OH} = 3.4 - 0.125 N I \\ I = \frac{V'_{OH} - 0.1}{0.125} \end{cases}$$

$$\Rightarrow V'_{OH} = 3.4 - 0.125 N \left(\frac{V'_{OH} - 0.1}{0.125} \right)$$

$$V'_{OH} = \frac{3.4 + \frac{0.125 N \times 0.1}{0.125}}{1 + \frac{0.125 N}{0.125}}$$

$$V'_{OH} \geq V_{IH} + N M$$

محدود

$$0.1A + 0.1$$

$$V'_{OH} \geq 1.2A$$

$$I_O = \frac{3.4 - V'_{OH}}{0.125}$$

$$I_O(\max) = \frac{3.4 - 1.2A}{0.125}$$

$$I_i = \frac{V'_{OH} - 0.1}{0.125}$$

$$I_i(\min) = \frac{1.2A - 0.1}{0.125}$$


$$F_{OH} = \frac{I_O(\max)}{I_i(\min)} = 2$$

$$F_O = 2$$

FO است

Subject:

Year. Month. Date. ()



$$P_{dissH} = 0$$

← هر ۲ ترانزیستور قطع است ← $A=B="0"$

← هر ۱ قطع و یکی وصل
 $\left. \begin{array}{l} A=0, B=1 \\ A=1, B=0 \end{array} \right\}$

P_{diss} بدون بار:

$$P_{dissL} = \left(\frac{V_i - 1.1}{0.145} \right) V_i + 3.4 \left(\frac{3.4 - 0.1}{0.122} \right)$$

$$V_i = V'_{OH}(N=1) = \frac{3.4 + \frac{0.76 \times 1.1}{0.145}}{1 + \frac{0.14}{0.145}} = 1.9549$$

$$P_{dissL} = 22.17 \text{ mW}$$

← هر ۲ وصل ← $A=B="1"$

$$P_{dissL}^* = 2 \left(\frac{V_i - 1.1}{0.145} \right) V_i + 3.4 \left(\frac{3.4 - 1.1}{0.145} \right)$$

$$P_{dissL}^* = 29.17 \text{ mW}$$

$$P_{diss(av)} = \frac{1}{2} (P_{dissH} + 2P_{dissL} + P_{dissL}^*) = 19.18 \text{ mW}$$

توان متوسطی بد است

حداکثر

$$NM = 0.7$$

$$F_0 = 2$$

$$P_{diss} = 19.18 \text{ mW}$$

(عدم استفاده از سگمنت، speed up و schotcky سرعت)

تلف: در تکنولوژی RTL توان مصرفی متوسط نسبت NOR سه ورودی حدی است (اطلاعات مورد نیاز دو ورودی) انتزاعی مستقیم قطع

000	111	001	110
		010	011
		100	101

اجورد $P_{diss H} = c_0$

3 مورد $P_{diss L} = V_i (V_i - 0.18) + 3.6 \left(\frac{3.6 - 0.1}{0.65} \right) = 24.6 \text{ mW}$
 1- انتزاعی $V_i = 1.956$



3 مورد $P_{diss L}^* = 2V_i (V_i - 0.18) + 3.6 \left(\frac{3.6 - 0.1}{0.65} \right) = 29.6 \text{ mW}$

3 مورد $P_{diss L} = 3V_i (V_i - 0.18) + 3.6 \left(\frac{3.6 - 0.1}{0.65} \right) = 34.6 \text{ mW}$

$P_{diss (av)} = \frac{1}{8} (0 + 3 \times 24.6 + 3 \times 29.6 + 34.6) = 24.7 \text{ mW}$

تکنولوژی DTL

Diode transistor logic



NAND جامع

A	B	VO
0	0	1
0	1	1
1	0	1
1	1	0


طرز کار:

حالت اول (مدخل یک ورودی صفر) بدلیل صفر بودن حدی یک ورودی دیود دیو (D1 یا D2) وصل می شود. D3 نیز وصل شده و بسبب انتزاعی بودن ورودی لذا انتزاعی بودن قطع شده نتیجه $V_o = V_{CC} = 1$

حالت دوم: (هر ورودی "1" مثلا V_{CC}) هر دو دیود D1 و D2 قطع و D3 وصل می شود. لذا اگر جریان که بسبب انتزاعی بودن رسید مناسب باشد که باعث اشباع می کند $V_o = V_{CE(sat)} = 0$ "ناقص"

$F_{OL} =$


تراز سیگنال طبقه اول و اشباع است. پس D_1 را حذف می کنیم



هر دوری کمتر از ۱،۴ تراز سیگنال طبقه اول است
 هر طبقه زیادتر از I_C زیادتر می شود

$$V_{OL} \leq V_{IL} - NM$$

خطور $\underbrace{\hspace{2cm}}$
 بزرگ بار $\underbrace{\hspace{2cm}}$



$$V_{OL} \leq 0.1$$

خوبی سطح می توانند رسیدند یعنی
 عمقا باید تراز سیگنال اشباع ماند

$$\begin{cases} I_C = 0.197mA + N(I) \\ I_B = 0.134mA \end{cases}$$

$\rightarrow 1.4 \times 0.134 = 1.876$

شرط اشباع: $I_B > \frac{I_C}{\beta_F} \Rightarrow 0.134 > \frac{0.197 + 1.132N}{30} \Rightarrow 30 \times 0.134 > 0.197 + 1.132N$

$$\Rightarrow N < \frac{30 \times 0.134 - 0.197}{1.132} \Rightarrow N < 4.9$$

$F_0 = 4$

$$\leftarrow F_{OL} = 4$$

راهنمای چون تراز سیگنال اشباع باید I_C را بزرگتر کنیم

$$I_O = I_C = 0.197mA$$

$$I_{Omax} = I_{Cmax} = 0.197mA$$

شرط اشباع $I_C < \beta_F I_B$ یعنی $I_C < 30 \times 0.134$

$$I_{max} = 30 \times 0.134 = 0.197mA$$

Subject:

Year. Month. Date. ()

$$I_i = 1, 32$$


$$F_o = \frac{I_{o\max}}{I_{i\min}} = \frac{V_o \times 0,32 - 0,978}{1,32} = 9$$

: P_{diss}

$$A=B=1 \Rightarrow P_{dissL} = 4(0,9 + 0,978) + (-2)(-0,84) = 11,22 \text{ mW}$$

\leftarrow NAND

چون نسبت باطل




چون غرضی نسبت قبل به بودن $A=0$ در خروجی

$$P_{dissH} = \sum X 1,2 + (-2)(-2,1) + (0,1)(-1)$$

$$\Rightarrow P_{dissH} = 7,1 \text{ mW}$$

$A=0, B=0$



اگر $A=1$ و $B=0$ باشد شماره حالات قبل است
شماره حالاتی قبل محاسبه می شود

فهرست حالات $\begin{matrix} 0 & 0 \\ 0 & 1 \\ 1 & 0 \end{matrix}$ مشابه است

$$P_{diss(av)} = \frac{1}{4} (P_{dissL} + 3P_{dissH}) \approx 7,3 \text{ mW}$$

Subject:

Year. Month. Date. ()

$R_1 = 2k$

$\beta_F = 30$

$R_P = 5k$

$V_{BE}(\text{فعال}) = 0.7$

$R_P = 2k$


$V_{BE}(\text{اشباع}) = 0.8$

$V_{CC} = 4V$


$V_{CE}(\text{اشباع}) = 0.1$

$V_{BB} = -2V$

$V_D = 0.7$




NM: NM برای یک ورودی تعریف می شود اما این دو ورودی است پس یکی از ورودی ها را به V_{CC} وصل می کنیم که می اثر است



بود D_2 را حذف می کنیم چون آن V_{CC} است که هم V_{CC} متصل است پس این ورودی می تواند وصل باشد

ورودی 0 - عموماً 1 قطع
ورودی 4 - عموماً 0 اشباع



ورودی high بود قطع می ماند پس از استور اشباع می شود
ورودی سوا تر از استور قطع نمی ماند
 V_{IL} وجود بیشتر باشد بهتر است

$V_{OH} = 4$
 $V_{OL} = 0.1$

حداکثر ورودی برای قطع از استور: $V_{IL} = 1.4$ (حداکثر ورودی سوا)

$$V_B = V_{D1} + 0.7 - 0.7 - 0.7 < 0.7 \Rightarrow V_{IL} < 1.4$$

حداقل ورودی برای قطع D_1 (اشباع تر از استور): V_{IH} (حداقل ورودی High)

$V_{D1} < 0.7$
 $V_{D1} = V_{D3} + 0.7 + 0.7 + 0.8 = V_{BE}(\text{sat})$

Subject:

Year. Month. Date. ()

خلاصہ - ٹینولوجی کا

TTL	DTL	RTL	ٹینولوجی پارامیٹر
۵	۴-۲ بد	۳,۴ خوب	تقدیم
متوسط ۵	۱,۳ خوب	۵,۶ متوسط	NM
۷۷ خوب	۶	۲ بد	Fo
۸ بد	۷,۳ بد	۱۳ بسیار بد	Pdiss
بالا	متوسط	بد	سرعت

Subject:

Year. Month. Date. ()






- تکنولوژی TTL

Transistor-Transistor Logic

مقدمه: دوولته

۱- ترانزیستور P-ایستاده:

مساحت P-ایستاده کمی بیشتر از P-ایستاده است



A	B	F
0	0	0
0	1	0
1	0	0
1	1	1



$F = A \cdot B$

کاربرد P-ایستاده:


ماداکوری: در ورودی تکنولوژی DTL از مدار زیر استفاده می‌شود

۳ پیوند P-N-P مستقیم

P-ایستاده نیز همین وضعیت را دارد



در IC ها اساس کار ساخت ترانزیستور است لذا برای تولید دیود باید ترانزیستور ساخته شود از یک پیوند آن به عنوان دیود استفاده می‌شود پس ورودی DTL نیاز به سه ترانزیستور P-ایستاده دارد که مساحت آن از یک ترانزیستور P-ایستاده بیشتر است



ترانزیستور معادل دیود


Subject:

Year. Month. Date. ()


از لحاظ درجه تمایز ترانزیستور ۲ امپیره عمل AND را با این دو عدد یعنی τ_{PL} و τ_{PH} حاصل AND امپیره های آن است

۲- خروجی totem-pole



قسمت اول خروجی یک NOT ساده را به بار خازنی وصل کنیم چه چیزی می شود؟
(بار خازنی طبقات بعدی را هم در نظر بگیریم که همپایه است)
ما حواسمان است



موضوع تقارن یا خروجی ترانزیستور



تخلیه CL در طول RC




شارژ CL توسط RC

$$\tau = \tau_L R_C$$

(یا چیزی) مقاومت CE تمام السیاب

$$\tau = \tau_L (r \parallel R_C) = \tau_L r$$

نتیجه: استن خروجی بسیارند (توسط RC) ولی استن خروجی بسیار سریع (توسط r)
 راه حل: همانطور که شارژ توسط RC مناسب است، شارژ آن نیز توسط r باید سریع شارژ



با ترانزیستور نه با مقاومت
T2 برای شارژ CL بقیه شده
T1 برای دشارژ CL بقیه شده

کنترل: D1 و T2 وصل و T1 قطع می شود سریع CL توسط T2

$$V_i = "0"$$

$$V_o = "1"$$


Subject :

Year . Month . Date . ()


$V_i = "1"$

$V_o = "0"$

② T_2 قطع و T_1 وصل \leftarrow شمار سریع \leftarrow توسط T_1 و T_2





نکته: برای اینکه ترانزیستورها هم وصل کنند باید ورودی های آنها معلوم شد یعنی باید وضعیت منطقی بیت NOT تعریف کرد.



هنگام switching برای مدت کوتاهی هر دو ترانزیستور هدایت دارند و جریان زیادی از V_{CC} می کشند که برای عملکرد صحیح و بعد از آن باید مناسب باشد (غالباً منبع تغذیه نوع توان با جری باشد).

نکته: برای ساختن یک NOT با سرعت بالا از یک NOT معمولی و ۲ ترانزیستور استفاده می کنیم.

بیت پایه NAND در تکنولوژی TTL استاندارد:




نکته: C معلوم B (لگتور معلوم این) هم منطقی B (استر هم منطقی بود)

توی totem pole

تغییر V_{CE} در ترانزیستور T_4 و وصل باشد همان صورت T_2 نیز وصل است

$$V_{B_{T4}} = V_{CE_{T2}} + V_{BE_{T4}} = 0.11 + 0.18 = 0.29$$

اگر $V_{B_{T4}} = 0.29$ ترانزیستور T_3 را در این حالت نمی کشد (یعنی T_4 با هم وصل می شود که غیر ممکن است) لذا وجود دیود باعث می شود که $V_{B_{T4}} = 0.29$ نتواند T_3 را D را وصل کند




تقریباً ۱۳٪ در totem pole حضور دارد :
 اگر T_1 قطع شود T_2 وصل است و سگموا خروجی زمین شود
 جریان زیادی از T_2 می‌گذرد ($\frac{V_{CC}}{r}$) که مشکل است
 آن را بسوزاند، وجود ۱۳٪ این جریان راه $\frac{V_{CC}}{13+r}$ مورد نیاز است
 تا اثرات زیست‌محیطی آن نبیند

محاسبات: **لایتمت**
NM

$V_{OH} = 3.4$
 $V_{OL} = 0.1$
 $V_{IL} = 0.9$
 $V_{IH} = 1.5$

در بعضی از کتابها ۱۵٪ افزایش یافته

$\Rightarrow NM = 0.15$



بسیار ساده است $i_B > 0$

$i_B = \frac{V_{CC} - (V_{BE} + V_D + V_O)}{1.7} > 0$

$V_{CC} - (V_{BE} + V_D + V_O) > 0$

$V_O < V_{CC} - V_{BE} - V_D$

$V_{OH} = V_O |_{max} = V_{CC} - V_{BE} - V_D$

$V_{OH} = 5 - 0.7 - 0.7 = 3.6$ (حالت ۰)

نکته: اگر در بعضی نقاط $V_{OH} = V_{CC}$ در سیستم اما در بعضی در قسمت بالا از بسوزاند سیستم
 به V_{OH} را حساب کنیم

$F_o = 11$: F_o

$P_{diss(av)} = 1 \text{ mW}$: P_{diss}

در Databook F_o است و TTL را دارد و F_o را می‌تواند

Subject:

Year. Month. Date. ()



در حالت استاتیکی (dc) بزرگترین TTL حدود ۷۷ است

فرکانس و تغییرات P_{out} در حالت ورودی ac است (تیم ثابت $\sqrt{\text{switching}}$ است)

FO مناسب:

جدول تعداد ضرایب عبور قابل انتقال به خروجی سریالی که ورودی در حالت switching است

بین ۹۰



بین ۵ تا ۱۰ ضرایب زمانی خازن
کاملاً پیرایه‌های می شود

$\Delta R L N C < T_p$
 که به این معنی است که مقاومت یا زیاد یا کم
 مقادیر و تغییرات
 $N < \frac{T}{10 R L C}$

تعداد NC درون R_L
 (تقاوت دیده شده از خروجی
 بسیار دقیق خروجی لحاظ است)

تعداد NC درون R_H
 (تقاوت دیده شده از
 خروجی H است)

$N < \frac{1}{10 R L C F}$
 نشان

N بسیار بزرگ است (نامناسب)

$F_{OL} = \frac{1}{10 R L C F}$

$\Delta R_H N C < T_p \Rightarrow F_{OH} = \frac{1}{10 R_H C F}$

$F_0 = \min \{ F_{OL}, F_{OH} \}$

ex: $f = 10 \text{ kHz}$ و $C = 100 \text{ pF}$ و $R_L = 10 \text{ } \Omega$ و $R_H = 100 \text{ } \Omega$ است F_0 مناسب را حساب کنید



$F_{OL} = \frac{1}{10 \times 10 \times 100 \times 10^{-12} \times 10 \times 10^3} = 10000$

$\Rightarrow F_0 = 1000$

$F_{OH} = \frac{1}{10 \times 100 \times 100 \times 10^{-12} \times 10 \times 10^3} = 1000$

$F_0 = \min \{ \text{استاتیکی} \text{ و } \text{دینامیک} \}$

گیت پایه NOR در تکنولوژی TTL استاندارد



x	y	$F_1(NOR)$	x	y	$F_2(OR)$
0	0	1	0	0	0
0	1	0	0	1	1
1	0	0	1	0	1
1	1	0	1	1	1

صورت زیر با تصویر یکسان ولی با تکنولوژی مختلف

تلف: توسط TTL استاندارد مدارهای پیچیده تر خودی آن
 پایه: T_1 از چند ایتمول

Subject :

Year . Month . Date . ()

سری های مختلف TTL :

① سری TTL استاندارد : با شماره (۷۴xx.x) مشخص می شود

② سری TTL کم مصرف (low power) : (۷۴Lxxx) مقاومت های آن کم است

③ سری TTL پرسرعت (High speed) : (۷۴Hxxx) مقاومت های آن کم است

④ سری TTL شتابی (Schotky) : (۷۴Sxxx) مقاومت های آن کم است

⑤ سری TTL شتابی کم مصرف : (۷۴LSxxx) مقاومت ها نیز و ولتاژ سیور آن شتابی است

⑥ سری TTL شتابی پیشرفته (Advance schotky) : (۷۴ALSxxx) از کفایت ولتاژ سیور است

پیشرفته است یعنی سرعت آن بالاتر رود و خازن ها کوچک می شود

⑦ سری TTL شتابی کم مصرف پیشرفته : (۷۴ALSxxx)


Subject:

Year. Month. Date. ()

۱) سری TTL سریع (Fast): V_{TFLXX} : سریت رکن بالاست

خروجی های TTL : سه نوع داریم : open-collector ، totempole ، و three state

۱) خروجی totempole : قالب IC های TTL




شماره خازن خروجی با T_1
شماره خازن خروجی با T_2

مزیت : سرعت بالای و رساندن خروجی
استطال : نیاز به تغذیه مناسب


$V_{OH} \neq V_{CC}$



۲) خروجی open-collector (تعدادی از IC ها)



برای عملکرد صحیح باید یک مقاومت Pull-up من خروجی و تغذیه قرار دهیم تا هنگام خروجی High (یعنی قطع T_3) خروجی از طریق R_p تا V_{CC} برسد $V_{OH} = V_{CC}$



R_p لایح : جریان زیاد وارد T_3 نمی شود یعنی $I_{C3} < I_{C3max}$ می شود و مشکل نیست

Subject: _____

Year: _____ Month: _____ Date: _____


$$I_{Cp} = \frac{V_{CC} - V_{CE}}{R_p} \quad I_{Cp} < \beta F I_{Bp}$$

بازرسی سیگنال از سنجش خروجی سیگنال

نکته ۱: شماره خازن مقاومت R_p نباید کوچکتر باشد
 پس R_p قدری حدود $1k$ باید داشته باشد


استطال: شماره خازن با مقاومت کم است زیرا از سیگنال سنجش می شود
 یعنی V_{OH} یعنی V_{CC} را دارد

ex: در یک I_C به مقاومت $10k$ با $V_{IH} = 90$ است
 الف) اگر ورودی این I_C از توان از خروجی TTL (totem pole) گرفت
 ب) اگر خروجی TTL از منبع تغذیه باز باشد بدالف را اندازه گیری کنید




الف) چیزی را V_{OH} در TTL برابر با 3.4 است
 از ولت خورد نیاز I_C هم عنوان 1 یا $high$ لغت
 است V_{IH} می کشیم و ورودی می توانیم هند 1 لغت کرد

$$3.4 < 7$$



ب) هم به شرط آنکه V_{CC} مقاومت $10k$ را خود را حسابی
 انتخاب کنیم (یعنی از 3 ولت بیشتر باشد)



$$V_{OH} = V_{CC} = 10$$

$$V_{IH} = 7$$


$$\Rightarrow 10 > 7$$

نکته ۲: برای حاصل از شماره R_p خازن خروجی در جدول از I_C تولید می شود

Subject:


Year: Month: Day: ()

منبت ۳: قابلیت اتصال حرفی ما هم



F_1
 F_2 } قبل از اتصال

F } بعد از اتصال



قبل از اتصال		وضعیت		بین از اتصال
F_1	F_2	T_1	T_2	F
1	0	وول (sat)	وول	0
0	1	قطع	قطع	1
1	1	قطع	وول	0
0	0	وول	قطع	0

توضیح ۱: بین از اتصال حرفی ما هم C هر ترازیستور نصف می شود لذا استناد اساع حرفیال

بقیال است یعنی $k=0$ است


نکته: قطع بودن بطنی به C ندارد اگر BE ولتاژیستوی کم باشد قطع می شود

توضیح ۲: چون هر دو ترا قطع است بین کلکتور آنها هم قطع است جریال از R_p می آید بار خازن می شود در آن راتما حد V_{cc} میری کند

نتیجه مهم: بین از اتصال حاصل AND حرفی های قبل از اتصال ای ای می شود بر این

$F = F_1 \cdot F_2$


خاصیت wired AND گونه



نار wired AND

$F = \overline{A \cdot B} \cdot (C + D)$

سوال: اگر حرفی های tatempole را هم وصل کنیم چه می شود




Subject:

Year: Month: Day: ()


وضوئیت

تعداد اتصال

تعداد اتصال



F_1	F_2	T_1	T_2	T_3	T_4	تعداد اتصال
0	0	قطع	وصل	قطع	وصل	0
1	1	وصل	قطع	وصل	قطع	1
1	0	وصل	قطع	قطع	وصل	*
0	1	قطع	وصل	وصل	قطع	*



$$F = \frac{r_2}{r_1 + r_2} V_{cc}$$

$$r_1 \ll r_2 \Rightarrow F = "1"$$

$$r_2 \ll r_1 \Rightarrow F = "0"$$

$$r_1 = r_2 \Rightarrow F = \frac{V_{cc}}{2} \text{ (نابین)}$$

* نکات: اگر r_2 بیشتر از r_1 باشد یعنی r_2 کوچکتر از r_1 باشد، جازان (تعداد اتصال) بیشتر می شود.

تعمیر: هرگز نباید خروجی های Totem pole را به هم وصل کرد زیرا ممکن است خروجی ناپایدار شود.

۳- خروجی سه حالتی (Three state) تعاریف از IC ها





سه حالتی (سه حالتی):
 0 -> تخلیه جازان خروجی
 1 -> شارژ شدن جازان خروجی
 Hi-Z -> امپدانس زیاد (مباراز) -> (تعداد اتصال بیشتر می شود)

انتقال "1" -> (خروجی A و B یکی از آنهاست)
 0 -> قطع است

$$\left. \begin{matrix} A=B=1 \Rightarrow v_o = "1" \\ A=0, B=1 \\ A=1, B=0 \\ A=0, B=0 \end{matrix} \right\} \Rightarrow v_o = "0" \leftarrow \text{NAND gate}$$


Subject:

Year: Month: Day: ()




انتقال = "0" ←
 در A و B صندریگه دور یعنی T_p قطع T_n قطع
 در T_n قطع T_p وصل v_o وصل T_n وصل T_p قطع v_o $Hi-Z$

کاربرد: انتقال حوض های مدارهای مختلف به یک Bus (خفا مستقیم)



برای انتقال اطلاعات ۱ به ۱ باس
 باید $C_1 = 1$ باشد و $C_2 = 0$ باشد
 باس




بافر سه حالتی:
 حوض مدار را بافر کنند یعنی اگر کافا یعنی حوض
 نشود در کافا حوض آن نشود

کاربرد: انتقال حوض های totemple Bus


Subject:

Year: Month: Day: ()



کاربرد دیگر: ساخت عبارات منطقی با مدارهای منطقی


ex: تابع حقیقی مدار زیر را بنویسید



S	F
0	A
1	B


$$F = A \cdot \bar{S} + B \cdot S$$

ex: مدار مثال قبل



این نتیجه غلط است $F = A \cdot B + C \cdot D$ X

زیادتر از 1 باشد و $A \neq C$ آنکاه F هم A می شود و هم C می شود \leftarrow افتقاد در شاخه های $wired-OR$ شده فقط یک شاخه باید وصل بشود و بقیه $Hi-Z$ باشند.



$$F = A \cdot B \cdot \bar{C} + D \cdot E \cdot C$$

ex: مدار مثال قبل

Subject:

Year: Month: Day: ()

ex. اگر مدار زیر درست کار نمی کند F را بسازید و در آن اصلاح کنید و در F با درست آن برید


غلط است. درست کار نمی کند زیرا

اگر $A = B = C = E = 1$ است

$F = \bar{C} = D$ که اگر D و \bar{C} مخالف باشند

تضاد وجودی می آید

برای اصلاح A را با \bar{C} تعویض می کنیم



$$F = A \cdot B \cdot \bar{C} + DEC$$

تکنولوژی ECL

تکنولوژی های قابل اساس کار مدار قطع و اشباع شدن ترانزیستور بود. لذا ذاتاً این دسته

امداد ECL اساس کار کم و زیاد شدن جریان ترانزیستور فعال است

Emitter Coupled Logic

سریعت بسیار بالا است

استایل و توان مصرفی بالا است

$$V_{CE} I_C = P_C$$



در نوعی قطع و اشباع P_C بسیار ناچیز است

در صورتی که در فعال P_C بسیار مرتب است

اساس کار: کم و زیاد شدن جریان ترانزیستور فعال (مخالف قبلی ها) اساس کار قطع و اشباع

بود (کم سریعت بالا، توان بالا)

زوج تفاضلی:



Subject:

Year: Month: Day: ()

منبع ولتاژ: عنصری است که ولتاژ و دینامیک را تعیین می کند. در مدار منبع جریان: عنصری است که جریان آن مستقل از ولتاژ و دینامیک است.

$$I_{C1} = I_{S1} e^{\frac{V_{BE1}}{V_{TH}}}$$

توجه: چون ولتاژ $V_{BE1} = V_{BE2}$ چون ولتاژها برابر است (چون طرف دیگر اتصال است) آن را مستقل نمی گیریم و فقط می پسوند I_{C1} است.

$$\begin{cases} I_{C1} + I_{C2} = I_0 \\ \frac{I_{C1}}{I_{C2}} = e^{\frac{(V_{i1} - V_{i2})}{nV_{TH}}} \end{cases}$$


در دینامیک $I_{C1} = I_{S1} e^{\frac{V_{BE1}}{nV_{TH}}}$ و $V_{TH} = \frac{kT}{q} = 0.025$ ولتاژ حرارتی است و $1 < n < 2$ تجربی

$$\begin{cases} I_{C1} = I_{S1} e^{\frac{V_{BE1}}{nV_{TH}}} \\ I_{C2} = I_{S2} e^{\frac{V_{BE2}}{nV_{TH}}} \end{cases}$$

$$\frac{I_{C1}}{I_{C2}} = e^{\frac{(V_{BE1} - V_{BE2})}{nV_{TH}}} \leftarrow I_{S1} = I_{S2} \text{ برای جریان اشباع یکسان می باشد}$$

~~$V_{i1} - V_{i2} = V_{BE1} - V_{BE2}$~~ $I_{C1} + I_{C2} = I_0$

$$\begin{cases} I_{C1} = \frac{I_0}{1 + e^{\frac{(V_{i1} - V_{i2})}{nV_{TH}}}} \\ I_{C2} = \frac{I_0}{1 + e^{\frac{(V_{i2} - V_{i1})}{nV_{TH}}}} \end{cases}$$




خروجی تک سره Single ended

Subject:

Year: Month: Day: ()

خوبی متفاوتی:



$$V_o = V_{01} - V_{02}$$

در خوبی متفاوتی با باری تقسیمی در خوبی ندارد

$$V_{01} = V_{CC} - R_c I_{C1}$$

$$V_{02} = V_{CC} - R_c I_{C2}$$

$$V_o = V_{01} - V_{02} = R_c (I_{C2} - I_{C1})$$

$$V_o = R_c I_o \left(\frac{1}{1 + e^{(V_{i1} - V_{i2})/nV_{TH}}} - \frac{1}{1 + e^{-(V_{i1} + V_{i2})/nV_{TH}}} \right)$$

دستگاه های انالوگ:

$$e^x = 1 + x + \frac{x^2}{2!} + \frac{x^3}{3!} + \dots \Rightarrow e^x \approx 1 + x \quad |x| \ll 1$$

$$e^{-x} \approx 1 - x$$

$$\left| \frac{V_{i1} - V_{i2}}{nV_{TH}} \right| \ll 1$$

سبب در خوب ←

$$\Rightarrow V_o = R_c I_o \left(\frac{1}{1 + \frac{V_{i1} - V_{i2}}{nV_{TH}}} - \frac{1}{1 - \frac{V_{i1} - V_{i2}}{nV_{TH}}} \right) = R_c I_o (-2) \frac{V_{i1} - V_{i2}}{nV_{TH}}$$

صفت $\left(\frac{V_{i1} - V_{i2}}{nV_{TH}}\right)^2$

$$\Rightarrow V_o = -\frac{1}{2} \cdot \frac{R_c I_o}{nV_{TH}} (V_{i1} - V_{i2})$$

تقویت کننده تفاضلی

$V_{TH} = 0.025 \text{ V}$, $I_o = 2 \text{ mA}$, $n = 1$, $R_c = 100 \text{ k}\Omega$ ex

$$V_o = -400 (V_{i1} - V_{i2})$$

اگر یک ورودی داشته باشیم می توانیم ورودی دوم را به زمین وصل کنیم یعنی صفر در نظر بگیریم که ولتاژ منفی $-V_{EE}$ را به خود قرار دادیم که جایی از ورودی ها صفر باشد و اگر سیگنال قطع می شود

Subject:

Year: Month: Day: ()

$$V_{O1} = V_{CC} - R_C I_{C1}$$

درست‌های دیجیتال

$$I_{C1} = \frac{I_0}{1 + e^{-\frac{V_{i1} - V_{i2}}{nV_{TH}}}}$$

$|V_{i1} - V_{i2}| \gg nV_{TH}$ ← درست‌های دیجیتال

$$I_{C1} \approx I_{C1} = \frac{55}{56} I_0 \Leftrightarrow I_{C1} = \frac{I_0}{1 + e^{-4}}$$

$$I_{C2} = \frac{I_0}{56}$$

$$e^4 = 55$$

$$V_{i1} - V_{i2} = 0.1V$$

$$\Rightarrow \begin{cases} V_{O1} = V_{CC} - R_C I_0 \\ V_{O2} = V_{CC} \end{cases}$$

$$I_{C1} = \frac{I_0}{1 + e^{-\frac{0.1}{0.25}}} = \frac{I_0}{1 + e^{-4}}$$


$$\approx 0 \leftarrow I_{C1} = \frac{I_0}{1 + e^4} \leftarrow V_{i1} - V_{i2} = -0.1V \leftarrow V_{i1} - V_{i2} \ll -nV_{TH}$$

$$I_{C1} = \frac{I_0}{56}$$

$$I_{C1} = \frac{55}{56} I_0 \approx I_0$$

$$\Rightarrow \begin{cases} V_{O1} = V_{CC} \\ V_{O2} = V_{CC} - R_C I_0 \end{cases}$$

تفاوت در عمل I_0 از ترانزیستور می‌آید پس آن حدی که V_{i1} از V_{i2} بیشتر باشد



گیت NOT

Subject:

Year : Month : Day : ()

اگر $V_{REF} = 1$ و $V_{OL} = V_{CC} - R_C I_0$ تمام I_0 از T_1 می‌گذرد

$V_{IH} = 0.1 + V_{REF}$ دردی وقتی از یک جری بالا می‌رسد آن را "1" می‌نامیم

$V_{OL} = V_{CC} - R_C I_0$

اگر $V_{REF} = 0$ و $V_{OL} = V_{CC}$ تمام I_0 از T_2 می‌گذرد

$V_{IL} = V_{REF} - 0.1$

$V_{OH} = V_{CC}$

$V_0 = 1 \leftarrow V_i = 0$
 $V_0 = 0 \leftarrow V_i = 1$ } NOT

$R_C = 3k\Omega$ ، $V_{CC} = V_{EE} = 5V$ ، $I_0 = 1mA$ ، $V_{REF} = 1V$ ex

$V_{IH} = 0.1 + 1 = 1.1$

NM نیت فوق چند است


$V_{IL} = 1 - 0.1 = 0.9$

$V_{OH} = 5$

چون V_{OL} از V_{IL} کوچکتر نیست NM تعریف می‌شود


$V_{OL} = 2$

برای تعیین جری این مدار می‌توان از دیود وصل جهت کاهش V_{OL} استفاده کرد



$V_{OH} = 3.6 \Rightarrow NM = 0.3$

جداگانه از دیود استفاده می‌شود تا با تغییر مقاومت نیز دانسته باشیم زیرا بعضی جاهاست که می‌توان جریان عبوری از دیود است و جلگیری از سوختن دیود



نیت NOR :


چون قطع و وصل ترانزیستور مهم نیست پس همه می‌توانند

با شکل جدول درستی، رابطه منطقی بین ورودی و خروجی مدار مقابله را باید
 برای هر شرط از جدول درستی، قطعاً استخراج کردن به سه اثر سوراخ شده گفتو

Subject:


Year: Month: Day: ()

A	B	حالت I_o	V_{O1} (NOR)	V_{O2} (OR)
0	0	T_3	1	0
0	1	T_2	0	1
1	0	T_1	0	1
1	1	T_1, T_2	0	1




هر ولتاژی که از مدار خارج می‌شود باید در نظر گرفته شود. ولت A و B همیشه باید در
 آن از مرجع ولتاژ و یعنی I_o از T_3 باشد $V_{O1} = V_{CC}$ $R_{C1} \leftarrow V_{O1} = 1$

لیست NAND:



دو ولتاژ خروجی هستند
 ECL خوشترین خروجی
 راه نسبت داخلی کم
 می‌کنند

وقتی که ولتاژ خروجی
 نسبت به V_{REF} است
 در A



A	B	حالت I_o	V_{O1} (NAND)	V_{O2} (AND)
0	0	T_2	1	0
0	1	T_1, T_4	1	0
1	0	T_2	1	0
1	1	T_1, T_3	0	1


چون B ولتاژ خروجی است پس ولتاژ A باید از آن کم شود
 چون A ولتاژ خروجی است پس ولتاژ B از آن کم شود
 V_{O1} ولتاژ خروجی است چون B ولتاژ خروجی است
 T_3 و T_4 را باید در نظر بگیریم

Subject:

Year: Month: Day: ()

منبع جریان:

منبع جریان: هدف جستجو نمودن مدار باشد تا توسط منبع ولتاژ یا منبع جریانی شود



ex: آینه جریان چون هر جریانی در مدار نیستند. آی. وجودی باید عیناً در آی. بی مقدار بی شود

$$I_{Ref} = I_{B1} + I_{B2} + I_{C1}$$

$$V_{BE1} / nV_{Th}$$

$$I_{C1} = I_{S1} e^{V_{BE1} / nV_{Th}}$$

$$I_{S1} = I_{S2} \leftarrow T_1, T_2 \text{ (انفین تسانه)}$$

$$V_{BE1} = V_{BE2} \Rightarrow \text{چون } V_{BE} \text{ مساوی است، پس جریانی}$$

$$\Rightarrow I_{C1} = I_{C2} \Rightarrow I_{B1} = I_{B2} \text{ (بافتن توالی)}$$

$$I_{Ref} = 2 I_{B1} + I_{C1} \rightarrow I_{Ref} = I_{C1} \left(\frac{2}{\beta_F} + 1 \right) \rightarrow I_{C1} = \frac{I_{Ref}}{1 + \frac{2}{\beta_F}}$$

با توجه به اینکه $I_{C1} = I_{C2} = I_{C3}$ و $I_{B1} = I_{B2} = I_{B3}$ پس $I_{C1} = I_{C2} = I_{C3}$ و $I_{B1} = I_{B2} = I_{B3}$

$$I_o = \frac{I_{Ref}}{1 + \frac{2}{\beta_F}}$$

$$I_{Ref} = \frac{V_{CC} - V_{BE}}{R}$$

لطفاً T_2 باید به جای وصل شود در او از این سوئی که شبیه است

Subject:


Year: Month: Day: ()

تلفیق

$$V_{BE} = 0.7$$

$$V_D = 0.7$$

۱) برای تست NOT حقال الف) و ایامه NM
ب) در صورت نیاز با تعدادی دیود معرفی و اصلاح کنید
ج) با مقاومت $R=2k\Omega$ بنویسید خوبی است



$$V_{OH} = V_{CC} = 5 \text{ (الف)}$$

$$V_{OL} = V_{CC} - R_C I_D =$$

$$V_{IL} = V_{Ref} - 0.1 = 0.9$$

$$V_{IH} = V_{Ref} + 0.1 = 1.1$$

Subject:

Year: Month: Day: ()

نام و نام خانوادگی این دانشجو در کلاس کار می رود، FET
IG-FET، MOST و MOSFET از این جمله اند. جدیدترین
نوع ترانزیستور فاس، عنصر فاس، NMOS و PMOS
نوع کانال را به کار می بریم


کنش نیم

تفاوتی MOS

(Metal oxide semiconductor) MOSFET

چون که این ترانزیستور در مدار الکتریکی مبتنی است بر یک ترانزیستور اثر میدانی
(FET) به حساب می آید که ما عایق است به اثر میدانی با گذشت عایق شده (IG-FET)
نام آن در این کتاب است که نوع کامل (در NMOS) الکتریک در هدایت در عمل است.


ن کانال
P کانال
واسفت




Enhancement
افزایش : (NMOS) n کانال
I_D = I_S

collector = Drain
Gate = Source
Base = Gate


ماده ترانزیستور
عایق (SiO₂)



ساختار داخلی




طرز کار



در حالت عادی هیچ هدایت الکتریکی بین D و S
موجود نیست (زیرا جهش از دو دیود فوق جریان عبور نمی کنند)

اصطلاحاً آن ترانزیستور
Normally off گویند

اما اگر پتانسیل G را به ولتاژ مثبت وصل کنیم ابرهای منفی (از جنس n+) زیر Gate
می شود و با صیقلی از جنس n تشکیل می گردد و آن کانالی می گویند جریان عبور می کند
اعمال ولتاژ بین D و S جاری از D و S عبور می کنند (I_D = I_S)



Field Effect TR : FET

Subject:

Year: Month: Day: ()

V_T (ولتاژ آستانه - Threshold)
مقادیر ثابتی است که برای تشکیل کانال مناسب

شبه قطع : $V_{GS} > V_T$
شبه قطع ($I_D = 0$) : $V_{GS} \leq V_T$

نوع باره
انواع قطع:

$$V_{GS} \leq V_T$$

$$I_D = 0$$

۲- ناحیه triode : $V_{DS} \leq V_{GS} - V_T$
(متناظر با اشباع در دیسی)


$$I_D = \frac{k}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

$V_{GS} > V_T$

۳- ناحیه pinch off : $V_{DS} \geq V_{GS} - V_T$
(متناظر با اشباع در دیسی)

$$I_D = \frac{k}{2} (V_{GS} - V_T)^2$$

k ضریب ثابت و وابسته به خصوصیات دیسی
و اندازه پهنای کانال



در نهایت $I_{D,max}$ را رسم کنید و $P_{i,max}$ را رسم کنید
راست آن P_i است


Subject:

Year: Month: Day: ()

$V_{GS} = 1V < V_T = 2V \Rightarrow$ ترانزیستور قطع $\Rightarrow I_D = 0$ الف

$V_{GS} = 3V > V_T = 2 \Rightarrow$ وصل

nod
① $V_{DS} \leq 1 \Rightarrow I_D = 2(2V_{DS} - V_{DS}^2)$




② $V_{DS} \geq 1 \Rightarrow I_D = 2 \text{ mA}$

مقدار P_i و t_r یعنی $V_{DS} = V_{GS} - V_T$ در هر دو منوال صادق است

$V_{GS} = 4V > V_T = 2 \Rightarrow$ وصل

Tr ① $V_{DS} \leq 2 \Rightarrow I_D = 2(4V_{DS} - V_{DS}^2)$



Pi ② $V_{DS} \geq 2 \Rightarrow I_D = 8 \text{ mA}$

در t_r ترانزیستور مانند مقاومت عمل می‌کند (مقاومتی که تغییر می‌کند و با افزایش V_{DS} زیاد می‌شود) بنابراین این مقاومت به V_{GS} نیز بستگی دارد و با افزایش آن کمتری شود

نکته: اگر V_{DS} بسیار کوچک باشد: V_{DS}^2 به 0 میرسد

$$I_D = k(V_{GS} - V_T) V_{DS}$$

$$\frac{V_{DS}}{I_D} \approx \frac{1}{k(V_{GS} - V_T)} = R_{DS} \quad (\text{مقاومت معادل یا } R_{CR} \text{ مقاومت کل})$$

نکته: در P_i ترانزیستور مانند منبع جریان عمل می‌کند (تغییر شده یادداشت)

Subject:

Year : Month : Day : ()

Pinch-off : استناد تک سون نهجی

$$k = \mu_n \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}} \frac{W}{L}$$

کات k:

μ_n : قابلیت حرکت الکترون در کانال


$\epsilon_0 \epsilon_{ox}$: قابلیت اندر دهنی خونی

ϵ_{ox} : قابلیت اندر دهنی نسبی الیوم (برای SiO₂ حدود 4)

t_{ox} : ضخامت الیوم زیرکیت



W : عرض کانال

L : طول کانال




بدهی شود در حالت BJT (که در آن جریان و مساحت ترانزیستور وابسته است) جریان واسفت
 نسبت ابعاد ترانزیستور (W/L) وابسته است یعنی برای داشتن یک جریان مشخص
 در آن ترانزیستور، ابعاد کانال که چپ ساخت

مسافت کانال P : (PMOS)



ساختار داخلی



طرح ظاهری

جهت جاری شدن جریان است
 استونی چون بیت کانالی از جنس P ایجاد می شود

Subject:

Year : Month : Day : ()

V_T : منفی

منطقه ۱ : $V_{GS} < V_T$ [$|V_{GS}| > |V_T|$] \Rightarrow

$V_{DS} \geq V_{GS} - V_T : tr \Rightarrow I_D = \frac{k_p}{2} [V_{GS} - V_T] V_{DS} - V_{DS}^2$

$V_{DS} \leq V_{GS} - V_T : Pi \Rightarrow I_D = \frac{k_p}{2} (V_{GS} - V_T)^2$

$k = \mu_p \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}} \frac{W}{L}$

μ_p : قابلیت تحریک حفره ها در سیلیکون

مقاومت سیلیکون $\mu_p \ll \mu_n \Rightarrow$ PMOS کمتر از NMOS است

منطقه ۲ : $V_{GS} \geq V_T$ [$|V_{GS}| \leq |V_T|$] $\Rightarrow I_D = 0$

در این حالت که در خروجی است

در V_{DD} به زمین وصل می شود

در V_{DD} به زمین وصل می شود


در V_{DD} به زمین وصل می شود

در V_{DD} به زمین وصل می شود

۱- استاتیف (استا)
۲- دینامیک (پول)

استاتیف

۱- تکنولوژی NMOS



لیت NOT :

الف) بار مقاوم :

اگر $V_o = V_{DD}$ قطع \Rightarrow $V_o = V_{DD}$ (منطق ۱)
اگر $V_o = 0$ وصل \Rightarrow $V_o = 0$ (منطق ۰)

Subject:

Year: Month: Day: ()

$V_{DD} = 5$

$V_{OH} = V_{DD} = 5$

ملاحظات:

$R_L = 100k$


NM

$V_T = 1V$

V_{OL} :

در حال عبور از منطقه مشبع یعنی V_{OH}

$k = 2 \frac{\mu A}{V^2}$



$I_D = \frac{k}{2} [(V_{GS} - V_T) V_{DS} - V_{DS}^2]$

$= \frac{V_{DD} - V_{OL}}{R_L} \Rightarrow 2(1 \cdot V_{OL} - V_{OL}^2) = \frac{5 - V_{OL}}{100}$

$\Rightarrow 2V_{OL}^2 - 1V_{OL} + 10 = 0 \Rightarrow V_{OL} = 0.31$ (برای تمام ملاحظات)

برای اینکه در منطقه مشبع باشد $V_{OL} = 0.31$ و $V_T = 1V$ پس $V_{GS} > V_T$


$V_{DS} \leq V_{GS} - V_T \Rightarrow 0.31 \leq 5 - 1$

$\Rightarrow V_{OL} = 0.31$

$V_{IL}: \left. \frac{dv_o}{dv_i} \right|_{v_i = V_{IL}} = -1$

چون در این نقطه در حالت انتقال قرار میگیرد پس استفاده از

درجا بسازیم V_{IL} چون خروجی وابسته است به ورودی



$I_D = k_p \frac{(V_{GS} - V_T)^2}{2} = \frac{V_{DD} - v_o}{R_L} \Rightarrow$

$2(V_i - 1)^2 = 5 - v_o \Rightarrow v_o = 5 - 2(V_i - 1)^2$

$v_o = 5 - 2(1.31 - 1)^2$
 $v_o = 4.18V$

$\frac{dv_o}{dv_i} = -2(V_i - 1) = -1 \Rightarrow V_{IL} = 1.5A$

Subject:

Year: Month: Day: ()

$$V_{DS} \geq V_{GS} - V_T$$

درستی شرط P_i

$$\sum V_{DS} \geq V_{CA} - 1 \Rightarrow \text{مورد است}$$

V_{IH} :

در محاسبه V_{IH} چون خروجی بهر است \Rightarrow V_{IH} است

$$\frac{k}{r} [r(V_{GS} - V_T)V_{DS} - V_{DS}^2] = \frac{V_{DD} - V_o}{R_L}$$

$$= r [r(V_i - 1)V_o - V_o^2] = \Delta - V_o$$

از همین رابطه می توانیم V_o را پیدا کنیم

$$r [rV_o dV_i + r(V_i - 1)dV_o - 2V_o dV_o] = -dV_o$$

حزین تقسیم dV_o

$$r [rV_o + r(V_i - 1) \frac{dV_o}{dV_i} - 2V_o \frac{dV_o}{dV_i}] = - \frac{dV_o}{dV_i}$$

$$r [rV_o - r(V_{IH} - 1) + 2V_o] = 1 \Rightarrow \sum V_o - 2V_{IH} + V_o = 0$$

$$\left\{ \begin{array}{l} rV_o - 2V_{IH} + V_o = 0 \\ r [r(V_{IH} - 1)V_o - V_o^2] = \Delta - V_o \end{array} \right.$$

$$\Rightarrow V_{IH} < \begin{cases} P_{iAV} \\ -1.8P_X \end{cases}$$

$$\Rightarrow V_{IH} = P_{iAV}$$

برای V_{IH} در P_i ابتدا باید V_o را بدست آوریم (مربوط به V_{IH} است) \Rightarrow $V_o \geq V_{GS} - V_T$

$$V_o \geq V_{GS} - V_T$$

Subject:

Year : Month : Day : ()

$N.M = 0.96$ | \rightarrow | عبارت از $B_j T$ است


P_{diss}

$P_{diss H} = 0 \rightarrow 0 = P_{diss}$ وقتی ورودی صفر است و قطع جریان است

$P_{diss L} : V_{DD} I_D = \frac{V_{DD} - V_{OL}}{R_L} V_{DD}$
 $= 0.126 \text{ mW}$

چون ورودی صفری در جای
 وصل نیست و جریان نمی کشد پس
 فقط I_D داریم

$P_{diss (av)} = \frac{1}{2} (0 + 0.126) = 0.063 \text{ mW}$



تلف I_D را در مدار حساب کنید

$k = 1 \text{ mA/V}^2$ چون $I_{GS} = 0$ است پس جریان
 $V_T = 1V$ نسبت بالا و پایین حسابی است

$P_i : I_D = 0.425 \text{ mA}$

① $I_D = 0.15 (V_{GS} - 1)^2$

اگر بخواهیم اول I_D را حساب کنیم به جواب درست نمی آید نسبت
 نسبت به هم داریم درست است پس اول V_{GS} را حساب می کنیم
 چون اگر نخواهد وصل باشد V_{GS} باید بزرگتر از V_T باشد


$\Rightarrow I_D = V_{GS} + 0.425 \times 0.15 (V_{GS} - 1)^2$

$\Rightarrow V_{GS} = 1$ فرض اول
 در فرض اول I_D از مدار درست می آید

$KVL : V_{DS} = V_{DD} - I_D R_L - I_D R_{DS(on)}$
 $V_{DS} = V_{GS} - V_T$ \rightarrow برای اینکه به هم وصل باشد P_i درست باشد

Subject:

Year: Month: Day: ()



لیست NOT بار متداولی:

برای ترانزیستور t_r یا مقاومت R_{DS} حمل داریم:

$$R_{DS} = \frac{1}{k(V_{GS} - V_T)}$$

$$V_{OL} = \frac{R_{DS}}{R_{DS} + R_L} V_{DD}$$

$$V_{OL} = \frac{V_{DD}}{1 + \frac{R_L}{R_{DS}}}$$

باید $\frac{R_L}{R_{DS}} \gg 1$ باشد $\leftarrow R_L \gg R_{DS}$


۱- R_L بسیار بزرگ باشد (مثلاً $100 \text{ k}\Omega$) [غیرانتقادی در I.C. ها]

۲- R_{DS} بسیار کوچک یعنی k بسیار بزرگ یعنی $\frac{W}{L}$ بسیار بزرگ [غیرانتقادی در I.C. ها]

ب) بار افزایی Pinch-off

NMOS طرح شده را افزایش نریز (Enhancement)

در بار افزایش V_{GS} حالت افزایش می یابد. برای ترانزیستور load هوا به Pinch-off است




$$V_{DS_L} = V_{GS_L} - V_{TL}$$

$$V_{GS_L} = V_{DS_L} \Rightarrow 0 > -V_{TL}$$

شرط طر

"0" \leftarrow قطع D \leftarrow V_{GS} (بسیار) \leftarrow بسیار \leftarrow بسیار \leftarrow بسیار

"1" \leftarrow (بشرط وصل بودن L)



Subject:

Year: Month: Day: ()

شماره دیگر! $V_{i="1"} \rightarrow D \leftarrow (V_{os} \text{ است}) \leftarrow L \leftarrow V_{o="0"} \leftarrow (V_{os} \text{ است}) \leftarrow D$

خطوب است محاسبه NM و P_{diss} $V_{DD} = 12 \text{ V}$: ex


NM:

$V_{TL} = V_{TD} = 1.5 \text{ V}$

$k_L = 3 \frac{\mu A}{V^2}$

$k_D = 4.5 \frac{\mu A}{V^2}$

V_{OH} : $V_{i="0"} \Rightarrow$ قطع D



$V_{OH} = V_{O(max)}$

برای بار، باید L وصل باشد $V_{GSL} > V_{TL}$

$V_{DD} - V_O \geq V_{TL}$


(برای سیگنال وصل، یعنی همانطوری که می بینیم است) $V_O \leq V_{DD} - V_{TL}$

$\Rightarrow V_{OH} = V_{DD} - V_{TL}$

پس V_{OH} است به عنوان

$\Rightarrow V_{OH} = 12 - 1.5 = 10.5$

V_{OL} : $V_{i="1"} \Rightarrow$ هر دو وصل می شود V_{OH} که 10.5 یعنی V_{OH} به هم وصل یعنی $V_{OL} = V_{OL}$



L همواره در P_i است

اما فرض می کنیم D در t_r است (نیواریتی) حرفی بسا است یعنی V_{GS} برابر سیگنال یعنی V_{OL} است پس در t_r است V_{DS}

$I_{DL} = I_{DD}$

$\frac{k_L}{K} (V_{GSL} - V_{TL})^2 = \frac{k_D}{K} [2(V_{GSD} - V_{TD}) V_{DSD} + V_{DSD}^2]$

$(12 - V_{OL} - 1.5)^2 = 1.5 [2(10.5 - 1.5)V_{OL} - V_{OL}^2]$

$V_G = 12$

$V_G - V_S$

Subject:

Year: Month: Day: ()

برای این از تغذیه است

$$\Rightarrow (1.015 - V_{OL})^2 = 15 (1.8V_{OL} - V_{OL}^2) \Rightarrow V_{OL} = 1.718 \times$$


$\rightarrow V_{OL} = 1.4$

(حتماً باید V_{OL} در جواب داشته باشد یعنی قابل قبول دیگری غیر قابل قبول)

$$V_{DSD} = V_{GSD} - V_{TD}$$

بررسی t_r :

$$1.015 - 1.4 \Rightarrow t_r \text{ است}$$



دار P_i است
 D هم در P_i است برای V_{OL} است

$$I_{DL} = I_{DD}$$

$$\frac{k_L}{2} (V_{GSL} - V_{TL})^2 = \frac{k_D}{2} (V_{GSD} - V_{TD})^2$$

$$(1.2 - V_{OH} - 1.15)^2 = 15 (V_i - 1.15)^2 \Rightarrow$$

از دو طرف جذر میگیریم

$$(1.05 - V_O) = 15 (V_i - 1.15)^2 \Rightarrow 1.015 - V_O = +\sqrt{15} (V_i - 1.15)$$

(یعنی ورودی مثبت به خروجی حتماً باید نزدیک باشد)


به دلیل مثبت قابل قبول است

۱) $V_i > 1.15$ باز هم برآورد است
 علامت هر طرف باید مثبت باشد

$$1.015 - V_O = \sqrt{15} (V_i - 1.15)$$

۲) یعنی $V_i < 1.15$ باید نزدیک باشد

$$V_O = -\sqrt{15} V_i + 1.015 + 1.15\sqrt{15}$$



برتر از V_{IL} است \Rightarrow

نسبت در این V_O


$$\Rightarrow V_{IL} = 1.15$$

(چون V_{IL} است پس V_{IL} است)

Subject:

Year: Month: Day: ()

V_{IH} :



در محاسبه V_{IH} چون ولتاژ کم است $\leftarrow D$ در t_r است

$$\frac{k_L}{2} (V_{GS_L} - V_{TL})^2 = \frac{k_D}{2} [2(V_{GS_D} - V_{TD})V_{DS_D} - V_{DS_D}^2]$$

$$(12 - V_O - 1.5)^2 = 1.5 [2(V_i - 1.5)V_O - V_O^2]$$

$$\Rightarrow (10.5 - V_O)^2 = 1.5 [2(V_i - 1.5)V_O - V_O^2]$$

دنباله مثل مربع = ۲ برابر خودش x دنباله درون مربع

از همین دنباله مثل می گیریم

$$2(10.5 - V_O)(-dV_O) = 1.5 [2V_O dV_i + 2(V_i - 1.5)dV_O - 2V_O dV_O]$$

$$2(10.5 - V_O) \left(-\frac{dV_O}{dV_i} \right) = 1.5 \left[2V_O + 2(V_i - 1.5) \right] \frac{dV_O}{dV_i} - 2V_O \frac{dV_O}{dV_i}$$

$$\Rightarrow 2(10.5 - V_O) = 1.5 [4V_O - 2(V_{IH} - 1.5)]$$

فقط صورت نگاه داریم مخرج هم برابر میشه حذف کنیم

$$\Rightarrow V_{IH} = 2.12$$

$$(10.5 - V_O)^2 = 1.5 [2(V_{IH} - 1.5)V_O - V_O^2]$$

$$V_{OL} = 1.4$$

$$V_{OH} = 10.5$$

$$V_{OL} = 1.4$$

$$V_{IH} = 2.12$$

$$V_{IL} = 1.5$$

$$\Rightarrow NM = 1.1$$

نسبت $(V_{OH} - V_{OL})$ به است خوب

بررسی شما t_r چگونه دانستیم \leftarrow

$$V_{DS_D} \leq V_{GS_D} - V_T$$

$$1.4 \leq 2.12 - 1.5 \checkmark$$

P_{diss} :

$$P_{diss H} = 0 \text{ (مرا تعلق)}$$

$$P_{diss L} = V_{DD} \cdot I_D = \frac{V_{DD}}{2} k_L (V_{GS_L} - V_{TL})^2 = 1.1 \text{ mW}$$

۱۲-۰۶
۱۱.۵


Subject:

Year: Month: Day: ()

$$P_{diss} (mW) = 0.9 \text{ mW}$$

سیستم BJT خوب اما بد و پیچیده است
تکنولوژی MOS

شما می‌توانید صیقل دهید. هنگام V_{OL} علاوه بر t_r بودن D باید t_r نیز برقرار باشد



$$V_{OL} = \frac{R_D}{R_L + R_D} V_{DD}$$

$$V_{OL} = \frac{V_{DD}}{1 + \frac{R_L}{R_D}} \Rightarrow R_L \gg R_D$$


باید R_L بزرگتر از R_D باشد تا خروجی در حالت اول نزدیک به V_{OL} بماند

$$\Rightarrow k_L \ll k_D \Rightarrow \left(\frac{W}{L}\right)_L \ll \left(\frac{W}{L}\right)_D$$

تکنولوژی NMOS را تکنولوژی نسبت‌دار (Ratioed) نامند

تکنولوژی MOS بر پایه نسبت‌های W/L است

(ج) بار افزایی (trioed)



اساس کار: هنگام $V_i = 0$ ، $V_o = V_{DD}$ است. اگر V_i کمی از 0 بزرگتر شود، V_o کمی از V_{DD} کوچکتر می‌شود و می‌تواند $V_{OH} = V_{DD}$ را برساند تا V_{DD} یعنی $V_{OH} = V_{DD}$

$$V_{GS_L} \gg V_{TL} \text{ (شواخالی L)}$$

$$V_R - V_o \gg V_{TL} \Rightarrow V_R \gg V_{TL} + V_o \Rightarrow$$

$$V_R \gg V_{DD} + V_{TL}$$

$(V_{max} = V_{DD})$ V_R را از این استنباط کنیم $V_R \gg V_{TL} + V_o$

$$V_{D_S_L} = V_{GS_L} - V_{TL}$$

در این استنباط:

$$V_{DD} - V_o = V_R - V_o - V_{TL} \Rightarrow V_{DD} \ll V_R - V_{TL}$$

باید $V_{DD} \ll V_R - V_{TL}$

Subject:

Year : Month : Day : ()

← PL و tr است



تالیف (عینی نظم)

۱- NM و توان مصرفی بیت بر حسب اینها

$$V_{TL} = V_{TD} = 1.5$$

$$K_R = 15$$

$$k_L = 3 \frac{\mu A}{V^2} \text{ و } k_D = 2 \frac{\mu A}{V^2}$$



$$V_{IL} \begin{cases} L \rightarrow tr \\ D \rightarrow P_i \end{cases}$$

$$V_{IH} \begin{cases} L \rightarrow P_i \\ D \rightarrow tr \end{cases}$$


$$V_{OL} \begin{cases} L \rightarrow P \\ D : tr \end{cases}$$

$$V_{OH} \begin{cases} L \rightarrow \text{سنگین داد} \\ D (P_i) \end{cases}$$

Subject:


Year: Month: Day: ()

(د) بارهای زنجبایی : Depletion



× یک مقدار یون مثبت در کانال اگره است
 ال شده بر اقبال حتی زیر هفت (اما نه است)
 پس تر از مستوره یک اقبال ضعیف دارد (اقل از

V_{Tc0}
 و تا بر اقبال حتی
 و وصله و اقبال بر بر به هفت نه هالی
 طرز کاره: (لیت NOT) منق کثیر یک مقدار منق ها حتی می شونه پس کانال دارد



هنگام $V_{oh} = V_{DD}$ قطع است، P_L کمواره
 پس تر از مستوره از $V_{oh} = V_{DD}$ تا
 پس و اقبال در پس و تا $V_{oh} = V_{DD}$
 حد و تا $V_{oh} = V_{DD}$ تا
 در منق شونه می شود
 $V_{GS} = V_{oh} > V_{TL}$
 $D \rightarrow P_n$
 $L \rightarrow t_r$

$V_{OH} = V_{DD}$

هنگام $V_{oh} = V_{DD}$ در t_r است و k_R
 در P_n است

خلاصه:

بار مقاومتی: عیب: غیر انتقادی منیب: کمی ساده

بار انرسی P_n عیب: $V_{OH} \neq V_{DD}$ عیب: انتقالی طرز انتقادی

t_r عیب: نیاز به اتعنه منیب: $V_{OH} = V_{DD}$

بار حتی: عیب: - منیب: $V_{OH} = V_{DD}$ وی بار از P_n تونه


انتقادی دیگر:

هر موردی که در آن است

لیت NOR

Subject:

Year : Month : Day : ()




برای رسم سیم‌های موازی
درین موارد است (دریغی می‌آید تا تمام وصل است)

A	B	Vo
0	0	1 (مراقف است)
0	1	0
1	0	0
1	1	0

حدان برای
دعاصل

(Wired AND خاصیت) $V_o = \overline{A+B} = \overline{A} \cdot \overline{B}$



1) بیت NAND

برای رسم سیم‌های سری

A	B	Vo
0	0	1
0	1	1
1	0	1
1	1	0

حدان قرار
دعاصل (Tr)

چون سری هستیم مقدار رسانایی زیاد می‌شود و این به علوب است پس باید حتماً
مقاومت را نصف کنیم $(R \propto \frac{1}{k})$ یا با W/L یا با P یا با L

نتیجه: بیت NOR در تکنولوژی CMOS کمتر از NAND است

$B=C=1$

$C=0, B=1$


ex: $F = A \cdot B + C \cdot D$ را رسم کنید

با این مدار AND-OR-Invert (AOI) کنید

Subject:

Year: Month: Day: ()

$$F = \overline{A \cdot B} \cdot \overline{C \cdot D}$$




نقطه بین عبارات به هم پیوسته و + به معنی موازی است پس 3 در عبارت
 بار داشته باشد پس

ex: مدار شناخته شده با $F = A \cdot B + C \cdot D$ را رسم کنید
 چون عبارت از مدار منطقی است با استفاده از این ابتدا باید آن را به شکل موازی دریم

$$F = \overline{A \cdot B + C \cdot D} = (\overline{A \cdot B}) \cdot (\overline{C \cdot D})$$

همراه سری } \overline{A} و \overline{B} موازی
 \overline{C} و \overline{D} موازی




PAYCO

Subject:

Year: Month: Day: ()


گیت انتقالی (Pass Gate)



فونکشن گیت انتقالی با بار خروجی حالت این گیت است که لزوماً آلودگی خروجی ندارد یعنی در بار خروجی حالت خروجی تعویض می شود ولی در گیت انتقالی خروجی عملاً همان ورودی است و در عمل مانند یک سوییچ عمل می نماید.




کنترل "1" => TR وصل => $F=A$
 کنترل "0" => TR قطع => Hi-Z



مدار داخلی:

چون نیمی از گیت برای کنترل و نیمی دیگر برای خروجی است (جی بود D و S این طرح سیم بندی می باشد)



S	F
0	A
1	B

گیت انتقالی دو ورودی دارد
 کنترل تعویض کننده

$F = A \cdot \bar{S} + B \cdot S$ MUX (2x1)
 انتقال خروجی حاوی هم خاصیت wired OR دارد


اگر وسطی بالا جای \bar{S} و جای B و جای C و جای S و D بگذاریم می توانیم
 همی زیر را نتیجه گرفت $F = A \cdot \bar{B} + C \cdot D$ او $B=D=1$ یا $F=A$ و $F=C$

Subject:

Year: Month: Day: ()

لم اے ای $A + C$ اس کے غی میں ہے است

ex: آیا مدار زیر درست جواب ہے؟



$$P = A B \bar{C} + \bar{B} \bar{C} D + B C E$$

خوب سا فرما رہے ہیں بہ بقیہ جملوں میں
یک جگہ پر جملوں کی دہرائی ہے

ای باروش قبل ہی خواستہ عمل نہیں (تعمیراتی Nmos)
یعنی سری و موازی TR آگے ۱۰ اہل از سیر
لذہم بودی الائن با ۶ تر از سیر ساجیم


$$(\bar{A} + \bar{B} + C) \cdot (B + C + \bar{D}) \cdot (\bar{B} + \bar{C} + E)$$

موازی موازی موازی


نتیجہ: ہر تابع اپنی سوال با لیت انتہائی ساجت

۲- تعمیراتی Nmos (Pseudo Nmos)

لیت NOT:



طرح ۲: $V_i = "0"$ \leftarrow N قطع \leftarrow



Subject:


Year: Month: Day: ()

$$V_{GSP} = -V_{DD} < V_{TP} \Rightarrow \text{چون } V_{GSP} < V_{TP} \text{ (مثلاً } -V_{DD} \text{) منق}$$

$$\frac{1}{2} (|V_{GSP}| > |V_{TP}|) \Rightarrow \text{سار خازن توسط } P \Rightarrow V_{OH} = V_{DD}$$


شکافت

$$\left(\frac{W}{L}_N \gg \frac{W}{L}_P \right) \Rightarrow \text{اگر } tr_{N} < tr_{P} \text{ (مثلاً } V_0 = "0" \leftarrow \text{هر دو منق}$$



گیت NOR:
 بخش P به سمت زمین
 دقیقاً همان گیت NOR می باشد
 $F = \overline{A+B}$
 گیت است

خاسته از Wired AND



$$F = \overline{A \cdot B}$$



گیت NAND:

Subject:

Year : Month : Day : ()


ex: تابع حریفی برای درامتیوسید

$$F = \overline{(B+C)} \cdot A$$



۳- تکنولوژی CMOS:

① بیت NOT:




خوبه:

تا $V_i = V_{DD}$ قطع N وصل P

نتیجه خروجی $V_{OH} = V_{DD}$ تا V_{DD}

$(|V_{GS}| < |V_{TP}|) \rightarrow (V_{GS,p} = 0 > V_{TP})$ قطع P وصل N $V_i = \frac{V_{DD}}{2}$

نتیجه خروجی $V_{OL} = 0$ تا 0



Subject:

Year: Month: Day: ()

نسبت در ترانزیستور N

قطع \Rightarrow $V_{in} = 0$ بیت
وصل \Rightarrow $V_{in} = V_{DD}$ بیت

نسبت در ترانزیستور P

وصل \Rightarrow $V_{in} = 0$ بیت
قطع \Rightarrow $V_{in} = V_{DD}$ بیت

ویژگی ها

۱) کمترین V_{OL} (یعنی کمترین)

کمترین V_{OH} (یعنی تغذیه)

۲) کمترین V_{IL} و V_{IH} (یعنی حول $\frac{V_{DD}}{2}$)

۱ و ۲) \leftarrow بهترین NM

۳) نسبت در نسبت (Ratioless)

۴) توان مصرفی متوسط پایین (بار صاف است) (در حالت استاتیکی یا dc)

۵) FO قابلیت است (استاتیکی)

۶) شماره حرفی با ترانزیستور P (دین) و شماره حرفی با ترانزیستور N (سیبیج)

برای رفع اشکال می توان m $\left(\frac{W}{L}\right)_m$ را ضربه کرد n $\left(\frac{W}{L}\right)_n$ گرفت. مثلا اگر $m=2.5$ باشد

می توان n $\left(\frac{W}{L}\right)_n = 2.5 \left(\frac{W}{L}\right)_m$

گفته شد پس n و m لازم است اما اولاً اجباری نیست، ثانیا قابل ملاحظه نیست

(۲.۵ در برابر ۱)


۷) کمرویی ترانس است. اگر از دیسیپلین استی می شود

۱- جریان دهنده M_A است (بدلیل شماره جریانی بالا)

۲- توان ضایع توانی است که هنگام شماره خازن حرفی از تغذیه گرفته می شود

$$P_{diss} (Dyn.) = f_c \cdot V_{DD}^2$$

یا که فرکانس عددی خازن حرفی



$$P_{diss} (total) = P_{diss} (static) + P_{diss} (dynamic)$$

ثابت

تابع دوطرفه

Subject:

Year: Month: Day: ()

ex: یک IC توان مصرفی کل در فرکانس 1 MHz برابر 10 mW در فرکانس

1 MHz برابر 150 mW می باشد. توان مصرفی آن در فرکانس 20 MHz چقدر

است؟
total مصرفی فرکانس


$$P_{diss} = A + Bf$$

$$\begin{cases} 10 \text{ mW} = A + B \times 1 \\ 150 = A + B \times 10 \end{cases}$$


$$\Rightarrow 9B = 140 \Rightarrow B = \frac{140}{9}$$

$$A = -\frac{50}{9}$$

$$P_{diss} = A + B \times 20 \Rightarrow -\frac{50}{9} + \frac{140}{9} \times 20 = \dots$$



- $V_{TN} = 1V$
- $V_{TP} = -1V$
- $k_N = k_P$
- $V_{OH} = 5V$
- $V_{OL} = 0V$



V_{IL} در حالتی که $P_i \gg N$ و $t_r \gg P$

$$\frac{k_N}{r} (V_{GSN} - V_{TN})^2 = \frac{k_P}{r} [r(V_{GSP} - V_{TP})V_{DSP} - V_{DSP}^2]$$

$$(V_i - 1)^2 = 2(V_i - 5 + 1)(V_o - 5) - (V_o - 5)^2$$

از طرفین در نظر بگیریم. $\frac{dV_o}{dV_i}$ تقسیم می کنیم. $V_i = V_{IL}$ (بزرگ) $V_o = V_{IL} + 1.5$ (بزرگ)

$$\begin{cases} V_o = V_{IL} + 1.5 \\ (V_{IL} - 1)^2 = 2(V_{IL} - 4)(V_o - 5) - (V_o - 5)^2 \end{cases} \Rightarrow V_{IL} = 1.125$$

Subject:

Year: Month: Day: ()

$$V_{IH} : \text{حرفی کمر است} \Rightarrow \begin{cases} N : tr \\ P : Pi \end{cases}$$

$$\frac{kN}{\mu} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] = \frac{kP}{\mu} (V_{GSP} - V_{TP})^2$$


$$2(V_{i-1})V_{o-1} - V_{o-1}^2 = (V_{i-1} - 1)^2 \quad **$$

بین از برای عملیات قبل $V_{o-1} = V_{IH} - 1.5$

$$\begin{cases} V_{o-1} = V_{IH} - 1.5 \\ 2(V_{IH} - 1)V_{o-1} - V_{o-1}^2 = (V_{IH} - 1)^2 \end{cases} \Rightarrow \underline{V_{IH} = 2.175}$$

$$\Rightarrow \underline{NM = 2.175} \quad \text{عالی}$$

تکلیف: NM در حال حرفی بیت برابری



$$kN = 4.5 \mu A/V^2$$

$$kP = 3 \mu A/V^2$$

$$V_{DD} = V_{OH} = 5$$

$$V_{TN} = 1$$

$$V_{TP} = -1$$

فقط در تکنولوژی با فرض است $V_{OH} \neq V_{DD}$

باید تشخیص دهیم در tr است یا pi

از روی V_{DS} و V_{GS} می توان tr است یا pi

$$V_{OL} : \text{حرفی 1 قبل از } V_i \Rightarrow V_{OL} \Rightarrow N(tr) \text{ وصل} \\ P(Pi) \text{ قطع}$$

$$\frac{kN}{\mu} [2(V_{GSN} - V_{TN})V_{DSN} - V_{DSN}^2] = \frac{kP}{\mu} (V_{GSP} - V_{TP})^2$$

$$1.5 [2(5-1)V_{OL} - V_{OL}^2] = (-5+1)^2$$

Subject:

Year: Month: Day: ()

$$V_{IH} = \left(\frac{N(T_r)}{P(P_i)} \right) \text{ (انتخاب می شود)}$$

$$\frac{kP}{\gamma} (V_{GSP} - V_{TP})^2 = \frac{kN}{\gamma} [\gamma (V_{GSN} - V_{TN}) V_{DSN} - V_{DSN}^2]$$

$$(-0.5 + 1)^2 = 1.5 [\gamma (V_i - 1) V_0 - V_0^2] \Rightarrow 1.4 = 1.5 [\gamma (V_i - 1) V_0 - V_0^2]$$

$$3.0 (V_i - 1) V_0 - 1.5 V_0^2 = 1.4$$

بند استیبل می گیریم

$$3.0 (V_i - 1) \frac{dV_0}{dV_i} + 3.0 V_0 \frac{dV_i}{dV_i} - 3.0 V_0 \frac{dV_0}{dV_i} = 0$$

$$-3.0 V_i - 3.0 + 3.0 V_0 + 3.0 V_0 = 0 \Rightarrow \begin{cases} V_0 = \frac{1}{2} V_i + \frac{1}{2} \\ 3.0 (V_i - 1) V_0 - 1.5 V_0^2 = 1.4 \end{cases}$$

$$V_{IH} =$$

$$NM =$$

$$P_{diss} = P_{diss,H} = 0$$

$$P_{diss,L} = V_{DD} I_D = 0.5 \times \frac{kP}{\gamma} (V_{GSP} - V_{TP})^2 \Rightarrow P_{diss,L} = 0.12 \text{ mW}$$


چون چرا که هر دو را می توانیم نرمی ندارد کدام را می بینیم چون بالای راحت است آن را می بینیم زیرا P_i است توان مقدری را بسیار ورودی را صفت و بی بار بی می داریم پس وقتی صفت می داریم جریان صفتی می شود و توان صرف می شود

$$P_{diss(av)} = 0.12 \text{ mW}$$

Subject:

Year: Month: Day: ()

۱۲) گیت NOR



۵ بار در ۵
۲/۵ بار در ۵
۲/۵ بار در ۵


ورودی ۰ N را قطع می کنند
ورودی ۱ N را وصل می کنند
ورودی ۰ P را وصل می کنند
ورودی ۱ P را قطع می کنند

A	B	V ₀
0	0	1
0	1	0
1	0	0
1	1	0

۲/۵ قطع N وصل P
۲/۵ قطع P وصل N

یکی از آنها همیشه با دیگری وصل هستند
سین هر دو قطع می شوند

۱۳) گیت NAND



ورودی منفرد P یعنی وصل
اگر A یا B منفرد است و خازن
شماره ۱ می شود و خروجی ۱
اگر هر دو شرط با هم برود
بالای قطع است و خازن
توسط دقت با اینی شماره
می شود خاصیت ۰ یا ۱ برای
اینی شماره است

گیت N (خروجی سمت راست) است
NAND و PMOS است و گیت N است
تغییر (برعکس) گیت N است

Subject:

Year: Month: Day: ()

A B 00

0	0	1
0	1	1
1	0	1
1	1	0




هر ۲ N
قطع و وصل
باید م وصل

چون سری هستند هر ۲ قطع می بشوند

هر ۲ P قطع
هر ۲ N وصل

در کس N، خواص 0 معادل سری و خواص 1 معادل موازی است ولی در کس P معکس یعنی N است


ex تابع $F = \overline{A \cdot B + C \cdot D}$ ، ابتدا CMOS رسم کنید
سری A.B و سری C.D موازی




در تکنولوژی NMOS، گیت NOR بهتر بود ولی در تکنولوژی CMOS، NAND گیت است زیرا سری بودن ترانزیستور P کندتر خواهد بود

Subject:


Year: Month: Day: ()



انتقال (W/L)



انتقال (W/L)



انتقال


1 به N وصل و P وصل به انتقال از \$V_i\$ به \$V_o\$

سری های مختلف CMOS


1- سری 4XXX: این سری هیچ سازگاری با TTL ندارند



این سری 4XXX: این سری هیچ سازگاری با TTL ندارند



2- سری VFCXXX: سازگاری با سری 4XXX



3- سری VFAXXX: سازگاری با سری 4XXX

Subject:

Year: Month: Day: ()

۴ سری ۷۴HCTxxx : T یعنی سازگاری کامل با TTL است
ضمان ۳ است اما سازگاری کامل با LSTTL



۵ سری ۷۴ACxxx
ضمان ۳ اما سریعتی

۶ سری ۷۴ACTxxx

ضمان ۵ اما سازگاری کامل با LSTTL



۲ نکته تجربی:

۱. ورودی‌ها شوره مانند اعمل می‌کنند زیرا دینویت‌ها سولج ورودی‌ها نبودند
قطع می‌شود مانند وقتی که در TTL آن گرا به CC مل وصل می‌کردیم
مناکرا این نباید ورودی‌ها را شوره زیرا ممکن است دیوانه
Noise ورودی‌ها استیفس به وجود آید (غالباً ورودی‌ها
در CMOS صفر می‌شود)



۲. دینویت از Noise CMOS خوب نیست یعنی CMOS زود دینویت Noise می‌گیرد
خازن ورودی CMOS بسیار کوچک است

$$k = \frac{Q \rightarrow P_c}{C \rightarrow P_p}$$

۴ = تکنولوژی BiCMOS (Bipolar CMOS)

سرعت پایین - توان مصرفی کم
سرعت بالا - توان مصرفی بالا

Subject:

Year: Month: Day: ()

① بیت NOT


برای ترانزیستور داریم مدوری است $tatem-pole$

$V_i = 0$ → لا قطع و T_2 قطع (وقتی قطع شود جریان به سمت T_1 می‌رود)

P وصل، T_1 وصل
سپارو خازن حرفی توسط T_1

$V_o = "1"$

جریان استریمتر از B می‌شود ظاهر
را با جریان استریمتری کند




$V_i = 1$ → لا وصل و T_2 وصل

P قطع و T_1 قطع

$V_o = "0"$

وقتی لا و T_2 وصل است خازن حرفی توسط
 T_2 تخلیه می‌شود و مدوری صفری می‌شود




② بیت NOR

A	B	V_o	توضیح
0	0	1	قطع T_1 و T_2 و وصل P_1, P_2
0	1	0	وصل P_1 و T_2 قطع P_2
1	0	0	
1	1	0	وصل T_1

حداکثر یکی از N_1, N_2 وصل

$V_o = \overline{A+B}$




Subject:

Year : Month : Day : ()

وقتی هر دو A و B صفر می شود هر دو N هم قطع می شود چون T_1 واسیته N_1 و N_2 است
 آن هم قطع می شود پس مسیر تخلیه خازن قطع می شود اما چون T_1 وصل است
 خازن عروسی شارژ می شود
 در حالتی که حداقل یکی از A و B ها 1 است خازن عروسی شارژ می شود زیرا T_2 وصل
 است

سبب NAND :



A	B	V_0
0	0	1
0	1	1
1	0	1
1	1	0

T_1 قطع N_1 و N_2 در
 T_2 قطع P_1 و P_2 در
 T_1 قطع P_1 و P_2 در
 T_2 قطع P_1 و P_2 در

در آن لحظه خازن عروسی شارژ می شود و وصل می شود به زمین
 بالایی ورودی

وقتی حداقل یکی از عروسی ها صفر می شود N_1 و N_2 و T_2 قطع است و حداقل یکی از
 P_1 و P_2 و T_1 وصل است چون T_2 قطع است مسیر شارژ قطع می شود و خازن عروسی
 توسط T_1 شارژ می شود


وقتی هر دو ورودی 1 است P_1 و P_2 و T_1 قطع می شود و هر دو N_1 و N_2 وصل می شود و T_2 هم
 وصل می شود \Rightarrow خازن عروسی شارژ می شود

Subject:

Year: Month: Day: ()

$$F = A \cdot B + C$$

تکلیف: نوشتن تکنولوژی Bicomos تابع زیر را رسم کنید



الدر این صورت بود $F = A \cdot B + C$

$$F = \overline{A \cdot B + C}$$


$$F = (\overline{A + B}) \cdot \overline{C}$$

اسطال تکنولوژی های استاتیک

شماره خازن خروجی (هنگام اشتداد خروجی) کم است پس باخسطل هر دو می شود

$$R_D \ll R_L \Leftrightarrow \left(\frac{W}{L}\right)_D \gg \left(\frac{W}{L}\right)_L$$

ست در } Nmos
نسه } Nmos



شماره نسبتاً کم است

بدون نسبت } CMOS
BiCMOS

تکنولوژی های دینامیک

تکنولوژی PDN


ایده: شماره خازن ورودی کم (قبل از اعمال ورودی جدید) به هنگامی که ورودی را اعمال می کنیم خروجی را می نشود خازن قبلاً پر شده پس زمان هم می رود (تأخیر = صند)

لذا اگر خروجی نخواهد صفر شود، خروجی در هنگام اشتداد به ولتیت خالی می شود (Pull down network)

Subject:

Year: Month: Day: ()

چون جاری ترانسستورهای NMOS است پس مخدیه پیریدانی هم می شود
تئوری های بنیادی باید یک clock داشته باشند برای قبل دیدن از اعمال ورودی
یک سینالی که آن خبر دهد.



ورودی ساعت ϕ - خبری بودن ورودی (ای) دهد

حرفی C از بالای خدیه نسبت به زمین (و نه تئوری) شود
ورودی های مداره حجم و زمانه

0 - ϕ قطع PDN و وصل P
1 - ϕ وصل P قطع

Pre-charge: در صورت نیاز PDN وصل می شود

C خالی می شود $\phi = 0$ می شود و در

PDN قطع و $\phi = 1$ می ماند (Evaluation) حرفی معتبر است

$\phi = 1$

PDN خازن را در حوض خالی می ماند

1) است NOT:

تعمیراتی در هر PDN ها است
است و نسبت تئوری نسبت خدیه است

در ابتدا $\phi = 0$ در تقاضای داریم

A (ورودی) ابتدا قرار
است - خالی شود

0 - ϕ قطع و وصل (موقت) N است

P وصل (و نه نیاز خازن حرفی) Pre-charge


1 - ϕ وصل P قطع



Subject:

Year: Month: Day: ()

دو بیت $Q = 1$ است ← N وصل و P قطع است برای N دو حالت N است
 می آید نه سستی A دگر




$A=0$ ← N_1 قطع ← $f=1$ می ماند (چون از قبل پر شده بود)
 $A=1$ ← N_1 وصل ← $f=0$ (تخلیه خازن)

خازن از قبل پر شده بود و خروجی باید صاف بود (همین است که خروجی سستی)

گیت NOR:

وینتر P عمل Precharge است
 قبل از اینکه ورودی بیاید
 $\phi = 0$ می باشد تا خازن را
 قبل از اعمال ورودی شارژ کند (Pre)




$P = \overline{A+B}$

A	B	P
0	0	1
0	1	0
1	0	0
1	1	0

خازن V_{DD} و صاف f می ماند

خازن Precharge می شود
 کلید می شود

N قطع و P وصل ← شارژ خازن تا V_{DD} (precharge)



N وصل و P قطع


گیت NAND:

N قطع و N_1, N_2 قطع ← P وصل ← Precharge

P قطع و N وصل

Subject:


Year : Month : Day : ()



A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

صراط قطع
صراط وصل

ex: $f = A \cdot B + C \cdot D$ یا تکنولوژی نیاید P.D.N را رسم کنید




Subject:

Year: Month: Day: ()

تسؤلی: PDN و PUN


ایده: در است تاخازن خروجی را (Pre-discharge) از قبل شمارش می کنیم تا پس از افعال ورودی در صورت نیاز به $h=0$ قبل از شمارش شده باشد
 اما در صورت نیاز به $h=1$ خازن خروجی توسط یک شمارش بالاسینه (حالت PMOS) شمارش شود (Pull-up network)
 چون بی خواهد خازن را بپرند خروجی را از زیر عبور می آوریم




س P قطع و N وصل در PDN قطع
 شمارش خروجی توسط P (pre-discharge)
 س P وصل و N قطع

$h=1$ در صورت لزوم PUN وصل
 $h=0$ در صورت لزوم PUN قطع

① بیت NOT



قطع P_1 و P_2 در $pre-discharge$
 س N وصل و P قطع
 س P_1 وصل و P_2 قطع




N به چه می رسد؟

$h=1$ ← P_1 وصل و P_2 قطع ← $A=0$
 $h=0$ ← P_1 قطع و P_2 وصل ← $A=1$ } $1 = \Phi$

AB	P
0 0	1
0 1	0
1 0	0
1 1	0

Subject:

Year: Month: Day: ()




(2) نور NOR :

اندرین P_1 و P_2 خازن شارژی شود


A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

→ هر دو وصل
} هر دو قطع

Pre-discharge ← N وصل و P_1 و P_2 قطع



← N قطع و P وصل




(3) نند NAND :

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

→ حالتی بی وصل
} هر دو قطع

Pre-dis ← N وصل و P_1 و P_2 قطع




← N قطع و P وصل

Subject:


Year: Month: Day: ()

مثال: $F = A \cdot B + C \cdot D$ P_{UN} و P_{DN} را بنویسید




برای شماره اند P_{UN} بار چندانی ندارد. اگرچه تعدادی از اینها برای P_{DN} است

اسطه های P_{DN} :



$\phi = 0$ $\phi = 1$
 P_{DN} و P_{UN} را بنویسید




در صورت نیاز خازن را خازنی می اندازند
 و اگر نیاز نبود در هر خازن داخلی اند و اسطه های P_{DN} می اندازند

Subject:

Year : Month : Day : ()

سؤال ۱۰: در فاز Eua (یعنی $\Phi = 1$) آنگاه PDN قطع است. خازن از قبل پر شده و خروجی به حالتی می رسد و در اثر جریان های ناشی از خازن به تدریج کم شده و دیگر از آن نمی ماند (یعنی از مدتی که خروجی می رود).
 برای رفع مشکل از تکنیک استفاده می شود (عربی می ۷۵ دقیقه)



P_1 ضعیف است یعنی W زیاد (یا L کوچک) باشد
 یا L کوچک باشد و W زیاد

در $\Phi = 0$ ، P_1 ، P ، PDN عمل Prech را انجام می دهد


(چون همیشه روشن است در واقع آینه است) و مشکل در $\Phi = 1$ است

P_1 نور روشن فقط به جریان های ضعیف می رسد اگر زیاد بود وقتی PDN می خواهد خازن را خالی کند اجازه نمی دهد


حالت ضعیف بودن P_1 این است که اگر در $\Phi = 1$ ، PDN نخواهد خازن را خالی کند

در $\Phi = 1$ آنگاه PDN قطع است. P_1 جریان ایستایی از خازن را می کشد اما جریان نمی کشد و آنگاه PDN روشن باشد و مقاومت برای تخلیه قوی خازن ایجاد می کند

CMOS در



سؤال ۱۱




در اتصال خروجی مدارهای استاتیکی، ورودی های استاتیکی مشکل وجود ندارد
 اما در اتصال خروجی دینامیکی، ورودی دینامیکی با مشکل همراه است

Subject:

Year : Month : Day : ()

Zipper انتقالی

در این انتقال خروجی ضرایب PUN و ورودی ضرایب PUN و خروجی ضرایب PUN و ورودی ضرایب PUN



دانشا همگی طبقه اول که در شروع کار "1" است و PUN در آن سیکل های P در حال است
 که برای آن بوی قطع کنایه عمل می کند و در آن سیکل است (چون سیکل این بوی که
 خروجی طبقه در ورودی طبقه بعدی است.)