Subject:

Year. Month. Date. ( )

هدف: بررسی مدارهای داخلی Icهای دیجیتال از دیدگاه الکترونیک

عناوین: مقدمه

بخش اول: تکنولوژی دوقطبی

۱- معرفی بر ترانزیستور پیوندی دوقطبی (BJT)

۲- بررسی گیت NOT ساده

۳- تکنولوژی RTL

۴- " DTL

۵- " TTL

۶- " ECL

بخش دوم: تکنولوژی MOS

۱- معرفی ترانزیستور MOSFET

۲- تکنولوژی NMOS

۳- " NMOS شبه

۴- " CMOS

۵- BiCMOS

۶- PDN

۷- PUN

۸- Domino

۹- Zipper

۱۰- مدارهای منظم

1. Digital Integrated circuits
By: Rabaey

2. Analyises & Design of Integrated circuits
By: jackson & Hoges
تحلیل و طراحی مدارهای مجتمع دیجیتال
ترجمه: نیاز

3. Digital Electronic circuits
By: Glasford

ضرب توان کاسیو گیت ها ارزیابی

الکترونیک دیجیتال
نیازمند مطالعه

(Pdiss - Fo - NM) RTL
DTL
TTL (سوال)

speedup خانه NOT ساده - گیت باقیمانده (تعریف فصل اول)

میانگ ترم ۹ نمره از بخش اول
تکالیف ۲ نمره (حل خطا)
پایان ترم ۹ نمره از بخش دوم

Subject:

Year. Month. Date. ( )

مقدمه

معرفی چند پارامتر مهم در IC های دیجیتال:

① حاشیه نویز (NM) Noise Margin:



حداکثر مقدار نویزی است که می تواند به ورودی خروجی سوار شود بدون آنکه سطح منطقی خروجی را تغییر دهد.

تمامی ورودی ها و خروجی ها نسبت به پایه زمین اعمال می شود

V_{OH}: حداکثر ولتاژ خروجی هنگامیکه خروجی در منطق 1 است

V_{OL}: حداقل ولتاژ خروجی هنگامیکه خروجی در منطق 0 است

V_{IH}: حداقل ولتاژ ورودی است که هنوز می تواند به عنوان 1 تلقی گردد

V_{IL}: حداکثر ولتاژ ورودی که هنوز می تواند به عنوان 0 تلقی گردد.

ارتباط V_{OL} و V_{OH} با V_{IL} و V_{IH}:

$V_{OL} \leq V_{IL}$

$V_{OH} \geq V_{IH}$





فاصله بین V_{IL} و V_{OL} را NM_L گویند

$NM_L = V_{IL} - V_{OL}$

$NM_L = ۲ - ۱ = ۱$

تعریف NM: حداکثر مقدار نویزی است که می تواند به خروجی Low اضافه شود و همچنان Low بماند.

حداکثر مقدار نویزی است که می تواند از خروجی High کم شود و همچنان High باقی بماند

$NM_H = V_{OH} - V_{IH}$

$NM_H = ۴/۵ - ۴ = ۰/۵$

$NM = Min\{NM_L, NM_H\}$

Subject:
Year. Month. Date. ( )

نکته: NM خوب باید زیاد باشد.

هر دو نصف تقویت { ↑ V_{IL} ↓ V_{OL} ; ↓ V_{IH} ↑ V_{OH} } V_{CC}

② Logic swing (LS) نوسان منطقی:

$$LS = V_{OH} - V_{OL}$$

باید بزرگ باشد

③ Transition width (Tw) پهنای گذر:

$$Tw = V_{IH} - V_{IL}$$

باید کوچک باشد

④ β (بهره دیتال)

$$\beta = \frac{LS}{Tw} > 1$$

اگر $\beta = 1$ باشد آنگاه $LS = Tw$ است و $NM = 0$ است. پس همیشه $LS > Tw$ است

باید β بسیار بزرگتر از ۱ باشد.

⑤ اندازه‌گیری NM در آزمایشگاه:

از نمودار $V_o - V_i$ را می‌بریم



توسط منبع تغذیه DC تغییر تقارنی

توسط اسیلوسکوپ و منبع AC سینوسی

و حذف زمان

(VTC) تابع (voltage transfer caracteristic)

در مدارهای منطقی ۲ نوع VTC داریم:

الف) VTC Inverting (وارونگر): با افزایش ورودی خروجی کاهش می‌یابد یا کاهش ورودی خروجی افزایش می‌یابد. هنگامی که ورودی ۰ است خروجی شبیه‌ترین مقدار را دارد



$$\left.\frac{dV_o}{dV_i}\right|_{V_i = V_{IL} \text{ و } V_{IH}} = -1$$

ب) VTC Non Inverting (غیر معکوس): با افزایش ولتاژ خروجی، ولتاژ ورودی هم افزایش می‌یابد

PAPCO

Subject:

Year. Month. Date. ( )



۲ـ حاشیه V_{OH} و V_{OL} و V_{IH} و V_{IL} را از روی آن مشخص می کنیم.





$$\text{شیب وتر} \simeq \frac{V_{OH}-V_{OL}}{V_{IH}-V_{IL}} \simeq \frac{LS}{TW} \simeq \beta \geq 1$$

از روی نمودار دو نتیجه می گیریم

۱) حتماً V_{IL} و V_{IH} وجود دارند ۲)

② تأخیر انتشار t_{Pd} (Propagation Delay):

حدت زمانی که طول می کشد تا پس از اعمال ورودی، خروجی حاصل شود (10^{-9} ns)

تأخیر عمدتاً ناشی از خواص خازنی ناخواسته است درون IC



$$t_{Pd} = \frac{t_{PLH} + t_{PHL}}{2}$$

تأخیر انتشار نامطلوب است و باید تا حد ممکن کم باشد

Subject: Elec

Year. Month. Date. ( )

③ توان مصرفی تلف شده Power dissipation (P_{diss})



$$(mW)\ P_{diss} = V_{i1}i_{i1} + V_{i2}i_{i2} + \dots + V_{cc1}i_{cc1} + V_{cc2}i_{cc2} + \dots + V_{o1}i_{o1} + V_{o2}i_{o2}$$

اگر بار نداشته باشیم i_oها صفر می‌شود.

توان نامطلوب است و باید کم باشد زیرا حرارت ایجاد می‌کند و IC می‌سوزد، جریان کم می‌شود و استفاده از باطری به جای منبع تغذیه.

توان مصرفی متوسط: $P_{diss(av)}$



ex:

$$P_{diss} = V_i i_i + V_{cc} i_{cc} + V_o i_o$$

$$P_{diss(av)} = \frac{P_{diss\,L} + P_{diss\,H}}{2}$$

$P_{diss\,H}$ ⇐ $\begin{cases} V_i = 0 \\ V_o = 1 \end{cases}$ ⇐ ①

$P_{diss\,L}$ ⇐ $\begin{cases} V_i = 1 \\ V_o = 0 \end{cases}$ ②



A	B	V_o
0	0	1
0	1	1
1	0	1
1	1	0

ex:

$$P_{diss(av)} = \frac{3P_{diss\,H} + P_{diss\,L}}{4}$$

بازخ سازی توان در ۳ سطر اول

Subject:
Year. Month. Date. ( )

تمرین (کتبی ۷ نمره)

توان مصرفی تقریبا مدارهای زیر را بنویسید

الف) گیت NOR ۸ ورودی

ب)



۴) PDP (Power delay product) حاصلضرب تأخیر توان

$$PDP = P_{diss}\, t_{Pd}$$

PJ ← mW ← ns

توجیه نیاز: PDP:

IC دیجیتال با توان مصرفی (کم) خوب ← جریان کم ← استفاده از حافظه‌های بزرگ ← تأخیر زیاد (بد)
↑ tpd ↓ Pdiss

IC دیجیتال با توان مصرفی

IC با تأخیر خوب (کم) ← حافظه کوچک ← جریان زیاد ← توان مصرفی زیاد (بد)
↑ pdiss ↓ tpd

برای اینکه هم زمان و توان را با هم در نظر بگیریم، PDP تعریف شده است. P_{diss} و t_{pd} را حذف نمی‌کنیم.
PDP نا حذف است و هرچه کوچکتر باشد بهتر است

Subject:

Year. Month. Date. ( )

۳۸۲۰۳۳۷۴ دیپلم کاربردی نرم‌افزار

سوال حضوری جلسه‌ی ۱۵ ام

$$P_{diss(av)} = \frac{1}{2f} \left(V_{DD} P_{diss_L} + P_{diss_H} \right)$$

الف) گیت NOR ، ۸ ترانزیستور

ب)

$$(D \cdot C') \oplus (D + S) = f$$

$D = 0 \rightarrow f = S$

$D = 1 \rightarrow f = \overline{C'}$

A	B	C	D	C'	S	T_1	T_2	$f = T_1 \oplus T_2$
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	1
0	0	1	0	0	1	0	1	1
0	0	1	1	0	1	0	1	1
0	1	0	0	0	1	0	1	1
0	1	0	1	0	1	0	1	1
0	1	1	0	1	0	0	0	0
0	1	1	1	1	0	1	1	0
1	0	0	0	0	1	0	1	1
1	0	0	1	0	1	0	1	1
1	0	1	0	1	0	0	0	0
1	0	1	1	1	0	1	1	0
1	1	0	0	1	0	1	1	0
1	1	0	1	1	0	1	1	0
1	1	1	0	1	0	1	1	0
1	1	1	1	1	0	1	1	0

Subject:

Year. Month. Date. ( )

$$P_{diss(av)} = \frac{1}{14}(\wedge P_{dissL} + \wedge P_{dissH}) = \frac{1}{7}(P_{dissL} + P_{dissH})$$

جمع کننده ۳ بیتی (تمام جمع کننده Full Adder)

Subject:

Year. Month. Date. ( )

⑤ Fan_out (خازنیت خروجی)

F_{OL} (برای خروجی low) حداکثر تعداد طبقات مشابهی که می‌توان به خروجی بست وصل کرد که همچنان بست بماند

F_{OH} (برای خروجی High) حداکثر تعداد طبقات مشابهی که می‌توان به خروجی High وصل کرد که همچنان High بماند

$F_O = \min\{F_{OL}, F_{OH}\}$: حداکثر تعداد طبقات مشابهی که می‌توان به خروجی وصل کرد تا بسط منطقی آن نقض نشود.

نکته: دلیل محدودیت FO ظرفیت خروجی High و افزایش خروجی بست حداکثر جریانی باشد FO حتماً باید بزرگ باشد.

ex: یک گیت منطقی با اعمال خروجی H به هر طبقه ۰٫۱ ولت از آن کم می‌شود اما با اعمال خروجی L به هر طبقه ۰٫۳ ولت به آن اضافه می‌گردد. اگر VTc آن به شکل زیر باشد

الف) FO چقدر است

ب) NM بدون بار و با بار کامل چقدر است





الف)





$V_{OL} = 0.6 \quad V_{IL} = 2 \quad V_{CC} = 10$

$V_{OH} = 10 \quad V_{IH} = 5$

$$F_{OL} = \frac{V_{IL} - V_{OL}}{0.3} = \frac{2 - 0.6}{0.3} = 4$$

متداصیح بست بالا

Subject:

Year. Month. Date. ( )



$$F_{OH} = \frac{V_{OH} - V_{IH}}{0.9} = \frac{10 - 5}{0.6} = 8$$

(High خطی در min)

تعداد صحیح کسر متقابل



$F_{OH} = 8$



$\Rightarrow F_O = \text{Min}\{8, 4\} = 4$

ب) NM در حالت بار ← No load

$V_{OH} = 10$ $\quad = \bar{V}_{OH} - \bar{V}_{IH}$

$V_{OL} = 0.9$ $\quad NM_H = 10 - 5 = 5$

$V_{IL} = 2$

$V_{IH} = 5$ $\quad NM_L = 2 - 0.6 = 1.4$ $\quad = \bar{V}_{IL} - \bar{V}_{OL}$

$\left.\begin{array}{l} \\ \\ \end{array}\right\} NM = \text{Min}\{5, 1.4\} = 1.4$

NM با بار کامل ← NO FL (بیشترین تعداد طبقات مجاز در خروجی)

یعنی تعداد FO صفحه در خروجی مرا دهم

برای ورودی High کاهش داریم

$V'_{OH} = V_{OH} - 4 \times 0.6 = 10 - 2.4 = 7.6$

برای ورودی Low افزایش داریم

$V'_{OL} = V_{OL} + 4 \times 0.3 = 0.6 + 1.2 = 1.8$

V_{IL} و V_{IH} مستقل از تعداد طبقات خروجی است.

$V_{IH} = 5$ $\quad V_{IL} = 2$

$NM_H = 2.6$ $\quad NM_L = 0.2$ $\Rightarrow NM = 0.2$

FO	NM
0	1.4
4	0.2

نتیجه: در تضاد بین NM و FO دقت کنید

تعلیق: برای داشتن حداقل 0.7، NM، FO چیت راست

Subject:

Year. Month. Date. ( )

فصل اول

ترانزیستورهای Bipolar (دوقطبی)

Bipolar junction Transistor

(ترانزیستور پیوندی دوقطبی)

ترانزیستورهای pnp و npn

BJT

جریان‌های حاوی ترانزیستورها I_C

(فلش جهت جریان در دیود E را نشان می‌دهد)



مدوری بر ترانزیستور npn:

$$I_E = I_C + I_B$$



Si ذاتی

ستون ۵ n

ستون ۳ P ← ناخالصی

Forward Bios



Riverse Bios



ناحیه کار				
Active (فعال) Forward Active	پیوند BE مستقیم پیوند CB معکوس	$I_C = \alpha_F I_E$ $I_C = \beta_F I_B$	$0 < \alpha_F < 1$ $\beta_F = \frac{\alpha}{1-\alpha_F}$ زیاد	کاربرد تقویت کننده (آنالوگ) $\alpha_F = \frac{\beta_F}{\beta_F + 1}$
saturation (اشباع)	پیوند BE مستقیم پیوند CB مستقیم	$I_C < \alpha_F I_E$ $I_C < \beta_F I_B$ شرط اشباع $I_B > \frac{I_C}{\beta_F}$	V_{CE} ناچیز = ۰.۲	مانند کلید بسته (S.C.)
cut off (قطع)	پیوند BE معکوس پیوند CB معکوس	$I_C = 0$ $I_E = 0$ $I_B = 0$		مانند کلید باز (O.C.)

کاربرد دو حالت دیجیتال

P4PCO

Subject:

Year. Month. Date. ( )

kΩ	R
mA	I
V	V
mW	P

گیت NOT ساده :





حالت H

الف) "۱" = V_i مثلاً ۵ = V_i ولت ⇐ B-E معکوس ⇐ قطع ⇐ $I_C = 0$ ⇐ $I_C = \left(\frac{V_{CC} - V_O}{R_C}\right)$

⇐ $V_O = V_{CC}$ ⇐ V_i کم ، V_O زیاد.

حالت L

ب) "۰" = V_i مثلاً $V_i = V_{CC}$ ⇐ B-E مستقیم ⇐

$$I_B = \frac{V_i - V_{BE}}{R_B}$$

اگر V_i به اندازه کافی بزرگ باشد I_B بزرگ می‌شود به طوری که $I_B > \frac{I_C}{\beta_F}$ ⇐ اشباع

⇐ $V_O = V_{CE}(sat)$ ⇐ V_i زیاد ، V_O کم

ناچیز

محاسبات : با فرض داده‌های زیر ترانزیستور $R_C = 1k$ ، $R_B = 10k$ ، $V_{CC} = 5V$ ، $\beta_F = V_O$ ، $V_{BE} = 0.7V$ (فعال) اشباع ، $V_{CE} = 0.1$ اشباع



الف) NM :

۱) $V_i < 0.7$ ترانزیستور را قطع می‌کند لذا $I_C = 0$

یعنی $V_O = V_{CC} = 5$

۲) $V_i > 0.7$ ترانزیستور وصل می‌شود

$$I_B = \frac{V_i - 0.7}{10}$$

چون V_i خیلی بزرگ شد یعنی I_B زیاد بزرگ شد

پس در ناحیه فعال است $I_C = \beta_F I_B = V_O\left(\frac{V_i - 0.7}{10}\right)$

$I_C = 1(V_i - 0.7)$ $\quad V_O = V_{CC} - R_C I_C \Rightarrow I_C = \frac{-V_O + V_{CC}}{R_C} \Rightarrow$

$V_O = 5 - 1 \times 1(V_i - 0.7) \Rightarrow V_O = 5.7 - 1 V_i$

Subject:
Year. Month. Date. ( )

۳). با افزایش V_i از نقطه حدی به دلیل افزایش I_B ترانزیستور اشباع می‌شود.

$V_o = V_{CE}(sat) = 0.1$

شرط اشباع: $I_B > \frac{I_{C(sat)}}{\beta_F}$ $\qquad \frac{V_i - 0.7}{10} > \frac{5 - 0.1}{70}$

شرط اشباع $V_i - 0.7 > 0.7 \Rightarrow V_i > 1.4$

حال با توجه به نمودار می‌توان NM را بدست آورد.

هرگاه VTC خطی باشد (نه لحظی) می‌توان از $\frac{dV_o}{dV_i} = -1$ برای یافتن V_{IL} و V_{IH} استفاده کرد در عوض برای V_{IL} و V_{IH} می‌گیریم

$V_{OH} = 5$

$V_{OL} = 0.1$

$V_{IH} = 1.4$

$V_{IL} = 0.7$

$NM_L = 0.6$

$NM_H = 3.6$ $\Rightarrow N.M = 0.6$

$LS = 4.9$ $\qquad TW = 0.7$ $\qquad \beta = 7$ بهره دیتال



ب) FO: ؟ $= F_{OL}$

می‌خواهیم بدانیم خروجی NOT را به چند طبقه NOT می‌توان وصل کرد.

بدلیل اینکه 0.1 کمتر از 0.7 است در ناحیه (۱) که ناحیه قطع است واقع شده با این خروجی های طبقه قطع است و نیز 0.1 ندارد طبقه می‌شود ترانزیستور را نیز قطع می‌کند

$F_{OL} = \infty \Rightarrow$ زیرا ترانزیستورهای طبقه بعدی قطع هستند

PAPCO

Subject:

Year. Month. Date. ( )



FOH

مضاعف

با اعمال مقاومت به خروجی High جریان بین آن مقاومت از $R_c = 1k$ عبور می‌کند و افت در خروجی ایجاد می‌شود لذا F_{OH} محدود است

$$\frac{V_{CC} - V'_{OH}}{R_C} = NI$$

$$V'_{OH} = 5 - NIR_C \qquad V'_{OH} = 5 - NI \qquad I = \frac{V'_{OH} - 0.7}{10} = \frac{V'_{OH} - V_{BE(sat)}}{R_B}$$

I_B , V_A

$$V'_{OH} = \frac{5 + 0.7N}{1 + 0.1N} \qquad \frac{5 + 0.7N}{1 + 0.1N}$$

دیده می‌شود هرچه N بیشتر باشد V'_{OH} کمتر است

NM مطلوب: ۱- در مسئله داده می‌شود ۲- اگر در صفحه داده نشد NM بدون بار را در صفحه حساب می‌کنیم

شرط: $V'_{OH} \geq V_{IH} + NM$ (مطلوب) $\qquad V'_{OL} \leq V_{IL} - NM$ (مطلوب)

$$V'_{OH} \geq 1.4 + 0.6 = 2 \qquad \frac{5 + 0.07}{1 + 0.1N} \geq 2 \qquad 5 + 0.07N \geq 2 + 0.2N$$

$$N \leq \frac{3}{0.13} = 23$$

$$F_{OH} = 23 \qquad F_O = 23$$



$V_{OL} \rightarrow 0.4$ (ثابت)

$V_{OH} \rightarrow 1.4$ (ثابت)

$F_O = ?$ $\qquad NM = 0.4$ $\qquad F_{OH} = \frac{V_{OH} - V_{IH}}{I_{OH}} = \frac{4 - 1.4}{0.1} = 11$

$F_{OL} = \frac{V_{IL} - V_{OL}}{I_{IL}} = \frac{0.8 - 0.4}{0.1} = 4$

$V'_{OH} \geq V_{IH} + NM$

Subject:

Year. Month. Date. ( )

$$F_O = \frac{I_{O\,max}}{I_{i\,min}}$$

راه دیگر:



$$I_{O\,max} = \frac{5 - 2}{1\,k\Omega} = 3\ mA$$

(V_{OH} در حالت بدترین حالت V)

$$I_{i\,min} = \frac{2 - 0.1\,V}{10\,k\Omega} = 0.13\ mA$$

$$F_{OH} = \frac{3}{0.13} = 23$$

$$I_O = \frac{5 - V_{OH}}{1}$$

ex: آرایش‌های روی یک IC انجام شده است و نتایج زیر به دست آمده است F_O این IC چقدر است

$I_{OH}(max) = 100\ mA$	حداکثر جریان خروجی	High
$I_{OL}(max) = 5\ mA$	حداکثر جریان خروجی	Low
$I_{iH}(min) = 2\ mA$	حداقل جریان ورودی	High
$I_{iL}(min) = 1\ \mu A$	حداقل جریان ورودی	low

$$F_{OH} = \frac{I_{OH}}{I_{iH}} = \frac{100}{2} = 50 \qquad F_{OL} = \frac{I_{OH}}{I_{iL}} = \frac{5}{0.001} = 5000$$

$$\Rightarrow F_O = 50$$

ج) P_{diss} :



$$P_{diss} = V_i I_i + V_{cc} I_{cc}$$

a) $V_i = "0" \Rightarrow V_O = "1" \Rightarrow$ قطع $\Rightarrow \begin{cases} I_i = 0 \\ I_{cc} = 0 \end{cases}$

$$\Rightarrow P_{dissH} = 0$$

Subject:

Year. Month. Date. ( )

ب) t_{pd} (تأخیر انتشار)

(۱) مدت زمان شارژ C_{BE} تا ۰٫۷

$t_d \rightarrow$ delay time

(۲) عبور از فعال

$t_f \rightarrow$ fall time

(۳) تأخیر انتشار: مدت تخلیه بارهای اضافی در بیس

$t_s \rightarrow$ storage time

(۴) عبور از فعال t_r (rise time) زمان استوا



ex: برای یک ترانزیستور واقعی حقادیر زیر را داریم

$t_d = 0.8$ ns (کمترین)

$t_r = 15$ ns

$t_f = 4.2$ ns

$t_s = 24$ ns (بیشترین)

زمان وصل: t_{on}

$t_{PHL} = t_d + \frac{1}{2} t_f$

$t_{PLH} = t_s + \frac{1}{2} t_r$

$\rightarrow t_{pd} = \frac{1}{2}(t_{PLH} + t_{PHL})$

زمان قطع: t_{off}

زمان قطع

$t_{PLH} = 31.5$ ns

$t_{PHL} = 2.9$ ns

زمان وصل

$\Rightarrow t_{pd} = 17.2$ ns

زمان قطع $\gg$ زمان وصل

ه) PDP

$PDP = P_{diss(av)} . t_{pd} = 13\ mW \times 17.2\ ns \simeq 223\ pJ$

بهبود تأخیر انتشار: با فرض مشخص بودن β پارامتر تأخیر (t_d، t_f، t_s) چگونه می‌توان زمان قطع و وصل را کاهش داد؟

الف) بهبود t_d:



t_d غیرقابل جبران

Subject:
Year. Month. Date. ( )

کار پس از وصل شدن سریع ترانزیستور $I_B = \frac{V_i - 0.7}{R_B}$ زیاد می‌شود یعنی $I_B \gg \frac{I_C}{\beta_F}$ فوق اشباع
که هنگام قطع t_s را به شدت زیاد می‌کند.

ب) بهبود t_s (↓) : می‌توان هنگام قطع ولتاژ منفی بین اعمال کرد تا بارهای خنثی اضافی بیس را بیرون آورد. اما با این کار پس از قطع شدن سریع ترانزیستور ولتاژ منفی بین روی خازن BE قرار می‌گیرد و هنگام وصل t_d را خراب می‌کند.

راه مناسب: در ابتدای وصل شدن ترانزیستور R_B را کم کنیم تا t_d بهبود یابد اما پس از وصل ترانزیستور R_B را زیاد کنیم تا t_s خراب نشود
در ابتدای قطع شدن ترانزیستور، بیس را منفی می‌کنیم تا t_s بهبود یابد اما پس از قطع ترانزیستور، بیس را صفر بنیم تا t_d خراب نشود
خازن speed-up می‌تواند 2 وظیفه فوق را به تنهایی عمل کند.



الف) مرحله ترانزیستور مدتها قطع ("0" = Vi)
⇐ C خواهد باز می‌شود با ولتاژ اولیه صفر
(ولتاژ خازن پیوسته است) لذا در ابتدای وصل C
مانند اتصال کوتاه عمل می‌کند و R_B را به شدت کاهش می‌دهد.
اما پس از مدتی کوتاهی C خواهد باز می‌شود و R_B خواهد کرد
یعنی I_B از $\frac{V_S - V_{BE}}{R_S}$ در شروع کار به $\frac{V_S - V_{BE}}{R_S + R_B}$ کاهش می‌یابد
(اشباع) (اشباع)

ب) مرحله سپس ترانزیستور مدتها وصل بوده ("1" = Vi) . C خواهد باز با ولتاژ اولیه بزرگ (تقریباً $V_S - V_{BE}$) لذا در ابتدای قطع شدن ("0" = Vi) ولتاژ دوسر خازن مانند یک منبع منفی، بیس متصل می‌شود و بارهای اضافی بیس را خالی می‌کند. اما پس از مدتی کوتاهی C ولتاژ خود را در R_B خالی کرده و منبع منفی حذف می‌شود

انتهای t_d یعنی ← در موقع وصل شدن خازن آنقدر کوتاه باش تا t_d بهبود یابد

Subject:
Year. Month. Date. ( )

انتهای t_f یعنی در موقع قطع شدن ترانزیستور، بدان کمبود t_s دشارژ منفی بودی

سیس ترانزیستور بعدی (خازن شارژ شده باشد)

استفاده C:



محدودیت ①: در ابتدای وصل C نباید زود شارژ شود زیرا اگر زود شارژ شود یعنی زود سیار باز می شود و اتصال کوتاه آن دوام نمی یابد.

(خازن پس از گذشت 2.2τ فقط ۱۰٪ شارژ می شود)

در زمان (2.2τ) ترانزیستور باید وصل شده باشد

زمان لازم $t_{on} = t_{PHL} \leq 0.1 R_S C$

$$C \geq \frac{t_{PHL}}{0.1 R_S}$$

محدودیت ②: در ابتدای قطع، C نباید زود شارژ شود زیرا اگر زود شارژ شود منبع منفی دوام نمی یابد

در زمان 2.2τ ترانزیستور باید قطع شده باشد

زمان قطع $t_{off} = t_{PLH} \leq 0.1 R_B C$

$$C \geq \frac{t_{PLH}}{0.1 R_B}$$

$$C \geq \max\left\{\frac{t_{PLH}}{0.1 R_B}, \frac{t_{PHL}}{0.1 R_S}\right\}$$

$$C_{min} = \max\left\{\frac{t_{PLH}}{0.1 R_B}, \frac{t_{PHL}}{0.1 R_B}\right\}$$

$$\tau = RC$$

محدودیت ③

زمان تناوب = T



بسامد تناوب $f = 1/T$

$T = T_1 + T_2$ $\quad T_1 = T_2 = \frac{T}{2}$ (تقارن مدین)

اگر درلحظه‌ای T_1، C باید مدار باز شده باشد تا R_B مدار بازگشته باشد و I_B کم شده باشد (خازن پس از گذشت 2.3τ، ۹۰٪ شارژ می شود)

$$2.3 R_S C \leq T_1 \Rightarrow C \leq \frac{T_1}{2.3 R_S}$$

PAPCO

Subject:

Year. Month. Date. ( )

محدودیت ۲: در انتخاب T_2، C باید دستاویز شده باشد تا بیش منفی از بین نرفته باشد

$$2,3 R_B C \leq T_2 \Rightarrow C \leq \frac{T_2}{2,3 R_B}$$

$$C \leq Min\left\{\frac{T_2}{2,3 R_B}, \frac{T_1}{2,3 R_S}\right\} \qquad C_{max} = Min\left\{\frac{T_2}{2,3 R_B}, \frac{T_1}{2,3 R_S}\right\}$$

در عمل غالباً یک C بزرگتر از C_{min} انتخاب می‌شود تا نوسان ورودی محدود می‌گردد.

ex: مفروض کنید

$R_B = 10\ k\Omega$

$R_S = 1\ k\Omega$

$t_{PHL} = 2,9\ ns$

$t_{PLH} = 31,0\ ns$

الف) C_{min} چقدر است؟

$$C_{min} = Max\left\{\underbrace{\frac{2,9\ ns}{0,1 \times 1k}}_{29\ pF}, \underbrace{\frac{31,0\ ns}{0,1 \times 10k}}_{31,0\ pF}\right\} = 31,0\ PF$$

ب) اگر $C = 100\ PF$ انتخاب شود حداکثر فرکانس ورودی مربعی چقدر است

$T_1 = T_2 = \frac{T}{2}$

$T_1 \geq 2,3 R_S C$ $\quad T_2 \geq 2,3 R_B C$

$T/2 \geq 2,3 R_S C$ $\quad T/2 \geq 2,3 R_B C$

$T \geq 4,6 R_S C$ $\quad T \geq 4,6 R_B C$

$f \leq \frac{1}{4,6 R_S C}$ $\quad f \leq \frac{1}{4,6 R_B C}$

$$f \leq Min\left\{\frac{1}{4,6 R_S C}, \frac{1}{4,6 R_B C}\right\} \qquad f_{max} = \frac{1}{4,6 R_B C} = \frac{1}{4,6 \times 10000 \times 100 \times 10^{-12}}$$

$$\Rightarrow f_{max} = 217\ kHz$$

Subject:
Year. Month. Date. ( )

دیده می‌شود گرچه خازن دیود قطع و وصل ترانزیستور را سریع می‌کند اما خود موجب تأخیری می‌شود زیرا پس از قطع ترانزیستور باید خازن شود و پس از وصل ترانزیستور باید پر شود یعنی استفاده از فرکانس ورودی را محدود می‌سازد.

ضمناً استفاده از خازن‌های درحد PF دون IC ها مقرون به صرفه نیست.

ساختار دیود: گسسته: خازن PF بسیار اقتصادی
مجتمع: " " غیر "

بنابراین استفاده از خازن speed up دو اشکال دارد ۱) محدود F ۲) محدودیت ساخت مجتمع برای بهبود تأخیر در IC ها از ترانزیستور شاتکی استفاده می‌شود (shot key)



دیود شاتکی:

پیوندش نفوذی و فلز است. هرفلزی با هر نیمه‌هادی تشکیل دیود schotky نمی‌دهد. دیود شاتکی سه مزیت دارد ① ساخت آسان ② ولتاژ هدایت کمتر از سیلیکان دو برابر ③ سرعت قطع وصل آن زیاد است.



ترانزیستور شاتکی:

در نواحی قطع و فعال دیود فوق‌العاده ایده‌آل است.

C-B مقاومت

زیرا پیوند C-B مقاومت است.

اما در ناحیه اشباع به دلیل تجزیه ولتاژ هدایت شاتکی نسبت به P-N پیوند C-B با بایس مستقیم کمتری می‌شود لذا ترانزیستور کمتر در اشباع فرو می‌رود. به بیان دیگر t_s در شاتکی بسیار کوچک است

$t_s \simeq 0$

مثال: $\begin{cases} t_d = 1.8\,ns & t_r = 1.5\,ns \\ t_f = 4.2\,ns \end{cases}$

PAPCO

Subject:

Year. Month. Date. ( )

$t_{PHL} = 2.9\ ns$
$t_{PLH} = 1.05\ ns$ $\Rightarrow t_{Pd} = 0.12\ ns$

$t_{Pd} = \frac{1}{2}(t_{PHL} + t_{PLH})$ میانگین

در مقایسه با تاخیر سیستم خطی (17.2 ns)

اشکال اصلی ترانزیستور بایاس: $V_{CE}(sat)$ آن بزرگ است.



$V_{CE}(sat) = -V_{SD} + V_{BE}(sat)$

ex: $V_{BE}(sat) = 0.8 \Rightarrow V_{CE}(sat) = -0.5 + 0.8 = 0.3$

تکلیف: $P_{diss(av)}$ ، FO ، NM بدون بار را برای گیت زیر حساب کنید.



P_t = متوسط ($V_{SD} = 0.4$) دیتاشیت

$V_{IL} = 0V$ $V_{OH} = V_{CC} = 5$ (قطع) $B_F = V_o$

$V_{OL} = V_{CE} = 0.3V - 0.4 = 0.3$ (اشباع) $V_{BE} = 0.7V$

Subject:
Year. Month. Date. ( )

تکنولوژی RTL

خودمی مقاومتی

Resistor Transistor logic :

گیت پایه آن NOR است.

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0





عملکرد: اگر هریک ورودی "0" باشد هر ۲ ترانزیستور قطع می شود ⇐ F="1"

اگر حداقل یک ورودی "1" باشد حداقل یک ترانزیستور وصل (اشباع) می شود ⇐ F="0"

عملکرد NOR دارد.

محاسبات: با توجه داده های زیر NM=؟ ، Fo=؟ ، Pdiss=؟

$V_{CC}=3{,}2V$, $R_C=3.4K\Omega$, $R_B=4.5K\Omega$

$\beta_F=30$, $V_{BE(sat)}=0.7V$, $V_{BE(off)}=0.1$, $V_{CE(sat)}=0.1$





NM :

مدار داخلی



$V_{OH}=V_{CC}=3.2$

$V_{OL}=V_{CE(sat)}=0.1$

$V_{IL}=0.7V$ شما حفظ

V_{IH}: $I_B > \frac{I_C}{\beta_F}$

PARTO

Subject:

Year. Month. Date. ( )

$$\frac{V_i - 0.8}{RB} > \frac{V_{CC} - V_{CE}(sat)}{RC \cdot \beta_F} \qquad \frac{V_i - 0.8}{0.45} > \frac{3.4 - 0.1}{0.4 \times 30}$$

$V_i > 0.88$ ⟩ $V_{IH} = 0.88$

FO: خروجی که بیشترین تعداد ورودی را می‌تواند تغذیه کند بدون اینکه از حد مجاز تجاوز کند است

$F_{OL} = \infty$



$$\begin{cases} V'_{OH} = 3.4 - 0.4 N I \\ I = \dfrac{V'_{OH} - 0.8}{0.45} \end{cases}$$

$$\Rightarrow V'_{OH} = 3.4 - 0.4 N \left(\frac{V'_{OH} - 0.8}{0.45}\right)$$

$$V'_{OH} = \frac{3.4 + \frac{0.4 \times N \times 0.8}{0.45}}{1 + \frac{0.4}{0.4} N}$$

$V'_{OH} \geq V_{IH} + NM$ بدون N

$0.8 + 0.7$

$V'_{OH} \geq 1.48$

$$I_O = \frac{3.4 - V'_{OH}}{0.4} \qquad I_{O(max)} = \frac{3.4 - 1.48}{0.4}$$

$$I_i = \frac{V'_{OH} - 0.8}{0.45} \qquad I_{i(min)} = \frac{1.48 - 0.8}{0.45}$$

$$F_{OH} = \frac{I_{O(max)}}{I_{i(min)}} = 2 \qquad F_O = 2$$

F_O بدست

P4PCO

Subject:

Year. Month. Date. ( )

P_{diss} بدون بار:



$A=B="0" \Leftarrow$ هر ۲ ترانزیستور قطع است $\Leftarrow P_{dissH}=0$

$\Leftarrow$ یکی قطع و یکی وصل $\begin{cases} A=0, B=1 \\ A=1, B=0 \end{cases}$

$$P_{dissL}=\left(\frac{V_i-0.8}{0.45}\right)V_i+3.4\left(\frac{3.4-0.8}{0.45}\right)$$

$$V_i=V'_{OH}(N=1)=\frac{3.4+\frac{0.8\times 11}{0.45}}{1+\frac{0.42}{0.45}}=1.9545$$

$$P_{dissL}=24.7 \text{ mW}$$

$A=B="1" \Leftarrow$ هر ۲ وصل

$$P^*_{dissL}=2\left(\frac{V_i-1.8}{0.25}\right)V_i+3.4\left(\frac{3.4-11}{0.45}\right)$$

$$P^*_{dissL}=29.7 \text{ mW}$$

$$P_{diss(av)}=\frac{1}{4}\left(P_{dissH}+2P_{idssL}+P^*_{dissL}\right)=19.8 \text{ mW}$$

توان مصرفی بد است

خلاصه

- توپولوژی $NM=0.7$
- $FO=2$
- $P_{diss}=19.8 \text{ mW}$
- سرعت (عدم استفاده از خازن Speed up، schotchy)

Subject:

Year. Month. Date. ( )

تکلیف: در تکنولوژی RTL توان مصرفی متوسط یک گیت NOR سه ورودی چقدر است (اطلاعات عددی مشابه دو ورودی)

قطع	هدایت	۱ ترانزیستور	۲ ترانزیستور
۰۰۰	۱۱۱	۰۰۱	۱۱۰
		۰۱۰	۰۱۱
		۱۰۰	۱۰۱

۱ مورد هدایت $P_{diss\,H} = 0$

۳ مورد ۱ ترانزیستور وصل

$$P_{diss\,L} = V_i\left(\frac{V_i - 0.8}{0.45}\right) + 3.6\left(\frac{3.6 - 0.7}{0.65}\right) = 24.6\ mw$$

$V_i = 1.956$

۳ مورد ۲ ترانزیستور وصل

$$P^{*}_{diss\,L} = 2V_i\left(\frac{V_i - 0.8}{0.45}\right) + 3.6\left(\frac{3.6 - 0.7}{0.65}\right) = 29.6\ mW$$

۳ مورد ۳ ترانزیستور وصل

$$P_{diss\,L} = 3V_i\left(\frac{V_i - 0.8}{0.45}\right) + 3.6\left(\frac{3.6 - 0.7}{0.65}\right) = 34.6\ mW$$

$$P_{diss\,(av)} = \frac{1}{8}(0 + 3\times 24.6 + 3\times 29.6 + 34.6) \approx 24.7\ mw$$

تکنولوژی DTL

Diode transisto logic





گیت جایز NAND

A	B	V_o
0	0	1
0	1	1
1	0	1
1	1	0

طرز کار:

حالت اول (حداقل یک ورودی صفر) بدلیل صفر بودن حداقل یک ورودی دیود مربوطه (D_1 یا D_2) وصل می‌شود. D_3 و D_4 نیز وصل شده و بیس ترانزیستور صفر می‌گردد لذا ترانزیستور قطع شده نتیجه $V_o = V_{cc}$

حالت دوم: (هر دو ورودی "۱" منطقی V_{cc}): هر دو دیود D_1 و D_2 قطع و D_3 و D_4 وصل می‌شود. لذا آن جریانی که بیس ترانزیستور می‌رسد مناسب است که اشباع می‌کند ←

$V_o = V_{CE(sat)}$ = ناچیز "0"

P4PCO

Subject:

Year. Month. Date. ( )

F_{OL} :

ترانزیستور طبقه‌ٔ آخری اشباع است. پس D_1 را حذف می‌کنیم



ترانزیستور قطع است

هر ورودی کوتاه، ۱٫۴ ترانزیستور را قطع می‌کند

هر طبقه زیادتر، I_C زیادتر می‌شود.

$$V_{OL} \leq \underbrace{V_{IL}}_{۱٫۴} - \underbrace{NM}_{\text{بدون بار}=۱٫۳ \text{ حطوب}}$$

$$\Downarrow$$

$$V_{OL} \leq ۰٫۱$$

خروجی سطح بالا نتواند زیاد بشود یعنی حتماً باید ترانزیستور اشباع بماند

$$\begin{cases} I_C = ۰٫۹۷۵ + N(I) \\ I_B = ۰٫۳۴ \end{cases} \quad I \to ۱٫۹ - ۰٫۲۸ = ۱٫۳۲$$

شرط اشباع: $I_B > \frac{I_C}{\beta_F} \Rightarrow ۰٫۳۴ > \frac{۰٫۹۷۵ + ۱٫۳۲N}{۳۰} \Rightarrow ۳۰ \times ۰٫۳۴ > ۰٫۹۷۵ + ۱٫۳۲N$

$$\Rightarrow N < \frac{۳۰ \times ۰٫۳۴ - ۰٫۹۷۵}{۱٫۳۲} \Rightarrow N < ۶٫۹$$

$$F_{OL} = ۶ \Rightarrow \boxed{F_O = ۶}$$

راه دیگر: چون ترانزیستور اشباع است باید I_C از یک حدی کمتر باشد

$$I_O = I_C - ۰٫۹۷۵$$

$$I_{Omax} = I_{Cmax} - ۰٫۹۷۵$$

شرط اشباع $I_C < \beta_F I_B$ یعنی $I_C < ۳۰ \times ۰٫۳۴$

$$I_{max} = ۳۰ \times ۰٫۳۴ - ۰٫۹۷۵$$

Subject:

Year. Month. Date. ( )

$$I_{i} = 1,42$$

$$F_O = \frac{I_{O\max}}{I_{i_{min}}} = \frac{30 \times 0,42 - 0,975}{1,42} = 4$$

: P_{diss}

$$A = B = 1 \Rightarrow P_{diss_L} = 4(0,9 + 0,975) + (-2)(-0,054) = 8,22 \text{ mw}$$

جریان به سمت داخل

$L \leq 0.2$ NAND



چون خروجی گیت قبل بسته بودن $A=0$ حی شود

$$P_{diss_H} = 4 \times 1,2 + (-2)(-2,8) + (0,1)\left(-\frac{I}{1,42}\right)$$

$$\Rightarrow P_{diss_H} = 7,83 \text{ mw}$$

اگر $A=1$ و $B=0$ باشد مشابه حالت قبل است.

مشابه حالتهای قبل محاسبه می‌شود.

هر سه حالت $\begin{matrix}0\\0\\1\end{matrix}$ مشابه است



$$P_{diss(av)} = \frac{1}{4}\left(P_{diss_L} + 3P_{diss_H}\right) \simeq 7,3 \text{ mw}$$

Subject:

Year. Month. Date. ( )

محاسبات: با فرض

$R_1 = 2k$ $\quad \beta_F = 30$

$R_2 = 5k$ $\quad V_{BE}$ (فعال) $= 0.7V$

$R_3 = 4k$ $\quad V_{BE}$ (اشباع) $= 0.8$

$V_{cc} = 5V$ $\quad V_{CE}$ (اشباع) $= 0.1$

$-V_{BB} = -2V$

$V_D = 0.7V$



NM: NM برای یک ورودی تعریف می‌شود اما این دو ورودی است پس یکی از ورودی‌ها را به V_{cc} وصل می‌کنیم بی‌اثر است.



دیود D_2 را حذف می‌کنیم چون آند آن به V_{cc} کاتد آن هم به V_{cc} متصل است پس این دیود نمی‌تواند وصل باشد.



ورودی ۰ ← خروجی ۱ (قطع)

ورودی ۴ ← خروجی ۰ (اشباع)

ورودی high دیود قطع می‌شود پس جریان از بیس ترانزیستور اشباع می‌شود.

ورودی سطح ترانزیستور را قطع نمی‌کند.

V_{IL} هرچه بیشتر باشد بهتر است.

$V_{OH} = 4$ قطع

$V_{OL} = 0.1$ اشباع

V_{IL}: حداکثر ورودی برای قطع ترانزیستور (حداکثر ورودی سطح) $= 1.4$

شرط قطع ترانزیستور

$V_B = V_i + 0.7V - 0.7V - 0.7V < 0.7V \Rightarrow V_i < 1.4$

D_1 D_3 D_4

V_{IH}: حداقل ورودی برای قطع D_1 (اشباع ترانزیستور) = حداقل ورودی (High)

شرط قطع D_1: $V_{D_1} < 0.7V$

$V_{D_1} = V_K - V_A \rightarrow V_i$

$V_K = 0.7V + 0.7V + 0.8V = V_{BE(sat)}$

D_3 D_4

PAPCO

۱۴

Subject:

Year. Month. Date. ( )

$$0.7V + 0.7V + 0.1\Omega - V_i < 0.7V \Rightarrow V_i > 1.5 \Rightarrow V_{IH} = 1.5$$

نکته: بهتر است V_{IH} و V_{IL} حتی‌المقدور نزدیک باشند.

$$NM_L = 1.2 - 0.1 = 1.3$$
$$NM_H = 4 - 1.5 = 2.5$$
$$\Rightarrow NM = 1.3$$

چرا با قطع D ترانزیستور اشباع می‌شود؟



$$I_B = 0.9 - 0.54 = 0.36\ mA$$
$$I_C = 0.9 \times 5\ mA$$
$$\simeq 0.75\ mA$$

$$I_B > \frac{I_C}{\beta_F} \rightarrow 0.36 > \frac{0.95V}{30} \Rightarrow \text{اشباع}$$
$$0.0325$$

FO: یک گیت NAND را چندتا شبیه خودش می‌تواند وصل کند.

اگر ورودی دیگر: صفر وصل شود ورودی دیگر از کار می‌اندازد پس "۱" می‌گذاریم.

حتی در حالت H است یعنی ترانزیستور حتماً قبل قطع است

FOH:



در حدی بی‌نهایت حتماً می‌تواند گذاشت زیرا دیود ورودی طبقات بعدی همگی قطع‌اند.

$$F_{OH} = \infty$$

PAPCO

Subject:

Year. Month. Date. ( )

خلاصه تکنولوژی ها

تکنولوژی / پارامتر	RTL	DTL	TTL
تغذیه	خوب ۳,۶	بد ۲- و ۴	۵
NM	متوسط ۰/۶	خوب ۱,۳	متوسط ۰/۵
Fo	بد ۲	متوسط ۶	خوب ۷۷
Pdiss	بسیار بد ۱۳	بد ۷,۳	بد ۸
سرعت	بد	متوسط	بالا

Subject:

Year. Month. Date. ( )

تکنولوژی TTL

Transistor_Transistor_logic

مقدمه: دو نکته

۱- ترانزیستور ۲ امیتره:

ساخت ۲ امیتره کمی بیشتر از ۱ امیتره است.





A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

$F = A \cdot B$





کاربرد ۲ امیتره:

یادآوری: در ورودی تکنولوژی DTL از مدار زیر استفاده می‌کنیم.

۳ پیوند P_n یا n_P مشترک.

۲ امیتره نیز همین وضعیت را دارد.





در IC ها اساس کار ساخت ترانزیستور است. لذا برای تولید دیود باید ترانزیستور ساخته شود. از یک پیوند آن به عنوان دیود استفاده شود پس ورودی DTL نیازمند ترانزیستور ۱ امیتره دارد که ساخت آن از یک ترانزیستور ۲ امیتره بیشتر است.



ترانزیستور معادل با دیود

P4PCO

Subject:

Year. Month. Date. ( )

ازلحاظ دیجیتال ترانزیستور ۲ امیتره عمل AND را انجام می دهد یعنی کلکتور آن حامل AND امیترهای آن است

۲- خروجی totem-pole

تمرین: اگر خروجی یک NOT ساده را به بار خازنی وصل کنیم چه می شود؟
(یک بار خازنی طبقات بعدی یا خود آن طبقه است که ناخواسته است)





خروجی بتواند با خیلی تراز سیگنال

تخلیه CL از طریق r





شارژ CL توسط Rc

$\tau = C_L R_c$

هنگام اشباع ce مقاومت r (باجز)

$\tau = C_L (r \| R_c) \simeq C_L r$

نتیجه: ۱ شدن خروجی سیار کند (توسط Rc) ولی ۰ شدن خروجی سیار سریع (توسط r) ناسب / نامناسب

راه حل: همانطور که شارژ C توسط r مناسب است، شارژ آن نیز توسط r باشد یعنی شارژ با ترانزیستور نه با مقاومت



T_2 ← برای شارژ CL تعیین شده

T_1 ← برای دشارژ CL تعیین شده

طرز کار: ① T_2 وصل، T_1 قطع ← شارژ سریع CL توسط T_2

$V_i = "0"$ ⇐ $V_o = "1"$

P4PCO

Subject:
Year. Month. Date. ( )

② T_2 قطع و T_1 وصل ⟵ شارژ سریع C توسط T_1 ⟵ V_o="0" V_i="1"

مزیت: صفر شدن سریع و اشباع سریع

نکته: برای اینکه ترانزیستورها عکس هم عمل کنند باید ورودی های آنها معکوس یکدیگر باشد

وظیفه منطقی: گیت NOT

معایب:

V_i="0" → { T_1 قطع ⟶ وصل T_1 ; T_2 وصل ⟶ قطع T_2 } ⟵ V_i="1" آنی

هنگام switching برای مدت کوتاهی هر دو ترانزیستور خاصیت دارند و جریان زیادی از V_{cc} می گیرند که برای عملکرد صحیح نیاز به یک منبع تغذیه با توان بالا می باشد)

نکته: برای ساختن یک NOT با سرعت بالا از NOT ~~معمولی~~ و 2 ترانزیستور استفاده می کنیم

گیت پایه NAND تکنولوژی TTL استاندارد:





نکته: C معکوس B (کلکتور معکوس بیس)

E هم منطق B (امیتر هم منطق بیس)

نقش D_1: مزاحم نشود T_4 وصل باشد همان موقع T_3 نیز وصل است

$V_{B_3} = V_{CE_2} + V_{BE_4} = 0.1 + 0.8 = 0.9$

اگر D_1 نباشد این 0.9 ترانزیستور T_3 را وصل می کند (یعنی T_3 و T_4 هم وصل می شوند که نمی خواهیم است) لذا وجود دیود باعث می شود به 0.9 نتواند T_3 و D_1 را وصل کند

Subject:
Year. Month. Date. ( )

نقش R_2 : در totem pole حذف شده :

اگر T_1 قطع، T_2 وصل باشد و سعی آن خروجی زمین شود جریان زیادی از T_2 می‌گذرد ($\frac{V_{cc}}{R}$) که مضر است آن را اشباع کند، وجود R_2 این جریان را به $\frac{V_{cc}}{130+R}$ محدود می‌کند تا ترانزیستور آسیب نبیند



محاسبات: لازم نیست

NM :

$V_{OH} = 3.4$
$V_{OL} = 0.1$
$V_{IL} = 0.9$
$V_{IH} = 1.5$
$\Rightarrow NM = 0.5$

در بعضی از سری‌ها تا 1.5 افزایش یافته



برای اشباع T_3 و D_1 باید وصل باشند $i_B > 0$

$$i_B = \frac{V_{cc} - (V_{BE3} + V_D + V_o)}{1.2} > 0$$

$$V_{cc} - (V_{BE3} + V_{D1} + V_o) > 0$$

$$V_o < V_{cc} - V_{BE3} - V_{D1}$$

$$V_{OH} = V_o|_{max} = V_{cc} - V_{BE3} - V_{D1}$$

$$V_{OH} = 5 - 0.7 - 0.7 = 3.6 \quad \text{(حداکثر)}$$

نکته: اگر بعضی فقط حساب داشتیم $V_{OH} = V_{cc}$ اما اگر بعضی دو قسمت بالا را ترانزیستور داشتیم باید V_{OH} را حساب کنیم

FO : $FO = 11$

Pdiss : $P_{diss(av)} = 8\ mW$ مورد نیاز

در Databook، برای FO، حداکثر TTL داده شده است. FO طبق شده تا این

Subject:

Year. Month. Date. ( )

در حالت استاتیک (dc) بودکه برای TTL حدود ۲۲ است

نحوه محاسبه و تعریف $F_{a.out}$ در حالتی که ورودی ac است (یا به عبارتی سیگنال switching است)

FO مناسب:

حداکثر تعداد طبقات مشابه قابل اتصال به خروجی به شرطی که ورودی در حالت switching است

پیش ac





- پس از 5 ثابت زمانی خازن کاملاً پر یا خالی می‌شود

$\Delta R_L N_C < T/5$ حداکثر مقدار

به این معنی است که مقاومت باید بتواند جریان کافی را به خازن بدهد

$N < \frac{T}{10 R_L C}$

$N < \frac{1}{10 R_L C f}$ فرکانس

$$F_{OL} = \frac{1}{10 R_L C f}$$

$\Delta R_H N_C < T/5 \Rightarrow F_{OH} = \frac{1}{10 R_H C f}$

$F_O = Min\{F_{OL}, F_{OH}\}$

ex: $R_H = 100\Omega$, $R_L = 10\Omega$, $C = 100\,PF$, $f = 10kHz$ است F_O مناسب را حساب کنید

$$F_{OL} = \frac{1}{10 \times 10 \times 100 \times 10^{-12} \times 10 \times 10^{3}} = 10000$$

$$F_{OH} = \frac{1}{10 \times 100 \times 100 \times 10^{-12} \times 10^{3} \times 10} = 1000$$

$\Rightarrow F_O = 1000$

$F_O = min\{$استاتیک، دینامیک$\}$ خلاصه

P4PCO

Subject:

Year. Month. Date. ( )

گیت پایه NOR در تکنولوژی TTL استاندارد:





x	y	F۱ (NOR)	x	y	F۲ (OR)
هر دو قطع ←	0	0	1	هر دو قطع ←	0	0	0
حداقل یکی از T_3 یا T_4 وصل	0	1	0	حداقل یکی از T_3 یا T_4 وصل	0	1	1
	1	0	0		1	0	1
	1	1	0		1	1	1

ضلق بیس با امیتر یکدیگر وی با کلکتور فالت

تمرین: توسط TTL استاندارد مداری رسم کنید که خروجی آن $f = \overline{A.B.C + D.E.G}$ باشد. T_4 باید چند امیتر داشته باشد.

Subject :

Year . Month . Date . ( )

سری های مختلف TTL :

① سری TTL استاندارد : با شماره (74xxx) مشخص می شود.

② سری TTL کم مصرف (low power) : (74Lxxx) مقاومت های آن زیاد است

③ سری TTL پرسرعت (High speed) : (74Hxxx) مقاومت های آن کوچک است

④ سری TTL شاتکی (schotky) : (74Sxxx) مقاومت های آن کوچک است

⑤ سری TTL شاتکی کم مصرف : (74LSxxx) مقاومت ها زیاد و ترانزیستور آن شاتکی است

⑥ سری TTL شاتکی پیشرفته (Advance schotky) : (74ASxxx) از نظر تکنولوژی ساخت پیشرفته است یعنی سرعت آن بالا می رود و مقاومت ها کوچک می شود

⑦ سری TTL شاتکی کم مصرف پیشرفته : (74ALSxxx)

Subject:

Year. Month. Date. ( )

① سری TTL سریع (Fast): 74Fxxx :سرعت کن بالاست

خروجی های TTL totem pole ، open-collector ، سه نوع داریم
three state رسالة

1) خروجی totempole: غالب (TTL های IC)



شماره خازن خروجی با T_1

شماره خازن خروجی با T_2

مزیت: سرعت بالای عمل و اشغال کم خروجی

اشکال: نیاز به تغذیه مناسب $V_{OH} \neq V_{cc}$

2) خروجی open-collector (تعدادی از IC ها)

برای عملکرد صحیح باید یک مقاومت pull-up بین خروجی و تغذیه قرار دهیم تا حالت خروجی High (یعنی قطع T_3) خروجی از طریق R_p به V_{cc} برسد $\Rightarrow V_{OH} = V_{cc}$



R_p محاسبه: جریان زیادی وارد T_3 می شود یعنی I_{C3} زیاد می شود و ممکن است

Subject:

Year. Month. Date. ( )

$I_{C_{sat}} = \frac{V_{CC} - V_{CE}}{R_P}$ $\quad I_{C_{sat}} < \beta_F I_{B_{sat}}$ ترانزیستور از اشباع خارج نشود

R_P بزرگ: شارژ خازن سریعتر R_P کم خواهد شد
پس R_P مقداری حدود 1k باید داشته باشد

اشکال: شارژ خازن با مقاومت کم است (اگر با ترانزیستور شارژ شود مثل totempole سریع بود) لذا این روش خروجی کندتر است
مزیت ۱: بزرگترین V_{OH} یعنی V_{CC} را دارد.

ex: ورودی IC که با تغذیه ۵ ولت کار می‌کند $V_{IH}=9.0$ است.
الف) آیا ورودی این IC با این نوع از خروجی TTL (totempole) کار می‌کند؟
ب) اگر خروجی TTL از نوع کلکتور باز باشد بند الف را تکرار کنید.



الف) خیر زیرا V_{OH} در TTL برابر با ۳٫۶ است که از ۶ ولت ورودی IC دوم به عنوان 1 یا high تعبیر نمی‌شود. V_{IH} نمی‌تواند هیچ ورودی کمتر از ۶ ولت را قبول کند.

$3.6 < 6$



ب) به شرط آنکه V_{CC} مقاومت pull up را مقدار مناسبی انتخاب کنیم (یعنی از ۶ ولت بیشتر باشد)



$V_{OH} = V_{CC} = 10$

$V_{IH} = 6$

$\Rightarrow 10 > 6$

مزیت ۲: گرمای حاصل از شارژ و خازن خروجی در بیرون از IC تولید می‌شود

Subject:
Year : Month : Day : ( )

خاصیت ۳: قابلیت اتصال خروجی ها بهم



قبل از اتصال: F_1 ، F_2

بعد از اتصال: F



قبل از اتصال		وضعیت		بعد از اتصال
F_1	F_2	T_1 (sat)	T_2	F
۱) ۰	۰	وصل	وصل	۰
۲) ۱	۱	قطع	قطع	۱
۳) ۱	۰	قطع	وصل	۰
۴) ۰	۱	وصل	قطع	۰

توضیح ۱: بعد از اتصال خروجی ها بهم I_C هر ترانزیستور نصف می‌شود لذا شرط اشباع همچنان برقرار است یعنی $F=0$ است

نکته: قطع بودن T_2 یعنی: C ندارد اگر BE ترانزیستوری نیز باشد قطع می‌شود

توضیح ۲: چون هر دو تا قطع است بعد کلتور انگار هم قطع است جریان از R_p می‌گذارد

$\frac{R_p}{2}$ خازن می‌شود و کل را تا حد V_{cc} پر می‌کند

نتیجه مهم: بعد از اتصال حاصل AND خروجی های قبل از اتصال ایجاد می‌شود به این خاصیت Wired_AND گویند

$F = F_1 . F_2$



wired_AND بار

$F = \overline{A.B} . (C+D)$

سوال: اگر خروجی های totempole بهم وصل شود چه می‌شود؟



PAYCO

Subject:

Year : Month : Day : ( )



وضعیت قبل از اتصال						پس از اتصال
F_1 F_2	T_1	T_2	T_3	T_4		F
0 0	وصل	قطع	قطع	وصل		0
1 1	قطع	وصل	وصل	قطع		1
1 0	وصل	قطع	قطع	وصل		بیهم *
0 1	قطع	وصل	وصل	قطع		*



* نکته: اگر مقدار r_4 بیشتر از r_1 باشد یعنی r_4 بزرگتر از r_1 باشد خازن شارژ می‌شود.

$$F = \frac{r_4}{r_4 + r_1} V_{cc}$$

$r_1 \ll r_4 \Rightarrow F = "1"$

$r_4 \ll r_1 \Rightarrow F = "0"$

$r_1 = r_4 \Rightarrow F = \frac{V_{cc}}{2}$ (نامعین) ← بدترین حالت

توجه: هرگز نباید خروجی چند totempole را به هم وصل کرد زیرا ممکن است خروجی نیمه نامعین شود.

۳- خروجی سه حالته: (Three-State) تفاوتی از IC ها

سه حالت: (سوم پذیرفته)
- "0" ← تخلیه خازن خروجی
- "1" ← شارژ شدن خازن خروجی (High و پذیرفته)
- Hi-Z ← امپدانس زیاد (مدار باز) ← (نمی‌شمارد)

کنترل = "1" ← ضرب ورودی A و B ای است / D_2 قطع است

$A = B = 1 \Rightarrow V_0 = 0$

$A = 0, B = 1$
$A = 1, B = 0$
$A = 0, B = 0$
$\Rightarrow V_0 = +V_{cc}$

← مثل NAND سابق

PAYCO

Subject:
Year : Month : Day : ( )





کنترل = "0" ← ضرب 0 در A و B صورت گیرد یعنی T2 قطع ← T4 وصل
D2 وصل ← بین T3 و ۰٫۷ ولت ← T3 و T4 قطع ← Hi-Z

کاربرد: انتقال چند داده های مختلف به یک Bus (خط مشترک)



برای انتقال اطلاعات از باس
باید C1=1 باشد و C2=0 (Hi-Z)
باشد

بافر سه حالته:



دو ورودی دارد یکی داده و دیگری کنترل که اگر 1 باشد داده را عبور می دهد و اگر 0 باشد خروجی را در حالت امپدانس بالا قرار می دهد

کاربرد: اتصال چند خروجی totempole به یک Bus

Subject:
Year : Month : Day : ( )



کاربرد دیگر: ساخت عبارت‌های منطقی یا مدارهای منطقی

ex: تابع خروجی مدار زیر را بنویسید؟



S	F
0	A
1	B

$F = A.\bar{S} + B.S$

ex: مدار مثال قبل



$F = A.B + C.D$ X این نتیجه غلط است

زیرا اگر $A=B=C=D=1$ باشد و $A+C$ آنگاه F هم A می‌شود هم C می‌شود که تضاد

در شاخه‌های wired-OR شده فقط یک شاخه باید وصل شده و بقیه Hi-Z باشند

ex: مدار مثال قبل:



$F = A.B.\bar{C} + DEC$

PAYCO

Subject:
Year : Month : Day : ( )

ex. اگر بخواهیم دریست کاری کنند F را بیابید و ببینید آیا F را درست کار می‌کند یا خیر

خطا است. دریست کاری نمی‌کند زیرا:

اگر A = B = C = E = 1 باشد

F = C̄ = D کرا اگر D و C̄ مخالف باشند

تضاد بوجود می‌آید

برای اصلاح A را با C̄ تعویض می‌کنیم



$F = A \cdot B \cdot \bar{C} + DEC$

تکنولوژی ECL

تکنولوژی های قبل بر اساس کار مدار قطع و اشباع شدن ترانزیستور بود. لذا ذاتاً کندهستند

امادر ECL اساس کار کم و زیاد شدن جریان ترانزیستور فعال است

Emitter Coupled logic

مزیت: سرعت بسیار بالا است

اشکال: توان مصرفی بالا است

در نواحی قطع و اشباع P_C بسیار ناچیز است

در ناحیه فعال P_C بسیار بزرگ است

$V_{CE} I_C = P_C$ توان تلف شده در ترانزیستو

اساس کار: کم و زیاد شدن جریان ترانزیستور فعال (برخلاف قبلی ها که اساس کار قطع و اشباع بود) سبب سرعت بالا، توان بالا



نوع تفاضلی:



Subject:
Year : Month : Day : ( )

منبع ولتاژ: عنصری است که ولتاژ دو سر آن بدون توجه به جریان دوسر آن ثابت باشد

منبع جریان: عنصری است که جریان آن مستقل از ولتاژ دو سرش ثابت باشد

$$I_{C_1} = I_{S_1} e^{\frac{V_{BE_1}}{V_{TH}}}$$

خط بار: چون $I_E = I_B + I_C$ است و چون I_B ناچیز است (چون ترانزیستور مدار است) آن را نادیده می‌گیریم و گفته می‌شود $I_E \cong I_C$ است

$$\begin{cases} I_{C_1} + I_{C_2} = I_0 \\ \dfrac{I_{C_1}}{I_{C_2}} = e^{(V_{i_1} - V_{i_2})/nV_{TH}} \end{cases}$$

$I_C \cong e^{\frac{V_{BE}}{nV_{TH}}}$ و $V_{TH} = \dfrac{kT}{q} = 0.025$ ولتاژ گرمایی است و $1 < n < 2$ بستگی دارد

$$\begin{cases} I_{C_1} = I_{S_1} e^{\frac{V_{BE_1}}{nV_{TH}}} \\ I_{C_2} = I_{S_2} e^{\frac{V_{BE_2}}{nV_{TH}}} \end{cases}$$

ویژگی ترانزیستور

ترانزیستورهای شبیه هم $\Leftarrow I_{S_1} = I_{S_2}$

$$\frac{I_{C_1}}{I_{C_2}} = e^{(V_{BE_1} - V_{BE_2})/nV_{TH}}$$

جریان اشباع معکوس پیوند C.B

$I_{C_1} + I_{C_2} \cong I_0$

~~KVL: $V_{i_1} - V_{i_2} = V_{BE_1} - V_{BE_2}$~~

$$\begin{cases} I_{C_1} = \dfrac{I_0}{1 + e^{-(V_{i_1} - V_{i_2})/nV_{TH}}} \\ I_{C_2} = \dfrac{I_0}{1 + e^{(V_{i_1} - V_{i_2})/nV_{TH}}} \end{cases}$$

خروجی تک: خروجی یک سر یا Single ended

مثال



PAYCO

Subject:
Year : Month : Day : ( )

خروجی تفاضلی:



$v_o = v_{o1} - v_{o2}$

در حوزه تفاضلی بایاس نقشی در خروجی ندارد

$v_{o1} = V_{cc} - R_c I_{c1}$

$v_{o2} = V_{cc} - R_c I_{c2}$

$v_o = v_{o1} - v_{o2} = R_c (I_{c2} - I_{c1})$

دستهای آرایه:

$$v_o = R_c I_o \left(\frac{1}{1+e^{(v_{i1}-v_{i2})/nV_{TH}}} - \frac{1}{1+e^{-(v_{i1}+v_{i2})/nV_{TH}}} \right)$$

بسط e^x سری تیلور است اگر $|x| \ll 1$ باشد

$$e^x = 1 + x + \frac{x^2}{2!} + \frac{x^3}{3!} + \dots \Rightarrow e^x \approx 1 + x$$

$$e^{-x} \approx 1 - x$$

سیگنال کوچک $\Rightarrow \left| \frac{v_{i1} - v_{i2}}{nV_{TH}} \right| \ll 1$ حال توان بایاس را حذف کرده و این رابطه حقی است

$$\Rightarrow v_o = R_c I_o \left(\frac{1}{2 + \frac{v_{i1}-v_{i2}}{nV_{TH}}} - \frac{1}{2 - \frac{v_{i1}-v_{i2}}{nV_{TH}}} \right) = R_c I_o \frac{(-2)\frac{v_{i1}-v_{i2}}{nV_{TH}}}{4}$$

$\left(\frac{v_{i1}-v_{i2}}{nV_{TH}}\right)^2$ صرفنظر

$$\Rightarrow v_o = -\frac{1}{2} \cdot \frac{R_c I_o}{nV_{TH}} (v_{i1} - v_{i2})$$

تقویت کننده تفاضلی

$V_{TH} = 0.025\ V$, $I_D = 2mA$, $n = 1$, $R_c = 10k\Omega$ ex

$$v_o = -400 (v_{i1} - v_{i2})$$

اگر بیس ورودی داشته باشیم می توانیم ورودی دوم را زمین و حال سیگنال صفر در نظر بگیریم که ولتاژ دیفرانسیل $-V_{EE}$ را در حدود تقریب قرار دادیم که جهت آن یکی از ورودی ها صفر باشد در غیر اینصورت قطع می شود.

Subject:

Year : Month : Day : ( )

سیستم‌های دیجیتال:

$v_{O1} = V_{CC} - R_C I_{C1}$

$I_{C1} = \dfrac{I_0}{1+e^{-(v_{i1}-v_{i2})/nV_{TH}}}$

شرط دیجیتال ← $|v_{i1}-v_{i2}| \gg nV_{TH}$

حالت ۱) اگر $v_{i1}-v_{i2} \gg nV_{TH}$ ← مثبت

$I_0 \begin{cases} \approx I_{C1} = \dfrac{55}{56} I_0 \Leftrightarrow I_{C1} = \dfrac{I_0}{1+e^{-4}} \\ \approx 0 \quad I_{C2} = \dfrac{I_0}{56} \end{cases}$

$e^4 = 55$

$nV_{TH} \downarrow \rightarrow .025$

برای مثال: $v_{i1} - v_{i2} = .1\ V$

$\Rightarrow \begin{cases} v_{O1} = V_{CC} - R_C I_0 \\ v_{O2} = V_{CC} \end{cases}$

$I_{C1} = \dfrac{I_0}{1+e^{\frac{-.1}{.025}}} = \dfrac{I_0}{1+e^{-4}}$

حالت ۲) $v_{i1} - v_{i2} \ll -nV_{TH}$ ← منفی ← مثلاً $v_{i1} - v_{i2} = -.1$ ← $I_{C1} = \dfrac{I_0}{1+e^4} \approx 0$

$\begin{cases} I_{C1} = \dfrac{I_0}{56} \\ I_{C2} = \dfrac{55}{56} I_0 \approx I_0 \end{cases} \Rightarrow \begin{cases} v_{O1} = V_{CC} \\ v_{O2} = V_{CC} - R_C I_0 \end{cases}$

نتیجه: در حالت I_0 از تراز بیشتری می‌گذرد بنابراین اگر حداقل $0.1\ V$ اختلاف پتانسیل باشد

گیت NOT:



PAYCO

Subject:
Year : Month : Day : ( )

اگر $V_i \geq V_{REF} + 0.1$ ← تمام I_0 از T_1 می‌گذرد ← $V_o = V_{cc} - R_c I_0$ ← "0"

ورودی دقیق از یک حدی بالاتر شود آن را "1" می‌گیریم

$V_{IH} = 0.1 + V_{REF}$

$V_{OL} = V_{cc} - R_c I_0$

اگر $V_i \ll V_{REF} - 0.1$ ← تمام I_0 از T_2 می‌گذرد ← $V_o = V_{cc}$ ← "1"

$V_{IL} = V_{REF} - 0.1$

$V_{OH} = V_{cc}$

$V_o = 1 \leftarrow V_i = 0$

$V_o = 0 \leftarrow V_i = 1$ } NOT

ex: $V_{REF} = 1V$, $I_0 = 1mA$, $V_{CC} = V_{EE} = 5V$, $R_C = 3k\Omega$

$V_{IH} = 0.1 + 1 = 1.1$

$V_{IL} = 1 - 0.1 = 0.9$

$V_{OH} = 5$

$V_{OL} = 2$

NM ثبت فوق چقدر است

// چون V_{OL} از V_{IL} کوچکتر است NM تعریف می‌شود

برای تصحیح جزئی این مدار، می‌توان از دیود وصل جهت کاهش V_{OL} استفاده کرد.



$\Rightarrow NM = 0.6$

// چون از دیود استفاده می‌کنیم باید یک مقاومت نیز داشته باشیم برای کنترل جریان عبوری از دیود است و جلوگیری از سوختن دیود.

ثبت NOR:

چون مقاومت وصل تر از ترانزیستور هم ست پس هم دامنه



PAYCO

با شکل جدول درستی ، رابطه منطقی بین ورودی و خروجی مدار مقابل را بیابید
برای هر سطر از جدول درستی ، قطع یا اشباع بودن سه ترانزیستور را مشخص کنید

Subject:
Year : Month : Day : ( )

A B	I_0 مسیر	V_{O1} (NOR)	V_{O2} (OR)
0 0	T_3	1	0
0 1	T_2	0	1
1 0	T_1	0	1
1 1	T_1, T_2	0	1



هر ولتاژی که از ۱ ولت کمتر باشد می‌توان صفر در نظر گرفت حتی A و B صفر باشند یعنی
۱ ولت از مرجع کمتر می‌شود I_0 از T_3 عبور می‌کند ← $V_0 = V_{CC} - R_C I_0$ ← $V_0 = 1$

گیت NAND :



دو ولتاژ مرجع در حدود ۱ ولت هستند در خانواده ECL خوش می‌شود مرجع را به صورت داخلی تعیین می‌کنند.

حتی اگر ورودی مرجع است باز هم گیت عمل می‌کند A نیز



A B	I_0 مسیر	V_{O1} (NAND)	V_{O2} (AND)
0 0	T_2	1	0
0 1	T_1, T_4	1	0
1 0	T_2	1	0
1 1	T_1, T_3	0	1

چون B کمتر از مرجع است جریان از آن عبور می‌کند →
چون A کمتر از مرجع است جریان از T_4 عبور می‌کند → T_1, T_4
می‌کند یعنی چون B کمتر از مرجع است T_3 و T_4 را باید در نظر بگیریم

Subject:
Year : Month : Day : ( )

منبع جریان:

منبع جریان ۰ مقاومت مستقل وجود ندارد. بلکه توسط منبع ولتاژ ساخته می‌شود

ex: آینهٔ جریان: چون هر جریان در ترانزیستور T_1 وجود می‌آید عیناً در T_2 تکرار می‌شود



$$I_{Ref} = I_{B1} + I_{B2} + I_{C1}$$

$$I_C = I_{SC} \, e^{V_{BE}/nV_{Th}}$$

با فرض تشابه T_1 و T_2 $\Leftarrow$ $I_{S1} = I_{S2}$

چون B ها و E ها به هم وصل‌اند $\Leftarrow$ $V_{BE1} = V_{BE2}$

$\Rightarrow I_{C1} = I_{C2} \Rightarrow I_{B1} = I_{B2}$ (با فرض متقارن بودن)

$$I_{Ref} = 2I_{B1} + I_{C1} \longrightarrow I_{Ref} = I_{C1}\left(\frac{2}{\beta_F} + 1\right) \longrightarrow I_{C1} = \frac{I_{Ref}}{1 + \frac{2}{\beta_F}}$$

($I_{B1} = \frac{I_{C1}}{\beta_F}$)

با توجه به اینکه $I_{C1} = I_{C2} = I_O$ جریان I_{C2} با I_{C1} برابر شده می‌شود

$$I_O = \frac{I_{Ref}}{1 + \frac{2}{\beta_F}} \qquad I_{Ref} = \frac{V_{CC} - V_{BE}}{R}$$

طبقه T_2 باید به جای وصل شود که ادامه از جنس یک شبیه باشد

Subject:

Year : Month : Day : ( )

تمرین:

۱) برای گیت NOT حداقل الف) NM را بیابید

ب) در صورت نیاز با تعدادی دیود حرفی را اصلاح کنید

ج) با حداقل $R=2k\Omega$ منبع جریان خوبی است

$V_{BE}=.7$

$V_D=.7$



الف) $V_{OH}=V_{CC}=5$

$V_{OL}=V_{CC}-R_C I_o=$

$V_{IL}=V_{Ref}-.1=.9$

$V_{IH}=V_{Ref}+.1=1.1$

Subject:
Year : Month : Day : ( )

کنترل نیم

ترانزیستور MOS

ناهای مختلفی برای این ترانزیستور به کار می‌رود، FET، IGFET، MOSFET و MOST، از این جمله‌اند. جدیدترین ساختار ترانزیستور فاس، عنصر فاس، NMOS و ترانزیستور ... کانال را به کار می‌برند.

MOSFET (Metal oxide semiconductor) حاوی IC های

چون کار این ترانزیستور به میدان الکتریکی بستگی دارد به آن ترانزیستور اثر میدانی (FET) می‌گویند که کلمه عایق دارد به گیت اشاره دارد و گیت عایق شده (IGFET) نام دیگرش تک قطبی تنها یک نوع حامل (در NMOS) الکترون در هدایت دخیل است.

واسفت کانال n
کانال P

Enhancement افزایشی

واسفت کانال n (NMOS):

$I_D = I_S$

Colector = Drain

Emiter = Source

Base = Gate

ساختمان داخلی:



جریان پایه Gate صفر است



مادر ترانزیستور

عایق (SiO_2)

فلز

طرز کار:

در حالت عادی چیزی جلوی الکترون‌ها بین D و S موجود نیست (زیرا هیچ از دو دیود نمی‌تواند جریان عبور نمی‌کند) اصطلاحاً این ترانزیستور Normally off گویند



اما اگر با G یک ولتاژ مثبت و بیش از حد آستانه (از مرتب n^+ ها) منبع Gate ایجاد شود می‌شود مناطقی از جنس n شکل می‌گیرد که آن کانال می‌گوید جریان عبور با اعمال ولتاژ بین D و S جریانی از D و S عبور می‌کند ($I_D = I_S$)



ترانزیستور اثر میدان: Field Effect TR : FET

PAYCO

Subject:
Year : Month : Day : ( )

V_T (ولتاژ آستانه = Threashold)
حداقل ولتاژ لازم روی گیت برای تشکیل کانال مناسب

شرط هدایت : $V_{GS} > V_T$
شرط قطع ($I_D=0$) : $V_{GS} \leq V_T$

نواحی طره :
۱- ناحیه قطع : $V_{GS} \leq V_T$ ، $I_D = 0$

۲- ناحیه triode : $V_{DS} \leq V_{GS} - V_T$
(متناظر با اشباع در قطعی)

$$I_D = \frac{k}{2}\left[2(V_{GS}-V_T)V_{DS} - V_{DS}^2\right]$$

۳- ناحیه pinch-off : $V_{DS} \geq V_{GS} - V_T$
(متناظر با فعال در قطعی)

هدایت (وصل) : $V_{GS} > V_T$

$$I_D = \frac{k}{2}(V_{GS}-V_T)^2$$

k عدد ثابت وابسته به خصوصیات درونی ترانزیستور $\left(\frac{A}{V^2}\right)$

ex: فرض کنید $k = 4\frac{mA}{V^2}$ ، $V_T = 2V$ برای I_D را بر حسب V_{GS} های مختلف V_{DS} بر حسب

الف) $V_{GS} = 1V$
ب) $V_{GS} = 3V$
ج) $V_{GS} = 4V$



آنچه تقاط max را هم وصل کنیم خیلی نزدیک به هم است و سمت چپ آن t_r و سمت راست آن P_i است

PAYCO

Subject:
Year : Month : Day : ( )

الف) $V_{GS} = 1V < V_T = 2V \Rightarrow$ ترانزیستور قطع $\Rightarrow I_D = 0$

ب) $V_{GS} = 3V > V_T = 2 \Rightarrow$ وصل



Triod
① $V_{DS} \leq 1 \Rightarrow I_D = 2(2V_{DS} - V_{DS}^2)$

Pinch
② $V_{DS} \geq 1 \Rightarrow I_D = 2\ mA$

مدار tr و Pi یعنی $V_{DS} = V_{GS} - V_T$ در هر دو مرحله صادق است

ج) $V_{GS} = 4V > V_T = 2 \Rightarrow$ وصل



Tr ① $V_{DS} \leq 2 \Rightarrow I_D = 2(4V_{DS} - V_{DS}^2)$

Pi ② $V_{DS} \geq 2 \Rightarrow I_D = 8\ mA$

در tr ترانزیستور مانند مقاومت عمل می‌کند (مقاومتی که خطی است) و با افزایش V_{DS} زیاد می‌شود ضمناً این مقاومت به V_{GS} نیز بستگی دارد و با افزایش آن کم می‌شود)

نکته: اگر V_{DS} بسیار کوچک باشد:

$V_{DS}^2 \simeq 0$

$I_D = k(V_{GS} - V_T) V_{DS}$

$\frac{V_{DS}}{I_D} \simeq \frac{1}{k(V_{GS} - V_T)} = R_{DS}$ (مقاومت کانال) (V_{CR} مقاومت تقریباً ثابت)

نکته: در Pi ترانزیستور مانند منبع جریان عمل می‌کند (کنترل شده با ولتاژ)

Subject:
Year : Month : Day : ( )

Pinch-off : اشباع ـ تنگ شدن ـ تنبیدگی

ثابت k :

$$k = \mu_n \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}} \frac{W}{L}$$

μ_n : تابلیت تحرک الکترون های کانال

ϵ_0 : قابلیت گذردهی خلا

ϵ_{ox} : قابلیت گذردهی بستر اکسید (برای SiO_2 حدود ۴)

t_{ox} : ضخامت اکسید زیر گیت

W : پهنای کانال

L : طول کانال



دیود می شود که مرجع BJT (کلکتور، جریان، مساحت ترانزیستور وابسته است) جریان وابسته است ابعاد ترانزیستور ($\frac{W}{L}$) وابسته است یعنی برای داشتن یک جریان مشخص می توان ترانزیستور را تا حد امکان کوچک ساخت

ماسفت کانال P : (PMOS)



ساختمان داخلی :



n
Body



حالت کار :

وجهت عادی، بدون جریان است

اینجا بدون گیت کانالی از جنس P ایجاد می شود

Subject:
Year : Month : Day : ( )

V_T : منفی

شرط وصل : $V_{GS} < V_T$ [یا $|V_{GS}| > |V_T|$] ⇒

$$\begin{cases} V_{DS} \geq V_{GS} - V_T : \text{تریود} \Rightarrow I_D = \frac{k}{2}\left[2(V_{GS}-V_T)V_{DS} - V_{DS}^2\right] \\ V_{DS} \leq V_{GS} - V_T : \text{پنچ} \Rightarrow I_D = \frac{k}{2}(V_{GS}-V_T)^2 \end{cases}$$

μ_p : تحرک‌پذیری حفره‌ها در کانال

$$k = \mu_p \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}} \frac{W}{L}$$

تحرک‌پذیری در PMOS از NMOS کمتر است ⇒ $\mu_p \ll \mu_n$

شرط قطع : $V_{GS} \geq V_T$ یا $[|V_{GS}| \leq |V_T|] \Rightarrow I_D = 0$

تکنولوژی MOS
1- استاتیک (ایستا)
2- دینامیک (پویا)

استاتیک

1- تکنولوژی NMOS

گیت NOT :

الف) با مقاومت :

اگر ورودی 0 باشد ⇒ قطع ⇒ V_o زیاد

اگر ورودی 1 باشد ⇒ وصل ⇒ V_o کم (بستگی به t_r دارد)



PAYCO

Subject:

Year : Month : Day : ( )

محاسبات :

$V_{DD} = 5$ $\quad V_{OH} = V_{DD} = 5$

$R_L = 100\,k$

NM :

$V_T = 1\,V$

V_{OL} : حالتی که V_{OH} ما ملت قبل بوده V_i

$k = 20\,\frac{\mu A}{V^2}$



tr : حالت

$I_D = \frac{k}{2}\left[2(V_{GS}-V_T)V_{DS} - V_{DS}^2\right]$

$V_{GS} = 5$, $V_T = 1$, $V_{DS} = V_{OL}$, V_{OL}^2, $k = 0.02$

$= \frac{V_{DD}-V_{OL}}{R_L} \Rightarrow 2(4V_{OL} - V_{OL}^2) = 5 - V_{OL}$

$R_L = 100$

$\Rightarrow 2V_{OL}^2 - 17V_{OL} + 5 = 0 \Rightarrow V_{OL}$ ✗ 8.2 (باید تمام باشد)

0.31 ✓

برای اینکه حتماً شیب $0.31 = V_{OL}$ است باید tr را بررسی کنیم:

$V_{DS} \leq V_{GS} - V_T \Rightarrow 0.31 \leq 5 - 1$ ✓

$\Rightarrow V_{OL} = 0.31$

V_{IL} : $\left.\frac{dv_o}{dv_i}\right|_{v_i = V_{IL}} = -1$

چون این نقطه در ناحیه ۲ است حتماً از فرمول ناحیه ۲ باید استفاده کرد.

در محاسبه V_{IL} چون خروجی زیاد است ترانزیستور pinch off است



$I_D = \frac{k}{2}(V_{GS}-V_T)^2 = \frac{V_{DD}-V_o}{R_L} \Rightarrow$

$V_{GS} = V_{IL}$

$2(V_i - 1)^2 = 5 - V_o \Rightarrow V_o = 5 - 2(V_i - 1)^2$

$V_o = 5 - 2(1.25 - 1)^2$

$V_o = 4.875$

$\frac{dv_o}{dv_i} = -4(V_i - 1) = -1 \Rightarrow V_{IL} = 1.25$

V_{IL}

PAYCO

Subject:
Year : Month : Day : ( )

بررسی شرط P_i :

$V_{DS} \geq V_{GS} - V_T$

$4.1V_D \geq 1.2 - 1 \Rightarrow$ برقرار است.

محاسبه V_{IH} چون خروجی در لبه است ⇐ ترانزیستور tr_2 است.

$$\frac{k}{2}\left[2(V_{GS}-V_T)V_{DS} - V_{DS}^2\right] = \frac{V_{DD}-V_o}{R_L}$$

$$= 2\left[2(V_i-1)V_o - V_o^2\right] = 5 - V_o$$

از عبارت داخل دیفرانسیل می‌گیریم.

$$2\left[2V_o\,dV_i + 2(V_i-1)\,dV_o - 2V_o\,dV_o\right] = -dV_o$$

طرفین تقسیم بر dV_i

$$2\left[2V_o + 2(V_i-1)\frac{dV_o}{dV_i} - 2V_o\frac{dV_o}{dV_i}\right] = -\frac{dV_o}{dV_i}$$

$$2\left[2V_o - 2(V_{IH}-1) + 2V_o\right] = 1 \Rightarrow 4V_o - 2V_{IH} + 1.5 = 0$$

$$\begin{cases} 4V_o - 2V_{IH} + 1.5 = 0 \\ 2\left[2(V_{IH}-1)V_o - V_o^2\right] = 5 - V_o \end{cases} \Rightarrow V_{IH} \begin{cases} 2.5V \\ -1.5V \text{ X} \end{cases}$$

$$\Rightarrow V_{IH} = 2.5V$$

برای خوب روشن شدن P_i و tr_2 ابتدا باید V_o را به دست آوریم (همانطور بالا محاسبه V_{IH} شد) $2.5V$ را به جای V_i قرار داده و V_o به دست می‌آید.

$$V_o \geq V_{GS} - V_S$$

PAYCO

Subject:
Year : Month : Day : ( )

$NM = 0.94$ ⇒ بهتر از BJT است

: P_{diss}

وقتی ورودی صفر ⇐ قطع ⇐ جریان صفر ⇐ $P_{diss} = 0$ ⇐ $P_{diss\,H} = 0$ ⇒

چون ورودی صفر، جای V_{DD} و V_{OL} عوض میشه ⇐ $P_{diss\,L} : V_{DD} I_D = \frac{V_{DD} - V_{OL}}{R_L = 100k} V_{DD}$ (0 ، 0.131)

فقط I_D لازم

$= 0.24$ mw

$P_{diss(av)} = \frac{1}{2}(0 + 0.24) = 0.12$ mw

تکلیف : I_D را در هر دو حساب کنید

2.5 V

100k ، 1k ، $I_D = ?$ ، $V_{GS} = ?$ ، 0.425k

چون $I_G = 0$ است پس جریان 1k هم I_D است

$k = 1\ mA/V^2$

$V_T = 1V$

KVL : $V_{GS} + 0.425\, I_D = 10$: Pi

① $I_D = 0.5 (V_{GS} - 1)^2$

اگر بخواهیم اول I_D را حساب کنیم جواب درست نمی‌آید چون سمت چپ مدار درست است پس اول V_{GS} را درست در می‌آوریم

چون اگر بخواهد وصل باشد V_{GS} باید بزرگتر از V_T باشد

100 ، 20 ، ? ⇒ 10 V سمت چپ

$\Rightarrow 10 = V_{GS} + 0.425 \times 0.5 (V_{GS} - 1)^2$

$\Rightarrow V_{GS} = 8$ ✓ ، -7 ✗

فرمول دوم غلط است چون از I_D درست می‌آید

KVL : $V_{DS} = 20 - 1 I_D - 0.425 I_D$

$V_{DS} ? V_{GS} - V_T$ } برای اینکه ببینیم فرض Pi درست بوده یا نه

3 دیود چه‌جوری 2 V است؟

Subject:
Year : Month : Day : ( )

گیت NOT با مقاومتی:



اگر ترانزیستور t_r را با مقاومت R_{DS} حل کنیم داریم:

$$R_{DS} = \frac{1}{k(V_{GS} - V_T)}$$

$$V_{OL} = \frac{R_{DS}}{R_{DS}+R_L} V_{DD} \qquad V_{OL} = \frac{V_{DD}}{1 + \frac{R_L}{R_{DS}}}$$

باید $\frac{R_L}{R_{DS}} \gg 1$ باشد. $\Leftarrow R_L \gg R_{DS}$

۱- R_L بسیار بزرگ باشد (مثلاً $100\,k\Omega$) [غیر اقتصادی در IC ها]

۲- R_{DS} بسیار کوچک یعنی k بسیار بزرگ یعنی $\frac{W}{L}$ بسیار بزرگ [غیر اقتصادی در IC ها]

ب) با ترانزیستور Pinch-off



NMOS خروجی شده را ترانزیستور نوع (Enhancement) در ابتدا ترانزیستور V_{GS} حداقل ترانزیستور باید.
برای ترانزیستور Load همواره Pinch-off است.

$$V_{DS_L} \geq V_{GS_L} - V_{T_L}$$

$$V_{GS_L} = V_{DS_L} \Rightarrow 0 \geq -V_{TL}$$

طرز کار:



V_i = "0" $\Leftarrow$ D قطع (V_{GS} کم) $\Leftarrow$ سلف توسط L

(V_{DD} مشروط عبور بدون L) $\Leftarrow$ V_o = "1"

Subject:

Year : Month : Day : ( )

V_i = "1" ⇐ D وصل (با V_{GS} بزرگ) ⇐ L وصل ⇐ V_o = '0' (با فرض tr بودن D و شرط دیگر!)

e.x: $V_{DD} = 12\ V$ — $V_{TL} = V_{TD} = 1.5\ V$ — $k_L = 2\frac{\mu A}{V^2}$ — $k_D = 25\frac{\mu A}{V^2}$

خطوب است محاسبه NM ، Pdiss

NM:

V_{OH}: V_i = "0" ⇒ D قطع



$V_{OH} = V_{o(max)}$

برای شارژ شدن L وصل باشد $V_{GS_L} \geq V_{TL}$

$V_G - V_S \rightarrow$

$V_{DD} - V_o \geq V_{TL}$

$V_o \leq V_{DD} - V_{TL}$ (ترانزیستور وصل تا ولتاژ خروجی کمتر از این است)

$\Rightarrow V_{OH} = V_{DD} - V_{TL}$

ماکسیمم V_{OH} است

$\Rightarrow V_{OH} = 12 - 1.5 = 10.5$

V_{OL}: V_i = "1" ⇐ 10.5 هر دو وصل می‌شوند ⇐ حداکثر V_{OH} متصور یعنی

$V_o = V_{OL}$



L همواره در Pi است.

فرض می‌کنیم D در tr است (زیرا وقتی خروجی low است یعنی V_{GS} ترانزیستور پایینی کم است پس در tr است)

V_{DS}

$I_{DL} = I_{DD}$

$$\frac{k_L}{2}(V_{GS_L} - V_{TL})^2 = \frac{k_D}{2}\left[2(V_{GSD} - V_{TD})V_{DSD} - V_{DSD}^2\right]$$

$$(12 - V_{OL} - 1.5)^2 = 25\left[2(10.5 - 1.5)V_{OL} - V_{OL}^2\right]$$

$V_G = 12$ — $V_G - V_S$

PAYCO

Subject:
Year : Month : Day : ( )

زیرا بین از تغذیه است

$\Rightarrow (1.5 - V_{OL})^2 = 1.5(1.8V_{OL} - V_{OL}^2) \Rightarrow V_{OL}$ ← 1.8 X

$V_{OL} = 0.4$ ✓

(حتماً باید V_{OL} دو تا جواب داشته باشد یکی قابل قبول و دیگری غیرقابل قبول)

بررسی tr:

$V_{DSD} \overset{?}{>} V_{GSD} - V_{TD}$

$0.4 \overset{?}{>} 1.5 - 1.5 \Rightarrow$ است tr

V_{IL} :



در Pi است

D هم در Pi است زیرا V_O با ضریب 1

$I_{DL} = I_{DD}$

$\frac{k_L}{2}(V_{GSL} - V_{TL})^2 = \frac{k_D}{2}(V_{GSD} - V_{TD})^2$

$(12 - V_{O_H} - 1.5)^2 = 1.5(V_i - 1.5)^2 \Rightarrow$

از دو طرف جذر می‌گیریم

$(10.5 - V_O)^2 = 1.5(V_i - 1.5)^2 \Rightarrow 10.5 - V_O = \pm\sqrt{1.5}(V_i - 1.5)$

(چون ورودی نسبت به خروجی حتماً باید نزولی باشد.)

پس دیگر مثبت قابل قبول است.

۱) $V_i > 1.5$ ⟸ علامت هر دو طرف باید مثبت باشد. (با توجه به شرایط ابتدای آنالیز)
$V_O < 10.5$

۲) یعنی $V_i - V_O$ باید نزولی باشد.

$10.5 - V_O = \sqrt{1.5}(V_i - 1.5)$

$V_O = -\sqrt{1.5}V_i + 10.5 + 1.5\sqrt{1.5}$

(چون دامنهٔ L است جشم برمی‌گیریم)



شیب $-\sqrt{1.5}$ ← برای V_{IL} هاکه پس باز اول این V_O است

$\Rightarrow V_O = 10.5 \Rightarrow V_{IL} = 1.5$

Subject:

Year : Month : Day : ( )

V_{IH} :

در محاسبه V_{IH} چون V_o کم است $\Rightarrow$ D در tr است



$$\frac{k_L}{2}(V_{GSL}-V_{TL})^2 = \frac{k_D}{2}\left[2(V_{GSD}-V_{TD})V_{DSD}-V_{DSD}^2\right]$$

$$(12-V_o-1.5)^2 = 15\left[2(V_i-1.5)V_o - V_o^2\right]$$

$$\Rightarrow (10.5-V_o)^2 = 15\left[2(V_i-1.5)V_o - V_o^2\right]$$

دیفرانسیل بگیریم = کمار خودش × دیفرانسیل درون بگیریم

از طرفین دیفرانسیل می‌گیریم

$$2(10.5-V_o)(-dV_o) = 15\left[2V_o dV_i + 2(V_i-1.5)dV_o - 2V_o\,dV_o\right]$$

تقسیم طرفین بر dV_i

$$2(10.5-V_o)\left(-\frac{dV_o}{dV_i}\right) = 15\left[2V_o + 2(V_i-1.5)\frac{dV_o}{dV_i} - 2V_o\frac{dV_o}{dV_i}\right]$$

($\frac{dV_o}{dV_i} = -1$)

$$\Rightarrow 2(10.5-V_o) = 15\left[4V_o - 2(V_{IH}-1.5)\right]$$

نقطه مورد نظر همواره روی منحنی قرار دارد پس صدق می‌کند.

$$\Rightarrow V_{IH} = 4.22$$

$$(10.5-V_o)^2 = 15\left[2(V_{IH}-1.5)V_o - V_o^2\right]$$

$V_{OL} = 1.4$

بررسی شرط tr عبور داشتیم $\Leftarrow$

$V_{DSD} \le V_{GSD} - V_T$

$1.4 \le 4.22 - 1.5$ ✓

$V_{OH} = 10.5$

$V_{OL} = 0.4$

$V_{IH} = 4.2$

$V_{IL} = 1.5$

$\Rightarrow NM = 1.1$

(از آنجا که V_{DD} بزرگ است) خوب

P_{diss} :

$P_{diss\,H} = 0$ (هر دو قطع)

$$P_{diss\,L} = V_{DD} I_D = \frac{V_{DD}}{2} k_L (V_{GSL}-V_{TL})^2 = 1.8\ mW$$

V_{DD} : 0.003 — V_{GSL} : 12 − 0.4 — V_{TL} : 1.5

PAYCO

Subject:
Year : Month : Day : ( )

$P_{diss(av)} = 0.9\ mw$ سبک ← BJT خوب اما بدرد حافظه ما MOS تکنولوژی

شرط عملکرد صحیح: خطای V_{OL} علاوه بر t_r بودن 0 باید شرط زیر نیز برقرار باشد



$$V_{OL} = \frac{R_D}{R_L + R_D} V_{DD}$$

$$V_{OL} = \frac{V_{DD}}{1 + \frac{R_L}{R_D}} \Rightarrow R_L >> R_D$$

$$\Rightarrow k_L \ll k_D \Rightarrow \boxed{\left(\frac{W}{L}\right)_L \ll \left(\frac{W}{L}\right)_D}$$

تکنولوژی NMOS از تکنولوژی های (Ratioed) است.

ج) بار افزایشی .trioed

تکنولوژی MOS بر مبنا افزایشی است



اساس کار: هنگام $V_i = "0"$ بار L، C را شارژ کند. V_R را چنان انتخاب می‌کنیم تا L قطع نشود و بتواند C را کاملاً شارژ کند تا $V_{OH} = V_{DD}$ یعنی V_{DD}

$V_{GSL} \geq V_{TL}$ (شرط حداقل L)

$V_R - V_O \geq V_{TL} \Rightarrow V_R \geq V_{TL} + V_O \Rightarrow$

$$\boxed{V_R \geq V_{DD} + V_{TL}}$$

V_R را برای $V_{max} = V_{DD}$ محاسبه می‌کنیم ←

$$V_R \geq V_{TL} + V_{O(max)}$$

دیود ناسازی:

$V_{DSL} \geq V_{GSL} - V_{TL}$

$V_{DD} - V_O \geq V_R - V_O - V_{TL} \Rightarrow V_{DD} \geq V_R - V_{TL}$

با توجه به حالت بالا

Subject:
Year : Month : Day : ( )

<= لول، tr است.

تکلیف (خیلی مهم)

۱- NM دوتا حدی لیت زیر را حساب کنید.



$V_{TL} = V_{TD} = 1\,V$

$K_R = 10$

$k_L = 2\,\frac{\mu A}{V^2}$ ، $k_D = 40\,\frac{\mu A}{V^2}$

۲-



V_{TL} : L → tr ، D → P_i

V_{TH} : L → P_i ، D → tr

V_{OL} : L → P ، D : tr

V_{OH} : L → ستی‌داد ، D (P_i)

Subject:
Year : Month : Day : ( )

د) بار خازنی (خازنهای)

Depletion :



x به مقدار بون مثبت و که این گیت ولتاژ مثبت
می‌شود پس با مال منفی زیاد می‌شود (اما کم است)
پس ترانزیستور یک کانال ضعیف دارد (قبل از
وصل ولتاژ) پس به صورت نرمال ON است اگر گیت را
منفی کنیم یک مقدار منفی‌ها خنثی می‌شوند پس کانال دارد



طرز کار: (گیت NOT)

هنگام $V_i = 0$ یا D قطع است، L وارد خالی می‌شود پس ترانزیستور T_D یک
سرچشمه است دارد و خازن خروجی را کاملا تا V_{DD}
پر می‌کند زیرا $V_{GSL} = 0 \rightarrow V_{TL}$ قطع

$D \rightarrow P_a$
$L \rightarrow t_r$

$$V_{OH} = V_{DD}$$

هنگام $V_i = 1$ یا D وصل و $V_o = "0"$ که در t_r ثابت شده و $kR \gg 1$
L در P_i است

خلاصه:

بار مقاومتی: عیب: غیر اقتصادی مزیت: محاسبات ساده

بار ترانزیستوری P_i عیب: $V_{OH} \neq V_{DD}$ مزیت: اقتصادی تر از مقاومتی

" " t_{ri} عیب: نیاز به ۲ تغذیه مزیت: $V_{OH} = V_{DD}$

بار خازنی عیب: — مزیت: $V_{OH} = V_{DD}$ و بی نیاز از ۲ تغذیه

نتهای دیجیتال:

① گیت NOR با هر تعداد ورودی می‌توان ساخت

Subject:

Year : Month : Day : ( )

ترانزیستورهای موازی

(پول موازی است فرقی نمی‌کند کدام وصل باشد)



A	B	V_0	
0	0	1	(هر 2 قطع است)
0	1	0	حداقل یکی از
1	0	0	ها وصل
1	1	0	

$V_0 = \overline{A+B} = \overline{A}.\overline{B}$ (خاصیت) (Wired AND)

② گیت NAND

ترانزیستورهای سری



A	B	V_0	
0	0	1	حداقل یکی قطع (ترانزیستور)
0	1	1	
1	0	1	
1	1	0	همه 2 وصل (T_r)

پول سری هستند مقاومتشان زیاد می‌شود و این اتفاق است پس باید جلوی آن را بگیریم

راهش این است که W/L را باید 2 برابر کنیم ($R \propto \frac{1}{k}$)

نتیجه: گیت NOR در تکنولوژی NMOS کمتر از NAND است

ex: مدار مقابل را $F = \overline{A.B + C.D}$ رسم کنید

اگر $B=C=1$ ←

اگر $C=0, B=1$ ←

به این مدار AND-OR-Invert گویند (AOI)

Subject:
Year : Month : Day : ( )

$F = \overline{A \cdot B} \cdot \overline{C \cdot D}$



نکته: منظور این عبارت چیست؟ منظور موازی است. شرح این علامت باید توضیح داده شود.

مثال: مدار متناظر با $F = A \cdot B + C \cdot D$ را رسم کنید.

چون علامت + نداریم نمی‌توانیم از قانون بالا استفاده کنیم پس ابتدا باید آن را به شکل زیر درآوریم

$F = \overline{\overline{A \cdot B + C \cdot D}} = \overline{(\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D})}$ ← به هم سری

$\bar{A}$ و $\bar{B}$ موازی
$\bar{C}$ و $\bar{D}$ موازی



PAYCO

Subject:
Year : Month : Day : ( )

گیت انتقالی (Pass Gate)



کنترل = 0 => Hi-Z
کنترل = 1 => F=A
کلید (انتقال دوری جریان)

مرجع گیت انتقالی با امپدانس سه حالت این است که از لحاظ الکترونیکی، مرجع دارد یعنی در سه حالت خروجی تقویت می‌شود ولی در گیت انتقالی خروجی عیناً حمل ورودی است. و در عمل مانند یک مقاومت عمل می‌نماید.



کنترل "1" => TR وصل => A F
کنترل "0" => TR قطع => Hi-Z

مدار داخلی:



چون یک حالت جریان به سمت چپ و در حالت دیگر به سمت راست جریان دارد D و S این ترانزیستور نباید ثابت باشد



S	F
0	A
1	B

ex:



MUX (2X1)

گیت انتقال ورودی را در کنترل نقل و کنند

$F = A \cdot \bar{S} + B \cdot S$

انتقال خروجی حاصل خاصیت Wired-OR دارد

اگر در شکل بالا به جای $\bar{S}$ ، B و به جای B ، C و به جای S ، D بگذاریم می‌توانیم خروجی زیر را نتیجه بگیریم $F = A \cdot B + C \cdot D$ زیرا اگر $B=D=1$ باشد $F=A$ و $F=C$

Subject:
Year : Month : Day : ( )

که اگر A+C باشد غیر مجاز است.

ex: آیا مدار زیر درست جواب می دهد؟



$F = AB\bar{C} + \bar{B}\bar{C}D + BCE$

حداکثر باید ۴ بیت حداقل
یک خنثی کننده داشته باشد

اگر بخواهیم قبل می خواستیم مدل بسازیم (تکنولوژی NMOS)
یعنی سری و موازی TR. آنگاه ۱۰ ترانزیستور
لازم بود ولی الان با 6 ترانزیستور ساختیم

$(\underbrace{\bar{A}+\bar{B}+C}_{\text{موازی}})(\underbrace{B+C+\bar{D}}_{\text{موازی}})\cdot(\underbrace{\bar{B}+\bar{C}+\bar{E}}_{\text{موازی}})$

نتیجه: هر تابعی را می توان با گیت انتقالی ساخت.

۲- تکنولوژی سبک NMOS (Pseudo NMOS)

گیت NOT:

طرز کار:

V_i = "0" ← N قطع ← V_o = "1"





PAYCO

Subject:

Year : Month : Day : ( )

$V_{GS_p} = -V_{DD} < V_{TP}$ ⇒ وصل (چون ترانزیستور P ست)

(مثلاً منفی)

$\left(|V_{GSp}| > |V_{TP}|\right)$ ⇒ شارژ خازن توسط P ⇒ $V_{OH} = V_{DD}$

سطح حدیت

$\left(\frac{W}{L}\right)_N \gg \left(\frac{W}{L}\right)_P$ (برای N در tr باشد و) $V_o = "0"$ ⇐ هر موصل ⇐ "1" = ورودی

گیت NOR:



بخش P سمت بین

$F = \overline{A+B}$

دقیقاً همان گیت نوری

قبل است

خاصیت Wired AND داریم

گیت NAND:



Subject:
Year : Month : Day : ( )

ex : تابع خروجی مدار زیر را بنویسید



$$F = \overline{(B+C).A}$$



۳- تکنولوژی CMOS :

۱) گیت NOT :



طرز کار :

وقتی $V_i = 0$ ← N قطع و P وصل ←

سر خروجی به V_{DD} ← $V_{OH} = V_{DD}$

وقتی $V_i = 1$ ← N وصل و P قطع ($V_{GSP} = 0 > V_{TP}$) ← ($|V_{GS}| < |V_{TP}|$)

سر خروجی به زمین ← $V_{OL} = 0$



PAYCO

Subject:
Year : Month : Day : ( )

نکته: ترانزیستور N

قطع ⇒ ۰ = گیت
وصل ⇒ V_{DD} = گیت

نکته: ترانزیستور P

وصل ⇒ ۰ = گیت
قطع ⇒ V_{DD} = گیت

ویژگی‌ها:

(۱) بهترین V_{OL} (یعنی صفر ولت)
بهترین V_{OH} (یعنی تغذیه)
(۲) بهترین V_{IL} و V_{IH} (یعنی حول $\frac{V_{DD}}{2}$)
(۱) و (۲) ⇐ بهترین NM
(۳) نسبت دار نیست (Ratio less)
(۴) توان مصرفی تقریبا برابر صفر است. (در حالت استاتیک یا dc)
(۵) F.O بی‌نهایت است (استاتیک)
(۶) شماره خروجی با ترانزیستور P (کند)، شماره خروجی با ترانزیستور N (سریع)
برای برقراری استقلال جریان $(\frac{W}{L})_P$ را بزرگتر از $(\frac{W}{L})_N$ گرفتند. مثلا اگر $\mu_n = 2.5\mu_p$ باشد
جریان $(\frac{W}{L})_P = 2.5 (\frac{W}{L})_N$
گرچه نسبی بین N و P لازم شد اما ولتاژ اجباری نیست، بنابراین قابل اطمینان نیست.
(۲.۵ در برابر ۱.۰)
(۷) محدودیت مرکاس کار ۰ از دو چیز ناشی می‌شود
۱- جریان دهنده HA است (بدلیل نازک‌تر کردن بالا)
۲- توان دینامیک: توانی است که هنگام شارژ خازن خروجی از تغذیه گرفته می‌شود.

$$P_{diss}(Dyn.) = f.C.V_{DD}^2$$

f: فرکانس تعدادی
C: خازن خروجی



$f = 1/T$

$$P_{diss}(total) = \underbrace{P_{diss}(static)}_{\text{ثابت}} + \underbrace{P_{diss}(dynamic)}_{\text{تابع فرکانس}}$$

Subject:
Year : Month : Day : ( )

ex: یک IC توان مصرفی کل دینامیکی 1MHz برابر 10mW و در فرکانس 10MHz برابر 150mW می‌باشد. توان مصرفی آن در فرکانس 20MHz چقدر است؟

$P_{diss} = A + BF$ (total: کل، فرکانس: فرکانس)

$$\begin{cases} 10mW = A + B \times 1 \\ 150 = A + B \times 10 \end{cases} \Rightarrow 9B = 140 \Rightarrow B = \frac{140}{9}$$

$$A = -\frac{50}{9}$$

$$P_{diss} = A + B \times 20 \Rightarrow -\frac{50}{9} + \frac{140}{9} \times 20 = \dots$$



$V_{TN} = 1V$

$V_{TP} = -1V$

$k_N = k_P$

$V_{OH} = 5V$

$V_{OL} = 0V$

حاشیه: NM: هر دو وصل



V_{IL} عرضی زیاد است ⇒ { P_i در N ; t_r در P

$v_i = 0$ ، $v_o = 5$

$$\frac{k_N}{2}(V_{GS,N} - V_{TN})^2 = \frac{k_P}{2}\left[2(V_{GSP} - V_{TP})V_{DSP} - V_{DS,P}^2\right]$$

$$(v_i - 1)^2 = 2(v_i - 5 + 1)(v_o - 5) - (v_o - 5)^2 \quad *$$

از طرفین دیفرانسیل می‌گیریم و به جای dv_i تقسیم می‌کنیم، $\frac{dv_o}{dv_i}$ و 1- می‌گذاریم تا مرا بدست آید

$v_i = V_{IL}$ برای $v_o = V_{IL} + 2.5$ را در * قرار می‌دهیم

$$\begin{cases} v_o = V_{IL} + 2.5 \\ (V_{IL} - 1)^2 = 2(V_{IL} - 4)(V_o - 5) - (V_o - 5)^2 \end{cases} \Rightarrow V_{IL} = 2.125$$

PAYCO

Subject:

Year : Month : Day : ( )

V_{IH} : مرزی کدام است $\Rightarrow$ { N : tr ، P : Pi

$$\frac{kN}{2}\left[2(V_{GS}-V_T)V_{DS}-V_{DS}^2\right]=\frac{kP}{2}(V_{GSp}-V_{Tp})^2$$

$$2(v_i-1)v_o-v_o^2=(v_i-5+1)^2 \quad **$$

پس از تبدیل، عملیات قبل $v_o=v_{IH}-2.5$

$$\begin{cases} v_o=v_{IH}-2.5 \\ 2(v_{IH}-1)v_o-v_o^2=(V_{IH}-4)^2 \end{cases} \Rightarrow V_{IH}=2.1875$$

$\Rightarrow NM = 2.1250$ حاشیه

تکلیف: NM و توان مصرفی گیت زیر را بیابید



$kN = 45\ \mu A/v^2$

$kP = 3\ \mu A/v^2$ $\quad V_{DD}=v_{OH}=5$

$V_{TN}=+1$

$V_{TP}=-1$

فقط در تکنولوژی با افزایشی $V_{OH}\neq V_{DD}$ است

باید تشخیص دهیم در tr است یا Pi

از روی V_{DS} تو توان تعیین tr است یا Pi

V_{OL}: v_i (حدی H طبقه قبل) $\Rightarrow$ 5 لاکس $\Rightarrow V_{OL} \Rightarrow N(tr)$ وصل

$P(Pi)$ قطع

$$\frac{kN}{2}\left[2(V_{GSN}-V_{TN})V_{DSN}-V_{DSN}^2\right]=\frac{kP}{2}(V_{GSp}-V_{TP})^2$$

$$15\left[2(5-1)v_{OL}-V_{OL}^2\right]=(-5+1)^2$$

Subject:
Year : Month : Day : ( )

$$15\left[8V_{OL}-V_{OL}^2\right]=16$$

$$V_{OL}^2-8V_{OL}+\frac{16}{15}=0 \Rightarrow V_{OL}=\begin{cases}1.5\ \text{X} & \text{شیراز تغذیه}\\ 0.15 \Rightarrow V_{OL}=0.15 & \end{cases}$$

بررسی بایاس Pi و tr:

tr: $V_{DSN} \leq V_{GSN}-V_{TN}$

$0.15 \leq 5-1$ ✓

Pi $V_{DSP} \geq V_{GSP}-V_{TN}$

$0.15 \geq -5+1$ ✓

V_{IL}: ورودی کم ⇒ خروجی زیاد ⇒ N(Pi) قطع

P(tr) وصل

خروجی زیاد یعنی V_{GS} پایین زیاد است پس پایین Pi و بالای tr اگر دراین یعنی باسیم Pi، tr برعکس هستند یعنی یکی tr است و دیگری Pi در استای معنی هم همینطور است ولی در اولسها یعنی چون خروجی کم است و زیاد بیت خروجی هستها است پس V_{DS} هردو از لحاظ قدر مطلق بیت اندازه است پس برعکس هم نیستند.

$$\frac{k_P}{2}\left[2(V_{GSP}-V_{TP})V_{DSP}-V_{DSP}^2\right]=\frac{k_N}{2}(V_{GSN}-V_{TN})^2$$

$$\left[2(-5+1)(\vartheta_0-5)(\vartheta_0-5)^2\right]=15(\vartheta_i-1)^2$$

$$-8(\vartheta_0-5)-(\vartheta_0-5)^2=15(\vartheta_i-1)^2 \quad *$$

دیفرانسیل می‌گیریم

$$-8\frac{d\vartheta_0}{d\vartheta_i}-2(\vartheta_0-5)\frac{d\vartheta_0}{d\vartheta_i}=30(\vartheta_i-1)\frac{d\vartheta_i}{d\vartheta_i}$$

$$\begin{cases}8+2(\vartheta_0-5)=30(\vartheta_i-1) \\ -8(\vartheta_0-5)-(\vartheta_0-5)^2=15(\vartheta_i-1)^2\end{cases} \Rightarrow \vartheta_{IL}=$$

Subject:

Year : Month : Day : ( )

V_{IH} : (آستانه بالا) حفظ کنیم $\Rightarrow N(tr)$

$P\ (P_i)$

$$\frac{kP}{2}(V_{GSP}-V_{TP})^2 = \frac{kN}{2}\left[2(V_{GSN}-V_{TN})V_{DSN}-V_{DSN}^2\right]$$

$$(-5+1)^2 = 15\left[2(\vartheta_i-1)\vartheta_0-\vartheta_0^2\right] \Rightarrow 16 = 15\left[2(\vartheta_i-1)\vartheta_0-\vartheta_0^2\right]$$

$$30(\vartheta_i-1)\vartheta_0 - 15\vartheta_0^2 = 16$$

دیفرانسیل حول بیریم

$$30(\vartheta_i-1)\frac{d\vartheta_0}{d\vartheta_i} + 30\,\vartheta_0\frac{d\vartheta_i}{d\vartheta_i} - 30\,\vartheta_0\frac{d\vartheta_0}{d\vartheta_i} = 0$$

$$-30\vartheta_i - 30 + 30\vartheta_0 + 30\vartheta_0 = 0 \Rightarrow \begin{cases} \vartheta_0 = \frac{1}{2}\vartheta_i + \frac{1}{2} \\ 30(\vartheta_i-1)\vartheta_0 - 15\vartheta_0^2 = 16 \end{cases}$$

$\vartheta_{IH} =$

$NM =$

P_{diss} $\qquad P_{dissH} = 0$

$$P_{dissL} = V_{DD}I_D = 5 \times \frac{kP}{2}(V_{GSP}-V_{TP})^2 \Rightarrow P_{dissL} = 0.12\ mW$$

چون چیا که هردو رایگ گیتشم نزدیک ندارد کدام را بنویسیم چون بالای راحت است آن را می نویسیم زیرا P_i است. توان مصرفی را یک بار ورودی را صفر و یک بار یک می گذاریم بین وقتی صفر گذاریم جریان صفر می شود و توان مصرف نمی شود

$P_{diss(av)} = 0.64\ mW$

Subject:
Year : Month : Day : ( )

② گیت NOR



ترانزیستور P باید بزرگ شود
۲٫۵ برابر مقاومت سری
۲٫۵ برابر مقاومت موازی

ورودی ۰ N را قطع می‌کند
" ۱ N را وصل می‌کند
ورودی ۰ P را وصل می‌کند
ورودی ۱ P را قطع می‌کند

یکی از آنها کافیست باشد چون هر دو سری هستند
پس هر دو قطع می‌شوند

A	B	V_o	
0	0	1	هر ۲ N قطع - هر ۲ P وصل
0	1	0	هر ۲ P قطع
1	0	0	حداقل یک N وصل
1	1	0	

③ گیت NAND



ورودی صفر در P یعنی وصل
اگر A یا B صفر است جریان
جاری می‌شود و خروجی ۱
اگر هر دو سطر بالا هر دو
بالایی قطع است جریان
توسط دو تا پایینی نمی‌تواند
می‌شود خاصیت ۰ یا ۱ برای
پایینی برقرار است

کشش N را عموماً سمت زمین استفاده می‌کنیم
NMOS و بیشتر NMOS است و کشش P عموماً سمت
تغذیه و برعکس کشش N است

PAYCO

Subject:
Year : Month : Day : ( )

A	B	O₀	
0	0	1	هر N۲ قطع جدایند کِت و وصل
0	1	1	
1	0	1	
1	1	0	→ هر P۲ قطع هر N۲ وصل

→ چون سری هستند هر ۲ قطع می‌شوند

در بخش N، خواص ۰ معادل سری و خواص + معادل موازی است ولی در بخش P عکس بخش N است

ex) تابع $F = \overline{A.B + C.D}$ را توسط CMOS رسم کنید

C.D سری و A.B سری

موازی



تکنولوژی NMOS، کِت NOR بهتر بود ولی تکنولوژی CMOS، NAND بهتر است زیرا سری بودن ترانزیستور P کندتر خواهد بود

Subject:
Year : Month : Day : ( )

انتخاب $\left(\frac{W}{L}\right)$



۴) گیت انتقالی





کنترل ۰ ← N قطع و P قطع ← قطع

۱ ← N وصل و P وصل ← انتقال از Vi به Vo

سری های مختلف CMOS

۱ـ سری ۴XXX : این سری هیچ سازگاری با TTL ندارد.

آرایش پایه و جنس کنترلر Pinlayout



۲ـ سری VHCXXX : سازگاری پایه ـ سازی وظیفه



۳ـ سری VHAXXX مشابه ۲ ـ سرعت اما سریعتر

Subject:
Year : Month : Day : ( )

۴ـ سری VF**H**C**T**xxx : T به معنی سازگاری کامل با TTL است
مشابه ۳ است اما سازگاری کامل با LSTTL



۵ـ سری VFACxxx
مشابه ۳ اما سریعتر

۶ـ سری VFACTxxx
مشابه ۵ اما سازگاری کامل با LSTTL

۲ـ نکته تجربی:

۱) ورودی رها شده مانند 1 عمل می‌کند زیرا در صورت رها شدن ورودی، ولتاژ ورودی حفظ می‌شود مانند دینامیک که در TTL آن را به 1 تبدیل می‌کردیم
بنابراین نباید ورودی ها رها شود زیرا ممکن است دارای Noise ورودی ناشناخته وجود آید (غالباً ورودی ها در CMOS صفر می‌شوند)



۲) حصونیت از Noise در CMOS خوب است یعنی CMOS زود به Noise نمی‌دهد
خازن ورودی CMOS بسیار کوچک است

$$k = \frac{Q}{C} \rightarrow \begin{matrix} \rightarrow P_c \\ \rightarrow P_p \end{matrix}$$

۴ـ تکنولوژی BiCMOS (Bipolar CMOS):
سرعت بالا، توان مصرفی کم ← سرعت پایین، توان مصرفی بالا

Subject:
Year : Month : Day : ( )

① گیت NOT :

یک ترانزیستور داریم. خروجی حالت totem-pole داریم



$V_i = 0V$ ← N قطع و T_2 قطع (وقتی N قطع شود جریانی به بیس T_2 نمی‌رسد)
P وصل، T_1 وصل
← شارژ خازن خروجی توسط T_1
← V_o = "1"

جریانی که بیشتر از B می‌شود خازن را با جریان بیشتر پر می‌کند

$V_i = V_{DD}$ ← N وصل، T_2 وصل
P قطع، T_1 قطع
V_o = "0"

وقتی N و T_2 وصل است خازن خروجی توسط T_2 تخلیه می‌شود و خروجی صفر می‌شود



② گیت NOR :



A	B	V_o	
0	0	1	P_1 و P_2 وصل، N_1 و N_2 قطع، T_1 و T_2 قطع، T_2 وصل
0	1	0	P_1 و P_2 و T_1 قطع، T_2 وصل
1	0	0	
1	1	0	

حداقل یکی از N_1 و N_2 وصل

PAYCO

Subject:
Year : Month : Day : ( )

- وقتی هردو A و B صفر می‌شود هر N هم قطع می‌شود و چون T_2 وصل است N‌ها است آن هم قطع می‌شود پس مسیر تخلیه خازن قطع می‌شود اما چون T_1 وصل است خازن خروجی شارژ می‌شود
- حالاتی که حداقل یکی از A و B ها 1 است خازن خروجی شارژ می‌شود زیرا T_2 وصل است

③ گیت NAND :



A	B	V_o	
0	0	1	N_1 و N_2 و T_2 قطع / T_1 و P_1 و P_2 حداقل یکی وصل
0	1	1	
1	0	1	
1	1	0	→ T_1 و P_1 و P_2 قطع

سه آی جریان خازن بسته به زمین وصل شده و خازن تخلیه می‌شود

- وقتی حداقل یکی از ورودی‌ها صفر شود: N_1 و N_2 و T_2 قطع است. و حداقل یکی از P_1 و P_2 و T_1 وصل است. چون T_2 قطع است مسیر دشارژ قطع می‌شود و خازن خروجی توسط T_1 شارژ می‌شود

- وقتی هردو ورودی 1 است: P_1 و P_2 و T_1 قطع می‌شود و هردو N_1 و N_2 وصل و آخرهم وصل می‌شود ← خازن خروجی دشارژ می‌شود

Subject:
Year : Month : Day : ( )

تمرین: توسط تکنولوژی BiCMOS تابع زیر را پیاده کنید $F = \overline{A.B + C}$



راه حل این صورت است:

$$F = A.B + C$$

$$F = \overline{\overline{A.B + C}}$$

$$F = (\bar{A} + \bar{B}).\bar{C}$$

تکنولوژی های استاتیک:

شامل خازن خروجی (حفظ اطلاعات خروجی) کمتر است. بین اشکال هزینه می شود.

NMOS
NMOS شش ترانزیستوری ← ست دار ← $R_O \ll R_L \Leftarrow \left(\frac{W}{L}\right)_D \gg \left(\frac{W}{L}\right)_L$

CMOS
BiCMOS ← بدون ست ← شامل ترانزیستور P کمتر است



تکنولوژی های دینامیک:

تکنولوژی PDN:

ایده: شامل خازن خروجی کمتر (چون از اعمال ورودی بیشتر) ← هنگامی که ورودی را اعمال می کنیم خروجی را می شود خازن قبلاً پر شده بین زمان همدیگر می رود. (تا ضمن = ضمن) اگر ورودی خواهد صفر شد، خروجی در شکل پایین شده به سرعت خالی می شود (Pull down network)

PATCO

Subject:
Year : Month : Day : ( )

چون حاوی تعداد ترانزیستورهای NMOS است پس تخلیه سریع انجام می‌شود.
تکنولوژی‌های سیناپتیک با دیگ clock داشته باشند که برای قبل و بعد از اعمال ورودی یک سیگنالی به آن خبر دهد.



ورودی ساعت = Φ ← خبر آمدن ورودی را می‌دهد

خروجی F از بالای حفره است به بیرون کشیده می‌شود

ترانزیستورهای مدار را حفره می‌دانند

Φ = 0 ← N قطع، PDN قطع و P وصل ← خطر کار اشتباه پیش می‌آید

Φ = 1 ← N وصل، P قطع

Pre-charge: در حالت بیکار PDN وصل شده
C خالی می‌شود و F = 0 می‌گردد و کار

PDN قطع و F = 1 می‌ماند (Evaluation) خروجی معتبر باشد
Φ = 1

PDN خازن را از خودش خالی می‌کند.

(1) گیت NOT:

قسمت بالای در حفره PDN ها ثابت است و قسمت تریز قسمت حفره است

در ابتدا Φ = 0 در نظر می‌گیریم



Φ = 0 ← N قطع و N1 قطع (چون کمبری با N است)
P وصل (و مثبت‌ها را خازن خروجی) ← Precharge

Φ = 1 ← N وصل و P قطع

Subject:
Year : Month : Day : ( )

وقتی $\Phi = 1$ است ← N وصل و P قطع است برای N در حالت بیش
می آید که بستگی به A دارد



$A=0$ ← N_1 قطع ← "1" $F=$ می ماند (چون از قبل شارژ شده بود)
$A=1$ ← N_1 وصل ← "0" $F=$ (تخلیه خازن)
خازنی که از قبل شارژ شده بود جریانی با یک مقاومت کم شدن بر آن خالی می شود

① گیت NOR:



وظیفه P عمل Precharge است
قبل از اعمال ورودی باید
$\Phi = 0$ می شود تا خازن را
قبل از اعمال ورودی شارژ کند (Pre)

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

حتی اگر EVA وضعیتی داشته باشد ← هر ۲ قطع
خازن شارژ شده بود
تخلیه می شود
حوالی یک وصل

Φ ← 0 ← N قطع و PDN قطع و P وصل ← شارژ خازن تا VDD (Precharge)
گیت N_1, N_2
Φ ← 1 ← N وصل و P قطع



③ گیت NAND

Precharge ← P وصل و N_1, N_2 قطع
Φ ← 0 ← N قطع
Φ ← 1 ← P قطع و N وصل

PAYCO

Subject:

Year : Month : Day : ( )



A	B	f
0	0	1
0	1	1
1	0	1
1	1	0

هر ۲ قطع ←

هر ۲ وصل ←

ex: $f = \overline{A \cdot B + C \cdot D}$ را با توری تبدیل / / / PDN را بسیند



Subject:
Year : Month : Day : ( )

تکنولوژی PDN : PUN

ایده: در ابتدا خازن خروجی را (Predischarge) از بقیه شارژی کنیم تا بین از فعال ورودی در صورت نیاز به $h=0$ قبلاً شارژ شده باشد.
اگر صورت نیاز به $h=1$ خازن خروجی توسط شبکه بالاکشنده (جلوی PMOS) شارژ شود (Pull-up Network)
- چون خواص خازن را برگشت خروجی را از زیر جمع می‌کنیم



Φ: ۰ ← P قطع و N وصل و PUN قطع (شارژ خروجی توسط $\bar{P}$ (pre discharge))
۱ ← P وصل و N قطع

$h=1$ ← در صورت نزدم PUN وصل
$h=0$ ← در صورت نزدم PUN قطع

① گیت NOT:



Φ: ۰ ← N وصل و P قطع ← P1 قطع ← predischarg
۱ ← N قطع و P وصل



AB	f
۰ ۰	۱
۰ ۱	۰
۱ ۰	۰
۱ ۱	۰

جدول بین وصل

شارژ خروجی توسط N

$f=1$ ← P_1 وصل ← $A=0$
$f=0$ ← P_1 قطع ← $A=1$
$\Phi = 1$

PAYCO

Subject:
Year : Month : Day : ( )

② گیت NOR :

از خروجی P_1 و P_2 خازن شنت گرفته می‌شود

A	B	F	
0	0	1	→ هر ۲ وصل
0	1	0	→ هر ۲ قطع
1	0	0	
1	1	0	



Predischarge ← قطع P_1 و P_2 و P و وصل بودن N ← ۰ ← Φ

۱ ← N وصل و P قطع



③ گیت NAND :

A	B	F	
0	0	1	→ حداقل یک ورودی ۰
0	1	1	
1	0	1	
1	1	0	→ هر ۲ وصل



Predis ← قطع P_1 و P_2 و P و وصل بودن N ← ۰ ← Φ

۱ ← N وصل و P قطع

Subject:
Year : Month : Day : ( )

ex: $F = \overline{A.B + C.D}$ را با تکنولوژی CMOS پیاده کنید.



بدیهی است که PUN دارای چندین ترانزیستور است در حالی که PDN تنها یک ترانزیستور دارد.

اشکال های PDN:

Precharge ← $\Phi = 0$

$\Phi = 1$ ← N و سپس P خاموش





در حالت دوم خازن را خالی می کند.

برای بار شدن خازن را خالی کند اشکال پیش می آید.

PAYCO

Subject:

Year : Month : Day : ( )

اشکال ① : در فاز Eva (یعنی $\Phi = 1$) اگر PDN قطع باشد خازن از بین رسیده خروجی رهایی سود و مدار جریان های نشتی را خازن به تدریج کم شده و دیگر $1 = f$ نمی ماند (پس از مدتی این پس می رود)

برای رفع اشکال لازم است بیشتر P_1 بصورت زیر استفاده می شود (جزئی بین VDD و تغذیه)



P_1 ضعیف است یعنی $\frac{W}{L}$ زیاد (L بسیار کوچک)

L کوچک ← جریان کوچک

در $\Phi = 0$ ، P_1 مانند P عمل Prech را انجام می دهد

(چون ضعیف است در واقع بی تأثیر است) و در شکل $\Phi = 1$ است

P_1 نوشش منقطع جریان های ضعیف می شود اگر زیاد بود وقتی PDN می خواست خازن را خالی کند اجازه نمی داد.

علت ضعیف بودن P_1 این است که اگر در $\Phi = 1$ ، PDN خواهد خازن را خالی کند بتواند در $\Phi = 1$ اگر PDN قطع باشد P_1 جریان ضعیف باشد از تخلیه خازن را جبران می کند ولی PDN قوی باشد مزاحمت برای تخلیه قوی خازن ایجاد می کند.

اشکال ②



در اتصال جزئی مدارهای استاتیک ورودی های استاتیک مشکل خود ندارد.

اما اتصال جزئی دینامیک ورودی دینامیک با مشکل همراه است.

Subject:

Year : Month : Day : ( )



V_{O1} و V_{O2} هر دو با V_{DD} پر می‌شود ← P_1 وصل ← P_{re} در V_{O1} ← N_3 و N_1 قطع

P_2 وصل ← P_{re} در V_{O2} ← N_4 و N_2 قطع

ϕ = 1 ← P_1 و P_2 قطع ← N_1 و N_2 وصل ← V_{O1} و V_{O2} در شروع ϕ = 1 هر دو پایین است



$V_i = 1$ ← N_3 وصل ← C_1 خالی، اما چون V_{O1} از ابتدا V_{DD} بوده N_2 نیز وصل شده و همزمان با خالی شدن C_1، C_2 نیز خالی می‌شود و با کاهش V_{O1} از ولتاژ آستانه N_2 قطع می‌شود و V_{O1} همچنان V_{DD} خواهد بود



چون V_{O1} در شروع کار با "1" پر شده است N_4 وصل می‌باشد و V_{O2} در شروع کار خالی می‌باشد و "1" از قبل پر شده‌ی خود را از دست می‌دهد

Subject:
Year : Month : Day : ( )

تکنولوژی Zipper :

ایده: اتصال خروجی چند گیت PDN و موجود در یک گیت PUN و همچنین اتصال خروجی PUN و موجود در PDN



در اینجا خروجی طبقه اول که در شروع کار "1" است به PUN تمام نیسته های P متصل است که برای آن زمان قطع کند که عمل طبقه بعدی کار شود است. (چون مشکل این بود که خروجی یک طبقه در زمان طبقه بعدی آپدیت نمی شد است)

PAYCO